CN112071741B - 一种iii族氮化物层结构及其制备方法、晶体管 - Google Patents

一种iii族氮化物层结构及其制备方法、晶体管 Download PDF

Info

Publication number
CN112071741B
CN112071741B CN202010812552.8A CN202010812552A CN112071741B CN 112071741 B CN112071741 B CN 112071741B CN 202010812552 A CN202010812552 A CN 202010812552A CN 112071741 B CN112071741 B CN 112071741B
Authority
CN
China
Prior art keywords
substrate
nitrogen
polar
nitride layer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010812552.8A
Other languages
English (en)
Other versions
CN112071741A (zh
Inventor
姜全忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aopu Terahertz Technology Institute
Original Assignee
Shenzhen Aopu Terahertz Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Aopu Terahertz Technology Institute filed Critical Shenzhen Aopu Terahertz Technology Institute
Priority to CN202010812552.8A priority Critical patent/CN112071741B/zh
Publication of CN112071741A publication Critical patent/CN112071741A/zh
Application granted granted Critical
Publication of CN112071741B publication Critical patent/CN112071741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种III族氮化物层结构及其制备方法、晶体管，其中所述方法包括：⑴提供异质生长衬底；⑵在所述异质生长衬底的上表面上依次生长第一成核层和III极性III族氮化物层；⑶除去所述异质生长衬底、所述第一成核层，并暴露出所述III极性III族氮化物的氮极性面得到氮极性衬底；⑷在所述氮极性衬底的上表面上，生长氮极性III族氮化物层结构，所述氮极性III族氮化物层结构包括二维电子气。

Description

一种III族氮化物层结构及其制备方法、晶体管
技术领域
本发明涉及半导体技术领域，尤其涉及一种III族氮化物层结构及其制备方法、晶体管。
背景技术
毫米波及太赫兹波在5G/6G通讯，自动驾驶测距和安检成像等方面有着广泛的应用。但是由于频率高，及空气对信号的吸收增加，所以必须提高信号强度，要求RF(即射频)微波功放管可以处理较高的功率密度。这为宽禁带半导体GaN及其晶体管提供了新的机遇。
III族氮化物是极性材料，如GaN，AlN，AlGaN和InAlN等，即它们有自发极化，自发极化与它们的C方向平行。所以，一个与C方向相互垂直的薄晶片，其上下两个表面不相同。习惯上，当一个C切晶片或薄膜的上表面的法线方向与自发极化方向相反(反向平行)时，该晶片或薄膜称作III极性的(如果是GaN或AlN，则被分别称为Ga极性或Al极性)。反之，当法线方向与自发极化方向一致时，该晶片或薄膜称作氮极性的。III族氮化物是通常通过外延生长的，所以区分上表面的极性很重要。但现在为止，已经对氮极性III族氮化物进行了广泛的研究。
在镓极性的表面上，二维电子气(2DEG)可以形成在AlGaN/GaN的界面，AlGaN势垒层的厚度在20-35纳米，可以形成晶体管，晶体管上表面有三个电极，中间的叫做栅极，它两侧的两个电极分别叫源极和漏极。在栅极上加上电压，可以控制电子在源极和漏极之间的传输，用于微波信号放大。通常为了提高晶体管的工作频率，需要降低栅极的宽度，但是这样不仅增加成本，同时也很难把工作频率提高到毫米波及太赫兹波波段，因为受制于栅极和2DEG之间的间距，通常20-35纳米的间距，与上表面AlGaN势垒层的厚度一致；如果用蚀刻法减少上表面AlGaN势垒层的厚度，将很难形成高质量的栅极。因此，要解决这个问题，要使用氮极性III族氮化物材料，把栅极和2DEG之间有的间距减少到5-15纳米。但是，这里面有一系列技术问题，最突出的包括：
目前技术基于高阻SiC衬底，这种衬底十分昂贵(大约2000USD/片，100mm直晶)。并且碳面抛光问题还没有很好的解决。需要寻找新的技术替代途径。
由于在生长过程中，氧离子容易通过氮极性面，对III族氮化物实现掺杂，造成材料的电阻低，晶体管漏电，所以还需要避免生长厚的氮极性GaN。
利用斜切，即使表面法线方向与C方向有一个小的夹角，从而避免六角型缺陷。但斜切会造成生长台阶，很难形成理想的2DEG。
目前整体来讲。氮化物以及所用的衬底有大量的缺陷(衬底的缺陷可以被III族外延层继承)。缺陷最常见的有两种：位错和晶界，位错仅有几个纳米的尺寸，对晶体管的负面影响通常是微观的，但是晶界的负面影响将是宏观，可以造成晶体管失效，降低成品率。在外延生长过程中，通常会在外延层-衬底界面形成高浓度的位错等缺陷。随着外延层厚度增加，这些位错缺陷有些相互复合而消失，有些相互复合而形成晶界。类似的，随着外延层厚度增加，有的晶界相互复合而消失，有的相互复合而形成大角度晶界。这些大角度晶界将造成表面粗糙，使晶体管失效。这是目前HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)技术所面临的问题。
本发明试图解决上述问题中一些问题。
发明内容
本发明所要解决的第一个技术问题是针对上述现有技术存在的问题，提供一种III族氮化物层结构的制备方法，从而用于制作可靠性高的、低成本半导体晶体管。
本发明所要解决的第二个技术问题是提供一种III族氮化物层结构。
本发明所要解决的第三个技术问题是提供一种晶体管。
本发明解决上述技术问题所采用的第一个技术方案为：
⑴提供异质生长衬底；
⑵在所述异质生长衬底的上表面上依次生长第一成核层和III极性III族氮化物层；
⑶除去所述异质生长衬底、所述第一成核层，并暴露出所述III极性III族氮化物的氮极性面得到氮极性衬底；
⑷在所述氮极性衬底的上表面上，生长氮极性III族氮化物层结构，所述氮极性III族氮化物层结构包括二维电子气。
可以在最上表面形成源极、栅极，漏极及钝化层等，做成晶体管。
根据本发明的一个方面，所述异质生长衬底是蓝宝石和SiC晶体中的一种。在这两种衬底的上表面上，可以形成所述的第一成核层，从而继续生长所述III极性III族氮化物层。所述的第一成核层通常指在外延生长过程中，需要一层或多层材料，解决物理因素造成的失配问题如晶格失配，表面状态失配等，形成与所述III极性III族氮化物层有相同或类似的结构。所述第一成核层通常由高浓度缺陷，如位错等。
根据本发明的一个方面，所述氮极性衬底的上表面与所述异质生长衬底的上表面的物理间距在5纳米与15微米之间。为了优化所生长的所述III极性III族氮化物层的质量，对所述III极性III族氮化物背面，即其氮极性面进行抛光或刻蚀处理，暴露出所述III极性III族氮化物的氮极性面，得到所述氮极性衬底，其上表面即为抛光或刻蚀处理后的表面。所述物理间距是指上述抛光或刻蚀处理的损耗厚度加上去除的所述第一成核层的厚度。在这个厚度范围之内，既可以把高缺陷的氮化物层除去，又保证这些缺陷不形成大的晶界。更进一步地，根据本发明的一个方面，所述氮极性衬底的上表面与所述异质生长衬底的上表面的物理间距在200纳米到5微米之间。
根据本发明的一个方面，所述III极性III族氮化物层可包括AlN或GaN中的至少一种；所述氮极性衬底的上表面包括AlN层。
进一步地，所述氮极性衬底包括由MOVPE(有机金属化合物气相外延法，metal-organic vapour phase epitaxy)生长的AlN在上表面和使用HVPE(Hydride Vapor PhaseEpitaxy，氢化物气相外延)生长的AlN在下部；MOVPE可以形成高质量的AlN而HVPE可以有很高的AlN生长速率。
根据本发明的一个方面，所述氮极性衬底的上表面III族氮化物的X光摇摆曲线的半宽度不低于在所述氮极性衬底包括的其它材料的数值。这样，在生长III极性III族氮化物时，初期以质量为主，后期以生长速度为主，从而降低生长成本。
本发明解决上述技术问题所采用的第二个技术方案为：一种III族氮化物层结构，其中：
一种氮极性III族氮化物多层膜结构包括：⑴氮极性III族氮化物衬底，所述衬底具有上表面，并且是在III极性状态下、使用异质衬底生长的，生长所述衬底的第一成核层被去除；⑵氮极性III族氮化物多层膜构生长在所述氮极性III族氮化物衬底的上表面上，包括二维电子气体。
根据本发明的一个方面，所述的氮极性III族氮化物衬底的表面有AlN层。
进一步地，所述氮极性衬底包括由MOVPE生长的AlN在上表面和使用HVPE生长的AlN在下部。
根据本发明的一个方面，所述氮极性衬底的上表面III族氮化物的X光摇摆曲线的半宽度不低于在所述氮极性衬底包括的其它材料的数值。
根据本发明的一个方面，所述氮极性III族氮化物衬底的上表面与用于其生长用的异质衬底的物理间距在5纳米到15微米之间。
进一步地，所述的物理间距在200纳米到5微米之间.
本发明解决上述技术问题所采用的第三个技术方案为：一种晶体管，其中，所述半导体晶体管包括所述氮极性III族氮化物层结构。
与现有技术相比，本发明的优点在于：
第一、因为所述氮极性III族氮化物层结构生长在第一成核层一侧，仅需要在第一成核层附近生长高质量的材料，避免了生长高质量厚的晶体，从而降低生长成本；
第二、可以优化所述氮化物衬底的上表面与用于其生长的所述异质衬底的物理间距，避免所述氮极性衬底的上表面的大晶角晶界，提高器件的成品率；
第三、优化器件的散热性能，因为可以使用AlN作为散热层。
第四、氮极性AlN，可以使用较小的斜切，不至于造成明显的生长台阶。
附图说明
图1是本发明的一种III族氮化物层结构的制备方法第一实施方式的流程示意图；
图2是本发明的所述物理间距的示意图；
图3是本发明的一种III族氮化物层结构的制备方法第二实施方式的流程示意图；
图4是本发明的一种III族氮化物层结构的制备方法第三实施方式流程示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。参见图1，一种III族氮化物层结构的制备方法，包括以下步骤：
提供异质生长衬底1，衬底的上表面已经抛光，适合外延生长；
在所述异质生长衬底1的上表面上，生长III极性III族氮化物；它包括两部分，即第一成核层2和生长III极性III族氮化物层3；在本实施方式中，所述III极性III族氮化物层至少包括AlN或GaN；。
除去所述异质生长衬底1，暴露出所述III极性III族氮化物层的氮极性面，形成氮极性衬底4；在一个实施方式中，所述氮极性衬底4包括部分或完全地除去所述的第一成核层2，氮极性衬底的上表面已经抛光，适合外延生长；进一步的，所述第一成核层2完全去除，所述III极性III族氮化物层被部分抛光或蚀刻，使得所述III极性III族氮化物层的氮极性面暴露，此时，得到了所述氮极性衬底4。
生长氮极性III族氮化物层结构5、6、7、9，所述的生长氮极性III族氮化物层结构包括二维电子气8。
进一步的，形成晶体管的电极的技术和工艺包括常规的光刻，电子束光刻和电子束蒸镀等。
具体的，所述异质生长衬底1是适用于生长氮极性III族氮化物层3的任何材料，最理想的是蓝宝石或SiC，因为他们的剥离技术已经成熟。也可以使用Si衬底，可以用湿湿刻法去除Si衬底。
在异质生长衬底1的上的表面上，先形成所述第一成核层2，从而继续生长所述III极性III族氮化物3。所述第一成核层2通常指在外延生长过程中，需要一层或多层材料，解决物理因素造成的失配问题如晶格失配，表面状态失配等，形成与所述III极性III族氮化物3有相同或类似的结构。所述第一成核层2通常由高浓度缺陷，如位错等。如低温GaN,高、低温AlN；AlxGa1-xN(0<x<1)等可以作为第一成核层2。然后生长相当厚度的所述III极性III族氮化物层3(不低于50微米)，便于加工和处理，它可以是单层结构或多层结构，也可以混合不同的生长设备和工艺。例如先用机金属化合物气相外延法(MOVPE)在形成第一成核层2后，立即形成高质量的III极性III族氮化物；然后用HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)形成厚的III极性III族氮化物。在SiC上，先使用MOVPE形成高质量的AlN，然后再使用HVPE形成GaN或AlN，它们的质量不是太严格。生长过程包括深能级杂质掺杂，如Fe、C、B、Zn离子等，所述III极性III族氮化物层3的电阻，减少微波损耗。另外，可以采用一些措施对所述III极性III族氮化物3的内应力进行调整，如掺杂，表面结构和AlN过度层等。
除去所述异质生长衬底1方法因材料而异：蓝宝石衬底多使用激光剥离、SiC可以使用ICP(电感耦合等离子体，inductive coupled plasma)蚀刻、Si衬底要使用ICP或蚀刻工艺。当然也可以使用机械抛光方式，先把所述异质衬底1减薄。
形成所述氮极性衬底4的过程包括部分或完全地除去所述第一成核层2，其表面应该十分平滑，适合外延生长。方法包括化学抛光，离子束抛光，ICP蚀刻和机械抛光过程等。除去所述异质生长衬底1和形成氮极性衬底4可以混合或同时进行。
值得提出的是，所述氮极性衬底4的表面与所述异质生长衬底1的上表面的物理间距W(如图2所示)可以优化，如在5纳米与10微米之间，更理想的如在500纳米到5微米之间。实际上所述物理间距W是指上述抛光或刻蚀处理的损耗包含第一成核层2的厚度。在这个厚度范围之内，既可以把高缺陷的氮化物层除去，又保证这些缺陷不形成大的晶界。其次，氮极性衬底4的表面包括AlN层，有利于器件的散热和提供高电阻层，仅保证这一层AlN的质量，其它部分质量不是太重要。因此在所述III极性III族氮化物3的生长过程中，可以提高生长速率，降低生长成本。
氮极性III族氮化物层结构一般包括所述第二成核层5、高阻氮化物6、势垒层7和通道层9，其生长方法包括MOVPE和MBE(分子束外延，molecular beam epitaxy)。高阻氮化物6可以防止漏电和微波损耗，二维电子气结构8设置在通道层9和势垒层7之间，其包括GaN/AlGaN，GaN/IAlN等，最上方的GaN通道层9很薄(5-15纳米)，有利于制作高频晶体管。生长过程中可以使用掺杂Fe、C、B、Zn、Mg等，提高高阻氮化物6的电阻率。
所以，本发明提供一种氮极性III族氮化物多层膜结构，用于制作高频晶体管。它的氮极性衬底4是在III极性状态生长的,相应的所述第一成核层2、与所述第一成核层2相邻的材料和所述异质衬底1被除去。它包括生长的氮极性III族氮化物多层膜结构5、6、7、9，包括二维电子气体8。它的氮极性III族氮化物外衬底上表面可以有AlN层，用于优化散热和电绝缘。仅要求它的衬底的上表面晶体质量高，可以降低生长成本。
它的氮极性III族氮化物衬底的上表面与用于其生长它的异质衬底的物理间距在5纳米到15微米之间，或在500纳米到4微米之间，从而同时实现低位错浓度和避免晶界。
具体的，在一个实施方式中，请参考图3，所述III族氮化物层结构的制备方法第二实施方式如下：
提供一个双面抛光的蓝宝石C切衬底1，上表面适合用于外延生长；大致0.25mm厚；并向A面倾斜大约1.5°，用于控制将来氮极性表面上的六角缺陷。生长Ga极性GaN层(III极性III族氮化物层)使用两个设备：(1)使用MOVPE生长30纳米低温GaN第一成核层2及8微米厚、高质量、Fe掺杂的GaN层3a；(2)使用HVPE生长0.3毫米厚的、Fe掺杂的GaN层3b，与常规的HVPE不同的是，所生长的质量不是关键问题，关键问题是生长速率高，降低生长成本。
用248纳米KrF激光器或308纳米XeCl激光器除去蓝宝石衬底1。
形成氮极性衬底，包括对GaN层3b裸漏表面机械磨平，形成4b；用CMP(化学机械抛光)或离子束抛光，去除第一成核层2，减薄MOVPE生长的GaN层3a到4微米，形成4a。
使用MOVPE，生长氮极性III族氮化物层结构，包括薄的AlN第二成核层5(厚度约30纳米)；Fe掺杂的GaN层6(厚度大约700纳米)；Fe掺杂的AlGaN(厚度大约30纳米)过度层7a、Al浓度从0增加到0.25；Al0.25Ga0.75N(大约25纳米)势垒层7b；10纳米的GaN层9和3nm厚的Si3N4钝化层10。二维电子气(2DEG)8在7b和GaN层9之间。
最后，使用现有的工艺，形成晶体管，包括源极11，漏极12和栅极13.
具体的，在一个实施方式中，请参考图4，所述III族氮化物层结构的制备方法第三实施方式如下：
1.提供一个双面抛光的6H-SiC衬底1，上表面适合外延生长；大致0.25mm厚；并向A面倾斜大约1°，用于控制将来N极性表面上的六角缺陷。
2.生长Al极性AlN层(III极性III族氮化物层)，使用两个设备：(1)使用MOVPE生长30纳米AlN第一成核层2，其生长温度1050℃以及5微米厚、高质量的AlN层3d，生长温度1200℃；(2)使用HVPE生长0.2毫米厚的AlN层3c，与常规的HVPE不同的是，所生长的质量不是关键，关键问题是生长速率高，降低生长成本。
3.使用ICP(等离子体蚀刻)，SF6/O2等离子体，除去SiC衬底1，蚀刻速率可达2微米/分。
4.形成氮极性衬底4，包括使用倾斜的Ar离子束，除去大约200纳米，形成薄层4d，其中包括去除第一成核层2；然后在200℃，使用Cl2对其表面进行处理。
5.使用MBE生长氮极性晶体管多层膜结构，包括AlN第二成核层5(1-3纳米)、GaN层6(厚度约为400nm,Be或C掺杂)、势垒层In0.18Al0.82N 7c(15纳米)、GaN过度层13(厚度大约1纳米)、AlN过度层14(厚度大约1纳米)、GaN通道层9(厚度大约10纳米)和Al0.25Ga0.75N覆盖层15(大约2纳米)。
进一步的，使用现有的工艺，形成晶体管，包括源极11，漏极12和栅极10。
进一步的，本申请还公开了一种III族氮化物层结构，包括：⑴氮极性衬底；⑵氮极性III族氮化物层结构，生长在所述氮极性衬底的上表面，其中包括二维电子气体；其中，所述氮极性衬底采用上述的方法形成。
进一步的，所述氮极性III族氮化物层结构至少包括：依次设置在所述氮极性衬底上的第二成核层、过渡层、势垒层和通道层，所述二维电子气体设置在所述势垒层和所述通道层之间。
此外，本申请还公开了一种晶体管，其中，所述晶体管包括III族氮化物层结构，且所述III族氮化物层结构采用权上述的方法形成。
值得注意的是，该实施方式中所述氮极性III族氮化物层结构的具体技术方案及技术效果已在前文关于方法的方案中进行了详细阐述，故此不再赘述。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种III族氮化物层结构的制备方法，其特征在于，包括：
⑴提供异质生长衬底；
⑵在所述异质生长衬底的上表面上依次生长第一成核层和III极性III族氮化物层；
⑶除去所述异质生长衬底、所述第一成核层，并暴露出所述III极性III族氮化物的氮极性面得到氮极性衬底；
⑷在所述氮极性衬底的上表面上，生长氮极性III族氮化物层结构，所述氮极性III族氮化物层结构包括二维电子气；
其中，所述氮极性衬底的上表面与所述异质生长衬底的上表面的物理间距在5纳米到15微米之间；所述氮极性衬底的上表面包括AlN层。
2.根据权利要求1所述的制备方法，其特征在于，所述异质生长衬底包括蓝宝石或SiC晶体中的一种。
3.根据权利要求1所述的制备方法，其特征在于，所述氮极性衬底的上表面与所述异质生长衬底的上表面的物理间距在200纳米到5微米之间。
4.根据权利要求1所述的制备方法，其特征在于，所述方法进一步包括：
所述III极性III族氮化物包括由MOVPE生长的上部和使用HVPE生长的下部；所述III极性III族氮化物的氮极性面为通过所述MOVPE生长的部分。
5.根据权利要求1所述的制备方法，其特征在于，所述氮极性衬底的上表面III族氮化物的X光摇摆曲线的半宽度不低于在所述氮极性衬底包括的其它材料的数值。
6.一种III族氮化物层结构，其特征在于，包括：
⑴氮极性衬底；
⑵氮极性III族氮化物层结构，生长在所述氮极性衬底的上表面，其中包括二维电子气体；
其中，所述氮极性衬底采用权利要求 1-5任一所述的方法形成。
7.根据权利要求6所述的III族氮化物层结构，其特征在于，所述氮极性III族氮化物层结构至少包括：
依次设置在所述氮极性衬底上的第二成核层、高阻氮化物、势垒层和通道层，所述二维电子气体设置在所述势垒层和所述通道层之间。
8.一种晶体管，其特征在于，所述晶体管包括III族氮化物层结构，其中，所述III族氮化物层结构采用权利要求 1-5任一所述的方法形成。
CN202010812552.8A 2020-08-13 2020-08-13 一种iii族氮化物层结构及其制备方法、晶体管 Active CN112071741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010812552.8A CN112071741B (zh) 2020-08-13 2020-08-13 一种iii族氮化物层结构及其制备方法、晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010812552.8A CN112071741B (zh) 2020-08-13 2020-08-13 一种iii族氮化物层结构及其制备方法、晶体管

Publications (2)

Publication Number Publication Date
CN112071741A CN112071741A (zh) 2020-12-11
CN112071741B true CN112071741B (zh) 2023-03-24

Family

ID=73661433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010812552.8A Active CN112071741B (zh) 2020-08-13 2020-08-13 一种iii族氮化物层结构及其制备方法、晶体管

Country Status (1)

Country Link
CN (1) CN112071741B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437145A (zh) * 2021-06-08 2021-09-24 苏州奥谱毫通电子科技有限公司 一种iii族氮化物晶体管的制备方法及晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148654A (zh) * 2018-08-30 2019-01-04 芜湖德豪润达光电科技有限公司 非极性面ⅲ族氮化物外延结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
CN101673670B (zh) * 2009-10-19 2011-05-25 中国电子科技集团公司第四十六研究所 一种降低三族氮化物自支撑片翘曲度的方法
CN205692835U (zh) * 2016-06-08 2016-11-16 苏州能屋电子科技有限公司 增强型自支撑垂直结构Ⅲ族氮化物HEMT器件及AlGaN/GaN HEMT器件
CN106835268A (zh) * 2017-01-17 2017-06-13 苏州瑞而美光电科技有限公司 一种iii族氮化物衬底的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148654A (zh) * 2018-08-30 2019-01-04 芜湖德豪润达光电科技有限公司 非极性面ⅲ族氮化物外延结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《混合极性GaN基HEMT中2DEG性能分析》;王现彬 等;《真空科学与技术学报》;20170415;第37卷(第4期);第394页左栏第5行-第398页右栏第12行 *

Also Published As

Publication number Publication date
CN112071741A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
JP4154558B2 (ja) 半導体装置
TWI445182B (zh) 氮化鎵系磊晶結晶、其製造方法以及場效電晶體
JP3733420B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US20060006435A1 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
WO2002021601A1 (fr) Dispositif a semi-conducteur
US12020931B2 (en) Method for fabricating field-effect transistor
US9466481B2 (en) Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
US20190334024A1 (en) Layered vertical field effect transistor and methods of fabrication
US10134883B2 (en) Electronic device using group III nitride semiconductor and its fabrication method
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US11430875B2 (en) Method for manufacturing transistor
CN112071741B (zh) 一种iii族氮化物层结构及其制备方法、晶体管
US10505013B2 (en) Process of forming epitaxial substrate having N-polar gallium nitride
JP2011228442A (ja) 窒化物系半導体ウエハ及び窒化物系半導体デバイス
KR20160114924A (ko) 반도체 소자 제조방법
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
WO2019095923A1 (zh) 一种覆盖纳米柱势垒的GaN晶体管及其制备方法
US20240021724A1 (en) GaN TRENCH MOSFET AND FABRICATION METHOD
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
WO2024095458A1 (ja) 半導体装置の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
Alekseev et al. Multilayer AlN/AlGaN/GaN/AlGaN heterostructures for high-power field-effect transistors grown by ammonia MBE
CN116314274A (zh) 一种具有p沟道的GaN基HEMT器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant