JP4489671B2 - 複合材料ウェーハの製造方法 - Google Patents

複合材料ウェーハの製造方法 Download PDF

Info

Publication number
JP4489671B2
JP4489671B2 JP2005270897A JP2005270897A JP4489671B2 JP 4489671 B2 JP4489671 B2 JP 4489671B2 JP 2005270897 A JP2005270897 A JP 2005270897A JP 2005270897 A JP2005270897 A JP 2005270897A JP 4489671 B2 JP4489671 B2 JP 4489671B2
Authority
JP
Japan
Prior art keywords
donor substrate
layer
initial donor
substrate
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005270897A
Other languages
English (en)
Other versions
JP2006140445A (ja
Inventor
ドゥポント フレデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006140445A publication Critical patent/JP2006140445A/ja
Application granted granted Critical
Publication of JP4489671B2 publication Critical patent/JP4489671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/93—Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Description

本発明は、請求項１の前提部分に係る複合材料ウェーハの製造方法に関する。
文献ＵＳ２００３／０１５３１６３により、ＳｍａｒｔＣｕｔ（登録商標）技術を用いたドナー基板からハンドル基板への材料層の転移方法が知られている。公知の方法は、上記材料層が支持基板へ転移されるもとの第１ウェーハを接着することにより、上記ドナー基板を形成する工程を備える。ＵＳ ２００３／０１５３１６３によれば、そのようなドナー基板の形成は、それが第１ウェーハの全部の厚さが消費されるまで、同じ初期第１ウェーハからの転移操作を数回繰り返すことを可能にするので、高価な材料層を転移するのに有利である。
しかし、この公知の方法は下記の問題を有する。ドナー基板が二つの接着されたウェーハから構成されているという事実のため、その厚さは、特に最初の数回の転移における厚さは、例えばシリコン・オン・インシュレータ・ウェーハを製造するＳｍａｒｔＣｕｔ技術工程のように標準工程におけるドナーウェーハの厚さより大抵は大幅に厚い。従って、転移工程の間に、ドナーウェーハをハンドリングおよび支持するために使用される装置は、増大した重量と厚さに特別に適したものである必要があるかまたは、上記支持基板はその厚さを特に減少する必要がある。しかし、どちらの可能性も非常にコストのかかる適合工程を必要とする。更に、製造工程の間に、ドナーウェーハの厚さは変化し、その程度は実行される転移の回数に依存する。その結果として、処理及びハンドリング装置は、変化する条件に対応するために特別に設計される必要がある。このように、装置は特別に設計される必要があるので、それだけますます高価になる。
それゆえ、現状技術の問題を克服する複合材料ウェーハの製造方法を提供して、複合材料ウェーハを、標準ウェーハ処理装置を使用して製造できるようにすることが本発明の目的である。
上記目的は、請求項１に記載の複合材料ウェーハの製造方法により達成される。従って、本発明の方法は下記の、ａ）初期ドナー基板を設ける工程、ｂ）上記初期ドナー基板に所定分離領域を形成する工程、ｃ）ハンドル基板に上記初期ドナー基板を取り付ける工程、及びｄ）上記ドナー基板を上記所定分離領域で取り外し、それにより上記初期ドナー基板上の層を上記ハンドル基板上に転移して複合材料ウェーハを形成する工程を含むものにおいて、ｅ）上記取外し工程後、層を上記ドナー基板の残余部上に堆積して、少なくとも部分的に上記初期ドナー基板の厚さを回復して、ｆ）上記堆積層を有する上記ドナー基板を、工程ａ）における初期ドナー基板として再使用することを特徴とする。
本発明の方法で採用されているドナー基板は、追加支持基板に接着されないので、現状技術工程で採用されているものよりも薄い。更に、堆積層のためドナー基板の厚さはそれほど変化しないので、時間がかかり高価な適合装置や特別なハンドリング装置を必要とせずに、標準ウェーハ処理装置を採用できる。このように、本発明の工程は従来技術の工程よりも実現コストが低い。
上記ドナー基板の残余部を再使用する前に、ハンドル基板に取り付けられる前のドナー基板の残余部表面上で追加再調整工程を実行することもできる。この再調整は例えば、研磨により実行することもできる。
堆積工程ｅ）を実行する前に、少なくとも２回、工程ａ）〜工程ｄ）を繰り返すことは有利であり、繰り返す工程ａ）において、取り外した上記ドナー基板の残余部は初期ドナー基板として再使用される。工程数が少ないと、より速く、それゆえより安価な製造方法を実現するので、堆積の前に工程の一部を繰り返すことにより、工程の最適化をさらに可能にする。
工程ａ）〜工程ｄ）は、上記初期ドナー基板が所定最低の厚さになるまで繰り返すのが好適である。繰り返し数の上限は、例えば機械的強度のような基板の特性が劣化し始めるときのドナー基板の残余部の厚さによって決められるか、または適切に機能するためにはある最低の厚さを必要とするハンドリング装置の特性に関連して決めることができる。繰り返しにより、全体の工程を更に最適化でき、同時に、製造歩留まりだけでなく複合材料ウェーハの品質も同時に高く保つことができる。
一つの好ましい実施形態によれば、工程ｅ）の上記層はホモエピタキシャルに堆積できる。本発明の方法は、通常は結晶性材料であるような高価なドナー基板に対しては特に有利である。ドナー基板をその初期の厚さにまで、またはそれ以上にホモエピタキシャルに成長させることにより、ドナー基板を再使用できる回数が、上記初期ドナー基板の厚さを消費してしまうまでの回数を超えるので、上記工程は実際には、ドナー基板の入手可能性に依存しなくなる。この文書においては、ホモエピタキシャルとは堆積層が、初期ドナー基板の材料と同じ結晶学的特質を有する同じ材料であることを意味する。
工程ｅ）において、有機金属化学気相析出（ＭＯＣＶＤ）法、ハイブリッド気相エピタキシ（ＨＶＰＥ）法、または分子線エピタキシ（ＭＢＥ）法を使用してホモエピタキシャル層を設けることができ、それにより、初期ドナー基板における転位密度と比較してホモエピタキシャル層における転位密度の改善、特に１×１０７／ｃｍ２未満の転位密度、特に１×１０６／ｃｍ２未満を達成できると好ましい。
転位は成長中、あるレベルで途絶える傾向があり、そのため追加成長材料は、より低い転位密度を示す。このように、ドナー基板材料の品質は向上し、そのため転移層は市場で入手できる標準ドナー基板により達成される転移層と比較して、品質においてより良好である。
工程ｅ）が、取外しが起きた表面側と反対のドナー基板の残余部表面側上に層を設けることを含むことができれば有利である。極性ドナー基板が使用されるとき、つまり基板の二つの主表面が異なる特性を有することを意味するが、エピタキシャル成長は一つの表面上で良好に制御できるが、他の表面においてはそうではないことが通常である。材料複合ウェーハの転移層の自由表面は、マイクロ電子的または光電子的デバイスを作製するための更なる工程において必要となるであろう更なるエピタキシャル層において制御された成長を可能にする極性をもつ表面に対応すべきである。結果として、ハンドル基板の表面に取り付けられる側の転移層の表面は、第２極性を有することになる。従って、取外しが起きた側のドナー基板の残余部表面は、エピタキシャル成長をそれほど良好には制御できない極性を有する。従って、追加層の成長はこのように制御されたホモエピタキシャル成長が起こりやすい反対側表面で実行されるのが好ましく、その結果、成長層の品質が良好になる。
工程ｅ）の実行に先立ち、取外しが起きた側の表面に保護膜を、特に酸化物及び／または窒化物層を使用して設けることができることが好ましい。この保護膜は、特にウェーハの反対側表面上の層成長中にドナー基板の残余部を金属または粒子のような汚染物から保護するのが有利である。この保護膜は、複合材料ウェーハの品質を向上または維持するように働く。
本方法が、初期ドナー基板として層と共にドナー基板を再使用する前に、保護膜の除去工程を更に含むことができれば有利である。最終的には、付加的研磨または洗浄工程を除去工程に続けることができる。このように、ドナー基板の保護表面側をハンドル基板に取り付けるとき、再使用されるドナー基板の表面特性は、接着が達成でき、接着を達成される表面の品質が高いという結果になる。
工程ｅ）で上記層が設けられる側のドナー基板の残余部表面は、上記層の成長前に研磨及び／または洗浄できると有利である。これは成長層の品質を向上する。成長層がホモエピタキシャル層である場合には、今度はそれが製造工程における後の段階において転移層として使用されるので、その品質向上は特別の関心事である。
本方法は、窒化ガリウム（ＧａＮ）、炭化珪素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、窒化アルミニウム（ＡｌＮ）またはダイヤモンドのグループの一つであるドナー基板に対しては特に有利である。これらの基板は、電子的応用において重要な役割を果たし、良好な品質を合理的な価格で得ることは難しい。上記の方法をこの種類の材料に使用することにより、バルク材料それ自身に比べてより安価な良品質の材料複合ウェーハを実現することが可能になる。
使用されるハンドル基板が単結晶または多結晶材料であり、特に砒化ガリウム（ＧａＡｓ）、酸化亜鉛（ＺｎＯ）、炭化珪素（ＳｉＣ）または窒化アルミニウム（ＡｌＮ）のグループのひとつであると好ましい。ドナー基板材料に類似の熱膨張係数を有するハンドル基板を使用することは好ましく、それにより、材料複合ウェーハの品質は更に向上する。更なるコスト削減のためには、単結晶材料に比べて多結晶材料を採用するのがより有利である。より一般的な場合において、ハンドル基板は珪素（Ｓｉ）、ガラス、またはセラミック材料によっても形成できる。
一つの変形例によれば、ハンドル基板には絶縁層、特に二酸化珪素（ＳｉＯ２）または窒化珪素（Ｓｉ３Ｎ４）を設けることができ、またはドナー基板に取り付けられる側の表面上に導体膜を設けることができる。そのような追加層は、マイクロ電子デバイスまたは光電子デバイスにおける種々の応用に適する色々な複合材料ウェーハの種類を更に増加させる。
本発明はまた、上記の方法により製造された複合材料ウェーハの少なくとも一部分を備える電子デバイス、光電子デバイス、または光学デバイスにも関する。
本発明の具体的な実施形態は、添付図を参照しての、下記の詳細な記述により更に明らかになろう。
図１と図２による本発明の複合材料ウェーハ製造方法の実施形態はＳｍａｒｔＣｕｔ技術に基づいている。しかし、複合材料ウェーハを製造するのに適し、所定分離領域を備えるいかなる他の工程もまた適用可能である。
図１のａは、例えば、所定サイズのウェーハのような、特に窒化ガリウム（ＧａＮ）、炭化珪素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、窒化アルミニウム（ＡｌＮ）またはダイヤモンドのような結晶性材料から製造される初期ドナー基板１を示している。これらの材料は、マイクロ電子及び光電子的適用において重要な役割を果たすが、製造するのが難しく、それゆえ、比較的高価となる。これが、本発明により、初期ドナー基板１を使用して、そのドナーの薄膜を、図１のｂに示す、より安価な材料のウェーハであるハンドル基板上に転移する理由である。ハンドル基板２は、初期ドナー基板の材料と同程度の熱膨張係数を有することが好ましい。例えば、ＧａＮの場合、適切な材料は砒化ガリウム（ＧａＡｓ）、酸化亜鉛（ＺｎＯ）、炭化珪素（ＳｉＣ）または窒化アルミニウム（ＡｌＮ）であろう。これらのウェーハに対しては、材料は必ずしも単結晶である必要はなく、多結晶タイプのウェーハを使用することもできる。
一つの変形例において、図１のｄに示す接着工程に先立ち、ドナー基板１との接着が起きるハンドル基板２の表面７上に絶縁層、特に二酸化珪素（ＳｉＯ２）または窒化珪素（Ｓｉ３Ｎ４）、または導体層を設けることができる。
ドナー基板１の層をハンドル基板２上に転移可能とするために、初期ドナー基板１に所定分離領域を作製する必要がある。図１のｃに示すＳｍａｒｔＣｕｔ技術によれば、これは例えば、水素イオンまたは他の不活性ガスのような原子種を所定の線量及びエネルギーで注入することにより達成される。これにより、注入された原子種３により所定分離領域４がドナー基板１に作製される。所定分離領域４は実質的にドナー基板１の主表面５に平行である。この主表面５と所定分離領域４の間に、下記の工程の間にハンドル基板２上に転移される層６が作成される。
図１のｄは、ドナー基板１の主表面５をハンドル基板の主表面７の一つに接着することにより、ハンドル基板２へ初期ドナー基板１を取り付ける工程の次のステップを示している。接着に先立ち、接触する表面５と７は、それらが一緒に接着されるように準備されている。
ドナー・ハンドル複合物８はその後、炉（図示せず）の中に入れられ、所定分離領域が壊れ易くなるように熱せられ、それは最終的に、ハンドル基板２と転移層６から構成される複合材料ウェーハ１０からドナー基板１の残余部９を取外すという結果になる。熱的エネルギーを提供する代わりに、いかなる形態での別のエネルギー、例えば、機械的エネルギーまたは熱的エネルギーと機械的エネルギーの組み合わせを提供することによっても、壊れ易くし取外しを達成することができる。
二つの製造物、つまり、複合材料ウェーハ１０と初期基板の残余部９は図１のｅと図１のｆに示されている。更なる処理に先立ち、材料複合ウェーハ１０に、例えば、研磨及び／または洗浄のような最終表面処理を施してもよい。
ドナー基板の残余部９（図１のｆ）は、初期ドナー基板１として再使用でき、工程が図１のａに示す工程で再スタートするか、図１のｆに関して下記に記述するように層を堆積してもよい。結局、再使用に先立ち、取外しが起きた表面１１は、例えば、図１のｃと図１のｄに示す下記の注入及び接着工程に先立つ研磨により復元される。このドナー基板の残余部９の繰り返し再使用は、数回、例えば、最大１０回繰り返すことができる。というのは、各層転移及び上記復元工程で約５μｍの厚さが除去される結果になり、ドナー基板１の体積から約５０μｍを除去すれば基板は壊れ易くなり、応用に適する転移層６の品質を保持する必要な度を超えるほどのものになるからである。
このように、いったんドナー基板残余部９の最低の厚さまたは、ハンドリング装置が工程の良好な機能を保証するために必要な最低の厚さに到達すると、本方法は図１のｇに示す工程を続ける、つまり、層１２がドナー基板の残余部９上に堆積される。堆積層１２の厚さは、初期ドナー基板１の厚さを少なくとも部分的に回復することを可能にし、その結果、図１のａに示すように、この復元されたドナー基板１４を初期ドナー基板１として再使用できる。
図２のａに示す一つの変形例によれば、堆積層１２’は、基板残余部９の取外しが起きた表面１１とは反対側の表面１５上に迅速に堆積することが可能な材料から構成されている。このように、本変形例によれば、ドナー基板の残余部９は更なる再使用のために十分な厚さにすぐに戻されるという事実が強調されている。このように、堆積層１２’の材料が初期ドナー基板９と同じであるということは必要でない。しかし、層１２’の材料が、ドナー基板９の一つと同じものとして選択されると、成長条件を、成長速度が最適化されるように選択することが可能である。この場合、追加層１２’の結晶品質は、転移層６としての後の使用に対しては十分ではない。この場合、いったん初期ドナー基板１が完全に消費されると、新しいドナー基板ウェーハ１を工程において導入する必要がある。
図２のｂに示す変形例によれば、堆積層１２’’は、ドナー基板残余部９と同じ材料から構成され、更に、層１２’’の結晶品質が少なくとも基板の残余部９のそれと匹敵するようにホモエピタキシャルに成長される。層１２’’は、表面１１上または表面１５上のどちらかに堆積されてもよい。この場合、堆積層１２’’もまた後に転移層６として機能できるので、新しいドナー基板１を本工程に導入する必要はない。ＭＯＣＶＤ、ＨＶＰＥまたはＭＢＥを使用すれば、結晶品質においてドナー基板１の初期品質よりも良好な層１２’’を達成することさえ可能である。特に、初期ドナー基板の転位密度が典型的に大きいときは、１×１０７／ｃｍ２未満の転位密度を達成することができる。
図２のａの場合、復元ドナー基板１４とハンドル基板２の間の取付けは表面１１を介して起きる。図２のｂの場合、取付けは両者の表面を介して起こり得る。
図３は、図１のｇに示す工程が図３のａから図３のｃに示す工程により置き換えられた、本発明の製造方法の第２実施形態を示す。図１において採用されたものと同じ参照番号を有する要素と機能は対応しているので再び詳細説明はしないが、その内容は参照によりここに記載するものとする。
図３のａに示す製造工程によれば、取外しが起きたドナー基板の残余部９の表面１１上に、その表面１１を汚染または機械的損傷から保護するために保護膜３０を堆積する。適切な保護材料は二酸化珪素または窒化珪素（ＳｉＯ２、Ｓｉ３Ｎ４）を含む。
図３のｂに示す工程において、層１２をドナー基板９残余部の反対側の表面側１５上に堆積する。この工程は、第１実施形態の図１のｇに関して説明及び記述したものと同一である。
図３のｃに示す下記の工程は、保護膜３０を除去することから構成されている。ドナー基板の残余部９と堆積層１２を備える復元されたドナー基板１４は、初期ドナー基板１として再使用される。結局、保護膜３０の除去の後には、表面１１の追加的研磨及び／または洗浄工程を続けることができる。
更なる変形例によれば、層１２の成長後、上記追加層１６の表面１６に、復元されたドナー基板１４のこの表面を図１のａから図１のｆに示す工程中に保護するために、更なる保護膜を設けることができる。
下記において、本発明の製造方法の適用を、転移ＧａＮ層を備える複合ウェーハの例を使用して詳細に説明する。下記において再び説明はしない変形例もまたいかなる場合でも適用でき、従ってここに参照により組み込まれている。
初期ドナー基板１として、ＧａＮウェーハが供給され、ハンドル基板として同一直径のＧａＡＳウェーハがハンドル基板２として設けられる。
ＧａＮウェーハは、その六方晶形において、極性主表面を有する。つまり、一つの表面はＧａ原子（下記では、Ｇａ表面）を表し、他の表面は、Ｎ原子（下記では、Ｎ表面）を表わす。ＧａＮ層の転移に対しては、自由表面としてＧａ表面を有することが要求され、従ってＧａＮウェーハのＮ表面がハンドル基板２に接着する。
転移工程の開始に先立ち、ＧａＮドナー基板１のＮ表面は、通常、２〜４μｍ以上拡がっている欠陥層を除去するために研磨される。この欠陥層は、ＧａＮウェーハの初期形成のために使用されたバッファー層から発生する。これは研磨により対処できる。しかし、例えば、ＷＯ ０３／０１７３５７に開示されたような、この不具合がない他のＧａＮ基板が存在する。
所定分離領域４は、約１×１０１５ａｔ／ｃｍ２〜１×１０１８ａｔ／ｃｍ２の範囲の線量及び、約２０ｋｅＶ〜２００ｋｅＶの範囲のエネルギーでのＨイオンのイオン注入（図１のｃに示すような工程）により形成される。５×１０１６ａｔ／ｃｍ２の線量と、６０ｋｅＶのエネルギーでは、所定分離領域の深さは表面から約数百ｎｍである。注入に先立ち、ＧａＮ層の汚染を避け及び／または、ハンドル基板２への接着を支援する層を形成するために、保護膜（ＳｉＯ２またはＳｉ３Ｎ４）を堆積することができる。
工程１ｄによって、ＧａＮ基板１とハンドル基板ＧａＡｓ２は接着される。接着を達成するには、お互いに接触する、Ｎ表面を表わす表面５と表面７は、原子スケールにおいて平坦でなければならない。これは、ＧａＮ基板のＮ表面の適切な研磨により達成され、５μｍ×５μｍのサイズの走査面積において凹凸が０．３ｎｍＲＭＳ未満の平坦度が達成される。
ドナー・ハンドル複合物８はその後、炉に入れられ、約２００℃〜約５００℃の温度において約１〜６時間の熱処理を施すと、所定分離領域が脆弱となり取外しができる。または、刃先の導入のような機械的エネルギーまたは熱的及び機械的エネルギーの組み合わせを採用することもできる。
初期ＧａＮドナー基板１からの転移を例えば、２〜５回実行した後、ＧａＮドナー基板の残余部９はエピタキシャル反応炉に導入され、ＭＯＣＶＤ、ＨＶＰＥまたはＭＢＥ方法を使用して、Ｇａ表面１５上にＧａＮの層１２をエピタキシャルに堆積する。成長温度は、約７００℃〜１１００℃である。応用によっては、堆積層１２に、更に不純物を注入することもできる。堆積の合計の厚さは、最大数百μｍまで可能で、初期ＧａＮドナー基板１の初期の厚さを回復するように選択されれば理想的である。成長条件によっては、ＧａＮ層は、開始時の基板よりも、より良好なまたはより不良な転位密度で達成される。
もちろん、どの表面が現在、必要とされているかにより、ＧａまたはＮ表面に、十分な保護膜を設ける／除去することができる。Ｇａ表面の復元に加えて、適切なＣＭＰ及び／または洗浄工程を使用して、エピ準備工程を実行することができる。
いったんＧａＮ層１２が堆積すると、更なるＳｍａｒｔＣｕｔサイクルを、上記の工程を繰り返して実行できる。
本発明の一つの実施形態による複合材料ウェーハの製造方法を実行するための工程を模式的に示す図である。 ａとｂはそれぞれ二つの異なる種類の堆積層を有するドナー基板を模式的に示す図である。 本発明の第２実施形態による複合材料ウェーハの製造方法を実行する工程を模式的に示す図である。
符号の説明
１…ドナー基板、２…ハンドル基板、４…所定分離領域、５…主表面、６…転移層、７…主表面、８…ドナー・ハンドル複合物、９…ドナー基板残余部、１０…ウェーハ、１１…表面、１２…堆積層。１４…ドナー基板、３０…保護膜。

Claims (18)

  1. ａ）初期ドナー基板（１）を設ける工程と、
    ｂ）前記初期ドナー基板（１）に所定分離領域（４）を形成する工程と、
    ｃ）ハンドル基板（２）に前記初期ドナー基板（１）を取り付ける工程と、
    ｄ）前記初期ドナー基板（１）の層（６）を前記ハンドル基板（２）上に転移して複合材料ウェーハ（１０）を形成するために、前記所定分離領域（４）において前記初期ドナー基板（１）を取り外す工程と、
    を備える複合材料ウェーハの製造方法において、
    ｅ）前記初期ドナー基板（１）の厚さを少なくとも部分的に回復するために、前記取り外し工程後、前記初期ドナー基板の残余部（９）上に層（１２）を堆積する工程と、
    ｆ）前記層（１２）を有する前記初期ドナー基板の残余部（９）を工程ａ）における前記初期ドナー基板（１）として再使用する工程と、
    を備え、
    前記工程ｅ）は、前記初期ドナー基板の残余部（９）の、取り外しが起きた表面側（１１）とは反対側の表面（１５）上に前記層（１２）を設ける工程を備えることを特徴とする複合材料ウェーハの製造方法。
  2. 前記工程ｅ）を実行する前に前記工程ａ）〜工程ｄ）を少なくとも２回繰り返す工程において、
    繰り返される工程ａ）において、前記取り外した初期ドナー基板の残余部を初期ドナー基板（１）として再使用する請求項１に記載の方法。
  3. 前記工程ａ）〜工程ｄ）は、前記初期ドナー基板（１）が所定最低厚さに達するまで繰り返される請求項２に記載の方法。
  4. 前記工程ｅ）における前記層（１２）は、ホモエピタキシャルに堆積される請求項１〜３のいずれか１項に記載の方法。
  5. 前記工程ｅ）において、前記ホモエピタキシャル層（１２）はＭＯＣＶＤ、ＨＶＰＥまたはＭＢＥ方法を使用して設けられ、それにより、前記初期ドナー基板（１）における転位密度と比較して前記ホモエピタキシャル層（１２）における転位密度の改善を達成する請求項４に記載の方法。
  6. 前記工程ｅ）に先立ち、取り外しが起きた前記表面側（１１）に保護膜（３０）を設ける工程を備える請求項１に記載の方法。
  7. 前記層（１２）を有する前記初期ドナー基板の残余部（９）を初期ドナー基板（１）として再使用することに先立ち、前記保護膜（３０）を除去する工程を更に備える請求項６に記載の方法。
  8. 前記工程ｅ）において、前記層を設ける前記初期ドナー基板の残余部（９）の表面側（１１、１５）を研磨及び／または洗浄する工程を更に備える請求項１〜７のいずれか１項に記載の方法。
  9. 前記初期ドナー基板（１）は、ＧａＮ、ＳｉＣ、Ｇｅ、ＡｌＮまたはダイヤモンドのグループの一つである請求項１〜８のいずれか１項に記載の方法。
  10. 前記ハンドル基板（２）は、単結晶または多結晶材料である請求項１〜９のいずれか1項に記載の方法。
  11. 前記ハンドル基板（２）は、ガラスまたはセラミック材料である請求項１〜９のいずれか１項に記載の方法。
  12. 前記工程ｃ）に先立ち、前記初期ドナー基板（１）に取り付けられる前記ハンドル基板（２）の表面（７）上に絶縁層または導体層を設ける工程を更に備える請求項１〜１１のいずれか１項に記載の方法。
  13. 請求項１〜１２のいずれか１項により製造された前記複合材料ウェーハの少なくとも一部を備える電子的、光電子的または光学的部品。
  14. 前記工程ｅ）において、前記ホモエピタキシャル層（１２）はＭＯＣＶＤ、ＨＶＰＥまたはＭＢＥ方法を使用して設けられ、それにより、前記ホモエピタキシャル層（１２）において１×１０７／ｃｍ２未満の転位密度を達成する請求項５に記載の方法。
  15. 前記工程ｅ）において、前記ホモエピタキシャル層（１２）はＭＯＣＶＤ、ＨＶＰＥまたはＭＢＥ方法を使用して設けられ、それにより、前記ホモエピタキシャル層（１２）において１×１０６／ｃｍ２未満の転位密度を達成する請求項５に記載の方法。
  16. 前記工程ｅ）に先立ち、酸化物及び／または窒化物層を使用して取り外しが起きた前記表面側（１１）に保護膜（３０）を設ける工程を備える請求項１に記載の方法。
  17. 前記ハンドル基板（２）は、Ｓｉ、ＧａＡｓ、ＺｎＯ、ＳｉＣ、ＡｌＮのグループの一つである請求項１０に記載の方法。
  18. 前記絶縁層は、ＳｉＯ２またはＳｉ３Ｎ４である請求項１２に記載の方法。
JP2005270897A 2004-11-09 2005-09-16 複合材料ウェーハの製造方法 Active JP4489671B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04292655A EP1667223B1 (en) 2004-11-09 2004-11-09 Method for manufacturing compound material wafers

Publications (2)

Publication Number Publication Date
JP2006140445A JP2006140445A (ja) 2006-06-01
JP4489671B2 true JP4489671B2 (ja) 2010-06-23

Family

ID=34931512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270897A Active JP4489671B2 (ja) 2004-11-09 2005-09-16 複合材料ウェーハの製造方法

Country Status (9)

Country Link
US (3) US7531428B2 (ja)
EP (2) EP1667223B1 (ja)
JP (1) JP4489671B2 (ja)
KR (1) KR100746182B1 (ja)
CN (2) CN100426459C (ja)
AT (1) ATE420461T1 (ja)
DE (1) DE602004018951D1 (ja)
SG (1) SG122972A1 (ja)
TW (2) TWI367544B (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US20070023761A1 (en) * 2005-07-26 2007-02-01 Robbins Virginia M Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP4873467B2 (ja) * 2006-07-27 2012-02-08 独立行政法人産業技術総合研究所 オフ角を有する単結晶基板の製造方法
JP5016321B2 (ja) * 2007-02-22 2012-09-05 東京応化工業株式会社 サポートプレートの処理方法
WO2008134828A2 (en) * 2007-05-04 2008-11-13 Katholieke Universiteit Leuven Tissue degeneration protection
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20120167819A1 (en) * 2007-10-06 2012-07-05 Solexel, Inc. Method for reconstructing a semiconductor template
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
US20100244203A1 (en) * 2007-11-15 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
WO2009141724A1 (en) * 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
WO2010023516A1 (en) 2008-08-28 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Uv absorption based monitor and control of chloride gas stream
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
JP2010232609A (ja) * 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
US9018077B2 (en) 2009-04-30 2015-04-28 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
KR101460086B1 (ko) * 2009-12-15 2014-11-10 소이텍 기판의 재활용 공정
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
WO2011084381A2 (en) * 2009-12-21 2011-07-14 Applied Materials, Inc. Cleaning optimization of pecvd solar films
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8609453B2 (en) 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
FR2971365B1 (fr) * 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP5587848B2 (ja) * 2011-10-11 2014-09-10 日本電信電話株式会社 半導体積層構造の製造方法
WO2013066977A1 (en) 2011-10-31 2013-05-10 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
JP5285793B2 (ja) * 2012-05-10 2013-09-11 東京応化工業株式会社 サポートプレートの処理方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
EP2867177A1 (en) 2012-06-29 2015-05-06 Corning Incorporated Glass-ceramic substrates for semiconductor processing
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
WO2014052476A2 (en) 2012-09-25 2014-04-03 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On... Methods for wafer bonding, and for nucleating bonding nanophases
WO2014113503A1 (en) 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US9876081B2 (en) 2013-07-16 2018-01-23 The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2015103274A1 (en) * 2013-12-30 2015-07-09 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
US10822718B2 (en) * 2016-03-23 2020-11-03 Tokuyama Corporation Method for producing aluminum nitride single crystal substrate
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
DE102018111450A1 (de) 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US20210254241A1 (en) * 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162090A (ja) * 1995-10-06 1997-06-20 Canon Inc 半導体基体とその製造方法
JPH10335617A (ja) * 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP2000223681A (ja) * 1999-02-02 2000-08-11 Canon Inc 基板及びその製造方法
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
WO2004007816A1 (en) * 2002-07-17 2004-01-22 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics________________________________________
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38466A (en) * 1863-05-12 Improved medicine for piles
IT1210982B (it) 1981-02-03 1989-09-29 Giuseppe Stefano Piana Capsula a perdere, per la confezione di preparati idrosolubili in dosi, atti a consentire la preparazione di bevande calde in genere.
FI83197C (fi) 1984-10-23 1991-06-10 Mars G B Ltd Dryckpaose.
JPH05275332A (ja) * 1992-03-26 1993-10-22 Shimadzu Corp ヘテロエピタキシャル膜の製膜方法
US20030087503A1 (en) 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0874405A3 (en) 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
FR2774214B1 (fr) 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
EP1134808B1 (en) * 1999-07-15 2011-10-05 Shin-Etsu Handotai Co., Ltd. A method of producing a bonded wafer
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6223650B1 (en) 1999-09-30 2001-05-01 Robert M. Stuck Apparatus for conveyorized toasting of breads and like food items
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6475882B1 (en) 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
CN1292494C (zh) 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6740345B2 (en) 2000-12-22 2004-05-25 Edward Zhihua Cai Beverage making cartridge
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法
FR2828762B1 (fr) 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
JP2003101025A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
FR2834124B1 (fr) 2001-12-20 2005-05-20 Osram Opto Semiconductors Gmbh Procede de production de couches semi-conductrices
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
WO2004019403A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
KR100931421B1 (ko) * 2002-08-26 2009-12-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162090A (ja) * 1995-10-06 1997-06-20 Canon Inc 半導体基体とその製造方法
JPH10335617A (ja) * 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP2000223681A (ja) * 1999-02-02 2000-08-11 Canon Inc 基板及びその製造方法
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
WO2004007816A1 (en) * 2002-07-17 2004-01-22 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics________________________________________
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法

Also Published As

Publication number Publication date
TWI367544B (en) 2012-07-01
US7968909B2 (en) 2011-06-28
CN100426459C (zh) 2008-10-15
US7851330B2 (en) 2010-12-14
EP1962340A3 (en) 2009-12-23
US7531428B2 (en) 2009-05-12
EP1962340A2 (en) 2008-08-27
TW200616014A (en) 2006-05-16
EP1667223B1 (en) 2009-01-07
US20090191719A1 (en) 2009-07-30
CN101221895A (zh) 2008-07-16
DE602004018951D1 (de) 2009-02-26
US20060099776A1 (en) 2006-05-11
US20110049528A1 (en) 2011-03-03
KR100746182B1 (ko) 2007-08-03
ATE420461T1 (de) 2009-01-15
CN101221895B (zh) 2014-04-23
TW200824037A (en) 2008-06-01
JP2006140445A (ja) 2006-06-01
CN1790620A (zh) 2006-06-21
SG122972A1 (en) 2006-06-29
EP1667223A1 (en) 2006-06-07
TWI303842B (en) 2008-12-01
KR20060052446A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
JP4489671B2 (ja) 複合材料ウェーハの製造方法
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP4733633B2 (ja) エピタキシャル基板の製造方法
KR100825532B1 (ko) 에피택셜 성장층을 제조하는 방법
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
US8105916B2 (en) Relaxation and transfer of strained layers
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
US7261777B2 (en) Method for fabricating an epitaxial substrate
EP2466626A2 (en) Relaxation and transfer of strained material layers
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
KR101236213B1 (ko) 질화갈륨 기판을 형성하기 위한 프로세스
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4489671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250