TWI303842B - Method for manufacturing compound material wafers - Google Patents

Method for manufacturing compound material wafers Download PDF

Info

Publication number
TWI303842B
TWI303842B TW094129941A TW94129941A TWI303842B TW I303842 B TWI303842 B TW I303842B TW 094129941 A TW094129941 A TW 094129941A TW 94129941 A TW94129941 A TW 94129941A TW I303842 B TWI303842 B TW I303842B
Authority
TW
Taiwan
Prior art keywords
donor substrate
layer
substrate
initial
initial donor
Prior art date
Application number
TW094129941A
Other languages
English (en)
Other versions
TW200616014A (en
Inventor
Frederic Dupont
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW200616014A publication Critical patent/TW200616014A/zh
Application granted granted Critical
Publication of TWI303842B publication Critical patent/TWI303842B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/93Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Description

•1303842 九、發明說明: 發明所屬之技術領域 本發明係關於根據申請專利範圍第1項的前言之化合 物材料晶圓的製造方法。 先前技術 由文件US 2003/0153163已知有運用智慧切削 • (SmartCut)技術將供體基材的材料層轉移至處理基材的方 法。該習知的方法包含藉著層將轉移自彼轉移的初始晶圓 黏合於支樓基材而形成供體基材的步驟。根據us 2003/0153163,此供體晶圓之形成將有利於轉移昂貴材料 層,因為除非已經消耗掉該初始晶圓整個厚度不然就可 自同一最初的初始晶圓重複進行數次的轉移操作。 但是該習知方法具有下列問題。由於該供體基材係由 兩個黏合的晶圓組成,所以其厚度,特別是針對最初幾次 •的轉移’經常都比標準方法中,例如在絕緣體晶圓上製造 矽的智慧切削技術方法中,的供體晶圓之厚度大許多。因 此,必須特地改造該轉移方法的期間用於處理並且支撐該 供體晶圓的設備以增加重量及厚度,或必須特地降低該支 樓基材的厚度。但是,兩種可行的方式都f要非常昂貴的 改造步驟。此外,在該製造方法的期間,該供體晶圓的厚 度一直變化,變化的程度取決於進行的轉移次數。結果加 工及處理設備必須經特殊地設計以因應變化的條件。因此 該没備必須經特殊地設計進而變得又更昂貴 1303842 、 發明内容 • 因此,本發明的目的在於提供可克服此技藝現況的問 題使知化合物材料晶圓可使用標準晶圓加工設備製造之化 合物材料晶圓的製造方法。 本目的得利用依據申請專利範圍第丨項之化合物材料 曰曰圓的製造方法達到。因此,本發明的方法包含下列步驟: # 叻提供初始供體基材,b)在該初始供體基材中形成預定 分裂區,c)將該初始供體基材黏接於處理基材,以及d)由 預定分裂區之處分開該供體基材,藉以將該初始供體基材 上的層轉移到該處理基材上而形成化合物材料晶圓,而且 其特徵為e)經分開步驟之後在該供體基材其餘部分上沈 積一層以至少部分地補償該初始供體基材的厚度,及以 含該沈積層的供體基材充當初始供體基材再使用於步驟a) 中。 _ 用於本發明方法的供體基材比用於此技藝方法現況 中的供體基材更薄,這是因為本發明方法的供體基材並未 黏合於額外的支撐基材。再者,由於沈積層的關係,該供 體基材的厚度不會變化太大,可使用標準晶圓加工設備, 所以不需要耗費時間及昂貴的改造或特殊處理設備。因此 實現本發明的方法比先前技藝的方法更加便宜。 在再使用該供體基材其餘部分之前,可在將黏接於該 處理基材之供體基材其餘部分的表面上進行額外的修復步 驟。此修復舉例來說可藉由研磨而進行。 6 1303842 有利地在進行該沈積步冑e)之前先重複進行步驟a) 至d)至少兩次,其中在重複步驟勾中以該供體基材分開的 其餘部分再使用作為初始供體基材。由於較少步驟對應於 較快且因此較不貴的製造方法,所以在沈積之前該方法的 重複部分將進一步助於使該方法最適化。 較佳地,重複步驟a)至d)直到該初始供體基材達到預 定的最小厚度為止°重複次數的上限可藉由該基材的性 馨質’例如機械強度’開始劣化之供體基材其餘部分的厚度 而決定,或與可能需要某特定最小厚度才能適當地發生功 效之處理設備的性質有關。由於重複進行的關係,當該化 合物材料晶圓的品質及生產量可維持在高標時整個方法將 可進一步最適化。 根據其中之一較佳具體例,可以均質為晶的方式沈積 步驟e)中的層。本發明的方法對於昂貴的供體基材特別有 利’而其通常為結晶性材料。藉著以均質蠢晶的方式再生 _長該供體基材達初始厚度或超越,若該㈣基材可 的次數超過必須消耗該初始供體基材的厚度之次數,那麼 事實上該方法將變得與供供體基材的可取得性無關。 在本文中,均質磊晶表示相同材料的沈積層與該初始 供體基材的材料具有相同的結晶性質。 較佳地在步驟e)中可使用金屬有機化學氣相沈積 (MOCVD)法、氫化物氣相蠢晶(HvpE)法或分子束蠢晶 (MBE)法而提供該均質磊晶層’藉以達到與該初始供體基 材相比時,該均質蠢晶層中有經改善的位錯密度之目的^ 7 1303842 特別是小於每平方公分1 X 1 07的位錯密度’特別是小於每 平方公分1 X 106的位錯密度。在生長的期間位錯傾向阻斷 . 於特定量下,使得額外長成的材料呈現較低的位錯密度。 因此,該供體基材材料的品質將變得更好,所以與市面上 藉由標準供體基材可達成的轉移層相比,該轉移層的品質 亦將變得更佳。 有利地步驟e)可包含將該層提供於該供體基材其餘部 φ 分的表面側上,而其相對於發生分開之處的表面側。若使 用極性供體基材,表示該基材的兩個主要表面具有不同的 性質,事實上通常都是其中之一表面的磊晶生長可控制良 好’然而另一個表面則非如此。該材料化合物晶圓的轉移 層之自由面應該對應於極性能使其他磊晶層制約生長的表 面,而在進一步的加工步驟中可能需要該磊晶層以建構微 電子或光電元件。結果黏接於該處理基材表面的轉移層表 面將具有第二種極性。因此在發生分開之處的供體基材其 籲餘部分的表面具有磊晶生長並未控制的那麼好之極性。因 此額外層的沈積最好在相反側進行,其中將會發生如此的 制約均質蠢晶生長,而使得沈積層的品質良好。 較佳地在進行步驟e)之前,可利用保護層,特別是使 用氧化物及/或氮化物層,提供發生分開之處的表面側。此 保護層可有利地防止該供體基材其餘部分受到像是金屬或 粒子的污染,特別是在該晶圓目反側的層沈積期間。此保 護作用具有改善或維持該化合物材料晶圓的品質之功能。 有利地’該方法在再使用含該層的供體基材作為初始 8 1303842 供體基材之前可包含另一個移除該保護層的步驟。最後該 移除步驟可伴隨額外的研磨或清潔步驟。因此,將該供體 基材的保護面側黏接於處理基材時,再使用供體基材的表 面性質將使得黏合的目的可達成而且其中達到黏合之處具 有高表面品質。 有利地,可在該層的沈積之前先研磨及/或清潔其上在 步驟e)中提供該層之供體基材其餘部分的表面側。這將改 _ 善沈積層的品質,而其於沈積層為均質蠢晶層時特別令人 感到有興趣,反過來說在該製造方法的後續階段期間將以 其作為轉移層。 該方法特別有利於該供體基材為下列群組其中之一 的情況:氮化鎵(GaN)、碳化矽(SiC)、鍺(Ge)、氮化鋁(AiN) 或鑽石。這些基材在電子應用方面扮演著重要的角色而且 在合理的價格下難以獲得良好的品質。與整塊材料本身相 比,藉著使用上述利用此類材料的方法將可能達到比較便 _ 宜之品質良好的材料化合物晶圓。 較佳地所用的處理基材為单晶型或多晶型材料,特別 是下列群組其中之一 ··砷化鎵(GaAs)、氧化鋅(Zn0)、碳化 矽(SiC)或氮化鋁(A1N)。較佳為使用具有類似於該供體基材 材料的熱膨脹係數之處理基材,而進一步改善該材料化合 物晶圓的品質。為了進一步的成本降低,與單晶型材料相 比使用多晶型材料可能較為有利。在更一般性的情況中, 該處理基材也可由石夕(Si)、玻璃或陶瓷材料形成。 根據一個變體,可供給該處理基材絕緣層,特別是二 9 •1303842 圓10及該初始基材的其餘部分9 人, 在進一步加工該材料化 口物晶圓10之前可能會先受到最 又j玻終的表面處理,像是例如 研磨及/或清潔。
現在該供體基材的其餘部分9(第lf圖)可再使用作為 初始供體基材丨並且利用第la圖中舉例說明的步驟再啟動 該方法或者可沈積層’而其將參照第圖在以下加以說 明。最後在再使用之前,在發生分開之處的表面^可藉著, 舉例來說’在下列第卜及ld圖所示的植人及黏合步驟之 前先研磨而修復。此供體基材的其餘部分9可重複再使用 的情況可進仃數次’例如若咸認為每次層轉移及修復導致 約5微米厚度的移除,而且自供體基材i整體移除約5〇微 米導致該基材的脆化就表㈣除太多而無法保持適於應用 的轉移層品質的話,那麼將可達10次。 因此,一旦已經達到該供體基材的其餘部分9之最小 厚度或該Ss設備要保證該方法有發揮良好效用所需的最 小厚度’该方法就進行第lg圖中舉例說明的步驟,換言之 將層12沈積於該供體基材的其餘部分9上。該沈積層12 的厚度可至少部分地補償該初始供體基材丨的厚度,使得 此經修復的供體基材14可再使用作為初始供體基材1,舉 例說明於第1 a圖中。 根據一個變體,舉例說明於第2a圖中,該沈積層12, 係由可快速地沈積於相對於其上發生分開的表面丨丨之該基 材其餘部分9的表面側! 5上之材料構成。因此,根據該變 體,要強調的是事實上該供體基材的其餘部分9係快速地 12 1303842 回復到足敷進—步再使用的厚度。如此該沈積層12,的材料 就不-定要與該初始供體基材9的材料相同。然而,若已 經將該層12’的材料選擇為與該供體基材9的材料相同那 麼就可選擇生長條件使得生長速度最適化。在此例中該額 外層12’的結晶品質可能不敷供後續作為轉移層6之用。在 此例中,一旦該初始供體基材丨已經完全消耗掉,製程中 就必須再導入新的供體基材晶圓1。
根據該變體,舉例說明於第沘圖中,該沈積層Μ,,係 由與該供體基材的其餘部分9相同的材料構成而且,附帶 地,係以均質磊晶的方式生長,使得該層12,,的結晶品質至 少可與基材其餘部分9的品質相容。層12”可沈積在表面 11或表面15上。在此例中,製程中不需導入新的供體基材 1,而且該沈積層12”可在後續作為轉移層6。使用 MOCVD、HVPE或MBE方法,甚至可得到結晶品質比該供 體基材1的初始品質更好的層12”。特別是可達到小於每平 方公分1 X 107的位錯密度,如果該初始供體基材的位錯密 度經常都大於此值的話。 在第2a圖的例子中經修復的供體基材14與處理基材 2之間的黏接將經由表面11而發生。在第2 b圖的例子中可 經由兩個表面發生黏接。 第3圖舉例說明本發明製造方法的第二個具體例,其 中藉由第3a至3c圖中舉例說明的步驟代替第ig圖中舉例 說明的步驟。具有與第1圖中使用的相同參考編號之元件 及特徵可相對應,因此不再詳細解釋,但是將它們的說明 13 1303842
面;8··供體處理化合物; 主要元件之符號說明 L初始供體基材; 4··預定分裂區;5. 6..轉移層; 7··處理基材的主要表面 9··供體基材的其餘部分;1〇•化合物材料晶圓; 11··發生分開之處的表面;12、12,、12,,··沈積層; 13··沈積層的厚度;ι4.經修復的供體基材; _ 15··基材其餘部分的表面侧;16··額外層的表面; 30..保護層 17

Claims (1)

1303842 年;7月修(受:)正本 y (2008年7月修7Π 。十、申請專利範圍: 1 · 一種化合物材料晶圓之製造方法,其包含下列步驟·· a)提供初始供體基材(1), ' b)在該初始供體基材(1)中形成預定分裂區(4), , c)將該初始供體基材(1)黏接於處理基材(2),以及 ^ d)由預定分裂區(4)之處分開該供體基材(1),藉以將該 初始供體基材(1)上的一層轉移到該處理基材(幻上 而形成化合物材料晶圓(1 〇),而且 _ e)經分開步驟之後在該供體基材(1)的其餘部分(9)上沈 積一層(12)以至少部分地補償該初始供體基材(1)的 厚度, f)以含該沈積層(12)的供體基材(1)充當初始供體基材 (1)再使用於步驟a)中,及 其特徵為 步驟e)包含|該層(12)設置於該供體基材其餘部分⑺的 表面側(15)上,而其相對於發生分開之處的表面側⑴)。 2.如申請專利範圍帛1項之方法’其中該方法包含在進行 步驟e)之前重複進行步驟a)至d)至少兩次,#中在重複 步驟a)巾再使用經分開的供録材其餘部㈣為初始供 體基材(1)。 i如中請專利範圍帛2項之方法’其中重複進行步驟a)至 d) 直到該初始供體基材(1)達到預定的最小厚声 4.如申請專利範圍第…項中任一 又:。 、山 ,丫仕項之方法,其中步驟 e) 中的層(12)係以均質磊晶的方式沈積。 18 1303842 , (2008年7月修正) 5·如申請專利範圍第4 貝之方法,其中在步驟e)中使用 、VD HVPE或MBE法提供該均質蠢日日日層(12),藉以 達L、該初始供體基材相比時,該均質蟲晶層⑽中有 經改善的位錯密度之目的,特別是小於每平方公分i x 勺位錯4度,特別是小於每平方公分1 x 1G6的位錯 密度。 6. 如申:專利範圍第i項之方法,其中該方法包含在步驟 6)之則先在發生分開之處的表面側(11)設置保護層 (3〇),特別是使用氧化物及/或氮化物。 曰 7. 如申請專利ϋ圍f 6項之方法,其中該方法進—步包含 在再使用含該層(12)的供體基材⑴作為初始供體基材⑴ 之前移除該保護層(30)的步驟。 8. 如申請專利範圍帛μ之方法,其中該方法進—步包含 研磨及/或清潔將在步驟e)中於其上設置該層之供體基 材其餘部分(9)的表面側(11、15)之步驟。 9 ·如申請專利範圍第彳^ 囷罘1項之方法,其中該供體基材(1)為下 列群組其中之一:GaN、Sic、Ge、A1N或鑽石。 1〇.如申請專利範圍第w之方法,其中該處理基材⑺為單 晶型或多晶型材料’特別是下列群組其中之一:si、 GaAs、ZnO、SiC 或 A1N 〇 11.如申請專利範圍第i項之方法,其中該處理基材⑺為玻 璃或陶瓷材料。 12•如申請專利範圍第之方法,其中該方法在步驟c)之 珂進一步包含在要黏接於該供體基材(1)之處理基材(2) 19 1303842 - (2008年7月修正) • 的表面(7)上設置絕緣層,特別是Si02或Si3N4或傳導層。
20 1303842
第2a圖 第2b圖 第3a圖
11
第3b圖
第3c圖
TW094129941A 2004-11-09 2005-08-31 Method for manufacturing compound material wafers TWI303842B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04292655A EP1667223B1 (en) 2004-11-09 2004-11-09 Method for manufacturing compound material wafers

Publications (2)

Publication Number Publication Date
TW200616014A TW200616014A (en) 2006-05-16
TWI303842B true TWI303842B (en) 2008-12-01

Family

ID=34931512

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094129941A TWI303842B (en) 2004-11-09 2005-08-31 Method for manufacturing compound material wafers
TW096148068A TWI367544B (en) 2004-11-09 2005-08-31 Gan donor substrate with a n surface and a ga surface

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW096148068A TWI367544B (en) 2004-11-09 2005-08-31 Gan donor substrate with a n surface and a ga surface

Country Status (9)

Country Link
US (3) US7531428B2 (zh)
EP (2) EP1962340A3 (zh)
JP (1) JP4489671B2 (zh)
KR (1) KR100746182B1 (zh)
CN (2) CN101221895B (zh)
AT (1) ATE420461T1 (zh)
DE (1) DE602004018951D1 (zh)
SG (1) SG122972A1 (zh)
TW (2) TWI303842B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US20070023761A1 (en) * 2005-07-26 2007-02-01 Robbins Virginia M Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP4873467B2 (ja) * 2006-07-27 2012-02-08 独立行政法人産業技術総合研究所 オフ角を有する単結晶基板の製造方法
JP5016321B2 (ja) * 2007-02-22 2012-09-05 東京応化工業株式会社 サポートプレートの処理方法
WO2008134828A2 (en) * 2007-05-04 2008-11-13 Katholieke Universiteit Leuven Tissue degeneration protection
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Soiウエーハの製造方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20120167819A1 (en) * 2007-10-06 2012-07-05 Solexel, Inc. Method for reconstructing a semiconductor template
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
US20100244203A1 (en) * 2007-11-15 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
US9048169B2 (en) * 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
WO2010023516A1 (en) 2008-08-28 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Uv absorption based monitor and control of chloride gas stream
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
JP2010232609A (ja) * 2009-03-30 2010-10-14 Hitachi Cable Ltd Iii族窒化物半導体複合基板、iii族窒化物半導体基板、及びiii族窒化物半導体複合基板の製造方法
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
WO2010127320A2 (en) * 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 soi 기판의 제작 방법
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、iii族窒化物系化合物半導体素子、及びそれらの製造方法
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
CN102652354B (zh) * 2009-12-15 2015-02-18 索泰克公司 用于重复利用衬底的处理
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
WO2011084381A2 (en) * 2009-12-21 2011-07-14 Applied Materials, Inc. Cleaning optimization of pecvd solar films
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8609453B2 (en) * 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
FR2971365B1 (fr) * 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP5587848B2 (ja) * 2011-10-11 2014-09-10 日本電信電話株式会社 半導体積層構造の製造方法
US9589801B2 (en) 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
JP5285793B2 (ja) * 2012-05-10 2013-09-11 東京応化工業株式会社 サポートプレートの処理方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
EP2867177A1 (en) 2012-06-29 2015-05-06 Corning Incorporated Glass-ceramic substrates for semiconductor processing
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8735219B2 (en) * 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
EP2946410A4 (en) * 2013-01-16 2016-08-03 Qmat Inc TECHNIQUES FOR FORMING OPTOELECTRONIC DEVICES
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
WO2015009669A1 (en) 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
US9761671B2 (en) 2013-12-30 2017-09-12 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
US10822718B2 (en) * 2016-03-23 2020-11-03 Tokuyama Corporation Method for producing aluminum nitride single crystal substrate
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
DE102018111450B4 (de) 2018-05-14 2024-06-20 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US20210254241A1 (en) * 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device
WO2021188846A1 (en) 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38466A (en) * 1863-05-12 Improved medicine for piles
IT1210982B (it) 1981-02-03 1989-09-29 Giuseppe Stefano Piana Capsula a perdere, per la confezione di preparati idrosolubili in dosi, atti a consentire la preparazione di bevande calde in genere.
FI83197C (fi) 1984-10-23 1991-06-10 Mars G B Ltd Dryckpaose.
JPH05275332A (ja) * 1992-03-26 1993-10-22 Shimadzu Corp ヘテロエピタキシャル膜の製膜方法
US20030087503A1 (en) 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0874405A3 (en) 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JPH10335617A (ja) * 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
FR2774214B1 (fr) 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
EP1134808B1 (en) * 1999-07-15 2011-10-05 Shin-Etsu Handotai Co., Ltd. A method of producing a bonded wafer
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6223650B1 (en) 1999-09-30 2001-05-01 Robert M. Stuck Apparatus for conveyorized toasting of breads and like food items
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6475882B1 (en) 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
JP2003532298A (ja) 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6740345B2 (en) 2000-12-22 2004-05-25 Edward Zhihua Cai Beverage making cartridge
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたn型窒化ガリウム単結晶基板
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法
FR2828762B1 (fr) 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
JP2003101025A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
FR2834124B1 (fr) 2001-12-20 2005-05-20 Osram Opto Semiconductors Gmbh Procede de production de couches semi-conductrices
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
WO2004007816A1 (en) * 2002-07-17 2004-01-22 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics________________________________________
CN100557785C (zh) * 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
EP1532677B1 (en) * 2002-08-26 2011-08-03 S.O.I.Tec Silicon on Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate

Also Published As

Publication number Publication date
TWI367544B (en) 2012-07-01
EP1667223A1 (en) 2006-06-07
TW200616014A (en) 2006-05-16
EP1962340A2 (en) 2008-08-27
US7968909B2 (en) 2011-06-28
CN101221895B (zh) 2014-04-23
US7531428B2 (en) 2009-05-12
ATE420461T1 (de) 2009-01-15
CN100426459C (zh) 2008-10-15
TW200824037A (en) 2008-06-01
KR100746182B1 (ko) 2007-08-03
KR20060052446A (ko) 2006-05-19
US7851330B2 (en) 2010-12-14
CN101221895A (zh) 2008-07-16
DE602004018951D1 (de) 2009-02-26
US20090191719A1 (en) 2009-07-30
EP1667223B1 (en) 2009-01-07
JP2006140445A (ja) 2006-06-01
CN1790620A (zh) 2006-06-21
JP4489671B2 (ja) 2010-06-23
EP1962340A3 (en) 2009-12-23
SG122972A1 (en) 2006-06-29
US20110049528A1 (en) 2011-03-03
US20060099776A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
TWI303842B (en) Method for manufacturing compound material wafers
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
CN101355013B (zh) 制备无排除区的外延用结构的工艺
JP5031365B2 (ja) エピタキシャル成長層の形成方法
JP5031364B2 (ja) エピタキシャル成長層の形成方法
US7586154B2 (en) Method for fabricating a substrate with useful layer on high resistivity support
KR100712042B1 (ko) 웨이퍼의 제조 방법
US8093138B2 (en) Method of fabricating an epitaxially grown layer
JP4733633B2 (ja) エピタキシャル基板の製造方法
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
US7605055B2 (en) Wafer with diamond layer
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material