CN103329248B - 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 - Google Patents

外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 Download PDF

Info

Publication number
CN103329248B
CN103329248B CN201180063194.4A CN201180063194A CN103329248B CN 103329248 B CN103329248 B CN 103329248B CN 201180063194 A CN201180063194 A CN 201180063194A CN 103329248 B CN103329248 B CN 103329248B
Authority
CN
China
Prior art keywords
electrode
frequency
substrate
nitride semiconductor
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180063194.4A
Other languages
English (en)
Other versions
CN103329248A (zh
Inventor
醍醐佳明
石桥启次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN103329248A publication Critical patent/CN103329248A/zh
Application granted granted Critical
Publication of CN103329248B publication Critical patent/CN103329248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

提供一种用于利用溅射法来在α-Al2O3基板上外延生长高质量的III族氮化物半导体薄膜的外延膜形成方法。在根据本发明实施方式的外延膜形成方法中，在配置于溅射设备(1)的配备有加热器电极(104)和偏置电极(103)的基板保持件(111)上的α-Al2O3基板上形成III族氮化物半导体薄膜的外延膜的情况下，在利用加热器电极(104)使α-Al2O3基板维持为预定温度的状态下向靶材电极(102)施加高频电力并且向偏置电极(103)施加高频偏置电力。此时，高频电力和高频偏置电力的施加是以在该高频电力和该高频偏置电力之间不会发生频率干涉的方式进行的。

Description

外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
技术领域
本发明涉及一种外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置，尤其涉及能够形成高质量的外延膜的外延膜形成方法、使用这种外延膜的半导体发光元件的制造方法、溅射设备、半导体发光元件和照明装置。
背景技术
III族氮化物半导体是作为IIIB族元素(以下简称为III元素)的铝(Al)原子、镓(Ga)原子和铟(In)原子以及作为VB族元素(以下简称为V族元素)的氮(N)原子的化合物半导体材料。也就是说，作为氮化铝(A1N)、氮化镓(GaN)、氮化铟(InN)和它们的混晶(AlGaN,InGaN,InAlN,InGaAlN)所获得的化合物半导体材料是III族氮化物半导体。
使用III族氮化物半导体的元素包括诸如覆盖远紫外/可见/近红外区域内的宽波长区域的发光二极管(LED:LightEmittingDiode)、激光二极管(LD)、太阳能电池(PVSC：光伏太阳能电池)和光电二极管（PD）等的光学装置以及诸如高频率/高输出用途的高电子迁移率晶体管(HEMT：HighElectronMobilityTransistor)和金属氧化物半导体场效应晶体管(MOSFET)等的电子装置。
为了实现如上所述的元素应用，需要在单晶基板上外延生长III族氮化物半导体薄膜从而获得晶体缺陷少的高质量的单晶膜(外延膜)。然而，由于由III族氮化物半导体制成的单晶基板极其昂贵，因此除一部分应用以外不使用这种单晶基板，并且主要通过在异种基板上异质外延生长蓝宝石(α-Al2O3)或碳化硅(SiC)来获得单晶膜。特别地，α-Al2O3基板廉价并且可以获得大面积且高质量的α-Al2O3基板，因此市售的使用III族氮化物半导体薄膜的几乎所有LED都使用α-Al2O3基板。
对于这种III族氮化物半导体薄膜的外延生长，使用能够获得高生产率和高质量的外延膜的金属有机化学气相沉积(MOVCD)法。然而，该MOVCD法存在生产成本高、可能容易产生微粒并且难以获得高产量等的问题。
另一方面，溅射法具有可以将生产成本抑制得低并且微粒的产生概率也低的特征。因此，在III族氮化物半导体薄膜的成膜工艺的至少一部分可以利用溅射法来替换的情况下，有可能得以解决上述问题中的至少一部分。
然而，通过使用溅射法所制造的III族氮化物半导体薄膜存在与通过使用MOVCD法所制造的这种薄膜相比晶体质量趋于变差的问题。例如，非专利文献1公开了通过使用溅射法所制造的III族氮化物半导体薄膜的结晶性。在非专利文献1中，通过使用高频磁控溅射法来在α-Al2O3(0001)基板上外延生长c轴取向的GaN膜。非专利文献1描述了以下：在GaN(0002)面的X射线摇摆曲线(XRC)测量中，其半值宽度(FWHM)为35.1arcmin(弧分)(2106arcsec(弧秒))。该值与当前市售的α-Al2O3基板上的GaN膜相比为非常大的值，并且表示后面将说明的倾斜的镶嵌扩展大并且晶体质量差。
这里，将简要说明用作表示晶体质量的指标的(1)倾斜的镶嵌扩展、(2)扭转的镶嵌扩展和(3)极性这些概念。(1)中的倾斜的镶嵌扩展表示基板垂直方向上的晶体取向的偏差程度，并且(2)中的扭转的镶嵌扩展表示基板面内方向上的晶体取向的偏差程度。(3)中的极性是表示晶体的取向的术语，并且在c轴取向膜的情况下，存在+c极性和-c极性这两种生长模式。+c极性的生长与(0001)取向相对应，并且-c极性的生长与(000-1)取向相对应。
对于结晶性良好的单晶而言，需要倾斜的镶嵌扩展和扭转的镶嵌扩展小并且还需要极性被偏置为+c极性和-c极性中的任一极性。特别地，由于利用+c极性可以容易地获得形态良好且结晶性优良的III族氮化物半导体薄膜，因此要求建立用于获得+c极性的III族氮化物半导体薄膜的处理。另一方面，为了利用溅射法获得良好质量的III族氮化物半导体薄膜，已经进行了许多尝试(参见专利文献1和2)。
专利文献1公开了在通过使用溅射法在α-Al2O3基板上形成III族氮化物半导体薄膜(专利文献1中为AlN)之前通过对基板进行等离子体处理来实现较高质量的III族氮化物半导体薄膜的方法、或者特别是获得倾斜的镶嵌扩展极小的III族氮化物半导体薄膜的方法。
此外，专利文献2公开了如下III族氮化物半导体(专利文献2中为III族氮化物化合物半导体)发光元件的制造方法，其中利用溅射法在基板上形成由III族氮化物半导体(专利文献2中为III族氮化物化合物)制成的缓冲层(专利文献2中为中间层)，并且在由该III族氮化物半导体制成的缓冲层上顺次层叠配置有基膜的n型半导体层、发光层和p型半导体层。
专利文献2描述了以下：作为用于形成由III族氮化物半导体制成的缓冲层的过程，配备有向基板施加等离子体处理的预处理工艺、以及在该预处理工艺之后的利用溅射法使由III族氮化物半导体制成的缓冲层成膜的工艺。此外，在专利文献2中，作为基板和由III族氮化物半导体制成的缓冲层的优选模式，使用α-Al2O3基板和AlN，并且作为配备有基膜的n型半导体层、发光层和p型半导体层的成膜方法，优选使用MOCVD法。
现有技术文献
专利文献
专利文献1：国际公开2009/096270
专利文献2：日本特开2008-109084
非专利文献
非专利文献1：Y.Daigo,N.Mutsukura,“SynthesisofepitaxialGaNsingle-crystallinefilmbyultrahighvacuumr.f.magnetronsputteringmethod”,ThinSolidFilms483(2005)p38–43。
发明内容
根据已公开的现有技术(专利文献1和专利文献2)，利用溅射法来获得倾斜或扭转的镶嵌扩展小的III族氮化物半导体。然而，这些现有技术并未公开对极性进行控制的方法，并且在采用溅射法作为III族氮化物半导体的制造工艺方面存在极大问题。
实际上，在通过使用专利文献1和2所公开的技术利用溅射法在α-Al2O3基板上形成AlN膜的情况下，可以获得倾斜或扭转的镶嵌扩展小的AlN膜，但关于极性，+c极性和-c极性混合。此外，在利用MOCVD法在+c极性和-c极性混合的AlN膜上生长GaN膜的情况下，无法获得高质量的GaN膜。此外，通过使用所获得的GaN膜来制造发光元件，但无法获得良好的发光特性。因此，仅利用专利文献1和2所公开的技术无法减少+c极性和-c极性的混合并且无法获得+c极性的III族氮化物半导体薄膜。也就是说，尽管专利文献1和2所公开的技术由于可以使倾斜或扭转的镶嵌扩展小因而是有效的技术，但要求极性尽可能统一从而获得较高质量的III族氮化物半导体薄膜。
本发明是考虑到上述问题而作出的，并且其目的是提供能够一种能够利用溅射法制作+c极性的统一度有所改善((0001)取向性有所改善)的外延膜的外延膜形成方法，并且还提供一种使用该外延膜的半导体发光元件的制造方法、溅射设备、利用该制造方法所制造的半导体发光元件和照明装置。
本发明人作为认真研究的结果已经获得了如以下所述的可以通过向内置于基板保持件的偏置电极施加高频偏置电力来控制外延膜的极性这一新发现，并且完成了本发明。
为了实现上述目的，本发明的第一方面是一种外延膜形成方法，其使用具有靶材电极和基板保持件的溅射设备，并且利用溅射法在配置于所述基板保持件上的α-Al2O3基板上外延生长III族氮化物半导体薄膜，其中所述靶材电极上能够配置靶材，并且所述基板保持件上能够以面向所述靶材电极的方式配置基板并且配备有加热器电极和偏置电极，所述外延膜形成方法包括以下步骤：在所述基板保持件上配置所述α-Al2O3基板的步骤；以及在配置于所述基板保持件上的所述α-Al2O3基板上形成所述III族氮化物半导体薄膜的外延膜的步骤，其中，形成所述III族氮化物半导体薄膜的外延膜的步骤包括：利用所述加热器电极使所述α-Al2O3基板维持为预定温度，以及向所述靶材电极施加高频电力并且还向所述偏置电极施加高频偏置电力，其中，所述高频电力和所述高频偏置电力是以所述高频电力和所述高频偏置电力之间不会发生频率干涉的方式施加的。
此外，根据本发明的第二方面的一种半导体发光元件的制造方法，具有利用根据上述第一方面的外延膜形成方法来形成半导体发光元件的缓冲层的步骤。
此外，本发明的第三方面是一种半导体发光元件，其中，在α-Al2O3基板上至少形成缓冲层、III族氮化物半导体中间层、n型III族氮化物半导体层、III族氮化物半导体活性层、p型III族氮化物半导体层和透光性电极，其中，所述缓冲层、所述III族氮化物半导体中间层、所述n型III族氮化物半导体层、所述III族氮化物半导体活性层和所述p型III族氮化物半导体层中的至少一层是利用根据本发明第一方面所述的外延膜形成方法来制作的。此外，本发明的第四方面是一种包括根据本发明第三方面所述的半导体发光元件的照明装置。
此外，本发明的第四方面是一种一种溅射设备，包括：靶材电极，其中所述靶材电极上能够配置靶材；基板保持件，其中所述基板保持件上能够以面向所述靶材电极的方式配置基板并且配备有加热器电极和偏置电极；以及频率干涉抑制部件，用于在进行根据本发明第一方面所述的形成所述III族氮化物半导体薄膜的外延膜的步骤的情况下，防止在施加至所述靶材电极的高频电力和施加至所述偏置电极的高频偏置电力之间发生频率干涉。
根据本发明，可以通过使用溅射法在α-Al2O3基板上制作倾斜或扭转的镶嵌扩展小、+c极性和-c极性的混合减少并且+c极性的统一度有所改善的III族氮化物半导体的外延膜。此外，通过使用利用该溅射法所制作的III族氮化物半导体外延膜，可以改善诸如LED和LD等的发光元件的发光特性。
附图说明
图1是根据本发明的一个实施方式的高频溅射设备的截面示意图。
图2是根据本发明的一个实施方式的基板保持件的第一结构示例。
图3是根据本发明的一个实施方式的基板保持件的第二结构示例。
图4是根据本发明的一个实施方式的基板保持件的第三结构示例。
图5是示出根据本发明的一个实施方式的形成+c极性的III族氮化物半导体薄膜的模型的图。
图6是示出通过使用利用根据本发明的一个实施方式的外延膜形成方法形成的外延膜所制作的LED结构的示例的截面图。
图7A是用于说明根据本发明的一个实施方式的频率干涉抑制部件的图。
图7B是用于说明根据本发明的一个实施方式的频率干涉抑制部件的图。
具体实施方式
以下将详细说明本发明的实施方式。在以下将说明的图中，向具有相同功能的指派相同的附图标记，并且将省略重复说明。
本发明的主要特征在于：在要通过使用例如高频溅射法等的溅射法在α-Al2O3基板上外延生长III族氮化物半导体薄膜的情况下，利用配备有加热器电极和偏置电极的基板保持件将该α-Al2O3基板加热至任意温度，然后在向偏置电极施加高频偏置电力的情况下进行III族氮化物半导体的成膜。以下将通过参考附图来说明本发明。以下将说明的构件和配置等是体现本发明的一个示例而并没有限制本发明，并且当然可以根据本发明的主旨来对这些构件和配置等进行各种修改。
图1是示出根据本发明实施方式的III族氮化物半导体薄膜的成膜中使用的溅射设备的示例的示意结构图。在示出溅射设备1的图1中，分别如下：附图标记101表示真空容器，附图标记102表示靶材电极，附图标记103表示偏置电极，附图标记104表示加热器电极，附图标记105表示靶材护罩，附图标记106表示溅射用高频电源，附图标记107表示基板，附图标记108表示靶材，附图标记109表示气体导入机构，附图标记110表示排气机构，附图标记111表示基板保持件，附图标记112表示反射器，附图标记113表示绝缘材料，附图标记114表示室护罩，附图标记115表示磁体单元，附图标记116表示靶材护罩保持机构，并且附图标记130表示偏置用高频电源。假定图1中的附图标记111是后面将说明的基板保持件111a、111b和111c中的任意一个。此外，作为基板107，可以使用α-Al2O3基板(601)。
真空容器101由诸如不锈钢和铝合金等的金属构件制成并且电接地。此外，真空容器101利用未示出的冷却机构来防止或降低壁面的温度上升。此外，真空容器101经由未示出的流量控制器连接至气体导入机构109，并且经由未示出的可变导阀连接至排气机构110。
靶材护罩105经由靶材护罩保持机构116安装在真空容器101上。靶材护罩保持机构116和靶材护罩105可以由诸如不锈钢和铝合金等的金属构件制成并且电连接至真空容器101。
靶材电极102经由绝缘材料113安装在真空容器101上。此外，靶材108安装在靶材电极102上，并且靶材电极102经由未示出的匹配箱连接至溅射用高频电源106。靶材108可以直接安装在靶材电极102上，或者可以经由诸如铜(Cu)等的金属构件制成的未示出的接合板安装在靶材电极102上。此外，靶材108可以是包含Al、Ga和In至少之一的金属靶材或者包含上述III族元素至少之一的氮化物靶材。在靶材电极102上，配备有用于防止靶材108的温度上升的未示出的冷却机构。此外，靶材电极102内置有磁体单元115。作为从溅射用高频电源106要输入至靶材电极102的电力，在工业上可以容易地使用13.56MHz，但还可以使用其它频率的高频率，以在高频率上叠加直流或者以脉冲形式使用这两者。
室护罩114安装在真空容器101上并且防止或减少成膜期间向着真空容器101的膜附着。基板保持件111的内部具有加热器电极104和偏置电极103。加热器电极104与未示出的加热用电源连接，而偏置电极103经由未示出的匹配箱与偏置用高频电源130连接。
图2～4分别示出基板保持件111的结构示例111a、111b和111c，并且各图中的附图标记M表示基板放置面。在图2(或图3)中，附图标记201表示基底，附图标记202表示基底涂层，附图标记103a(或附图标记103b)表示偏置电极，附图标记104表示加热器电极，并且附图标记205表示外涂层。基底201由石墨制成，基底涂层202和外涂层205由热解氮化硼(PBN)制成，偏置电极103a(或103b)和加热器电极104由热解石墨(PG)制成，并且由PBN制成的基底涂层202和外涂层205是高阻抗的介电材料。
在图2(或图3)中，未示出的加热用电源连接至加热器电极104。通过使AC(交流)或DC(直流)电流流经加热器电极104来产生焦耳(Joule)热，并且可以利用来自被焦耳热加热后的基板保持件的红外线对放置在基板保持件111a(或111b)上的α-Al2O3基板加热。
此外，在图2(或图3)中，偏置用高频电源130经由未示出的匹配箱连接至偏置电极103a(或103b)。通过在成膜期间向偏置电极103a(或103b)施加高频偏置电力，可以在放置于基板保持件111a(或111b)上的α-Al2O3基板的表面上产生负的DC偏置电压。
还可以进一步使未示出的静电吸盘(ESC)用电源经由未示出的低通滤波器连接至图2(或图3)中的偏置电极103a(或103b)。在这种情况下，偏置电极103a被配置成如由附图标记A和附图标记B表示的电气分离的电极(一个为第一电极而另一个为第二电极)，并且可以通过分别向这些电极施加正负的DC电压来实现双极ESC。这样，由于α-Al2O3基板可以被静电吸附至基板保持件，因此可以高效地对放置于基板保持件111a上的α-Al2O3基板加热。此外，关于基板保持件111b，偏置电极103b被配置成如由附图标记C和附图标记D表示的电气分离的电极(一个为第一电极而另一个为第二电极)，并且可以通过分别向这些电极施加正负的DC电压来实现双极ESC。
图4是基板保持件111的另一结构示例111c。附图标记401表示基底，附图标记402表示基底涂层，附图标记403表示共通电极，附图标记404表示背侧涂层，并且附图标记405表示外涂层。基底401由石墨制成，基底涂层402和外涂层405由PBN制成，共通电极403和背侧涂层404由PG制成，并且由PBN制成的基底涂层402和外涂层405是高阻抗的介电材料。
在图4中，共通电极403经由匹配箱与偏置用高频电源130连接，并且此外，经由未示出的低通滤波器与未示出的加热用电源连接。
在图4中，共通电极403具有集成图2中的加热器电极104和偏置电极103a的功能。通过使AC或DC电流从加热用电源流向共通电极403，基板保持件111c发热，并且利用其红外线对放置于基板保持件111c上的α-Al2O3基板加热。此外，通过在使加热所用的电流流经共通电极403的状态下从偏置用高频电源进一步施加高频偏置电力，可以在α-Al2O3基板的表面上产生负的DC偏置电压，同时对放置于基板保持件111c上的α-Al2O3基板加热。这样，还可以通过使用将加热器电极和偏置电极集成为一个电极的共通电极来获得本发明的效果。
在具有图2所示的结构的基板保持件111a中，从加热器电极104产生的焦耳热经由基底涂层202、基底201、外涂层205和偏置电极103a传递至基板放置面M。此时，特别是由于基底201起均热板的作用，因此在该基板面内可以容易地获得高的均热性。
此外，在具有图3所示的结构的基板保持件111b中，偏置电极103b由中央部的大致盘状电极(与附图标记C相对应)和外周部的大致环状电极(与附图标记D相对应)构成。因而，偏置电极103b(特别是附图标记C部)也起均热板的作用，并且与具有图2所示的结构的基板保持件111a相比，可以在更大程度上进一步提高面内的均热性。特别地，在α-Al2O3基板利用ESC吸附的情况下，在具有图2所示的结构的基板保持件111a中可能会产生依赖于偏置电极103a的图案形状的温度分布，但利用如图3那样的结构，可以明显改善这种问题。
通过使用ESC，可以提高将α-Al2O3基板放置在基板保持件111a和111b上之后的升温速度，因而ESC的使用是获得高生产率的优选模式。
在具有图4所示的结构的基板保持件111c中，从共通电极403产生的焦耳热在没有经由基底401或基底涂层402的情况下传递至基板放置面M侧。因而，与图2和3所示的基板保持件相比，难以获得高的均热性。另一方面，由于在没有经由基底401或基底涂层402的情况下对α-Al2O3基板进行加热，因此基板放置面M和共通电极403的温度梯度变小，并且可以在无需使用ESC的情况下以高的电力使用效率对该基板加热。
由于与现有技术的红外线灯相比、对α-Al2O3基板加热的效率变高，因此优选使用构成图2～4所示的基板保持件的材料，但这并非限制性的，只要可以将α-Al2O3基板加热至预定温度即可。
此外，基板保持件不限于上述基板保持件111a、111b和111c的结构。由于上述基板保持件111a、111b和111c的结构可以提高均热性和电力使用效率、因此这些基板保持件的结构是优选模式,并且由此可以根据目的来适当地选择结构。然而，在本发明中，通过在预定温度下向偏置电极施加高频偏置电力来在α-Al2O3基板的表面上产生负的DC偏置电压、从而可以以+c极性使III族氮化物半导体的外延膜成膜，这很重要。因此，无需说明，任何结构均可适用于本实施方式，只要该结构符合本发明的主旨即可。
图5是示出通过向偏置电极施加高频偏置电力来以+c极性使III族氮化物半导体薄膜成膜的机制的模型图。在图5中，附图标记111表示基板保持件111a、111b和111c中的任意基板保持件，附图标记107是α-Al2O3基板，并且附图标记503是氮化物分子。
图6是作为通过使用根据本发明实施方式的III族氮化物半导体薄膜的制造方法所制作的半导体发光元件的发光二极管(LED)的截面结构的示例。在图6中，附图标记601表示α-Al2O3基板，附图标记602表示缓冲层，附图标记603表示III族氮化物半导体中间层，附图标记604表示n型III族氮化物半导体层，附图标记605表示III族氮化物半导体活性层，附图标记606表示p型III族氮化物半导体层，附图标记607表示透光性电极，附图标记608表示n型电极，附图标记609表示P型接合焊盘电极，并且附图标记610表示保护膜。
作为构成缓冲层602的材料，优选使用AlN、AlGaN和GaN。作为构成III族氮化物半导体中间层603、n型III族氮化物半导体层604、III族氮化物半导体活性层605和p型III族氮化物半导体层606的材料，优选使用AlGaN、GaN和InGaN。优选分别在n型III族氮化物半导体层604所用的上述材料中添加微量的硅(Si)或锗(Ge)并且在p型III族氮化物半导体层606所用的上述材料中添加微量的镁(Mg)或锌(Zn)，以执行导电性的控制。此外，III族氮化物半导体活性层605优选形成上述材料的多量子阱(MQW)结构。此外，可以通过使用上述发光二极管(LED)来构成照明装置。
图7A和7B是用于说明根据本发明实施方式的频率干涉抑制部件的图。
图7A是用于通过使用不同频率的高频电源作为溅射用高频电源106和偏置用高频电源130来抑制后面将说明的频率干涉的部件(频率干涉抑制部件)的示例。附图标记701和702示出匹配箱。将来自溅射用高频电源106的高频电力在反射波经由匹配箱701而减少的情况下供给至靶材电极102，而将来自偏置用高频电源130的高频电力在反射波经由匹配箱702而减少的情况下供给至偏置电极103。溅射用高频电源106和偏置用高频电源130被设置成具有不同的频率。例如，在将溅射用高频电源106的频率设置为13.56MHz的情况下，通过使用13.54MHz或13.58MHz的频率作为偏置用高频电源130，可以抑制后面将说明的频率干涉。
图7B示出用于通过调整来自溅射用高频电源106和偏置用高频电源130的高频电力的相位来抑制后面将说明的频率干涉的部件(频率干涉抑制部件)的示例。在图7B中，附图标记703表示相位控制单元，附图标记704表示高频振荡器，并且附图标记705和附图标记706表示相位调整电路。将来自溅射用高频电源106的高频电力在反射波经由匹配箱701而减少的情况下供给至靶材电极102，而将来自偏置用高频电源130的高频电力在反射波经由匹配箱702而减少的情况下供给至偏置电极103。
相位控制单元703具有高频振荡器704以及相位调整电路705和706，并且可以利用相位调整电路705和706调整来自高频振荡器704的高频信号的相位以输出至外部电路。此外，相位控制单元703的输出部连接至溅射用高频电源106和偏置用高频电源130的外部输入端子部。利用相位控制单元703所输出的并且相位经过调整的高频信号(即，利用高频振荡器704振荡后的高频信号、并且是利用相位调整电路705和706进行调整了相位的高频信号)，对从溅射用高频电源106和偏置用高频电源130输出的高频电力的相位进行控制。例如，通过调整相位控制单元703、并且通过将从溅射用高频电源106和偏置用高频电源130输出的高频电力的相位差设置为180°等的相位差，可以抑制后面将说明的频率干涉。
为了如上所述防止后面要说明的频率干涉发生，将供给至靶材电极102的高频电力和供给至偏置电极103的高频电力设置成具有不同的频率、或者将供给至靶材电极102的高频电力和供给至偏置电极103的高频电力保持为预定的相位差，这是有效的方式。为了以高的再现性获得本发明的效果，设置这些频率干涉抑制部件极其有效。
以下将通过参考附图来说明通过使用根据本发明的溅射设备的III族氮化物半导体薄膜的外延膜形成方法。在本实施方式中，利用具有以下的第一步骤～第四步骤的方法在α-Al2O3基板上形成外延膜。在以下说明中，假定基板保持件111是指基板保持件111a、111b和111c中的任意一个，并且假定偏置电极103是指任意的基板保持件111(111a、111b和111c)中所设置的偏置电极103a、103b和403(403是共通电极)。
首先，作为第一步骤，将基板107导入利用排气机构110维持为预定压力的真空容器101。此时，基板(α-Al2O3基板)107由未示出的输送机器人输送至基板保持件111的上部，并且保持于从基板保持件111突出的起模顶杆的上部。之后，保持基板107的起模顶杆下降，并且使基板107放置在基板保持件111上。
随后，作为第二步骤，对要施加于基板保持件111中内置的加热器电极104的电压进行控制从而使基板107维持为预定温度。此时，执行控制，以使得通过使用内置于基板保持件111的热电偶(未示出)来监测基板保持件111的温度、或者通过使用安装在真空容器101内的未示出的高温计来监测基板保持件111的温度，以使得这些温度变为预定温度。
随后，作为第三步骤，将N2气体或者N2气体与稀有气体的混合气体从气体导入机构109导入真空容器101，并且利用流量控制器(未示出)和可变导阀(未示出)将真空容器101的压力设置为预定压力。
最后，作为第四步骤，通过向内置于基板保持件111的偏置电极103施加高频偏置电力并且通过利用溅射用高频电源106向靶材108施加高频电力，在靶材108的前表面上产生等离子体。结果，等离子体中的离子使构成靶材108的元素放出，并且利用所放出的这些元素在基板107上形成III族氮化物半导体薄膜。
第一步骤中的预定压力优选小于5×10-4Pa，并且在该压力不小于5×10-4Pa的情况下，诸如氧等的许多杂质被引入III族氮化物半导体薄膜，并且难以获得良好的外延膜。此外，没有特别限制第一步骤中的基板保持件111的温度，但从生产率的观点，优选设置用于获得成膜期间的基板温度的温度。
第二步骤中的预定温度从生产率的观点优选被设置为第四步骤中的成膜温度，并且第三步骤中的预定压力从生产率的观点优选被设置为第四步骤中的成膜压力。第二步骤和第三步骤的操作定时可以互换，或者这两个步骤可以同时进行。此外，从生产率的观点，优选将第二步骤中设置的温度和第三步骤中设置的压力至少维持到第四步骤开始。
在第四步骤中，需要将要施加至偏置电极103的高频偏置电力设置为能够获得+c极性的统一度高的III族氮化物半导体膜(+c极性的III族氮化物半导体薄膜)的预定电力。在电力过小的情况下，形成了极性混合的III族氮化物半导体薄膜，而在电力过大的情况下，III族氮化物半导体薄膜因与高能粒子碰撞而受损，并且无法获得良好质量的III族氮化物半导体薄膜。
在本说明书中，将-c极性不存在或减少的III族氮化物半导体薄膜、即+c极性和-c极性的混合减少且+c极性的统一度高的III族氮化物半导体薄膜称为“+c极性的III族氮化物半导体薄膜”。
此外，将进行第四步骤时的基板温度优选设置在100～1200°C的范围内、或者更优选设置在400～1000°C的范围内。在该基板温度小于100°C的情况下，容易形成混合有非晶态结构的膜，而在该基板温度高于1200°C的情况下，无法形成膜本身，或者即使形成了膜，也由于热应力而容易获得缺陷多的外延膜。此外，将成膜压力优选设置在0.1～100mTorr(1.33×10-2～1.33×101Pa)的范围内、或者更优选设置在0.1～10mTorr(1.33×10-1～1.33Pa)的范围内。
在成膜压力小于0.1mTorr(1.33×10-2Pa)的情况下，高能粒子可以容易地入射到基板表面，因而难以获得良好质量的III族氮化物半导体薄膜，而在该压力高于100mTorr(1.33×101Pa)的情况下，成膜速度变得极低，因此并非优选。在要开始第四步骤的情况下，可以使真空容器101的压力临时上升至成膜压力以上从而促进靶材侧上的等离子体的产生。在这种情况下，可以通过临时导入气体流量大的至少一种工艺气体或者通过临时减小可变导阀(未示出)的开度来使成膜压力升高。
在第四步骤中，向偏置电极103施加高频偏置电力的定时和向靶材电极102施加高频电力的定时可以相同、或者可被设置成先施加其中一个然后再施加另一个。然而，在要先向靶材电极102施加高频电力的情况下，需要在α-Al2O3基板107的成膜面被由III族氮化物半导体制成的晶体层覆盖之前向偏置电极103施加高频偏置电力。
容易使在没有向偏置电极103施加高频偏置电力的状态下形成的III族氮化物半导体的晶体层进入极性混合的状态或-c极性的状态。在发生-c极性混合的状态的情况下，即使随后向偏置电极103施加高频偏置电力，也难以获得+c极性的III族氮化物半导体薄膜。因此，在要先向靶材电极102施加高频电力的情况下，优选如下：向靶材电极102施加高频电力，并且紧挨在靶材的前表面上产生等离子体之后(即，在开始溅射之后)，向偏置电极103施加高频偏置电力，并且在α-Al2O3基板107上形成由III族氮化物半导体制成的晶体层之前，向偏置电极103施加高频偏置电力。
在要先向偏置电极103施加高频偏置电力的情况下，在向靶材电极102施加高频电力之前的时间段内在α-Al2O3基板107的表面侧产生等离子体，并且需要避免因等离子体中的含有N原子的活性物质所引起的α-Al2O3基板107的表面氮化。这是因为，在使α-Al2O3基板107的表面氮化的情况下，在基板表面上容易形成-c极性或极性混合的AlN，并且即使随后向靶材电池102施加高频电力从而形成III族氮化物半导体薄膜，也难以获得+c极性的III族氮化物半导体薄膜。因此，在要先向偏置电极103施加高频偏置电力的情况下，优选紧挨在向偏置电极103施加高频偏置电力之后向靶材电极102施加高频电力，然后开始溅射。
此外，无需说明，在第一步骤之前，可以设置如下步骤：将基板107输送至预处理室(未示出)，以按成膜温度以上的温度对基板107进行热处理或等离子体处理。然而，在要进行等离子体处理的情况下，选择在α-Al2O3基板的表面上不形成极性混合的AlN层或-c极性的AlN层的条件很重要。
以下将通过使用图5来说明利用上述第一步骤～第四步骤来形成+c极性的III族氮化物半导体薄膜的机制。作为第一步骤和第二步骤，将α-Al2O3基板107放置在基板保持件111上，以使得该基板处于预定温度，并且作为第三步骤，将N2气体或者N2气体和稀有气体的混合气体导入真空容器。随后，作为第四步骤，向偏置电极施加高频偏置电力，并且还在靶材侧上产生等离子体，从而形成III族氮化物半导体薄膜。
在第四步骤中使用金属靶材作为靶材的情况下，认为含有N原子的活性物质使靶材表面氮化，并且通过利用正离子溅射该表面，使图5所示的氮化物分子503从该靶材表面放出以到达α-Al2O3基板107的表面。此外，即使使用氮化物靶材，也认为通过利用正离子溅射该表面来使图5所示的氮化物分子503从靶材表面放出以到达α-Al2O3基板107的表面。在图5中，为了简化而例示出2原子分子的氮化物分子503，但该分子不限于2原子分子，只要该分子是氮化物分子即可。
在图5中，向偏置电极103施加高频偏置电力，并且在面向α-Al2O3基板107的表面侧的空间内，形成有由附图标记G表示的等离子体区域和由附图标记S表示的鞘区域S。鞘区域S形成在等离子体区域G和α-Al2O3基板107之间。
在等离子体区域G中，正电荷(正离子)和负电荷(电子)的密度大致相等并且大致处于电中性状态。此外，等离子体区域G通常处于相对于接地电位为正的大致恒定的电位状态(被称为等离子体电位)。另一方面，由于正离子和电子在跟随因高频偏置电力的施加所产生的高频电场的变化的容易度方面有所不同，因此向α-Al2O3基板107的表面供给了过多的电子，并且产生负的DC偏置电压。在鞘区域S中，通过如上所述产生的α-Al2O3基板107的表面上的负电位和等离子体区域G的等离子体电位之间的电位差而产生向着α-Al2O3基板107的表面的方向上的由附图标记E表示的电场。该电场E的大小可以利用高频偏置电力的大小来调整。
作为要施加至偏置电极103的电力的模式，优选为高频电力。在DC电力的情况下，由于α-Al2O3基板107为绝缘材料，因此难以在α-Al2O3基板107的表面上有效地产生负的DC偏置电压，这并不是优选的。
氮化物分子503具有III族元素503a和N原子503b，并且III族元素503a具有正电荷偏置，并且N原子503b具有负电荷偏置。也就是说，氮化物分子503具有由附图标记P表示的极化。认为该氮化物分子503在等离子体区域G中朝向随机方向，但当其到达鞘区域S时，电场E作用于氮化物分子503的极化P，并且认为III族元素503a朝向α-Al2O3基板的方向并且N原子503b朝向等离子体区域G的方向，即极化P朝向α-Al2O3基板的方向。
在+c极性的III族氮化物半导体中，氮化物分子503的极化P朝向α-Al2O3基板的方向。也就是说，认为氮化物分子503的极化P因通过高频偏置电力的施加所产生的鞘区域S的电场E而朝向α-Al2O3基板的方向，并且通过维持该取向的情况下吸附至α-Al2O3基板表面，获得了+c极性的III族氮化物半导体薄膜。
即使向偏置电极103施加高频偏置电力，在该高频偏置电力小的情况下，也可能无法获得+c极性的III族氮化物半导体。认为其原因是鞘区域S的电场E无法充分作用于氮化物分子503的极化P并且无法控制取向。
此外，在该高频偏置电力过大的情况下，可能无法获得高质量的III族氮化物半导体。认为其原因是等离子体中的正离子因鞘区域S的电场E而加速并且以大能量碰撞α-Al2O3基板的表面，因而在III族氮化物半导体薄膜的内部形成了许多缺陷。
如上所述，为了获得+c极性的III族氮化物半导体薄膜，需要将要施加至偏置电极103的高频偏置电力的大小调整为适当值。该高频偏置电力的最佳范围根据溅射设备的内部结构而大大不同，因而需要针对各设备获取最佳条件。
此外，没有特别限制用作高频偏置电力的频率，但在高频偏置电力的频率和施加至靶材的高频电力的频率彼此一致的情况下，可能容易发生因高频电力的干涉所引起的低频差拍现象，并且还可能会影响成膜条件(以下将该低频差拍现象称为频率干涉)。在本实施方式中发生频率干涉的情况下，等离子体变得不稳定并且在α-Al2O3基板的表面上产生的DC偏置电压不再稳定，因而优选使用不同频率的高频电力。通过使用图7A作为示例，假定要施加至靶材电极102的高频电力的频率(溅射用高频电源106的频率)为13.56MHz，则通过使用13.54MHz或13.58MHz作为要施加至偏置电极103的高频偏置电力的频率(偏置用高频电源130的频率)，可以防止或减少上述频率干涉。
此外，通过使要施加至偏置电极的高频偏置电力和要施加至把靶材的高频电力偏移预定相位差，可以抑制上述频率干涉。通过使用图7B作为示例，在利用相位控制单元703将要施加至偏置电极103的高频偏置电力和要施加至靶材电极102的高频电力之间的相位差调整为180°的情况下、即在进行调整以使得向靶材电极102施加高频电力的正的峰顶电压并且同时向偏置电极103施加高频偏置电力的负的峰顶电压的情况下，可以最有效地防止或减少频率干涉。此外，可以对相位差进行微调整，由此进一步减少向着各高频电源(溅射用高频电源和偏置用高频电源)的反射波。也就是说，假定180°的相位差包括微调整的范围。
此外，即使在其它相位差的情况下，除非引起频率干涉，否则可以毫无问题地使用这些相位差。在发生如上所述的频率干涉的情况下，等离子体变得不稳定并且向着各高频电源(溅射用高频电源和偏置用高频电源)的反射波可能容易增大，因而优选调整为使频率干涉最小化(优选为0)的相位差。
即使没有向偏置电极103施加高频偏置电力，在鞘区域S中也产生电场E，但此时产生的电场E通常小于施加高频偏置电力时产生的电场E。因此，认为在没有向偏置电极103施加高频偏置电力的情况下无法获得+c极性的氮化物半导体薄膜的原因是鞘区域S的电场E没有充分作用于氮化物分子503的极化P并且无法控制取向。
在要利用使用N2气体和稀有气体的混合气体的等离子体来溅射金属靶材108的情况下，应当对N2气体和稀有气体的混合气体的比率进行控制以使得金属成分(非氮化物成分)被引入III族氮化物半导体薄膜的量不大。在引入了大量金属成分的情况下，金属原子或以金属团簇态从靶材放出的III族元素的比率趋于变得大于氮化物分子503，因而有可能即使向偏置电极103施加了高频偏置电力也无法充分获得本发明的效果。
作为利用本实施方式的方法所形成的III族氮化物半导体薄膜的外延膜，可以列举图6所示的缓冲层602、III族氮化物半导体中间层603、n型III族氮化物半导体层604、III族氮化物半导体活性层605和p型III族氮化物半导体层606。上述所有层均可以通过使用根据本发明的溅射设备(外延膜形成方法)来制作，或者仅有限的层可以通过使用根据本发明的溅射设备(外延膜形成方法)来制作。
作为第一示例，例如，存在如下方法，其中该方法通过使用根据本发明的溅射设备(外延膜形成方法)制作图6的LED元件的缓冲层602、然后使用MOCVD法顺次层叠III族氮化物半导体中间层603、n型III族氮化物半导体层604、III族氮化物半导体活性层605和p型III族氮化物半导体层606，来制作外延晶圆。
作为第二示例，存在如下方法，其中该方法通过使用根据本发明的溅射设备(外延膜形成方法)制作缓冲层602和III族氮化物半导体中间层603、然后通过使用MOCVD法顺次层叠n型III族氮化物半导体层604、III族氮化物半导体活性层605和p型III族氮化物半导体层606，来制作外延晶圆。
作为第三示例，存在如下方法，其中该方法通过使用根据本发明的溅射设备(外延膜形成方法)制作缓冲层602、III族氮化物半导体中间层603和n型III族氮化物半导体层604、然后通过使用MOCVD法来顺次层叠III族氮化物半导体活性层605和p型III族氮化物半导体层606，来制作外延晶圆。
作为第四示例，存在如下方法，其中该方法通过使用根据本发明的溅射设备(外延膜形成方法)制作缓冲层602、III族氮化物半导体中间层603、n型III族氮化物半导体层604和III族氮化物半导体活性层605、然后通过使用MOCVD法制作p型III族氮化物半导体层606，来制作外延晶圆。
作为第五示例，存在如下方法，其中该方法通过使用根据本发明的溅射设备(外延膜形成方法)制作缓冲层602、III族氮化物半导体中间层603、n型III族氮化物半导体层604、III族氮化物半导体活性层605和p型III族氮化物半导体层606，来制作外延晶圆。
在如上所获得的外延晶圆上，通过使用光刻技术和RIE(反应离子蚀刻)技术形成如图6所示的透光性电极607、P型接合焊盘电极609、n型电极608和保护膜610，可以获得LED结构。没有特别限制透光性电极607、P型接合焊盘电极609、n型电极608和保护膜610所用的材料，而且可以毫无限制地使用本技术领域内众所周知的材料。
实施例
第一实施例
作为本发明的第一实施例，将说明通过使用根据本发明实施方式的III族氮化物半导体薄膜的成膜方法在α-Al2O3(0001)基板上形成作为缓冲层602(参见图6)的AlN膜的示例。更具体地，将说明在向偏置电极103施加高频偏置电力的状态下、通过使用溅射法在α-Al2O3(0001)基板上形成AlN膜的示例。在第一实施例中，AlN膜是通过使用与图1相同的溅射设备所形成的。此外，将要施加至靶材电极102的高频电力的频率和要施加至偏置电极103的高频电力的频率分别设置为13.56MHz和13.54MHz。
在第一实施例中，首先，通过第一步骤将α-Al2O3(0001)基板输送至维持为1×10-4Pa以下的真空容器101并且放置在基板保持件111上，并且通过第二步骤将该基板维持为作为成膜温度的550°C。此时，对向着加热器电极104流动的电流进行控制，以使得基板保持件111所内置的热电偶的监测值为750°C。
随后，通过第三步骤，导入N2气体和Ar气体的混合气体以使得实现N2/(N2+Ar):25%，并且将真空容器101的压力设置为3.75mTorr(0.5Pa)。在这种状态下，通过第四步骤向偏置电极103施加10W的高频偏置电力，并且还从溅射用高频电源106将2000W的高频电力施加至由金属Al制成的靶材108，并且利用溅射法在基板上形成膜厚度为50nm的AlN膜。此时利用X射线光电子能谱(XPS)确认为所获得的AlN膜几乎不包含金属Al成分。
第一实施例中的成膜温度是通过预先对嵌入有热电偶的α-Al2O3(0001)基板进行基板温度测量、根据此时α-Al2O3(0001)基板的温度和加热器所内置的热电偶的监测值（即加热器的温度）之间的关系所设置的。
在第一实施例中，通过对称反射位置处的2θ/ω扫描模式的X射线衍射(XRD)测量、针对对称面的ω扫描模式的XRC测量、面内配置中的φ扫描模式的XRC测量以及同轴正碰撞离子散射谱仪(CAICISS)测量来评价所制作的AlN膜。这里，对称反射位置处的2θ/ω扫描模式的X射线衍射(XRD)测量用来检查晶体取向，并且针对对称面的ω扫描模式的XRC测量和面内配置中的φ扫描模式的XRC测量分别用来评价倾斜和扭转的镶嵌扩展。此外，使用CAICISS测量作为用于判断极性的方式。
首先，使用2θ=20～60°的测量范围来对第一实施例中制作的AlN膜进行对称反射位置处的2θ/ω扫描模式的X射线衍射(XRD)测量，仅观察到AlN(0002)面和α-Al2O3(0006)面的衍射峰，并且没有观察到表示AlN的其它晶格面的衍射峰。据此，得知所获得的AlN膜具有c轴取向。
随后，对第一实施例中制作的AlN膜进行针对对称面(第一实施例中为AlN(0002)面)的ω扫描模式的XRC测量。所获得的XRC分布的FWHM在检测器处于开放检测器状态的情况下为450arcsec以下，并且在将分析器晶体插入该检测器的情况下为100arcsec以下。因而，确认为所制作的AlN膜中的倾斜的镶嵌扩展小。此外，根据制作条件，在分析器晶体插入检测器的XRC测量中还获得了FWHM为20arcsec以下的XRC分布。
应利用检测器在开放检测器状态下进行XRC测量，但在如第一实施例那样的膜厚度小的试样的情况下，XRC分布的FWHM由于膜厚度的影响或晶格松弛而扩展并且难以精确地评价镶嵌扩展。因而，近年来，如上所述，还将分析器晶体插入检测器的情况作为广义上的XRC测量来处理。除非另外说明，否则以下假定在XRC测量中使用开放检测器状态。
随后，对第一实施例中制作的AlN膜进行面内配置中的φ扫描模式的XRC测量。使用AlN{10-10}面来进行该测量。在所获得的XRC分布中按60°的间隔出现了6个衍射峰，并且确认为AlN膜具有六次对称性、即AlN膜外延生长。此外，从最大强度的衍射峰获取到的FWHM为2.0°以下，并且得知所制作的AlN膜的扭转的镶嵌扩展比较小。在比较α-Al2O3(0001)基板和AlN膜的面内晶体取向的情况下，确认为AlN膜的a轴相对于α-Al2O3(0001)基板的a轴进行了30度的面内旋转。这表示利用在α-Al2O3(0001)基板上外延生长AlN膜时的一般外延关系形成了AlN膜。
随后，对第一实施例所制作的AlN膜进行CAICISS测量。在该测量中，在入射角度相对于AlN[11-20]取向改变的情况下检测Al信号，并且得知获得入射角度为70°附近的峰作为单一形状。这表示所获得的AlN膜具有+c极性。
如上所述，可以确认为第一实施例中制作的AlN膜具有+c极性并且是倾斜的镶嵌扩展小的c轴取向外延膜。也就是说，根据本发明，很明显可以在倾斜和扭转的镶嵌扩展减少的同时获得+c极性的III族氮化物半导体薄膜。在重复几次与第一实施例相同的实验的情况下，确认为再现性良好。
第二实施例
随后，作为本发明的第二实施例，将说明如下示例：使用根据本发明的III族氮化物半导体薄膜的成膜方法所制作的AlN膜作为缓冲层，并且通过MOCVD法在该缓冲层上形成作为图6的III族氮化物半导体中间层603的未掺杂GaN膜。
通过使用溅射法利用与第一实施例相同的设备和条件来在α-Al2O3(0001)基板上形成AlN膜，然后将晶圆(基板)导入MOCVD装置从而形成膜厚度为5μm的未掺杂GaN膜。
所获得的未掺杂GaN膜的表面是镜面，并且在对称反射位置处的2θ/ω扫描模式的XRD测量中表明未掺杂GaN膜具有c轴取向。随后，进行使用GaN(0002)面作为对称面的ω扫描模式的XRC测量和面内配置中针对GaN{10-10}面的面内配置中的φ扫描模式的XRC测量，并且确认为FWHM分别为250arcsec以下和500arcsec以下。据此，得知获得了未掺杂GaN膜作为倾斜和扭转的镶嵌扩展小的高质量晶体。此外，通过CAICISS测量，确认为所获得的未掺杂GaN膜的极性为+c极性。这可被视为如下结果：如第一实施例所述，可以将用作缓冲层的AlN膜的极性控制为+c极性，因而形成在缓冲层上的未掺杂GaN膜也延续该极性。
如上所述，通过使用利用根据本发明的III族氮化物半导体薄膜的成膜方法所制作的并且被控制为+c极性的AlN膜作为缓冲层，可以获得在该缓冲层上通过使用MOCVD法所生长的未掺杂GaN膜作为镶嵌扩展小的被控制为+c极性的高质量外延膜。也就是说，可以在α-Al2O3(0001)基板上外延生长+c极性的III族氮化物半导体薄膜。
在第二实施例中，未掺杂GaN膜是利用MOCVD法所形成的，但确认为还可以通过使用溅射法来获得相同的结果。此外，在重复几次与第二实施例相同的实验的情况下，确认为再现性良好。
第三实施例
作为本发明的第三实施例，将说明如下示例：使用通过使用根据本发明的III族氮化物半导体薄膜的成膜方法所制作的AlN膜作为缓冲层，并且在该缓冲层上，通过使用MOCVD法顺次外延生长由未掺杂GaN制成的III族氮化物半导体中间层、由Si掺杂GaN制成的n型III族氮化物半导体层、具有InGaN和GaN的MQW结构的III族氮化物半导体活性层以及由Mg掺杂GaN制成的p型III族氮化物半导体层，此外在形成了n型电极层、透光性电极、p型电极层和保护膜之后，通过刻划使晶圆分离并且制作LED元件。
通过使用溅射法，在与第一实施例相同的条件下在α-Al2O3(0001)基板上形成作为缓冲层602的AlN膜。之后，将晶圆导入MOCVD装置，并且形成由膜厚度为5μm的未掺杂GaN制成的III族氮化物半导体中间层603和由膜厚度为2μm的Si掺杂GaN制成的n型III族氮化物半导体层604。此外，形成具有MQW结构的III族氮化物半导体活性层605和由膜厚度为200nm的Mg掺杂GaN制成的p型III族氮化物半导体层606，其中该MQW结构是开始于GaN且结束于GaN的层叠结构，并且交替层叠有膜厚度为3nm的5层InGaN和膜厚度为16nm的6层GaN。
对于所获得的外延晶圆，通过使用光刻技术和RIE技术，如图6所示形成了透光性电极607、P型接合焊盘电极609、n型电极608和保护膜610。在第三实施例中，使用作为透光性电极的ITO(氧化铟锡)、作为P型接合焊盘电极的层叠有钛(Ti)、Al和金(Au)的结构、作为n型电极的层叠有镍(Ni)、Al、Ti和Au的结构以及作为保护膜的SiO2。
形成有如上所获得的LED结构的晶圆通过刻划被分离成350μm见方的LED芯片，并且该LED芯片被放置在引线框上且经由金线连接至该引线框从而形成LED元件。
在使正向电流流经所获得的LED元件的p型接合焊盘电极和n型电极的情况下，表现出电流为20mA时的正向电压为3.0V、发光波长为470nm且发光输出为15mW的良好发光特性。这些特性是以针对从所制作的晶圆的基本所有表面制作得到的LED元件无任何变化的方式获得的。
如上所述，通过使用根据本发明的III族氮化物半导体薄膜的成膜方法所制作的被控制为+c极性的AlN膜作为缓冲层602，可以获得发光特性良好的LED元件。在第三实施例中，由未掺杂GaN制成的III族氮化物半导体中间层603、由Si掺杂GaN制成的n型III族氮化物半导体层604、具有InGaN和GaN的MQW结构的III族氮化物半导体活性层605以及由Mg掺杂GaN制成的p型III族氮化物半导体层606是利用MOCVD法所形成的，但确认为可以通过利用溅射法制作这些层来获得相同的结果。此外，在重复几次与第三实施例相同的实验的情况下，确认为再现性良好。
第一比较例
作为本发明的第一比较例，将说明在没有进行（作为本发明的特征的）向偏置电极施加高频偏置电力的情况下通过使用溅射法在α-Al2O3(0001)基板上形成AlN膜的示例。在第一比较例中，除了不向偏置电极103施加高频偏置电力以外，通过使用与第一实施例相同的溅射设备1、基板保持件111和成膜条件来形成AlN膜。此外，将要施加至靶材电极102的高频电力的频率设置为13.56MHz。
对于第一比较例中制作的AlN膜，进行对称反射位置处的2θ/ω扫描模式的XRD测量、(在将分析器晶体插入检测器的情况下以及在开放检测器状态下)针对AlN(0002)面的ω扫描模式的XRC测量以及针对AlN{10-10}面的φ扫描模式的XRC测量，并且得知以下：以与第一实施例所获得的AlN膜相同的方式来获得c轴取向的外延膜，并且倾斜和扭转的镶嵌扩展为相同程度。另一方面，在对第一比较例中制作的AlN膜进行CAICISS测量的情况下，表明在该膜中+c极性和-c极性混合。
如上所述，在没有向偏置电极103施加高频偏置电力的情况下形成膜的情况下，很明显无法获得+c极性的III族氮化物半导体薄膜。重复几次与本比较例相同的实验，但无法获得+c极性的AlN膜。
第二比较例
随后，作为本发明的第二比较例，将说明如下示例：在没有向偏置电极103施加高频偏置电力的情况下通过使用溅射法在α-Al2O3(0001)基板上形成由AlN制成的缓冲层，并且通过使用MOCVD法在该缓冲层上形成未掺杂GaN膜。在第二比较例中，通过使用与第一比较例相同的溅射设备1、基板保持件111和成膜条件来形成由AlN制成的缓冲层，并且在与第二实施例相同的条件下形成未掺杂GaN膜。
通过使用与第一比较例相同的溅射设备1、基板保持件111和成膜条件来利用溅射方法在α-Al2O3(0001)基板上形成由AlN制成的缓冲层的膜，之后将晶圆导入MOCVD装置，并且形成膜厚度为5μm的未掺杂GaN膜。
所获得的未掺杂GaN膜的表面呈白浊，并且这表明在对称反射位置处的2θ/ω扫描模式的XRD测量中，未掺杂GaN膜具有c轴取向。随后，进行使用GaN(0002)面作为对称面的ω扫描模式的XRC测量和面内配置中针对GaN{10-10}面的φ扫描模式的XRC测量，并且确认为FWHM分别约为600arcsec和1000arcsec。据此，得知与第二实施例中所获得的未掺杂GaN膜相比，通过第二比较例所获得的未掺杂GaN膜为倾斜和扭转的镶嵌扩展变大的低质量晶体。
此外，通过CAICISS测量确认为所获得的未掺杂GaN膜是+c极性和-c极性混合的膜。这可被视为以下结果：如第一比较例所述，由于由AlN制成的缓冲层是+c极性和-c极性混合的膜，因此形成在缓冲层上的未掺杂GaN膜延续了该混合的极性。
如上所述，在没有向偏置电极施加高频偏置电力来利用溅射法在α-Al2O3(0001)基板上形成由AlN制成的缓冲层的情况下，通过使用MOCVD法在该缓冲层上生长的未掺杂GaN膜被获得作为低质量的外延膜。尽管在第二比较例中未掺杂GaN膜是利用MOCVD法所形成的，但确认为即使在使用溅射法的情况下也获得了相同的结果。此外，重复几次与本比较例相同的实验，但无法获得结晶性良好的具有镜面的GaN膜。
第三比较例
作为本发明的第三比较例，将说明如下示例：在没有向偏置电极施加高频偏置电力的情况下通过使用溅射法在α-Al2O3(0001)基板上形成由AlN制成的缓冲层，并且在该缓冲层上，通过使用MOCVD法顺次外延生长由未掺杂GaN制成的III族氮化物半导体中间层、由Si掺杂GaN制成的n型III族氮化物半导体层、具有InGaN和GaN的MQW结构的III族氮化物半导体活性层以及由Mg掺杂GaN制成的p型III族氮化物半导体层，此外在形成了n型电极层、透光性电极、P型电极层和保护膜之后，通过刻划使晶圆分离从而制作LED元件。
由AlN制成的缓冲层的成膜方法与第一比较例相同，并且通过使用MOCVD法成膜的由未掺杂GaN制成的III族氮化物半导体中间层、由Si掺杂GaN制成的n型III族氮化物半导体层、具有InGaN和GaN的MQW结构的III族氮化物半导体活性层以及由Mg掺杂GaN制成的p型III族氮化物半导体层、以及之后所形成的n型电极层、透光性电极、P型电极层和保护膜的材料和成膜方法以及之后的制造元件的步骤全部与第三实施例相同。
在使正向电流流经所获得的LED元件的p型接合焊盘电极和n型电极的情况下，无法获得良好的元件特性，由此无法从该LED元件获得良好的二极管特性，并且在可见光区域等中无法获得充足的发光强度。这些特性是以针对从所制作的晶圆的基本所有表面制作得到的LED元件无任何变化的方式获得的。
如上所述，很明显，在没有向偏置电极施加高频偏置电力而通过使用溅射法来在α-Al2O3(0001)基板上形成由AlN制成的缓冲层的情况下，无法获得发光特性良好的LED元件。在本实施例中，由未掺杂GaN制成的III族氮化物半导体中间层、由Si掺杂GaN构成的n型III族氮化物半导体层、具有InGaN和GaN的MQW结构的III族氮化物半导体活性层以及由Mg掺杂GaN制成的p型III族氮化物半导体层是通过使用MOCVD法所形成的，但确认为即使使用溅射法也获得了相同的结果。重复几次与本比较例相同的实验，但无法获得发光特性良好的LED元件。
第四实施例
作为本发明的第四实施例，将说明如下示例：要施加至靶材电极102的高频电力的频率和要施加至偏置电极103的高频电力的频率都被设置为13.56MHz，相位偏移了180°，对于其它使用与第一实施例相同的设备和条件，并且通过使用根据本发明的III族氮化物半导体薄膜的成膜方法来在α-Al2O3(0001)基板上形成AlN膜。
重复进行第四实施例的实验，并且确认为可以以良好的再现性获得与第一实施例相同的+c极性的AlN膜。
第四比较例
作为本发明的第四比较例，将说明如下示例：要施加至靶材电极102的高频电力的频率和要施加至偏置电极103的高频电力的频率都被设置为13.56MHz，对于其它使用与第一实施例相同的设备和条件，并且通过使用根据本发明的III族氮化物半导体薄膜的成膜方法来在α-Al2O3(0001)基板上形成AlN膜。在第四比较例中，不对要施加至靶材电极102的高频电力的相位和要施加至偏置电极103的高频电力的相位进行控制。
重复进行第四比较例的实验，并且很明显，在没有发生频率干涉的情况下，获得+c极性的AlN膜，但在发生了频率干涉的情况下，难以获得+c极性的AlN膜。
如以上针对本发明所述，本发明的主要特征在于关注利用溅射法形成III族氮化物半导体的外延膜时的向着偏置电极的高频偏置电力的施加。使通过向偏置电极施加高频偏置电力而在基板的成膜面侧上产生的鞘区域S的电场作用于从靶材放出的氮化物分子的极化从而控制取向，并且通过使用该取向，可以获得+c极性的III族氮化物半导体薄膜，这是前所未有的技术思想。
此外，通过防止或减少因施加至靶材电极的高频电力与施加至偏置电极的高频电力之间的干涉所引起的低频差拍、即频率干涉，可以以良好的再现性获得+c极性的III族氮化物半导体薄膜，这是前所未有的技术思想。
在本发明中，根据本发明特有的技术思想，在基板保持件上设置加热器电极和偏置电极。通过如上构成基板保持件，如上述第一实施例～第四实施例以及第一比较例～第四比较例所示，可以利用溅射法来形成倾斜和扭转的镶嵌扩展减少了的+c极性的III族氮化物半导体薄膜。

Claims (11)

1.一种外延膜形成方法，其使用具有靶材电极和基板保持件的溅射设备，并且利用溅射法在配置于所述基板保持件上的α-Al2O3基板上外延生长III族氮化物半导体薄膜，其中所述靶材电极上能够配置靶材，并且所述基板保持件上能够以面向所述靶材电极的方式配置基板并且配备有加热器电极和偏置电极，所述外延膜形成方法包括以下步骤：
在所述基板保持件上配置所述α-Al2O3基板的步骤；以及
通过向所述靶材电极施加高频电力并且向所述偏置电极施加高频偏置电力来在配置于所述基板保持件上的所述α-Al2O3基板上直接形成所述III族氮化物半导体薄膜的外延膜的步骤，
其中，在所述α-Al2O3基板上直接形成所述III族氮化物半导体薄膜的外延膜的步骤包括：
利用所述加热器电极使所述α-Al2O3基板维持为预定温度，以及
通过向所述靶材电极施加所述高频电力来从配置于所述靶材电极上的所述靶材发出III族氮化物分子，并且通过向所述偏置电极施加所述高频偏置电力来产生电场，其中在所述电场内，所述III族氮化物分子的从负电荷向着正电荷的极化定向为朝向配置于所述基板保持件上的所述α-Al2O3基板，
其中，所述高频电力和所述高频偏置电力是以所述高频电力和所述高频偏置电力之间不会发生频率干涉的方式施加的。
2.根据权利要求1所述的外延膜形成方法，其中，
分别选择不同的频率作为所述高频电力的频率和所述高频偏置电力的频率。
3.根据权利要求1所述的外延膜形成方法，其中，
以相位差为180°的方式来施加选择了相同频率的所述高频电力和所述高频偏置电力。
4.根据权利要求1所述的外延膜形成方法，其中，
所述偏置电极具有施加有一个极性的直流电压的第一电极和施加有另一极性的直流电压的第二电极，以及
在向所述第一电极和所述第二电极施加直流电压、通过所述基板保持件静电吸附所述α-Al2O3基板、并且还向所述第一电极和所述第二电极施加所述高频偏置电力的状态下，在所述α-Al2O3基板上形成所述III族氮化物半导体薄膜的外延膜。
5.根据权利要求1所述的外延膜形成方法，其中，
所述高频偏置电力是在施加所述高频电力之后、并且所述α-Al2O3基板的成膜面被由III族氮化物半导体制成的晶体层覆盖之前施加的。
6.一种半导体发光元件的制造方法，包括以下步骤：
利用根据权利要求1所述的外延膜形成方法来形成半导体发光元件的缓冲层的步骤。
7.一种溅射设备，包括：
靶材电极，其中所述靶材电极上能够配置靶材；
基板保持件，其中所述基板保持件上能够以面向所述靶材电极的方式配置基板并且配备有加热器电极和偏置电极；
频率干涉抑制部件，用于在进行根据权利要求1所述的外延膜形成方法中的形成所述III族氮化物半导体薄膜的外延膜的步骤的情况下，防止在施加至所述靶材电极的高频电力和施加至所述偏置电极的高频偏置电力之间发生频率干涉；
用于向所述靶材电极施加高频电力的部件，其中该高频电力是从配置于所述靶材电极上的所述靶材发出III族氮化物分子所用的高频电力；以及
用于向所述偏置电极施加高频偏置电力的部件，其中该高频偏置电力是产生电场所用的高频偏置电力，其中在所述电场内，所发出的III族氮化物分子的从负电荷向着正电荷的极化定向为朝向配置于所述基板保持件上的所述α-Al2O3基板。
8.根据权利要求7所述的溅射设备，其中，
在进行根据权利要求1所述的外延膜形成方法中的形成所述III族氮化物半导体薄膜的外延膜的步骤的情况下，分别选择不同的频率作为所述高频电力的频率和所述高频偏置电力的频率。
9.根据权利要求7所述的溅射设备，其中，
在进行根据权利要求1所述的外延膜形成方法中的形成所述III族氮化物半导体薄膜的外延膜的步骤的情况下，以相位差为180°的方式施加选择了相同频率的所述高频电力和所述高频偏置电力。
10.根据权利要求7所述的溅射设备，其中，
所述偏置电极具有施加有一个极性的直流电压的第一电极和施加有另一极性的直流电压的第二电极，以及
在进行根据权利要求1所述的外延膜形成方法中的形成所述III族氮化物半导体薄膜的外延膜的步骤的情况下，向所述第一电极和所述第二电极施加直流电压，通过所述基板保持件静电吸附所述α-Al2O3基板，并且还向所述第一电极和所述第二电极施加所述高频偏置电力。
11.根据权利要求7所述的溅射设备，其中，
在进行根据权利要求1所述的外延膜形成方法中的形成所述III族氮化物半导体薄膜的外延膜的步骤的情况下，所述高频偏置电力是在施加所述高频电力之后、并且所述α-Al2O3基板的成膜面被由III族氮化物半导体制成的晶体层覆盖之前向所述偏置电极施加的。
CN201180063194.4A 2010-12-27 2011-12-16 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 Active CN103329248B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010289265 2010-12-27
JP2010-289265 2010-12-27
PCT/JP2011/007040 WO2012090422A1 (ja) 2010-12-27 2011-12-16 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Publications (2)

Publication Number Publication Date
CN103329248A CN103329248A (zh) 2013-09-25
CN103329248B true CN103329248B (zh) 2015-12-16

Family

ID=46382563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180063194.4A Active CN103329248B (zh) 2010-12-27 2011-12-16 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置

Country Status (5)

Country Link
US (2) US20130277206A1 (zh)
JP (1) JP5576507B2 (zh)
KR (1) KR101564251B1 (zh)
CN (1) CN103329248B (zh)
WO (1) WO2012090422A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444460B2 (ja) * 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
DE112012004463T5 (de) 2011-10-28 2014-07-24 Canon Anelva Corporation Schichtbildungsverfahren, vakuumverarbeitungsvorrichtung, herstellungsverfahren eines lichtemittierenden halbleiterelements, lichtemittierendes halbleiterelement und beleuchtungseinrichtung
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
KR101799330B1 (ko) 2013-03-14 2017-11-20 캐논 아네르바 가부시키가이샤 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
WO2016009577A1 (ja) * 2014-07-18 2016-01-21 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP6899705B2 (ja) * 2016-09-05 2021-07-07 株式会社ニューフレアテクノロジー 気相成長装置及び気相成長方法
JP6730141B2 (ja) * 2016-09-06 2020-07-29 アルバック成膜株式会社 位相シフタ膜の製造方法、位相シフトマスクブランクの製造方法、及び、位相シフトマスクの製造方法
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
CN109306457A (zh) * 2018-10-26 2019-02-05 江苏特丽亮镀膜科技有限公司 高频溅射装置及高频溅射方法
CN109686820B (zh) * 2018-11-21 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
US20240040672A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Transparent heaters for improved epitaxy reactor productivity

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747820B2 (ja) 1989-09-22 1995-05-24 株式会社日立製作所 成膜装置
JPH0714769A (ja) * 1993-06-22 1995-01-17 Hitachi Ltd 半導体製造装置
US6055150A (en) * 1996-05-02 2000-04-25 Applied Materials, Inc. Multi-electrode electrostatic chuck having fuses in hollow cavities
JPH10251849A (ja) * 1997-03-07 1998-09-22 Tadahiro Omi スパッタリング装置
JP3944341B2 (ja) * 2000-03-28 2007-07-11 株式会社東芝 酸化物エピタキシャル歪格子膜の製造法
JP2004193462A (ja) * 2002-12-13 2004-07-08 Canon Inc プラズマ処理方法
KR100784381B1 (ko) * 2004-07-23 2007-12-11 삼성전자주식회사 증착 장치 및 방법
JP5162108B2 (ja) * 2005-10-28 2013-03-13 日新電機株式会社 プラズマ生成方法及び装置並びにプラズマ処理装置
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153286A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体積層構造および窒化物半導体装置、ならびに窒化物半導体積層構造の製造方法
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP4982259B2 (ja) * 2007-06-14 2012-07-25 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
WO2009096270A1 (ja) 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
EP2273536B1 (en) * 2008-03-13 2013-10-30 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor device and method for manufacturing the same, group iii nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
JP2008294449A (ja) * 2008-06-03 2008-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
EP2290678A1 (en) 2008-06-20 2011-03-02 Canon Anelva Corporation Vacuum processing apparatus, vacuum processing method, and electronic device manufacturing method
JP5444460B2 (ja) 2010-04-30 2014-03-19 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2014002465A1 (ja) * 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Also Published As

Publication number Publication date
JPWO2012090422A1 (ja) 2014-06-05
US20130277206A1 (en) 2013-10-24
KR101564251B1 (ko) 2015-10-29
US10844470B2 (en) 2020-11-24
JP5576507B2 (ja) 2014-08-20
US20170309480A1 (en) 2017-10-26
KR20130095830A (ko) 2013-08-28
WO2012090422A1 (ja) 2012-07-05
CN103329248A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
CN103329248B (zh) 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
US9379279B2 (en) Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
CN102959140B (zh) 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN103918060B (zh) 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN101573804B (zh) 氮化镓系化合物半导体发光元件及其制造方法
US8882971B2 (en) Sputtering apparatus and manufacturing method of semiconductor light-emitting element
CN107078031A (zh) 成膜方法、真空处理装置、半导体发光元件的制造方法、半导体发光元件、半导体电子元件的制造方法、半导体电子元件、照明装置
CN101381891B (zh) 一种制备MgZnO单晶薄膜的方法
US7585690B2 (en) Process for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device and lamp

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant