JPH021115A - 結晶の形成方法 - Google Patents

結晶の形成方法

Info

Publication number
JPH021115A
JPH021115A JP1073031A JP7303189A JPH021115A JP H021115 A JPH021115 A JP H021115A JP 1073031 A JP1073031 A JP 1073031A JP 7303189 A JP7303189 A JP 7303189A JP H021115 A JPH021115 A JP H021115A
Authority
JP
Japan
Prior art keywords
nucleation
substrate
crystal
forming
nucleus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1073031A
Other languages
English (en)
Other versions
JP2670453B2 (ja
Inventor
Kenji Yamagata
憲二 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP89302983A priority Critical patent/EP0339793B1/en
Priority to DE68912638T priority patent/DE68912638T2/de
Priority to JP1073031A priority patent/JP2670453B2/ja
Priority to AU31756/89A priority patent/AU631117B2/en
Publication of JPH021115A publication Critical patent/JPH021115A/ja
Priority to US08/452,863 priority patent/US5653802A/en
Application granted granted Critical
Publication of JP2670453B2 publication Critical patent/JP2670453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は結晶の形成方法、特に核形成密度の差（ΔＮＤ
）を利用して結晶を形成する方法に関するものである。
本発明は、例えば半導体集積回路．光集積回路．磁気回
路等の電子素子，光素子，磁気素子。
圧電素子あるいは表面音響素子等の機能素子に使用され
る単結晶や多結晶等の結晶の形成に好適に用いられる。
〔従来の技術〕
従来、例えば、半導体材料を用いた電子素子や光素子等
の機能素子に用いられる単結晶薄膜は、単結晶基体上に
エピタキシャル成長させることで形成されていた。例え
ば、Ｓｔ単結晶基体（シリコンウェハ）上には、Ｓｔ，
Ｇｅ，ＧａＡｓ等を液相，気相または固相からエピタキ
シャル成長することが知られている。またＧａＡｓ単結
晶基体上にはＧａＡｓ，ＧａＡｊｌＡｓ等の単結晶がエ
ピタキシャル成長することが知られている。このように
して形成された結晶性半導体薄膜を用いて、半導体素子
や集積回路等、或いは半導体レーザやＬＥＤ等の発光素
子等が作製される。
また、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子等の研究開発が盛
んであるが、これらを可能にしたのは、例えば超高真空
を用いたＭＢＥ　（分子線エビタキシー）やＭＯＣＶＤ
　（有機金属化学気相法）等の高精度エピタキシャル技
術である。
このような単結晶基体上のエピタキシャル成長では、基
体の単結晶材料とエピタキシャル成長層との間に、格子
定数と熱膨張係数とを整合する必要がある。この整合が
不充分であると格子欠陥がエピタキシャル層に発達する
。また基体を構成する元素がエピタキシャル層に拡散す
ることもある。
このように、エピタキシャル成長による従来の単結晶半
導体薄膜の形成方法は、その基体材料に大きく依存する
ことがわかる。Ｍａｔｈｅｗｓ等は、基体材料とエピタ
キシャル成長層との組合わせを調べている（ＥＰＩＴＡ
ＸＩＡＬＧＲＯＷＴＨ．Ａｃａｄｅｍｉｃ　　Ｐｒｅｓ
ｓ。
Ｎｅｗ　　Ｙｏｒｋ，１９７５　　ｅｄ．ｂｙ　　Ｊ。
Ｗ、　　Ｍａｔｈｅｗｓ）　　。
ところで、基体の大きさは、量産性と低コストを考慮す
ると現在Ｓｉウェハで６インチ程度であり、ＧａＡｓ、
サファイア基体の大型化は更に遅れている。しかも、単
結晶基体は製造コストが高いために、１チップ当りのコ
ストが高くなる。
このように、従来の方法によって、特性に優れた機能素
子が作製可能の良質の単結晶層を形成するには、基体材
料の種類が極めて狭い範囲に限定されるという問題点を
有していた。
一方、半導体素子を基体の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われている。また安価なガラス上に素
子をアレー状に配列する太陽電池やスイッチングトラン
ジシスタが設けられた液晶表示装置等の大面積半導体装
置の研究開発も年々盛んになりつつある。
これら両者に共通することは、半導体薄膜を非晶質絶縁
物上に形成し、そこにトランジスタ等の電子素子を形成
する技術を必要とすることである。その中でも特に、非
晶質絶縁物上に高品質の単結晶半導体を形成する技術が
望まれている。
−船釣に、５ｉ０２等の非晶質絶縁物基体上に薄膜を堆
積させると、基体材料の長距離秩序の欠如によって、堆
積膜の結晶構造は非晶質またはコントロール下にない多
結晶質となる。ここで非晶質膜とは、最近接原子程度の
近距離秩序は保存されているが、それ以上の長距離秩序
はない状態のものであり、多結晶膜とは、特定の結晶方
位を持たない単結晶粒が粒界で隔離されて集合したもの
である。
例えば、５ｉ０２上にＳｉ膜をＣＶＤ法によって形成す
る場合、堆積温度が約ａＯＯ℃以下であれば非晶質シリ
コン膜となり、それ以上の温度であれば粒径が数百〜数
千人の間で分布した多結晶シリコン膜となる。ただし、
多結晶シリコン膜の粒径およびその分布は形成方法によ
って大きく変化する。
更に非晶質膜又は多結晶膜をレーザや棒状ヒータ等のエ
ネルギービームによフて溶融固化させる事によって、ミ
クロン或はミリメートル程度の大粒径の多結晶薄膜が得
られている（Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ　　５ｉｌ
ｉｃｏｎ　　ｏ　　ｎｎｏｎ−ｓ　ｉ　ｎｇ　１　ｅ−
ｃ　ｒｙｓ　ｔａ　１ｉｎｓｕｌａｔｏｒｓ、Ｊｏｕｒ
ｎａｌ　　ｏｆｃｒｙｓｔａｌ　　Ｇｒｏｗｔｈ　　ｖ
ｏｕ、６３゜Ｎｏ、３，０ｃｔｏｂｅｒ、１９８．３ｅ
ｄｉｔｅｄ　　ｂＹ　　Ｇ、Ｗ、Ｃｕ１ｌｅｎ）。
このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、該トランジスタの動作特性から電子易動
度を測定すると、非晶質シリコン膜では〜０．　１　ｃ
ｒｎ”／　Ｖ、　　ｓ　ｅ　ｃ、数百人の平均粒径を有
する多結晶シリコン膜では１〜１０ｃｒｎ’／Ｖ、ｓｅ
ｃ、溶融固化により大粒径化された多結晶シリコン膜で
は単結晶シリコン膜の場合と同程度の値が得られている
。
この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆積膜は非晶質または粒径分
布をもった多結晶質構造となり、斯かる堆積膜中に作製
された半導体素子は、単結晶膜に作製された半導体素子
に比べて、その性能が大きく劣るものとなる。そのため
に、用途としては高特性を要求されない簡単なスイッチ
ング素子、変換効率の程度をそれ程求められない太陽電
池や光電変換素子等に限られる。
また、溶融固化によって大粒径の多結晶薄膜を形成する
方法は、ウェハごとに非晶質膜または多結晶薄膜をエネ
ルギービームで走査するために、大粒径化に多大な時間
を要し、量産性に乏しく、また大面積化に向かないとい
う問題点を有していた。
また、このようにして形成された多結晶膜内には多くの
粒界がランダムに存在し、該多結晶膜を用いて半導体デ
バイスを作成した場合には、特性の良いデバイスが得ら
れない要因となる。従って、非晶質膜上であっても単結
晶性の高い単結晶あるいは粒界の位置が制御された多結
晶が容易にかつ低コストで形成できる方法が強く望まれ
ている。
そこで、上記従来の問題点を解決するとともに、結晶を
形成する下地の材料に制約されることなく、例えば基体
の材料、化学組成、大きさ等に制約されることなく、粒
界を含まない単結晶膜および粒径や粒界の位置が制御さ
れた多結晶膜を提供する方法を本出願人はヨーロッパ出
願公開公報第２４４０８１号として提案している。
〔発明が解決しようとしている課題〕
前記ヨーロッパ出願公開公報第２４４０８１号は、ある
堆積物（例えばＳｔ）に対する被堆積面の場所的核形成
密度（ＮＤ）の異なる２種類の材料間に於ける核形成密
度の差（△ＮＤ）を利用して選択核形成をするものであ
る。従って２種類の材料の核形成密度差（△ＮＤ）が大
きければ大きい程良好な選択性が得られるので選択核形
成にとって都合が良い。
前述の出願公報及び本願でいう「核」、「核形成面」、
「非核形成面」の言葉の技術的意味は、次の通りである
。
核とは、臨界核（自由エネルギーが極大になる大きさの
核）よりも大きなサイズの安定核のことを云う。特にこ
とわらない限り本願では「安定核」のことを「核」と称
する。
核形成面とは、結晶成長処理を施す基体が有しており、
安定核を形成せしめ、単一の核より単結晶を成長させる
核形成密度の大きな材料で形成される微小領域の表面の
ことをいう。
非核形成面とは結晶成長処理を施す基体が有しており、
前記基体表面の少なくとも１面をほぼ全面にわたって覆
い、この表面で核が発生しても結晶体には成長しない核
形成密度の小さな材料で形成される領域の表面のことを
いう。
例えば第１図で説明するならば、非核形成面を形成する
材料にＳ　ｉＯ２％核形成面を形成する材料にＳｉ、Ｎ
４を用いた場合、グラフから両者の核形成密度の差（△
ＮＤ）がＳｔに対しては約１０２倍程度であることがわ
かる。この程度の核形成密度の差（△ＮＤ）がある材料
を用いればほぼ良好な選択核形成が可能であるが、稀に
、基体上の所望の位置に配した核形成面上のみならず非
核形成面上にも核が形成（ＥｒｒｏｒＮｕｃｌｅａｔｉ
ｎ）されてしまうことがあった。このＥｒｒｏｒ核を抑
制するために、例えばＨＣｒｔ添加ガス量を多くして全
体の核形成密度（ＮＤ）を下げすぎてしまうと、核形成
面であるＳｉ３Ｎ４面上に核が発生しないといった現象
が起こり歩留りの低下を生じさせている。
そこで、今度は非核形成面に５ｉｎ２を、核形成面にＳ
ｉイオンをドープした５Ｉ０２を夫々利用した場合につ
いて述べると、第１図に示す様に、５ｉ０２上にＳｉイ
オンを２Ｘ１×１０１６ｃｍ２のドーズ量で打ちこんだ
ものは、５ｉｎ２そのものとの核形成密度の差（△ＮＤ
）が約１０３倍であり、それ以上のドーズ量では極めて
大きな核形成密度の差（△ＮＤ）を生じさせることがで
きる。従ってＨＣＡ添加ガス量をコントロールして、全
体の核形成密度（ＮＤ）を下げても、核形成面では歩留
まり良く核が発生し、単一の核より成長した単結晶を形
成し、且つ非核形成面でのＥｒｒｏｒ核の発生が充分に
抑制でき、非核形成面上に結晶体が形成されるのを防ぐ
ことができるので、上記「イオンインプランテーション
法」（以下１／Ｉ法と記す）は、選択核形成法にとって
極めて有効な手段であることがわかる。
しかし、実際にこのＩ／Ｉ法を実施してみると、次に述
べるような不都合が生じる場合があることがわかった。
それを第２図を用いて説明する。まず微細な核形成領域
にイオンを打ち込むため、非核形成面全体を、前記微細
な核形成領域に窓を開けたレジストで覆う必要があり、
核形成面と非核形成面（レジスト面）とを含めた全領域
にＳｉイオンを打ち込むことになる（第２図（ａ））。
次に有機溶剤等を用いてレジストを除去する（第２図（
ｂ））。ところがこの時に、単にＳｉを打ち込むだけで
はＳｉイオンを打ち込んだ際のレジスト変質物と思われ
るものが残ってしまう場合がある。上記変質物は、本筆
者らの実験によると３Ｘ１×１０１６ｃｍ−２以上のド
ーズ量でＳｉイオンを打ち込んだ時に発生することがあ
った。
またこの変質物は表面分析の結果より、炭素を含んだも
のであり、ＳｉＣのような形で残っているものとも推測
される。上記変質物は核形成密度が非常に高い物質であ
り、選択核形成を行った場合、変質物を中心にＥｒｒｏ
ｒ核が発生し、結晶体に成長してしまう場合があること
もわかった（第２図（Ｃ））。
（目的） 本発明の目的は基体上の所望の位置に結晶を形成する方
法を提供することである。
本発明の他の目的は堆積面材料の組成の違いによる堆積
面材料の核形成密度の差を利用して形成した単結晶ない
しは粒径が制御された多結晶の形成方法を提供すること
である。
本発明の他の目的は基体表面を形成する材料に制約され
ることなく非晶質絶縁物上にも高品質の単結晶ないしは
粒径及び粒界の位置が制御された多結晶を容易に且つ低
コストで形成する方法を提供することである。
本発明の他の目的は基体表面にイオン打ち込みをする際
にレジストを用いることなくイオン打ち込みエネルギー
によるレジストの変性物、付着物を残すことがない結晶
形成方法を提供するものである。
本発明の他の目的は選択核形成に非常に有効であるＩ／
Ｉ法において、打ち込みイオンの深さ方向に対する而（
実際には露出処理することによって得る）が、イオンの
濃度分布のために表面の核形成密度（ＮＤ）が変化する
ことに注目し、ドライエツチングやウェットエツチング
等の露出処理により露出した微少な核形成面及び露出処
理を受けずに残っている基体表面を非核形成面として用
いた選択核形成法を提供するものである。
［課題を解決するための手段及び効果］本願の第一発明
の結晶の形成方法は、基体の表面にイオンを打ち込み、
前記イオン打ち込みによる前記基体表面の深さ方向のイ
オン濃度を変化させ、前記基体の表面の所望の位置を前
記基体の表面の核形成密度よりも大きな核形成密度を有
する露出面が露出する深さまで、単結晶から結晶成長す
るに充分小さい面積を露出処理し、前記露出処理により
露出した前記露出面からなる核形成面と前記露出処理を
受けずに残っている基体の表面からなる非核形成面とを
形成し、前記基体に単一核により結晶成長するための結
晶成長処理を施して、前記単一核より、単結晶を成長さ
せること、あるいは前記単一核より成長した単結晶の集
合した多結晶を形成することを特徴とする。
本願の第二発明の結晶の形成方法は、基体の表面にイオ
ンを打ち込み、前記基体の表面の所望の位置を前記基体
表面よりも大きな核形成密度を有する表面が露出する深
さまで単一核から結晶成長するに充分小さい面積を露出
処理し、前記露出処理により露出した面からなる核形成
面と前記露出処理を受けず残っている基体表面からなる
非核形成面とを有する基体を形成し、該基体に単一核に
より結晶成長するための結晶成長処理を施して、前記単
一核より単結晶を成長させること、あるいは前記単一核
より成長した単結晶の集合した多結晶を形成することを
特徴とする。
本願の第三発明の結晶の形成方法は、核形成密度の小さ
い非核形成面を有する基体の前記非核形成面全面にドー
プする事によって核形成密度を前記非核形成面の核形成
密度より大きくすることのできるイオンをイオン打込み
し、次いで非核形成面の所望位置であって単一核のみよ
り結晶成長するに充分小さい面積を打ち込みイオンの投
影飛程の深さ近くまでエツチングし、露出した微小面の
核形成密度が前記非核形成面の核形成密度よりも大きく
なるような核形成面を形成し、次いで前記基体に結晶形
成処理を施して単一核を前記核形成面に形成し、該単一
核より単結晶を成長させること、あるいは前記単一核よ
り成長した単結晶の集合した多結晶を形成することを特
徴とする。
本願の第四発明の結晶の形成方法は、核形成密度の大き
い核形成面を有する基体の前記核形成面全面にドープす
る事によって核形成密度を前記核形成面の核形成密度よ
り小さくすることのできるイオンをイオン打込みし、前
記基体表面に核形成密度の小さい非核形成密度を形成し
、次いで非核形成面の所望位置であって単一核のみより
結晶成長するに充分小さい面積を打ち込みイオンの投影
飛程の深さを超えてエッチングし、露出した微小面の核
形成密度が前記非核形成面の核形成密度よりも大きくな
るような核形成面を形成し、次いで前記基体に結晶形成
処理を施して単一核を前記核形成面に形成し、該単一核
より単結晶を成長させること、あるいは訂記単一核より
成長した単結晶の集合した多結晶を形成することを特徴
とする。
以下本願発明について図面を用いて、その実施態様につ
いて説明する。
まず第３図（ａ）には、例えば非晶質５ｉ０２表面を有
する基体の５ｉｎ２表面全面に、Ｓｉイオンをイオンイ
ンブランターでドーピングした例を示す。
前記基体に打ち込まれたＳｉイオンは、打ち込み時のイ
オンの加速電圧によって深さ方向に特有の（打ち込み原
子の）濃度分布を示す。この時、分布内で打込み原子濃
度が極大になる深さを投影飛程（Ｐｒｏｊｅｃｔｅｄ　
　Ｒｅｎｇｅ）：以後ｒＰ、Ｒ，Ｊと称す。
次に第３図（ｂ）には、十分に微細な領域をＰ、Ｒ，の
深さ付近まで、ドライエツチングやウェットエツチング
等の露出処理し、基体表面よりも核形成密度の大きな面
を露出させる例を示す。
この露出処理の深さについては、後に示す計算式に基づ
いて決めることができる。このとき前記露出処理によっ
て露出した面が核形成面、前記露出処理を施さない５ｉ
０２表面が非核形成面となる。
次に第３図（ｃ）では選択核形成条件を用いてデポジシ
ョンを行ない、核形成面内に１つのみの核を形成した例
を示す。
上記第３図（ａ）〜第３図（Ｃ）に示した非晶質Ｓ　ｉ
　Ｏ２表面を有する基体へＳｉイオン打込みを行う例は
、イオン打込みにより核形成密度を増大させるイオンの
例である。他の例として、イオン打込みにより核形成密
度を減少させるイオンの例を以下に述べる。
例えば、非晶質シリコンナイトライド表面を有する基体
の全面に低い加速電圧によって酸素イオンを浅く打ち込
む。
これにより前記基体表面の核形成密度を減少させ前記基
体表面に非核形成面を形成する。
続いて、前記非核形成面上の所望の位置であり、十分微
細な領域をＰ、Ｒ，の深さを越えて、ウェットエツチン
グやドライエツチング等の露出処理し基体表面よりも核
形成密度の大きな面を露出させ、前記非核形成面と核形
成面とを有する基体を形成する。
続いて前記基体に結晶成長処理を施し、前記核形成面に
単結晶を成長させる。
さらにイオンの打ち込み条件等を以下詳しく説明する。
先にも述べたように、非核形成面となる基体表面にイオ
ンを打ち込んで核形成密度を変化させる手法は、核形成
密度の差（△ＮＤ）が非常に大きくとれることと、打ち
込みイオンのドーズ量をコントロールすることで核形成
密度の差（△ＮＤ）をコントロールできる、といったメ
リットがある。ここで、選択核形成を行うには、核形成
面と非核形成面との核形成密度の差（△ＮＤ）は１０２
倍以上あることが望ましい。
選択核形成を選択性よく行なう場合、核形成密度の差（
△ＮＤ）は１０３〜１０６倍程度がより好ましい。ＮＤ
　（３１３Ｎ４　）　／ＮＤ　（Ｓ　１０２）の場合、
核形成密度の差（△ＮＤ）は約１０２倍以上であり、こ
れでも十分に選択核成長できるのだが、ある条件の下で
は前述した様にＥｒｒｏｒ核の発生が完全に抑制できな
い場合があった。
選択核形成を行う際に、広い条件範囲においても、Ｅｒ
ｒｏｒ核の発生を減らし、非核形成面に結晶体を形成す
るのを防ぐためには、核形成密度の差（ΔＮＤ）は１０
３倍以上が好ましいが、逆に核形成密度の差（ΔＮＤ）
が大きすぎると、核形成面上に１つのみの核より単結晶
を成長させるために、核形成密度を抑制するためＨＣＪ
ｌ添加ガスを多量に流して全体の核形成密度（ＮＤ）を
下げてやる等の操作が必要となる。すると、核の成長速
度が極めて遅くなり、所望の大きさの結晶を得るまでに
長時間を要する、またガスの消費量も大きくなるので、
核形成密度の差（△ＮＤ）の実用的な上限はｔｏ’倍程
度が適当である。
本願発明の実施態様例においてイオンを打ち込まれる基
体表面の材料としては、例えば非晶質シリコンオキシド
、非晶質シリコンナイトライド、非晶質シリコンオキシ
ナイトライド等の絶縁性非晶質材料が挙げられる。
また、本願発明において基体の表面に打ち込むイオンの
種類としては、形成される結晶の種類によっても異なる
が、例えばＳｉ、Ｇａ、Ａｓあるいは、Ｏ等の形成する
結晶に対して基体表面の核形成密度を変化させるイオン
が挙げられる。
次にイオンの打ち込み深さについて述べる。
使用しているイオン打ち込み装置で安定的に打ち込める
深さを決めればよい。ちなみに打ち込みイオンのＰ、Ｒ
１はドーズ量によっては決まらず、イオンの加速電圧の
みによって決まる。
ここで、イオン打ち込みの深さはＰ、Ｒ，が１００Å以
上１１００Å以下が望ましい。Ｐ。
Ｒ１の深さが１００人未満ではσの値が小さくなるので
、核形成密度を増加させるイオンを打ち込んだ場合、基
体表面の非核形成面と露出処理によって露出した核形成
面との核形成密度の差（ΔＮＤ）を十分にとることがで
きなくなる傾向がある。
また、１００人未満のイオン打ち込みの深さにＰ、Ｒ，
をする場合、イオンの加速電圧が低くなり、安定してイ
オンを打ち込めなくなる傾向がある。
また、Ｐ、Ｒ，が１１００人を超える場合、露出処理に
長時間を要するようになると共に、打ち込まれるイオン
が大きなエネルギーを持つため基体表面にダメージを与
える傾向がある。
続いて基体表面にイオン打ち込みするイオンのドーズ量
は核形成面を非核形成面との核形成密度の差（△ＮＤ）
を前記した範囲にとり、より選択性よく選択核形成を行
うには１　ｘ　１０１６ｍ−２以上ｌＸｌ×１０１６ｃ
ｍ−２以下が好ましい。
より好ましくは１．５Ｘ１×１０１６ａｍ−’以上８×
１０１６ｃ　ｍ−２以下、最適には２ｘｌＯ１６ｃｍ−
２以上、４Ｘ１０１６ｃｍ−２以下が好ましい。
次に本発明を適用する上で最も重要なポイントでもある
核形成密度の差（ΔＮＤ）のコントロールについて説明
する。まず第５図には、本願発明者が測定したＳ　ｉ　
０２にＳｔ＋を打ち込んだ際の表面のＳｔ原子密度と核
形成密度（ＮＤ）の関係を示す。Ｓｉ原子の表面密度は
打ち込みイオンのドーズ量等から計算した値であり、核
形成密度（ＮＤ）の値は以下の結晶成長処理条件で測定
したものである。
導入ガス流量比：　Ｓ　ｉ　Ｈ２ＣＩ　２　／　ＨＣ１
／　Ｈｘ＝０．　５３／１．　８／１００ 基体温度　　　：９５０℃ 圧　　　力　　　　　：　　１　５０Ｔｏｒｒ処理時間
　　　：８分間 ガス流量比はＳ　ｉ　Ｒ２Ｃ１１ｚ　／ＨＣＪ２／Ｈ２
＝０．５３／１．８／１００となっているが、Ｈ（１２
流量比を変化させた場合、核形成密度（ＮＤ）全体が平
行６動するだけなので、ＨＣＩＬガスの流量比によらず
核形成密度の差（△ＮＤ）は一定であると考えてよい。
ここで、５ｉｎ２に打ち込んだＳｉ原子の表面密度が例
えば？、９５ｘ　１×１０１６（ｃｍ−２）と８．１５
ｘ　１×１０１６（ｃｍ−２）になるように、イオンの
打ち込みとウェットエツチングやドライエツチング等の
露出処理を行えば、核形成密度の差（ΔＮＤ）が〜１０
’倍になることがわかる。それでは表面密度Ｄ　（ｘ）
と、深さ方向Ｘの関係について詳述する。打ち込みイオ
ンの濃度分布は、第４図に示すようにある深さにピーク
を持つガウシアン分布に近似される。基体深さ方向をＸ
とし、Ｒ，Ｐ、の位置をＸ。とすると、その濃度関数Ｆ
　（Ｘ）は で表すことが出来る。
従って、基体表面の打ち込みイオンの濃度Ｆ（０）はＸ
＝Ｏより ＝　ｅｘｐ　　（（２ＸＸｏ−Ｘ”）／３　ａ　２）　
　　　　（４）これらの式を用いて打ち込みの加速電圧
により決定されるＰ、Ｒ，の深さとドーズ量から、表面
密度Ｄ（０）を算出し、第５図のグラフから得ようとす
る核形成密度の差（△ＮＤ）に対して、どれだけの深さ
を表面から露出処理すればよいかを上記式より求めるこ
とが出来る。
前記（４）式をＸについて整理すると、となる。ここで
はＮｏはイオンのドーズ量、０は標準偏差である。これ
により、表面とある深さでの濃度の比は ＝ｅｘｐ　　（２ＸＸｏ−Ｘ２）／２σ”））　　　　
　（３）となる。一方打ち込みイオンの表面密度の比は
次のように与えられる。
となる。
前記（５）式はＸについての２次関数であるので、通常
２つの解が得られる。ここで、露出処理により形成され
た凹部の底面から単一の核より成長した結晶を形成する
ためには、成長させる結晶に対して核形成密度を増大さ
せるイオンを打ち込んだ場合には、小さい方の解を選ぶ
方が好ましく、また成長させる結晶に対して核形成密度
を減少させるイオンを打ち込んだ場合には、大ぎい方の
解を選ぶ方が好ましい。
前記露出処理は、例えばＨＦ等を含有するエツチング液
を用いたウェットエツチングやＣＨＦ３／　Ｃ２Ｆａガ
ス、Ｇ　Ｆ　４　／　Ｈ２ガス等を用いたドライエツチ
ング等が挙げられる。
こうして得られた非核形成面と単一核より単結晶を形成
するに充分微小な面積の核形成面とを有する基体に結晶
成長対、埋を行う。
前記結晶成長処理としては、例えばプラズマＣＶＤ法、
光ＣＶＤ法、ＭＯＣＶＤ法等の化学気相堆積（ＣＶＤ）
法等の気相法あるいは除冷法、温度勾配４法等の液相法
等が好ましい。
導入ガスとしては、形成する結晶の構成元素を含有しガ
ス状で供給し得る原料物質及び前記基体表面上での好ま
しくない核形成発生を抑制するためのＨＣｌ等のガス及
びＨ２等のガスが用いられる。
また、ドープされた結晶を形成する場合には、ドープす
る元素を含有するガスを前記導入ガスに加えてもよい。
導入ガスの具体的な例として例えば、 （（ＣＨｓ　）　３Ｇａ／ＡｓＨ３／ＨＣＪ！／Ｈ２）
。
（（ＣＨ３）　３Ｇａ／Ｃ４）Ｉｌｌ　Ａｓ　Ｈ２／Ｈ
２）。
（Ｓ　ｉ　）Ｉ　２　ＣＪｌ　／　ＨＣｊ２　／　Ｈ２
）　。
（Ｓ　ｉ　ＨＣＪＩ３／ＨＣＪＪ／Ｈ２）。
（Ｓ　ｉ　ＣＩｔ　ａ　／　Ｈ２）　。
（Ｓ　ｉ　Ｃｌ３　／　ＨＣ４２／　Ｈ２）　。
（Ｓ　ｉ　Ｈ４／　ＨＣＪ２　／　Ｈ２）等が挙げられ
る。
又、所望の位置に選択性よく選択核形成するためには結
晶成長処理中の圧力が２５０Ｔｏｒｒ以下であることが
好ましい。ここで、結晶の成長速度を下げることなく高
い選択性を得るには、８０Ｔｏｒｒ以上１７０Ｔｏｒｒ
以下がより好ましく、最適には１００Ｔｏｒｒ以上１５
０Ｔｏｒｒ以下が望ましい。
また、選択性よく、所望の特性を有する結晶を形成する
ためには、結晶成長処理中の基体温度は熱ＣＶＤ法の場
合には、８００℃以上１２００℃以下が好ましく、より
好ましくは９００℃以上１１００℃以下が望ましい。他
の気相法の場合には、基体温度は５００℃以上、８００
℃以下が好ましく、より好ましくは６００℃以上７００
℃以下が望ましい。
上記した例は基体表面へのイオン打ち込みを一定の加速
電圧で行う例であるが、イオン打ち込みを行う他の条件
の例として、第６図に示すような多段打ち込みによりイ
オン打ち込みする例を以下に述べる。
同じドーズ量で加速電圧を変えて、イオンを打ち込むと
それぞれのＰ、Ｒ，の位置がｘ１Ｘ２．Ｘ３と変化する
が、それぞれの深さでの打ち込まれた原子濃度は大略Ｆ
　（ＸＩ）＝Ｆ　（Ｘ２）＝Ｆ、（Ｘ３）となる。
したがって、露出処理を行う際にＸ、乃至Ｘ。
のどの深さまでを露出させたとしても同様の核形成密度
（Ｎ　Ｄ）が得られるので、露出処理の深さを極めて正
確に制御することなく、より容易に基体間でも安定し、
再現性よく非核形成面と核形成面とを有する基体を形成
することができる。
実施例１ 本発明の実施例１を第３図に基づいて説明する。まず、
４インチＳｉウェハーの表面を熱酸化し厚さ２０００人
の非晶質の５ｉ０２層を非核形成面の材料として形成し
た。そこにＳｉイオンをイオンインブランターで加速電
圧２０ＫｅＶ。
ドース量Ｉ　Ｘ　１×１０１６ｃｍ−２で打ち込んだ。
前記５ｉ０２上にＳｌを２０ＫｅＶで打ち込んだ場合の
Ｐ、Ｒ，（Ｘｏ　）は２１１人、標準偏差σは９１人で
ある。（４）式から上記打ち込み条件の時の表面Ｓｉ原
子密度（以下Ｓ、Ｄ、　と記す）が７．９３４Ｘ　１×
１０１６ｃｍ−２であることがわかる。
第５図のグラフによると、Ｓ、Ｄ、＝７．９３４Ｘ１０
１４のとき核形成密度ＮＤ〜３Ｘ１０’であるので、核
形成密度の差（△ＮＤ）をＩＯ３倍程度得るために、Ｓ
、Ｄ、＝８．ｌ０ＸＩＯ”ａｍ−２になる深さ（Ｘ）ま
でエツチングすればよいことがわかる。
Ｓｉイオンを打ち込む前の５ｉ０２表面におけるＳｉ原
子密度は７．８６３ｘ　１×１０１６ｃｍ−２であるの
で、５ｉ０２表面に打つ込まれたＳｔ原子密度Ｄ　ｉｌ
ｌ　は Ｄ　、、、　　＝　７．９３４ｘ１０１４−７．８６３
ｘｌＯ１４＝　７．１ｘ　１０１２ 深さ（Ｘ）においての打ち込まれたＳｉ原子密度り、に
）は Ｄ　　、、、　　＝　　８．１０　　ｘｌＯ”−７，８
６３ｘｌＯ”＝　　２．３７　　ｘ　１０１３ そこで（５）式から Ｘ　−Ｘ　ｏ　：ｔ：　Ｊ　Ｘ　ｏ２−３σ２Ｊ２　ｎ
（Ｄ　（Ｘｌ／　Ｄ　＋０１）となり、 Ｘ＝３２６人、９６人 の２つの解が得られた。解が２つ得られるのは（５）式
がＸの２次関数になるためである。
本実施例においては、露出処理としてＨＦを水で稀釈し
た溶液のウェットエツチングで５ｉ０２表面の２μｍ角
の微細領域を深さ９６人までエツチングし、核形成面を
縦横５０μｍ間隔で形成した。
以上の様にして第３図（ｂ）で示すような基体を得た。
次にＳｉ核の形成及び成長は、次の条件で行った。
ガス導入量：５ｉＨｚＣρ２　／　ＨＣｊ２　／　Ｈ２
−０，５３／２．０　　／１００　　（１１／ｍｉｎ　
　）基体温度　：９５０℃ 圧　　　　力　　：　　１　５０Ｔｏｒｒ成長時間　：
３０ｍ１ｎ、ｇｒｏｗｔｈ基体上には前記核形成面上よ
り成長した単結晶同志が核形成面と核形成面とのほぼ中
点付近で接し、粒界を形成した粒径的５０μｍに粒径制
御された多結晶膜が形成された。
この多結晶膜が形成された基体表面の任意の約１　ｍｍ
Ｘ　１　ｍｍの領域の１０点をＳＥＭ写真撮影し、核形
成面における結晶体の形成及び非核形成面におけるＥｒ
ｏｒｒ核の成長した結晶体の形成を観察し、核形成面上
の核発生率及びＥｒｏｒｒ核の成長密度を算出した。核
形成面上の核成長率は９９．９％であり、非核形成面上
のＥｒｏｒｒ核成長密度は０個／　ｃ　ｒｄであり、極
めて高い選択性を得ることができた。
実施例２ 基体表面上の核形成面同志の間隔を２００μｍとした以
外は実施例１と同様に結晶成長処理を行った。
基体上には約６０μｍの粒径の単結晶が選択性よく形成
された。
実施例３ タングステン製の下地材料上に通常のプラズマＣＶＤ法
により非晶質酸化ケイ素膜を１μｍの層厚に堆積させた
基体を複数形成した。前記非晶質酸化ケイ素膜表面にＳ
ｉイオンをイオンインブランターにてドーズ量１．３ｘ
ｌ　０１６ｃｍ−２で加速電圧２０ＫｅＶ、３０ＫｅＶ
、４０ＫｅＶの三段で打ち込んだ。
この時のＰ、Ｒ，（ｘ＋）は２１１人、Ｐ、Ｒ。
（ｘ２）は３１２人、Ｐ、Ｒ，（Ｘ３）は４１７人であ
った。
Ｓｉイオンを打ち込んだ前記基体の非晶質酸化ケイ素膜
表面を１００μｍ間隔で４μｍ四方の微細な面積の領域
を深さ３００人エツチングした。
以下のエツチング条件で反応性イオンエツチングを行い
非核形成面と核形成面とを有する基体を複数形成した。
導入ガス流量比 ：　ＣＨＦ３　／Ｃ２Ｆａ　　：　１８／４２放電電カ
ニ２．ＩＫＷ 圧　　　カニ７０Ｐａ こうして得られた前記基体それぞれに以下の結晶成長処
理条件でＳｉ結晶を形成した。
導入ガス流量比 ：　Ｓ　ｉ　Ｈ２Ｃｆ１ｚ　／ＨＣｊ２／Ｈ２＝０．５
３／２．０／１００ 基体温度：１０３０℃ 圧　　　カニ１５０Ｔｏｒｒ 成長時間＝２５分間 この結果同一基体上においても各基体上においても核形
成面を配した所望の位置に選択性よく、非核形成面上に
Ｅｒｏｒｒ核の成長した結晶体もない粒径的５０ｕｍの
単結晶が各基体間でのバラツキもなく容易に形成できた
。
実施例４ 実施例１の４インチＳｔウェハー上のプラズマＣＶＤ法
により、非晶質窒化ケイ素を５０００人の層厚に堆積さ
せた以外は実施例１と同様に結晶成長処理を行った。基
体上には粒径的５０μｍに粒径制御された多結晶膜が形
成された。
実施例５ 酸化アルミニウム製の下地材料上に１，２μｍの層厚の
窒化ケイ素を形成した。
前記窒化ケイ素表面に酸素イオンをＰ、Ｒ。
１２０人、ドーズ量２Ｘ１０１６ｃｍ−２でイオン打ち
込みした。
酸素イオンを打ち込んだ前記窒化ケイ素表面に８０μｍ
間隔、１．８μｍφ、深さ４００人の開口部を反応性イ
オンエツチング（ＲＩＥ）法を用いて形成し非核形成面
と核形成面を有する基体を形成した。
この基体に以下の条件で結晶成長処理を行った。
導入ガス流量比 ：　Ｓ　ｊ　Ｈ２ＣＩＩ　２　／　ＨＣＩＩ　／　Ｈ２
＝０．５３／１．６／１００ 基体温度：９９０℃ 圧　　　カニ　　１　２０Ｔｏｒｒ 成長時間＝１時間 この結果前記基体上に粒径約８０μｍに粒径制御された
Ｓｉ多結晶膜が選択性よく形成された。
実施例６ 厚さ３ｍｍの石英ガラス表面にＡｓイオンをＰ、Ｒ，４
５０人ドーズ量３ｘｌＯ１６ｃｍ−’打ち込んだ。
Ｇａイオンを打ち込んだ前記石英ガラス表面に１０μｍ
間隔、２μｍ四方の微細な領域をＰ。
Ｒ１の深さ（４５０μｍ）まで緩衝フッ酸によるウェッ
トエツチングを行い、非核形成面と核形成面とを有する
基体を形成した。
この基体に以下の条件で結晶成長処理を行つた。
導入ガス流量比：　（ＣＨ３）３Ｇａ／　ｔ　−Ｃ４Ｈ
９ＡＳＨ２／　）＋２＝１／３５／８０００ 基体温度二６７０℃ 圧　　　カニ　　８０Ｔｏｒｒ 成長時間＝１００分間 この結果、前記基体上に選択性よく粒径１０μｍのＧａ
ＡＳ多結晶を形成できた。
【図面の簡単な説明】
第１図は各材料表面におけるＳＬ核形成密度の違いを示
す図。 第２図はレジスト上からイオン打ち込みした際のレジス
ト変性物残りの問題点を図化した図。 第３図は本願発明の実施形態を模式的に示す図。 第２図は基体にイオン打ち込みした際の打ち込みイオン
濃度のＤｅｐｔｈ　　ｐｒｏｆｉｌｅを示す図。 第４図は酸化ケイ素（Ｓ　ｉ　ＯＸ）表面におけるＳｉ
原子密度とＳＬ核形成密度との関係を示す図。 乙 第う図は基体にイオンを多段打ち込みした際の打ち込み
イオン濃度のＤｅｐｔｈ ｅを示す図。 ｒｏｆｉｌ 第　１　図 ＨａｆｌＯｔｖ　ｒｔｚｔｅ　　文 （４−ｏθ １丁５ンレナイズン濃プ【 Ｆ（ｘ） 第 図 ”ＪｉＯｚｆ）Ｏｕｒ）ａｒｅ　Ｄｅｙｉｔｌ　０ｊＪ
ｉ　ａｔａｓｓば７８１ｘ／ｌ）　ｃｔｙｒ打ち込ケイ
オ＞濃度

Claims (9)

    【特許請求の範囲】
  1. （１）基体の表面にイオンを打ち込み、前記イオン打ち
    込みによる前記基体表面の深さ方向のイオン濃度を変化
    させ、前記基体の表面の所望の位置を前記基体の表面の
    核形成密度よりも大きな核形成密度を有する露出面が露
    出する深さまで、単結晶から結晶成長するに充分小さい
    面積を露出処理し、前記露出処理により露出した前記露
    出面からなる核形成面と前記露出処理を受けずに残って
    いる基体の表面からなる非核形成面とを形成し、前記基
    体に単一核により結晶成長するための結晶成長処理を施
    して、前記単一核より、単結晶を成長させること、ある
    いは前記単一核より成長した単結晶の集合した多結晶を
    形成することを特徴とする結晶の形成方法。
  2. （２）基体の表面にイオンを打ち込み、前記基体の表面
    の所望の位置を前記基体表面よりも大きな核形成密度を
    有する表面が露出する深さまで単一核から結晶成長する
    に充分小さい面積を露出処理し、前記露出処理により露
    出した面からなる核形成面と前記露出処理を受けず残っ
    ている基体表面からなる非核形成面とを有する基体を形
    成し、該基体に単一核により結晶成長するための結晶成
    長処理を施して、前記単一核より単結晶を成長させるこ
    と、あるいは前記単一より成長した単結晶の集合した多
    結晶を形成することを特徴とする結晶の形成方法。
  3. （３）核形成密度の小さい非核形成面を有する基体の前
    記非核形成面全面にドープする事によって核形成密度を
    前記非核形成面の核形成密度より大きくすることのでき
    るイオンをイオン打込みし、次いで非核形成面の所望位
    置であって単一核のみより結晶成長するに充分小さい面
    積を打ち込みイオンの投影飛程の深さ近くまでエッチン
    グし、露出した微小面の核形成密度が前記非核形成面の
    核形成密度よりも大きくなるような核形成面を形成し、
    次いで前記基体に結晶形成処理を施して単一核を前記核
    形成面に形成し、該単一核より単結晶を成長させること
    、あるいは前記単一核より成長した単結晶の集合した多
    結晶を形成することを特徴とする結晶の形成方法。
  4. （４）核形成密度の大きい核形成面を有する基体の前記
    核形成面全面にドープする事によって核形成密度を前記
    核形成面の核形成密度より小さくすることのできるイオ
    ンをイオン打込みし、前記基体表面に核形成密度の小さ
    い非核形成密度を形成し、次いで非核形成面の所望位置
    であって単一核のみより結晶成長するに充分小さい面積
    を打ち込みイオンの投影飛程の深さを超えてエッチング
    し、露出した微小面の核形成密度が前記非核形成面の核
    形成密度よりも大きくなるような核形成面を形成し、次
    いで前記基体に結晶形成処理を施して単一核を前記核形
    成面に形成し、該単一核より単結晶を成長させること、
    あるいは前記単一核より成長した単結晶の集合した多結
    晶を形成することを特徴とする結晶の形成方法。
  5. （５）前記基体の表面は非晶質材料からなることを特徴
    とする前記請求項（１）項〜（４）項に記載の結晶の形
    成方法。
  6. （６）前記基体の表面は電気的絶縁性の材料からなるこ
    とを特徴とする前記請求項（１）項〜（４）項に記載の
    結晶の形成方法。
  7. （７）前記打ち込みをするイオンは基体の表面を形成す
    る材料の核形成密度を変化させるイオンであることを特
    徴とする前記請求項（１）項〜（４）項に記載の結晶の
    形成方法。
  8. （８）前記打ち込みをするイオンのドーズ量は１×１０
    ＾１＾６ｃｍ＾−＾２以上１×１０＾１＾６ｃｍ＾−＾
    ２以下であることを特徴とする前記請求項（１）項〜（
    ４）項に記載の結晶の形成方法。
  9. （９）前記打ち込みをするイオンの打ち込みイオン濃度
    の分布が極大となる深さが１００Å以上１１００Å以下
    であることを特徴とする前記請求項（１）項〜（４）項
    に記載の結晶の形成方法。
JP1073031A 1988-03-27 1989-03-23 結晶の形成方法 Expired - Fee Related JP2670453B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP89302983A EP0339793B1 (en) 1988-03-27 1989-03-23 Method for forming crystal layer on a substrate
DE68912638T DE68912638T2 (de) 1988-03-27 1989-03-23 Verfahren zur Herstellung einer Kristallschicht auf einem Substrat.
JP1073031A JP2670453B2 (ja) 1988-03-27 1989-03-23 結晶の形成方法
AU31756/89A AU631117B2 (en) 1988-03-27 1989-03-28 Method for forming crystal
US08/452,863 US5653802A (en) 1988-03-27 1995-05-30 Method for forming crystal

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-72897 1988-03-27
JP7289788 1988-03-27
JP1073031A JP2670453B2 (ja) 1988-03-27 1989-03-23 結晶の形成方法

Publications (2)

Publication Number Publication Date
JPH021115A true JPH021115A (ja) 1990-01-05
JP2670453B2 JP2670453B2 (ja) 1997-10-29

Family

ID=26414030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1073031A Expired - Fee Related JP2670453B2 (ja) 1988-03-27 1989-03-23 結晶の形成方法

Country Status (5)

Country Link
US (1) US5653802A (ja)
EP (1) EP0339793B1 (ja)
JP (1) JP2670453B2 (ja)
AU (1) AU631117B2 (ja)
DE (1) DE68912638T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825676B2 (ja) * 1990-04-06 1998-11-18 キヤノン株式会社 結晶の形成方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
JP2900588B2 (ja) * 1990-11-16 1999-06-02 キヤノン株式会社 結晶物品の形成方法
JP2753153B2 (ja) * 1991-04-15 1998-05-18 キヤノン株式会社 発光素子
JPH05121317A (ja) * 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
US5792270A (en) * 1993-10-21 1998-08-11 Saxena; Arjun Apparatus for forming a pattern of nucleation sites
US6110278A (en) * 1998-08-10 2000-08-29 Saxena; Arjun N. Methods for and products of growth of single-crystal on arrayed nucleation sites (SCANS) defined in nucleation unfriendly substrates
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US4021675A (en) * 1973-02-20 1977-05-03 Hughes Aircraft Company System for controlling ion implantation dosage in electronic materials
JPS5550636A (en) * 1978-10-09 1980-04-12 Hitachi Ltd Preparation of semiconductor device
JPS5624925A (en) * 1979-08-08 1981-03-10 Hitachi Ltd Selective growth of silicon
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
CA1330191C (en) * 1986-03-31 1994-06-14 Jinsho Matsuyama Method for forming crystal and crystal article obtained by said method
JPH0828470B2 (ja) * 1986-11-07 1996-03-21 キヤノン株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
EP0339793A1 (en) 1989-11-02
JP2670453B2 (ja) 1997-10-29
DE68912638T2 (de) 1994-06-16
EP0339793B1 (en) 1994-01-26
DE68912638D1 (de) 1994-03-10
AU3175689A (en) 1989-09-28
AU631117B2 (en) 1992-11-19
US5653802A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
JPH0782996B2 (ja) 結晶の形成方法
EP0558925B1 (en) Method for controlling roughness on surface of monocrystal
JP2596547B2 (ja) 太陽電池及びその製造方法
JP2654055B2 (ja) 半導体基材の製造方法
US5363793A (en) Method for forming crystals
JPH021115A (ja) 結晶の形成方法
JP2004200234A (ja) 半導体及び半導体基板、その製造方法、並びに半導体素子
JP2840434B2 (ja) 結晶の形成方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPH03132016A (ja) 結晶の形成方法
EP0365166B1 (en) Crystal article and method for forming same
US5254211A (en) Method for forming crystals
EP0284434A2 (en) Method of forming crystals
Ishida et al. GaAs MESFET ring oscillator on Si substrate
JP2659745B2 (ja) ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法
EP0284433B1 (en) Crystal articles and method for forming the same
EP0455981A1 (en) Method of forming crystals
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
EP0289117B1 (en) Method of forming crystals on a substrate
JPH04130717A (ja) 結晶の形成方法
JP2659746B2 (ja) ▲ｉｉ▼−▲ｖｉ▼族化合物結晶物品およびその形成方法
JP2592832B2 (ja) 結晶の形成方法
JPH0575163A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees