JPH053332A - タンデムヘテロ光電変換素子およびその製造方法 - Google Patents
タンデムヘテロ光電変換素子およびその製造方法Info
- Publication number
- JPH053332A JPH053332A JP3152959A JP15295991A JPH053332A JP H053332 A JPH053332 A JP H053332A JP 3152959 A JP3152959 A JP 3152959A JP 15295991 A JP15295991 A JP 15295991A JP H053332 A JPH053332 A JP H053332A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoelectric conversion
- plane
- conversion element
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】Ｖ溝を有する基板表面に形成されたタンデムヘ
テロ光電変換素子の光電変換効率の向上を図ることを目
的とする。 【構成】Ｓｉ基板表面上に｛１１１｝面からなるＶ溝を
形成してｐｎ接合を形成した後に、III−Ｖ族化合物半
導体のｐｎ接合をＶ溝構造を維持したままエピタキシャ
ル成長を行う。この際に、Ｖ溝形成方向とＳｉ基板の
（１００）面からの傾斜方向を一致させ、エピタキシャ
ル成長温度を５００℃以下、III族元素に対するＶ族元
素の入射フラックス比を１５以上とする。 【効果】Ｖ溝の平坦化が抑制され、入射光の反射が低減
し、アンチフェイズ境界におけるキャリアの再結合が抑
制されるために、高効率なタンデムヘテロ光電変換素子
を作製することが出来る。
テロ光電変換素子の光電変換効率の向上を図ることを目
的とする。 【構成】Ｓｉ基板表面上に｛１１１｝面からなるＶ溝を
形成してｐｎ接合を形成した後に、III−Ｖ族化合物半
導体のｐｎ接合をＶ溝構造を維持したままエピタキシャ
ル成長を行う。この際に、Ｖ溝形成方向とＳｉ基板の
（１００）面からの傾斜方向を一致させ、エピタキシャ
ル成長温度を５００℃以下、III族元素に対するＶ族元
素の入射フラックス比を１５以上とする。 【効果】Ｖ溝の平坦化が抑制され、入射光の反射が低減
し、アンチフェイズ境界におけるキャリアの再結合が抑
制されるために、高効率なタンデムヘテロ光電変換素子
を作製することが出来る。
Description
【０００１】
【産業上の利用分野】本発明は光電変換素子およびその
製造方法に係り、特にＳｉを用いた光電変換素子と、II
I−Ｖ族化合物半導体を用いた光電変換素子とを、エピ
タキシャル成長により直列接続して得られるタンデムヘ
テロ光電変換素子およびその製造方法に係る。
製造方法に係り、特にＳｉを用いた光電変換素子と、II
I−Ｖ族化合物半導体を用いた光電変換素子とを、エピ
タキシャル成長により直列接続して得られるタンデムヘ
テロ光電変換素子およびその製造方法に係る。
【０００２】
【従来の技術】従来のタンデムヘテロ光電変換素子で
は、例えばテクニカル・ダイジェスト・オブ・インター
ナショナル・ＰＶＳＥＣ第５巻（京都、１９９０年）第
１０２８頁（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ
ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＰＶＳＥＣ−
５（Ｋｙｏｔｏ， Ｊａｐａｎ， １９９０）ｐ．１０
２８）に記載のように、ヘテロ接合界面は原子的にほぼ
平坦な構造となっていた。そしてそれは、平坦な表面を
有するＳｉ基板に不純物拡散を行ってｐｎ接合を作製し
た後に、有機金属気相成長法等のエピタキシャル成長法
を用いて、平坦な表面を有するＧａＡｓのｐｎ接合を形
成することにより作製されていた。
は、例えばテクニカル・ダイジェスト・オブ・インター
ナショナル・ＰＶＳＥＣ第５巻（京都、１９９０年）第
１０２８頁（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ
ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＰＶＳＥＣ−
５（Ｋｙｏｔｏ， Ｊａｐａｎ， １９９０）ｐ．１０
２８）に記載のように、ヘテロ接合界面は原子的にほぼ
平坦な構造となっていた。そしてそれは、平坦な表面を
有するＳｉ基板に不純物拡散を行ってｐｎ接合を作製し
た後に、有機金属気相成長法等のエピタキシャル成長法
を用いて、平坦な表面を有するＧａＡｓのｐｎ接合を形
成することにより作製されていた。
【０００３】しかし、上記従来技術では、表面に反射防
止膜を形成しても入射光の表面での反射が防ぎ切れない
ために、光電変換効率が期待通りに上がらない問題があ
った。
止膜を形成しても入射光の表面での反射が防ぎ切れない
ために、光電変換効率が期待通りに上がらない問題があ
った。
【０００４】そこで、一方、アプライド・フィジックス
・レターズ第４８巻（１９８６年）第２１５頁から第２
１７頁（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅ
ｒｓ４８（１９８６）ｐｐ．２１５−２１７）に記載さ
れているように、表面にＶ字型の溝（以下、Ｖ溝と略記
する）を形成することにより、入射光の反射を減らし、
光電変換効率を上げる方法が用いられていた。
・レターズ第４８巻（１９８６年）第２１５頁から第２
１７頁（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅ
ｒｓ４８（１９８６）ｐｐ．２１５−２１７）に記載さ
れているように、表面にＶ字型の溝（以下、Ｖ溝と略記
する）を形成することにより、入射光の反射を減らし、
光電変換効率を上げる方法が用いられていた。
【０００５】
【発明が解決しようとする課題】上記第２の従来技術で
は、Ｓｉ基板表面は（１００）ジャスト面で、Ｖ溝は
［０１１］または［０１−１］方向に形成されていた。
このような基板上に、上記第１の従来技術を用いてタン
デムヘテロ光電光換素子を作製する場合、以下の２つの
問題が発生する。
は、Ｓｉ基板表面は（１００）ジャスト面で、Ｖ溝は
［０１１］または［０１−１］方向に形成されていた。
このような基板上に、上記第１の従来技術を用いてタン
デムヘテロ光電光換素子を作製する場合、以下の２つの
問題が発生する。
【０００６】第一は、通常の条件でエピタキシャル成長
を行うと、成長中にＶ溝が平坦化してしまう問題であ
る。ここで言う通常の条件とは、III−Ｖ族化合物半導
体を分子線エピタキシャル成長あるいは有機金属気相エ
ピタキシャル成長する場合、成長温度が５３０℃以上
で、III族元素に対するＶ族元素の入射フラックス比が
１−１０程度であることを指す。
を行うと、成長中にＶ溝が平坦化してしまう問題であ
る。ここで言う通常の条件とは、III−Ｖ族化合物半導
体を分子線エピタキシャル成長あるいは有機金属気相エ
ピタキシャル成長する場合、成長温度が５３０℃以上
で、III族元素に対するＶ族元素の入射フラックス比が
１−１０程度であることを指す。
【０００７】第二は、III族元素どうしあるいはＶ族元
素どうしの結合が存在するアンチフェイズ境界が発生
し、キャリアの再結合中心となるために、キャリアの寿
命が短くなり、光電変換素子の効率が低下する問題であ
る。以下、これを図８および図９により説明する。
素どうしの結合が存在するアンチフェイズ境界が発生
し、キャリアの再結合中心となるために、キャリアの寿
命が短くなり、光電変換素子の効率が低下する問題であ
る。以下、これを図８および図９により説明する。
【０００８】一般に、Ｓｉ（１００）ジャスト基板表面
上には、図８に示すような１原子層高さの原子ステップ
（以下、１原子層ステップと略記する）１０８が存在す
る。このような基板にＶ溝を、長手方向が［０１１］に
なるように形成した場合を図８（ａ）、長手方向が［０
１−１］になるように形成した場合を図８（ｂ）に示
す。この状態でＧａＡｓを１分子層程度成長した場合の
断面構造が図７である。Ｓｉ１原子層ステップ１０８付
近およびＳｉ（１００）面とＶ溝側面であるＳｉ｛１１
１｝面１０３との交線付近に、Ｇａ−ＧａあるいはＡｓ
−Ａｓといった同種元素の結合１０７が発生することが
わかる。これはアンチフェイズ境界と呼ばれ、キャリア
の再結合中心となり、光電変換効率の劣化を引き起こ
す。Ｓｉ基板上のＧａＡｓの成長を続けるに従い、アン
チフェイズ境界は成長方向に伸びていくので、その発生
の抑制はＧａＡｓの成長初期に行う必要がある。
上には、図８に示すような１原子層高さの原子ステップ
（以下、１原子層ステップと略記する）１０８が存在す
る。このような基板にＶ溝を、長手方向が［０１１］に
なるように形成した場合を図８（ａ）、長手方向が［０
１−１］になるように形成した場合を図８（ｂ）に示
す。この状態でＧａＡｓを１分子層程度成長した場合の
断面構造が図７である。Ｓｉ１原子層ステップ１０８付
近およびＳｉ（１００）面とＶ溝側面であるＳｉ｛１１
１｝面１０３との交線付近に、Ｇａ−ＧａあるいはＡｓ
−Ａｓといった同種元素の結合１０７が発生することが
わかる。これはアンチフェイズ境界と呼ばれ、キャリア
の再結合中心となり、光電変換効率の劣化を引き起こ
す。Ｓｉ基板上のＧａＡｓの成長を続けるに従い、アン
チフェイズ境界は成長方向に伸びていくので、その発生
の抑制はＧａＡｓの成長初期に行う必要がある。
【０００９】本発明の目的は、Ｓｉ基板上のIII−Ｖ族
化合物半導体のエピタキシャル成長を利用したタンデム
ヘテロ光電変換素子において、入射光の反射を少なくし
て、アンチフェイズ境界の発生を抑制した高効率光電変
換素子を提供することである。本発明の他の目的は、Ｖ
溝を形成したＳｉ基板上にIII−Ｖ族化合物半導体をエ
ピタキシャル成長する際に、Ｖ溝形状変化の少ない高効
率光電変換素子の製造方法を提供することである。
化合物半導体のエピタキシャル成長を利用したタンデム
ヘテロ光電変換素子において、入射光の反射を少なくし
て、アンチフェイズ境界の発生を抑制した高効率光電変
換素子を提供することである。本発明の他の目的は、Ｖ
溝を形成したＳｉ基板上にIII−Ｖ族化合物半導体をエ
ピタキシャル成長する際に、Ｖ溝形状変化の少ない高効
率光電変換素子の製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、Ｓｉ基板上のIII−Ｖ族化合物半導体のエピタキシ
ャル成長を利用したタンデムヘテロ光電変換素子におい
て、Ｓｉ基板表面上にＶ溝を形成し、Ｖ溝の長手方向と
Ｓｉ基板の（１００）面からの傾斜方向とを一致させた
ものである。さらに、上記他の目的を達成するために、
Ｖ溝を形成したＳｉ基板上にIII−Ｖ族化合物半導体を
エピタキシャル成長する際の条件を、成長温度が５００
℃以下かつIII族元素に対するＶ族元素の入射フラック
ス比が１５以上としたもである。
に、Ｓｉ基板上のIII−Ｖ族化合物半導体のエピタキシ
ャル成長を利用したタンデムヘテロ光電変換素子におい
て、Ｓｉ基板表面上にＶ溝を形成し、Ｖ溝の長手方向と
Ｓｉ基板の（１００）面からの傾斜方向とを一致させた
ものである。さらに、上記他の目的を達成するために、
Ｖ溝を形成したＳｉ基板上にIII−Ｖ族化合物半導体を
エピタキシャル成長する際の条件を、成長温度が５００
℃以下かつIII族元素に対するＶ族元素の入射フラック
ス比が１５以上としたもである。
【００１１】
【作用】光電変換素子の表面にＶ溝を形成することによ
り、入射光の反射が抑えられる。また、Ｓｉ基板表面を
（１００）面から［０１１］または［０１−１］方向に
２度ないし５度傾斜し、該傾斜方向と同一方向に長手方
向を有するＶ溝を形成することで、上記基板上に成長し
たＧａＡｓ層におけるアンチフェイズ境界の発生を抑え
ることができる。これを図５から図７により説明する。
り、入射光の反射が抑えられる。また、Ｓｉ基板表面を
（１００）面から［０１１］または［０１−１］方向に
２度ないし５度傾斜し、該傾斜方向と同一方向に長手方
向を有するＶ溝を形成することで、上記基板上に成長し
たＧａＡｓ層におけるアンチフェイズ境界の発生を抑え
ることができる。これを図５から図７により説明する。
【００１２】Ｓｉ基板を（１００）面から［０１１］ま
たは［０１１］方向に２度ないし５度傾けると、ジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジックス
第２６巻（１９８７年）第Ｌ１１４頁から第Ｌ１１６頁
（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ ２６（１９８７）ｐｐ．Ｌ１
１４−Ｌ１１６）に報告されているように、表面の１原
子ステップが超高真空中での１０００℃以上の加熱によ
り２原子層高さの原子ステップ（以下、２原子ステップ
と略記する）に変わる。この効果により、少くとも（１
００）面上でのアンチフェイズ境界の発生は抑制でき
る。次に、図５に示すように、Ｓｉ（１００）基板上に
［０１１］方向に平行に並ぶＶ溝を形成する場合を考え
る。この時、基板の傾斜方向が［０１−１］方向、すな
わち原子ステップ列とＶ溝の長手方向とが平行な場合
（図５（ａ））と、基板の傾斜方向が［０１１］方向、
すなわち原子ステップ列とＶ溝の長手方向とが垂直な場
合（図５（ｂ））の２通りがある。このようなＶ溝を形
成したＳｉ基板を超高真空中で１０００℃で１０分程度
加熱すると、図６に示すように２原子ステップ構造が表
面に現れる。ただし、表面での原子の再配列構造の図示
は省略してある。図６（ａ）は図５（ａ）の場合で、図
６（ｂ）は図５（ｂ）の場合である。図６（ｂ）の場
合、２原子ステップは紙面に平行に並んでいる。このよ
うな状態のＳｉ基板にＧａＡｓを成長する場合を以下に
考える。
たは［０１１］方向に２度ないし５度傾けると、ジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジックス
第２６巻（１９８７年）第Ｌ１１４頁から第Ｌ１１６頁
（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ ２６（１９８７）ｐｐ．Ｌ１
１４−Ｌ１１６）に報告されているように、表面の１原
子ステップが超高真空中での１０００℃以上の加熱によ
り２原子層高さの原子ステップ（以下、２原子ステップ
と略記する）に変わる。この効果により、少くとも（１
００）面上でのアンチフェイズ境界の発生は抑制でき
る。次に、図５に示すように、Ｓｉ（１００）基板上に
［０１１］方向に平行に並ぶＶ溝を形成する場合を考え
る。この時、基板の傾斜方向が［０１−１］方向、すな
わち原子ステップ列とＶ溝の長手方向とが平行な場合
（図５（ａ））と、基板の傾斜方向が［０１１］方向、
すなわち原子ステップ列とＶ溝の長手方向とが垂直な場
合（図５（ｂ））の２通りがある。このようなＶ溝を形
成したＳｉ基板を超高真空中で１０００℃で１０分程度
加熱すると、図６に示すように２原子ステップ構造が表
面に現れる。ただし、表面での原子の再配列構造の図示
は省略してある。図６（ａ）は図５（ａ）の場合で、図
６（ｂ）は図５（ｂ）の場合である。図６（ｂ）の場
合、２原子ステップは紙面に平行に並んでいる。このよ
うな状態のＳｉ基板にＧａＡｓを成長する場合を以下に
考える。
【００１３】図７は２原子ステップが形成されたＳｉ基
板上に、分子線エピタキシー法により、ＧａＡｓを１分
子層分成長した場合の断面構造図である。基板温度５０
０℃以上でＡｓを照射すると、Ａｓは表面のＳｉ原子と
結合を作り、余分なＡｓ原子は再蒸発する。Ａｓフラッ
クスを照射した状態で、１原子層分のＧａを供給する
と、ＧａＡｓ１分子層分の成長が行われる。図ではＳｉ
｛１１１｝面上に存在する原子ステップの図示を省略し
たが、それらはいずれも２原子ステップであり、｛１１
１｝面上でアンチフェイズ境界の発生が問題となること
はない。我々は、Ｓｉ（１００）基板の傾斜方向を考慮
することにより、従来Ｓｉ（１００）面とＳｉ｛１１
１｝面との境界付近に発生していたアンチフェイズ境界
を消滅させることができることを新たに見い出した。図
７（ａ）はＳｉ基板が［０１−１］方向に傾斜している
場合で、図７（ｂ）はＳｉ基板が［０１１］方向に傾斜
している場合である。図７（ａ）では、Ｓｉ（１００）
面１０１とＳｉ｛１１１｝面１０３の界面付近にアンチ
フェイズ境界１０７が発生するが、図７（ｂ）ではアン
チフェイズ境界が発生しないことがわかった。一方、Ｖ
溝が［０１−１］方向に形成されている場合は、Ｓｉ
（１００）基板を［０１１］方向に傾斜するとアンチフ
ェイズ境界が発生するが、Ｓｉ（１００）基板を［０１
−１］方向に傾斜すればアンチフェイズ境界が発生しな
いことがわかった。
板上に、分子線エピタキシー法により、ＧａＡｓを１分
子層分成長した場合の断面構造図である。基板温度５０
０℃以上でＡｓを照射すると、Ａｓは表面のＳｉ原子と
結合を作り、余分なＡｓ原子は再蒸発する。Ａｓフラッ
クスを照射した状態で、１原子層分のＧａを供給する
と、ＧａＡｓ１分子層分の成長が行われる。図ではＳｉ
｛１１１｝面上に存在する原子ステップの図示を省略し
たが、それらはいずれも２原子ステップであり、｛１１
１｝面上でアンチフェイズ境界の発生が問題となること
はない。我々は、Ｓｉ（１００）基板の傾斜方向を考慮
することにより、従来Ｓｉ（１００）面とＳｉ｛１１
１｝面との境界付近に発生していたアンチフェイズ境界
を消滅させることができることを新たに見い出した。図
７（ａ）はＳｉ基板が［０１−１］方向に傾斜している
場合で、図７（ｂ）はＳｉ基板が［０１１］方向に傾斜
している場合である。図７（ａ）では、Ｓｉ（１００）
面１０１とＳｉ｛１１１｝面１０３の界面付近にアンチ
フェイズ境界１０７が発生するが、図７（ｂ）ではアン
チフェイズ境界が発生しないことがわかった。一方、Ｖ
溝が［０１−１］方向に形成されている場合は、Ｓｉ
（１００）基板を［０１１］方向に傾斜するとアンチフ
ェイズ境界が発生するが、Ｓｉ（１００）基板を［０１
−１］方向に傾斜すればアンチフェイズ境界が発生しな
いことがわかった。
【００１４】以上より、Ｓｉ基板表面上にＶ溝を形成
し、Ｖ溝の長手方向とＳｉ基板の（１００）面からの傾
斜方向とを一致させることにより、入射光の反射を低減
し、アンチフェイズ境界におけるキャリアの再結合を抑
制することができるために、高効率なタンデムヘテロ光
電変換素子を作製することが出来る。
し、Ｖ溝の長手方向とＳｉ基板の（１００）面からの傾
斜方向とを一致させることにより、入射光の反射を低減
し、アンチフェイズ境界におけるキャリアの再結合を抑
制することができるために、高効率なタンデムヘテロ光
電変換素子を作製することが出来る。
【００１５】一方、Ｖ溝を形成したＳｉ基板上にIII−
Ｖ族化合物半導体をエピタキシャル成長する際の条件を
検討した結果、成長温度が５００℃以下で、かつIII族
元素に対するＶ族元素の入射フラックス比が１５以上で
あれば、成長表面におけるIII族元素の表面拡散距離が
低減し、Ｖ溝の平坦化現象を抑制できることがわかっ
た。よって、上記条件でＳｉ基板上にIII−Ｖ族化合物
半導体のエピタキシャル成長を行うことにより、該Ｓｉ
基板に形成したＶ溝の形状をIII−Ｖ族化合物半導体表
面まで維持することができる。
Ｖ族化合物半導体をエピタキシャル成長する際の条件を
検討した結果、成長温度が５００℃以下で、かつIII族
元素に対するＶ族元素の入射フラックス比が１５以上で
あれば、成長表面におけるIII族元素の表面拡散距離が
低減し、Ｖ溝の平坦化現象を抑制できることがわかっ
た。よって、上記条件でＳｉ基板上にIII−Ｖ族化合物
半導体のエピタキシャル成長を行うことにより、該Ｓｉ
基板に形成したＶ溝の形状をIII−Ｖ族化合物半導体表
面まで維持することができる。
【００１６】
【実施例】〔実施例１〕
以下、本発明に係るタンデムヘテロ光電変換素子の第一
の構造およびその製造方法を図１により説明する。
の構造およびその製造方法を図１により説明する。
【００１７】図１は光電変換素子の製造方法を示す縦断
面構造図で、紙面に垂直方向が［０１１］である。ま
ず、図１（ａ）に示す様に、ｎ型Ｓｉ（１００）基板
（厚さ３００μｍ、抵抗率２Ω・ｃｍ、［０１１］方向
に３度傾斜）１２１を酸素１００％の雰囲気中で９００
℃に加熱し、表面および裏面に厚さ１００ｎｍのＳｉＯ
2膜１２２を形成する。裏面のＳｉＯ2膜をフッ酸により
除去し、裏面にｎ型不純物拡散領域（Ｐ（リン）濃度：
０．５−１×１０20／ｃｍ3、厚さ２００ｎｍ）１２３
を作製する。
面構造図で、紙面に垂直方向が［０１１］である。ま
ず、図１（ａ）に示す様に、ｎ型Ｓｉ（１００）基板
（厚さ３００μｍ、抵抗率２Ω・ｃｍ、［０１１］方向
に３度傾斜）１２１を酸素１００％の雰囲気中で９００
℃に加熱し、表面および裏面に厚さ１００ｎｍのＳｉＯ
2膜１２２を形成する。裏面のＳｉＯ2膜をフッ酸により
除去し、裏面にｎ型不純物拡散領域（Ｐ（リン）濃度：
０．５−１×１０20／ｃｍ3、厚さ２００ｎｍ）１２３
を作製する。
【００１８】続いて、図１（ｂ）の様に、裏面にＳｉＯ
2膜１２２を堆積した後に、ホトリソグラフィーおよび
エッチングにより、［０１−１］方向の幅１０μｍ、
［０１１］方向の長さ１０ｍｍのＳｉＯ2膜を間隔３６
０μｍで残し、それをマスクにしてＫＯＨ溶液またはヒ
ドラジン溶液によりＳｉのエッチングを行った。この
際、垂直深さ２４０μｍまでＳｉのエッチングを行った
が、エッチングは異方的に進みＶ溝となるＳｉ｛１１
１｝面１０３が現れた。
2膜１２２を堆積した後に、ホトリソグラフィーおよび
エッチングにより、［０１−１］方向の幅１０μｍ、
［０１１］方向の長さ１０ｍｍのＳｉＯ2膜を間隔３６
０μｍで残し、それをマスクにしてＫＯＨ溶液またはヒ
ドラジン溶液によりＳｉのエッチングを行った。この
際、垂直深さ２４０μｍまでＳｉのエッチングを行った
が、エッチングは異方的に進みＶ溝となるＳｉ｛１１
１｝面１０３が現れた。
【００１９】その後、表面のＳｉＯ2膜を除去し、図１
（ｃ）の様に表面側にｐ型拡散領域（Ｂ濃度：０．５−
１×１０20／ｃｍ3、厚さ２００ｎｍ）１２４を形成
し、裏面のＳｉＯ2膜を除去する。
（ｃ）の様に表面側にｐ型拡散領域（Ｂ濃度：０．５−
１×１０20／ｃｍ3、厚さ２００ｎｍ）１２４を形成
し、裏面のＳｉＯ2膜を除去する。
【００２０】続いて、試料を分子線エピタキシー装置に
いれ、表面の自然酸化膜を除去した後に、５８０℃にお
いてＡｓフラックスを照射後、成長温度５００℃、入射
Ａｓ／Ｇａフラックス比１５、成長速度１μｍ／ｈで、
図２（ａ）に示すように、高ドープｐ型ＧａＡｓ層（Ｂ
ｅ濃度：１×１０20／ｃｍ3、膜厚１０ｎｍ）１２５、
高ドープｎ型ＧａＡｓ層（Ｓｉ濃度：１×１０19／ｃｍ
3、膜厚１０ｎｍ）１２６、ｎ型ＧａＡｓ層（Ｓｉ濃
度：５×１０16／ｃｍ3、膜厚３μｍ）１２７、ｐ型Ｇ
ａＡｓ層（Ｂｅ濃度：１×１０19／ｃｍ3、膜厚１０ｎ
ｍ）１２８の４層を順次成長した。ここで、層１２５お
よび１２６はＧａＡｓ光電変換素子とＳｉ光電変換素子
とをつなぐトンネル接合ダイオードをなしている。
いれ、表面の自然酸化膜を除去した後に、５８０℃にお
いてＡｓフラックスを照射後、成長温度５００℃、入射
Ａｓ／Ｇａフラックス比１５、成長速度１μｍ／ｈで、
図２（ａ）に示すように、高ドープｐ型ＧａＡｓ層（Ｂ
ｅ濃度：１×１０20／ｃｍ3、膜厚１０ｎｍ）１２５、
高ドープｎ型ＧａＡｓ層（Ｓｉ濃度：１×１０19／ｃｍ
3、膜厚１０ｎｍ）１２６、ｎ型ＧａＡｓ層（Ｓｉ濃
度：５×１０16／ｃｍ3、膜厚３μｍ）１２７、ｐ型Ｇ
ａＡｓ層（Ｂｅ濃度：１×１０19／ｃｍ3、膜厚１０ｎ
ｍ）１２８の４層を順次成長した。ここで、層１２５お
よび１２６はＧａＡｓ光電変換素子とＳｉ光電変換素子
とをつなぐトンネル接合ダイオードをなしている。
【００２１】最後に、試料を分子線エピタキシー装置か
ら取り出し、図２（ｂ）に示すように、裏面にｎ型オー
ミック電極１２９を、表面にｐ型オーミック電極１３０
を形成して、ＧａＡｓ／Ｓｉタンデムヘテロ光電変換素
子とした。
ら取り出し、図２（ｂ）に示すように、裏面にｎ型オー
ミック電極１２９を、表面にｐ型オーミック電極１３０
を形成して、ＧａＡｓ／Ｓｉタンデムヘテロ光電変換素
子とした。
【００２２】本実施例によれば、アンチフェイズ境界の
発生なしに、タンデムヘテロ光電変換素子の表面側に、
Ｖ溝を形成することができるので、キャリアの寿命を減
少させずに入射光の反射を低減できるため、光電変換素
子の効率を高めることが出来る。
発生なしに、タンデムヘテロ光電変換素子の表面側に、
Ｖ溝を形成することができるので、キャリアの寿命を減
少させずに入射光の反射を低減できるため、光電変換素
子の効率を高めることが出来る。
【００２３】なお、本実施例では［０１１］方向に傾斜
したＳｉ（１００）基板を用いたが、［０１−１］方向
に傾斜したＳｉ（１００）基板を用いても、Ｖ溝の長手
方向を［０１−１］方向とすれば、同様な効果が得られ
る。また、本実施例では、基板の（１００）面からの傾
斜角を３度としたが、２−５度程度ならば同様の効果が
得られる。また、本実施例では、ＧａＡｓ成長時の成長
温度を５００℃、入射Ａｓ／Ｇａフラックス比を１５と
したが、成長温度はさらに低く、フラックス比はさらに
大きくてもよい。さらに本実施例では、III−Ｖ族化合
物半導体としてＧａＡｓの例を示したが、ＡｌＧａＡｓ
等他の化合物半導体およびそれらの混晶であってもよい
のはもちろんであり、そのエピタキシャル成長法も分子
線エピタキシー法以外に、有機金属気相成長法や液相エ
ピタキシー法等を用いてもよいのはもちろんである。
したＳｉ（１００）基板を用いたが、［０１−１］方向
に傾斜したＳｉ（１００）基板を用いても、Ｖ溝の長手
方向を［０１−１］方向とすれば、同様な効果が得られ
る。また、本実施例では、基板の（１００）面からの傾
斜角を３度としたが、２−５度程度ならば同様の効果が
得られる。また、本実施例では、ＧａＡｓ成長時の成長
温度を５００℃、入射Ａｓ／Ｇａフラックス比を１５と
したが、成長温度はさらに低く、フラックス比はさらに
大きくてもよい。さらに本実施例では、III−Ｖ族化合
物半導体としてＧａＡｓの例を示したが、ＡｌＧａＡｓ
等他の化合物半導体およびそれらの混晶であってもよい
のはもちろんであり、そのエピタキシャル成長法も分子
線エピタキシー法以外に、有機金属気相成長法や液相エ
ピタキシー法等を用いてもよいのはもちろんである。
【００２４】〔実施例２〕以下、本発明の実施例である
タンデムヘテロ光電変換素子の第二の構造およびその製
造方法を図３および図４により説明する。
タンデムヘテロ光電変換素子の第二の構造およびその製
造方法を図３および図４により説明する。
【００２５】図３は光電変換素子の製造方法を示す縦断
面構造図で、紙面に垂直方向が［０１１］である。初め
に、図３（ａ）に示す様に、ｎ型Ｓｉ（１００）基板
（厚さ３００μｍ、抵抗率２Ω・ｃｍ、［０１１］方向
に３度傾斜）１２１を酸素１００％の雰囲気中で９００
℃に加熱し、表面および裏面に厚さ１００ｎｍのＳｉＯ
2膜１２２を形成する。続いて、ホトリソグラフィーお
よびエッチングにより、［０１−１］方向の幅１０μ
ｍ、［０１１］方向の長さ１０ｍｍのＳｉＯ2膜を３６
０μｍ間隔で残し、それをマスクにしてＫＯＨ溶液また
はヒドラジン溶液によりＳｉのエッチングを行った。こ
の際、垂直深さ２４０μｍまでＳｉのエッチングを行っ
たが、エッチングは異方的に進み、Ｓｉ｛１１１｝面１
０３が現れた。その後、表面のＳｉＯ2膜を除去し、ｐ
型拡散領域（Ｂ濃度：０．５−１×１０20／ｃｍ3、厚
さ２００ｎｍ）１２４を形成し、裏面のＳｉＯ2膜を除
去した。続いて、試料を分子線エピタキシー装置にい
れ、表面の自然酸化膜を除去した後に、５８０℃におい
てＡｓフラックスを照射後、成長温度５００℃、入射Ａ
ｓ／Ｇａフラックス比１５、成長速度１μｍ／ｈで、図
３（ｃ）に示すように、高ドープｐ型ＧａＡｓ層（Ｂｅ
濃度：１×１０20／ｃｍ3、膜厚１０ｎｍ）１２５、高
ドープｎ型ＧａＡｓ層（Ｓｉ濃度：１×１０19／ｃ
ｍ3、膜厚１０ｎｍ）１２６、ｎ型ＧａＡｓ層（Ｓｉ濃
度：５×１０16／ｃｍ3、膜厚３μｍ）１２７、ｐ型Ｇ
ａＡｓ層（Ｂｅ濃度：１×１０19／ｃｍ3、膜厚１０ｎ
ｍ）１２８の４層を順次成長した。ここで、層１２５お
よび１２６はＧａＡｓ光電変換素子とＳｉ光電変換素子
とをつなぐトンネル接合ダイオードをなしている。
面構造図で、紙面に垂直方向が［０１１］である。初め
に、図３（ａ）に示す様に、ｎ型Ｓｉ（１００）基板
（厚さ３００μｍ、抵抗率２Ω・ｃｍ、［０１１］方向
に３度傾斜）１２１を酸素１００％の雰囲気中で９００
℃に加熱し、表面および裏面に厚さ１００ｎｍのＳｉＯ
2膜１２２を形成する。続いて、ホトリソグラフィーお
よびエッチングにより、［０１−１］方向の幅１０μ
ｍ、［０１１］方向の長さ１０ｍｍのＳｉＯ2膜を３６
０μｍ間隔で残し、それをマスクにしてＫＯＨ溶液また
はヒドラジン溶液によりＳｉのエッチングを行った。こ
の際、垂直深さ２４０μｍまでＳｉのエッチングを行っ
たが、エッチングは異方的に進み、Ｓｉ｛１１１｝面１
０３が現れた。その後、表面のＳｉＯ2膜を除去し、ｐ
型拡散領域（Ｂ濃度：０．５−１×１０20／ｃｍ3、厚
さ２００ｎｍ）１２４を形成し、裏面のＳｉＯ2膜を除
去した。続いて、試料を分子線エピタキシー装置にい
れ、表面の自然酸化膜を除去した後に、５８０℃におい
てＡｓフラックスを照射後、成長温度５００℃、入射Ａ
ｓ／Ｇａフラックス比１５、成長速度１μｍ／ｈで、図
３（ｃ）に示すように、高ドープｐ型ＧａＡｓ層（Ｂｅ
濃度：１×１０20／ｃｍ3、膜厚１０ｎｍ）１２５、高
ドープｎ型ＧａＡｓ層（Ｓｉ濃度：１×１０19／ｃ
ｍ3、膜厚１０ｎｍ）１２６、ｎ型ＧａＡｓ層（Ｓｉ濃
度：５×１０16／ｃｍ3、膜厚３μｍ）１２７、ｐ型Ｇ
ａＡｓ層（Ｂｅ濃度：１×１０19／ｃｍ3、膜厚１０ｎ
ｍ）１２８の４層を順次成長した。ここで、層１２５お
よび１２６はＧａＡｓ光電変換素子とＳｉ光電変換素子
とをつなぐトンネル接合ダイオードをなしている。
【００２６】試料を分子線エピタキシー装置から取り出
し、表面および裏面にＳｉＯ2膜を堆積し、図４（ａ）
に示すように、ホトリソグラフィーおよびエッチングに
より、表面側のＶ溝パタンに合わせて、［０１−１］方
向の幅１０μｍ、［０１１］方向の長さ１０ｍｍのＳｉ
Ｏ2膜を残し、それをマスクにしてＫＯＨ溶液またはヒ
ドラジン溶液により、垂直深さ２４０μｍまでＳｉの異
方性エッチングを行い、Ｓｉ｛１１１｝面１０３を出現
させた。その後、裏面のＳｉＯ2膜を除去し、ｎ型拡散
領域（Ｐ（リン）濃度：０．５−１×１０20／ｃｍ3、
厚さ２００ｎｍ）１２３を形成し、表面のＳｉＯ2膜を
除去した。
し、表面および裏面にＳｉＯ2膜を堆積し、図４（ａ）
に示すように、ホトリソグラフィーおよびエッチングに
より、表面側のＶ溝パタンに合わせて、［０１−１］方
向の幅１０μｍ、［０１１］方向の長さ１０ｍｍのＳｉ
Ｏ2膜を残し、それをマスクにしてＫＯＨ溶液またはヒ
ドラジン溶液により、垂直深さ２４０μｍまでＳｉの異
方性エッチングを行い、Ｓｉ｛１１１｝面１０３を出現
させた。その後、裏面のＳｉＯ2膜を除去し、ｎ型拡散
領域（Ｐ（リン）濃度：０．５−１×１０20／ｃｍ3、
厚さ２００ｎｍ）１２３を形成し、表面のＳｉＯ2膜を
除去した。
【００２７】裏面にｎ型オーミック電極１２９を、表面
にｐ型オーミック電極１３０を形成して、ＧａＡｓ／Ｓ
ｉタンデムヘテロ光電変換素子とした（図４（ｂ））。
にｐ型オーミック電極１３０を形成して、ＧａＡｓ／Ｓ
ｉタンデムヘテロ光電変換素子とした（図４（ｂ））。
【００２８】本実施例によれば、アンチフェイズ境界の
発生なしに、タンデムヘテロ光電変換素子の表面側およ
び裏面側に、Ｖ溝を形成することができるので、キャリ
アの寿命を減少させずに、表面での入射光の反射および
裏面からの出射光を低減できるため、光電変換素子の効
率を高めることが出来る。
発生なしに、タンデムヘテロ光電変換素子の表面側およ
び裏面側に、Ｖ溝を形成することができるので、キャリ
アの寿命を減少させずに、表面での入射光の反射および
裏面からの出射光を低減できるため、光電変換素子の効
率を高めることが出来る。
【００２９】なお、本実施例では［０１１］方向に傾斜
したＳｉ（１００）基板を用いたが、［０１−１］方向
に傾斜したＳｉ（１００）基板を用いても、Ｖ溝の長手
方向を［０１−１］方向とすれば、同様な効果が得られ
る。また本実施例では、基板の（１００）面からの傾斜
角を３度としたが、２−５度程度ならば同様の効果が得
られる。また、本実施例では、ＧａＡｓ成長時の成長温
度を５００℃、入射Ａｓ／Ｇａフラックス比を１５とし
たが、成長温度はさらに低く、フラックス比はさらに大
きくてもよい。さらに本実施例では、III−Ｖ族化合物
半導体としてＧａＡｓの例を示したが、ＡｌＧａＡｓ等
他の化合物半導体およびそれらの混晶であってもよいの
はもちろんであり、そのエピタキシャル成長法も分子線
エピタキシー法以外に、有機金属気相成長法や液相エピ
タキシー法等を用いてもよいのはもちろんである。
したＳｉ（１００）基板を用いたが、［０１−１］方向
に傾斜したＳｉ（１００）基板を用いても、Ｖ溝の長手
方向を［０１−１］方向とすれば、同様な効果が得られ
る。また本実施例では、基板の（１００）面からの傾斜
角を３度としたが、２−５度程度ならば同様の効果が得
られる。また、本実施例では、ＧａＡｓ成長時の成長温
度を５００℃、入射Ａｓ／Ｇａフラックス比を１５とし
たが、成長温度はさらに低く、フラックス比はさらに大
きくてもよい。さらに本実施例では、III−Ｖ族化合物
半導体としてＧａＡｓの例を示したが、ＡｌＧａＡｓ等
他の化合物半導体およびそれらの混晶であってもよいの
はもちろんであり、そのエピタキシャル成長法も分子線
エピタキシー法以外に、有機金属気相成長法や液相エピ
タキシー法等を用いてもよいのはもちろんである。
【００３０】
【発明の効果】本発明によれば、Ｓｉ基板表面上にＶ溝
を形成し、Ｖ溝の長手方向とＳｉ基板の（１００）面か
らの傾斜方向を［０１１］または［０１−１］のどちら
かとし、III−Ｖ族化合物半導体の成長温度を５００℃
以下で、かつIII族元素に対するＶ族元素の入射フラッ
クス比が１５以上の条件で行うことにより、Ｖ溝の平坦
化が抑制され、入射光の反射が低減し、アンチフェイズ
境界におけるキャリアの再結合が抑制されるために、高
効率なタンデムヘテロ光電変換素子を作製することが出
来る。
を形成し、Ｖ溝の長手方向とＳｉ基板の（１００）面か
らの傾斜方向を［０１１］または［０１−１］のどちら
かとし、III−Ｖ族化合物半導体の成長温度を５００℃
以下で、かつIII族元素に対するＶ族元素の入射フラッ
クス比が１５以上の条件で行うことにより、Ｖ溝の平坦
化が抑制され、入射光の反射が低減し、アンチフェイズ
境界におけるキャリアの再結合が抑制されるために、高
効率なタンデムヘテロ光電変換素子を作製することが出
来る。
【図１】本発明の実施例１に係るタンデムヘテロ光電変
換素子の製造工程を示す断面図である。
換素子の製造工程を示す断面図である。
【図２】本発明の実施例１に係るタンデムヘテロ光電変
換素子の製造工程を示す断面図である。
換素子の製造工程を示す断面図である。
【図３】本発明の実施例２に係るタンデムヘテロ光電変
換素子の製造工程を示す断面図である。
換素子の製造工程を示す断面図である。
【図４】本発明の実施例２に係るタンデムヘテロ光電変
換素子の製造工程を示す断面図である。
換素子の製造工程を示す断面図である。
【図５】Ｓｉ（１００）表面上の原子ステップ列の方向
とＶ溝方向との関係を示す模式図である。
とＶ溝方向との関係を示す模式図である。
【図６】超高真空中での高温アニール後のＳｉ（１０
０）基板の縦断面構造図である。
０）基板の縦断面構造図である。
【図７】Ｓｉ（１００）基板上へＧａＡｓを１分子層分
成長した後の縦断面構造図である。
成長した後の縦断面構造図である。
【図８】従来技術を用いて形成されたＳｉ（１００）ジ
ャスト基板上へのＶ溝形成時の縦断面構造図である。
ャスト基板上へのＶ溝形成時の縦断面構造図である。
【図９】Ｖ溝が形成されたＳｉ（１００）ジャスト基板
上へＧａＡｓを１分子層分成長した時の縦断面構造図で
ある。
上へＧａＡｓを１分子層分成長した時の縦断面構造図で
ある。
１０１…Ｓｉ（１００）面、１０２…Ｓｉ２原子層原子
ステップ、 １０３…Ｓｉ｛１１１｝面、１０４…ＧａＡｓ（１０
０）面、 １０５…ＧａＡｓ原子ステップ、１０６…ＧａＡｓ｛１
１１｝Ａ面、 １０７…アンチフェイズ境界、１２１…ｎ型Ｓｉ（１０
０）基板、 １２２…ＳｉＯ2膜、１２３…ｎ型不純物拡散領域、 １２４…ｐ型不純物拡散領域、１２５…高ドープｐ型Ｇ
ａＡｓ層、 １２６…高ドープｎ型ＧａＡｓ層、１２７…ｎ型ＧａＡ
ｓ層、 １２８…ｐ型ＧａＡｓ層、１２９…ｎ型オーミック電
極、 １３０…ｐ型オーミック電極。
ステップ、 １０３…Ｓｉ｛１１１｝面、１０４…ＧａＡｓ（１０
０）面、 １０５…ＧａＡｓ原子ステップ、１０６…ＧａＡｓ｛１
１１｝Ａ面、 １０７…アンチフェイズ境界、１２１…ｎ型Ｓｉ（１０
０）基板、 １２２…ＳｉＯ2膜、１２３…ｎ型不純物拡散領域、 １２４…ｐ型不純物拡散領域、１２５…高ドープｐ型Ｇ
ａＡｓ層、 １２６…高ドープｎ型ＧａＡｓ層、１２７…ｎ型ＧａＡ
ｓ層、 １２８…ｐ型ＧａＡｓ層、１２９…ｎ型オーミック電
極、 １３０…ｐ型オーミック電極。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 内田 陽子
東京都国分寺市東恋ケ窪１丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 蕨迫 光紀
東京都国分寺市東恋ケ窪１丁目280番地
株式会社日立製作所中央研究所内
Claims (3)
- 【請求項１】｛１１１｝面からなるＶ字型溝を少なくと
も表面側に有するＳｉ光電変換素子と、｛１１１｝面か
らなるＶ字型溝を表面および裏面に有するIII−Ｖ族化
合物半導体光電変換素子とが、直列に接続され、隣合う
該Ｖ字型溝の間に（１００）面から［０１１］あるいは
［０１−１］方向に２度ないし５度傾斜した面が存在
し、該隣合うＶ字型溝の間に存在する面の（１００）面
からの傾斜方向と、上記Ｖ字型溝の長手方向とが一致す
ることを特徴とするタンデムヘテロ光電変換素子。 - 【請求項２】（１００）面から［０１１］あるいは［０
１−１］方向に２度ないし５度傾斜した表面を有するＳ
ｉ基板に、該Ｓｉ基板の（１００）面からの傾斜方向と
同一方向に長手方向を有するＶ字型溝を形成後、該Ｓｉ
基板へのｐｎ接合の形成および該Ｓｉ基板上へのIII−
Ｖ族化合物半導体のエピタキシャル成長を行うことを特
徴とするタンデムヘテロ光電変換素子の製造方法。 - 【請求項３】上記III−Ｖ族化合物半導体のエピタキシ
ャル成長を、成長温度が５００℃以下で、かつIII族元
素に対するＶ族元素の入射フラックス比が１５以上の条
件で行うことを特徴とする請求項２記載のタンデムヘテ
ロ光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152959A JPH0793452B2 (ja) | 1991-06-25 | 1991-06-25 | タンデムヘテロ光電変換素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152959A JPH0793452B2 (ja) | 1991-06-25 | 1991-06-25 | タンデムヘテロ光電変換素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053332A true JPH053332A (ja) | 1993-01-08 |
| JPH0793452B2 JPH0793452B2 (ja) | 1995-10-09 |
Family
ID=15551904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3152959A Expired - Fee Related JPH0793452B2 (ja) | 1991-06-25 | 1991-06-25 | タンデムヘテロ光電変換素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793452B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010101030A1 (ja) | 2009-03-02 | 2010-09-10 | 株式会社カネカ | 薄膜太陽電池モジュール |
| KR200458266Y1 (ko) * | 2009-03-19 | 2012-02-10 | 방규열 | 선박의 도장 피막 보호용 커버 |
| US8835980B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Semiconductor wafer, photoelectric conversion device, method of producing semiconductor wafer, and method of producing photoelectric conversion device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180071A (ja) * | 1982-02-26 | 1983-10-21 | シエブロン・リサ−チ・コンパニ− | 多色太陽電池及びその製造方法 |
| JPS59124772A (ja) * | 1982-12-29 | 1984-07-18 | Yoshihiro Hamakawa | 結晶系半導体とアモルフアス半導体とのヘテロ接合光起電力素子 |
| JPS6151489A (ja) * | 1984-08-14 | 1986-03-13 | 日立建機株式会社 | 水平引込式ジブクレ−ン |
| JPS61255074A (ja) * | 1985-05-08 | 1986-11-12 | Mitsubishi Electric Corp | 光電変換半導体装置 |
| JPS62237768A (ja) * | 1986-04-08 | 1987-10-17 | Oki Electric Ind Co Ltd | 化合物半導体太陽電池の製造方法 |
-
1991
- 1991-06-25 JP JP3152959A patent/JPH0793452B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180071A (ja) * | 1982-02-26 | 1983-10-21 | シエブロン・リサ−チ・コンパニ− | 多色太陽電池及びその製造方法 |
| JPS59124772A (ja) * | 1982-12-29 | 1984-07-18 | Yoshihiro Hamakawa | 結晶系半導体とアモルフアス半導体とのヘテロ接合光起電力素子 |
| JPS6151489A (ja) * | 1984-08-14 | 1986-03-13 | 日立建機株式会社 | 水平引込式ジブクレ−ン |
| JPS61255074A (ja) * | 1985-05-08 | 1986-11-12 | Mitsubishi Electric Corp | 光電変換半導体装置 |
| JPS62237768A (ja) * | 1986-04-08 | 1987-10-17 | Oki Electric Ind Co Ltd | 化合物半導体太陽電池の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010101030A1 (ja) | 2009-03-02 | 2010-09-10 | 株式会社カネカ | 薄膜太陽電池モジュール |
| US9166089B2 (en) | 2009-03-02 | 2015-10-20 | Kaneka Corporation | Thin film solar cell module |
| KR200458266Y1 (ko) * | 2009-03-19 | 2012-02-10 | 방규열 | 선박의 도장 피막 보호용 커버 |
| US8835980B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Semiconductor wafer, photoelectric conversion device, method of producing semiconductor wafer, and method of producing photoelectric conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793452B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38072E1 (en) | Fabrication method for AlGaInNPAsSb based devices | |
| US5311055A (en) | Trenched bipolar transistor structures | |
| EP0214610B1 (en) | Epitaxial gallium arsenide semiconductor wafer and method of producing the same | |
| US6829273B2 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| US5348912A (en) | Semiconductor surface emitting laser having enhanced optical confinement | |
| GB2222307A (en) | Semiconductor laser | |
| EP1196971A1 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| US5311533A (en) | Index-guided laser array with select current paths defined by migration-enhanced dopant incorporation and dopant diffusion | |
| US5571748A (en) | Methods for producing compound semiconductor devices | |
| JPH053332A (ja) | タンデムヘテロ光電変換素子およびその製造方法 | |
| US6465812B1 (en) | Semiconductor light emitting device | |
| KR101476143B1 (ko) | 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법 | |
| JPH08274358A (ja) | Ｉｉｉ−ｖ族化合物半導体太陽電池 | |
| JP3050826B2 (ja) | 半導体素子の水平方向ｐｎ接合アレイ製造方法 | |
| JP3564811B2 (ja) | ３族窒化物半導体発光素子 | |
| CN215896963U (zh) | 一种单纵模f-p激光器的沟槽结构 | |
| JP3121202B2 (ja) | 発光素子およびその製法 | |
| TW439335B (en) | A semiconductor laser and the fabrication method thereof | |
| JPH05343712A (ja) | タンデムヘテロ光電変換素子の製造方法 | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| JP3314794B2 (ja) | 半導体レーザおよびその製造方法 | |
| KR100275770B1 (ko) | 반도체 레이저 소자의 제조 방법 | |
| JP2751356B2 (ja) | 半導体レーザの製造方法 | |
| KR100242789B1 (ko) | 광전소자의 전류차단구조 형성방법 | |
| JP3247424B2 (ja) | 三−五族化合物半導体のガスエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |