JPH05343712A - タンデムヘテロ光電変換素子の製造方法 - Google Patents
タンデムヘテロ光電変換素子の製造方法Info
- Publication number
- JPH05343712A JPH05343712A JP4145397A JP14539792A JPH05343712A JP H05343712 A JPH05343712 A JP H05343712A JP 4145397 A JP4145397 A JP 4145397A JP 14539792 A JP14539792 A JP 14539792A JP H05343712 A JPH05343712 A JP H05343712A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- layer
- manufacturing
- conversion element
- tandem hetero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
(57)【要約】
【構成】III−Ｖ族化合物半導体基板上に側面が傾斜し
ている溝を形成し、この上にアンドープＡｌＡｓ層を形
成し、さらに高ドープｐ型ＧａＡｓ層５、ｎ型ＧａＡｓ
層６をエピタキシャル成長させ、第１の光電変換層とす
る。高ドープｎ型ＧａＡｓ層７、高ドープｎ型Ｓｉ層８
を形成した後、ｐ型Ｓｉ層９、高ドープｐ型Ｓｉ層１０
エピタキシャル成長させ、第２の光電変換層とする。ア
ンドープＡｌＡｓ層を選択的に除去し、積層部分と基板
とを分離し、表面に溝が設けられたタンデムヘテロ光電
変換素子とする。 【効果】最初にエピタキシャル成長させた高ドープｐ型
ＧａＡｓ層５の部分が表面になるため、溝が平坦化され
ず、入射光の反射抑制効果が大きい。
ている溝を形成し、この上にアンドープＡｌＡｓ層を形
成し、さらに高ドープｐ型ＧａＡｓ層５、ｎ型ＧａＡｓ
層６をエピタキシャル成長させ、第１の光電変換層とす
る。高ドープｎ型ＧａＡｓ層７、高ドープｎ型Ｓｉ層８
を形成した後、ｐ型Ｓｉ層９、高ドープｐ型Ｓｉ層１０
エピタキシャル成長させ、第２の光電変換層とする。ア
ンドープＡｌＡｓ層を選択的に除去し、積層部分と基板
とを分離し、表面に溝が設けられたタンデムヘテロ光電
変換素子とする。 【効果】最初にエピタキシャル成長させた高ドープｐ型
ＧａＡｓ層５の部分が表面になるため、溝が平坦化され
ず、入射光の反射抑制効果が大きい。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉを用いた光電変換
素子と、III−Ｖ族化合物半導体を用いた光電変換素子
とを直列接続して得られるタンデムヘテロ光電変換素子
の製造方法に関する。
素子と、III−Ｖ族化合物半導体を用いた光電変換素子
とを直列接続して得られるタンデムヘテロ光電変換素子
の製造方法に関する。
【０００２】
【従来の技術】従来のタンデムヘテロ光電変換素子で
は、例えばテクニカル・ダイジェスト・オブ・インター
ナショナル・ＰＶＳＥＣ第５巻（京都、１９９０年）第
１０２８頁（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ
ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＰＶＳＥＣ−
５（Ｋｙｏｔｏ，Ｊａｐａｎ，１９９０）ｐ．１０２
８）に記載のように、ヘテロ接合界面は原子的にほぼ平
坦な構造となっていた。そしてそれは、平坦な表面を有
するＳｉ基板に不純物拡散を行ってｐｎ接合を作製した
後に、有機金属気相成長法あるいは分子線エピタキシー
法等のエピタキシャル成長法を用いて、平坦な表面を有
するＧａＡｓのｐｎ接合を形成することにより作製され
ていた。
は、例えばテクニカル・ダイジェスト・オブ・インター
ナショナル・ＰＶＳＥＣ第５巻（京都、１９９０年）第
１０２８頁（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ
ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＰＶＳＥＣ−
５（Ｋｙｏｔｏ，Ｊａｐａｎ，１９９０）ｐ．１０２
８）に記載のように、ヘテロ接合界面は原子的にほぼ平
坦な構造となっていた。そしてそれは、平坦な表面を有
するＳｉ基板に不純物拡散を行ってｐｎ接合を作製した
後に、有機金属気相成長法あるいは分子線エピタキシー
法等のエピタキシャル成長法を用いて、平坦な表面を有
するＧａＡｓのｐｎ接合を形成することにより作製され
ていた。
【０００３】一方、タンデムヘテロ光電変換素子ではな
いが、Ｓｉ光電変換素子に関してアプライド・フィジッ
クス・レターズ第４８巻（１９８６年）第２１５頁から
第２１７頁（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔ
ｔｅｒｓ ４８（１９８６）ｐｐ．２１５−２１７）に
記載されているように、表面にＶ字型の溝（以下、Ｖ溝
と略記する）を形成することにより、入射光の反射を減
らし、光電変換効率を上げる方法が知られている。
いが、Ｓｉ光電変換素子に関してアプライド・フィジッ
クス・レターズ第４８巻（１９８６年）第２１５頁から
第２１７頁（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔ
ｔｅｒｓ ４８（１９８６）ｐｐ．２１５−２１７）に
記載されているように、表面にＶ字型の溝（以下、Ｖ溝
と略記する）を形成することにより、入射光の反射を減
らし、光電変換効率を上げる方法が知られている。
【０００４】
【発明が解決しようとする課題】上記従来のタンデムヘ
テロ光電変換素子は、入射光の反射抑制効果が十分でな
く、光電変換効率が必ずしも高くなかった。入射光の反
射抑制効果を上げるために、上記従来のＳｉ光電変換素
子のように、表面にＶ溝を形成しようとすると次のよう
な問題が生じることが明らかになった。すなわち、
（１）Ｖ溝による入射光の反射抑制効果を十分に発揮さ
せるには、最上層に設けられるIII−Ｖ族化合物半導体
層の成長膜厚を１０μｍ以上とかなり厚くしなければな
らず、生産性の低下が生じる。（２）成長したIII−Ｖ
族化合物半導体の半分近くの量をエッチングにより除去
してしまうため、Ｇａ等の資源的制約のある元素を使用
する場合、将来的に安定供給ができなくなるという問題
が生じる。
テロ光電変換素子は、入射光の反射抑制効果が十分でな
く、光電変換効率が必ずしも高くなかった。入射光の反
射抑制効果を上げるために、上記従来のＳｉ光電変換素
子のように、表面にＶ溝を形成しようとすると次のよう
な問題が生じることが明らかになった。すなわち、
（１）Ｖ溝による入射光の反射抑制効果を十分に発揮さ
せるには、最上層に設けられるIII−Ｖ族化合物半導体
層の成長膜厚を１０μｍ以上とかなり厚くしなければな
らず、生産性の低下が生じる。（２）成長したIII−Ｖ
族化合物半導体の半分近くの量をエッチングにより除去
してしまうため、Ｇａ等の資源的制約のある元素を使用
する場合、将来的に安定供給ができなくなるという問題
が生じる。
【０００５】一方、Ｓｉ基板上にＶ溝を形成した後に、
III−Ｖ族化合物半導体のエピタキシャル成長を行っ
て、タンデムヘテロ光電変換素子を作製する方法が考え
られる。ところが、これを実施した結果、成長中にＶ溝
が平坦化してしまう問題が発生した。図１５にその結果
を示す。２６はＧａＡｓ層、２５は断面観察用マーカの
ＡｌＡｓ層である。｛１１１｝面２４からなるＶ溝を有
するＳｉ（１００）基板２３上のＧａＡｓ層２６の成長
膜厚が増えるに従って、Ｖ溝が平坦化してしまってい
る。これではＶ溝による入射光の反射抑制効果は消失し
てしまう。
III−Ｖ族化合物半導体のエピタキシャル成長を行っ
て、タンデムヘテロ光電変換素子を作製する方法が考え
られる。ところが、これを実施した結果、成長中にＶ溝
が平坦化してしまう問題が発生した。図１５にその結果
を示す。２６はＧａＡｓ層、２５は断面観察用マーカの
ＡｌＡｓ層である。｛１１１｝面２４からなるＶ溝を有
するＳｉ（１００）基板２３上のＧａＡｓ層２６の成長
膜厚が増えるに従って、Ｖ溝が平坦化してしまってい
る。これではＶ溝による入射光の反射抑制効果は消失し
てしまう。
【０００６】本発明の目的は、入射光の反射抑制効果を
有するタンデムヘテロ光電変換素子の製造方法を提供す
ることである。
有するタンデムヘテロ光電変換素子の製造方法を提供す
ることである。
【０００７】
【課題を解決するための手段】上記目的は、（１）側面
が傾斜している溝を有するIII−Ｖ族化合物半導体基板
上に、第１の半導体層を形成する工程、該第１の半導体
層の上に第２の半導体のｐｎ接合からなる第１の光電変
換層をエピタキシャル成長させる工程、該第１の光電変
換層の上に第３の半導体のｐｎ接合からなる第２の光電
変換層をエピタキシャル成長させる工程及び該第１の半
導体層を選択的に除去し、該第１及び第２の光電変換層
と基板とを分離する工程を少なくとも有し、表面に溝が
設けられた光電変換素子を製造することを特徴とするタ
ンデムヘテロ光電変換素子の製造方法、（２）側面が傾
斜している溝を有するIII−Ｖ族化合物半導体基板上
に、第１の半導体層を形成する工程、該第１の半導体層
の上に第２の半導体のｐｎ接合からなる第１の光電変換
層をエピタキシャル成長させる工程、該第１の半導体層
を選択的に除去し、該第１の光電変換層と基板とを分離
する工程及び該第１の光電変換層の溝を有する面と逆の
面と、第３の半導体のｐｎ接合からなる第２の光電変換
層とを間に電極を配置して接続する工程を少なくとも有
し、表面に溝が設けられた光電変換素子を製造すること
を特徴とするタンデムヘテロ光電変換素子の製造方法、
（３）上記１又は２記載のタンデムヘテロ光電変換素子
の製造方法において、上記溝は、Ｖ字型又はＶ字型の底
面を平面とした形状の溝であることを特徴とするタンデ
ムヘテロ光電変換素子の製造方法、（４）上記１から３
のいずれか一に記載のタンデムヘテロ光電変換素子の製
造方法において、上記III−Ｖ族化合物半導体基板は、
（１００）基板であり、上記溝の側面は｛１１１｝Ａ面
であることを特徴とするタンデムヘテロ光電変換素子の
製造方法、（５）上記１から４のいずれか一に記載のタ
ンデムヘテロ光電変換素子の製造方法において、上記第
１の半導体層は、ＡｌＡｓ又はＡｌＡｓのモル比が０．
９以上のIII−Ｖ族化合物半導体混晶であることを特徴
とするタンデムヘテロ光電変換素子の製造方法、（６）
上記５記載のタンデムヘテロ光電変換素子の製造方法に
おいて、上記第１の半導体層の除去は、フッ酸水溶液を
用いて行うことを特徴とするタンデムヘテロ光電変換素
子の製造方法、（７）上記１から６のいずれか一に記載
のタンデムヘテロ光電変換素子の製造方法において、上
記III−Ｖ族化合物半導体基板の材料は、ＧａＡｓであ
ることを特徴とするタンデムヘテロ光電変換素子の製造
方法、（８）上記７記載のタンデムヘテロ光電変換素子
の製造方法において、上記第２の半導体はＡｌＡｓのモ
ル比が０．４以下のＡｌＧａＡｓ又はＧａＡｓであり、
上記第３の半導体はＳｉであることを特徴とするタンデ
ムヘテロ光電変換素子の製造方法、（９）上記１から６
のいずれか一に記載のタンデムヘテロ光電変換素子の製
造方法において、上記III−Ｖ族化合物半導体基板の材
料は、ＩｎＰであることを特徴とするタンデムヘテロ光
電変換素子の製造方法、（１０）上記９記載のタンデム
ヘテロ光電変換素子の製造方法において、上記第２の半
導体はＩｎＧａＡｓであり、上記第３の半導体はＳｉで
あることを特徴とするタンデムヘテロ光電変換素子の製
造方法によって達成される。
が傾斜している溝を有するIII−Ｖ族化合物半導体基板
上に、第１の半導体層を形成する工程、該第１の半導体
層の上に第２の半導体のｐｎ接合からなる第１の光電変
換層をエピタキシャル成長させる工程、該第１の光電変
換層の上に第３の半導体のｐｎ接合からなる第２の光電
変換層をエピタキシャル成長させる工程及び該第１の半
導体層を選択的に除去し、該第１及び第２の光電変換層
と基板とを分離する工程を少なくとも有し、表面に溝が
設けられた光電変換素子を製造することを特徴とするタ
ンデムヘテロ光電変換素子の製造方法、（２）側面が傾
斜している溝を有するIII−Ｖ族化合物半導体基板上
に、第１の半導体層を形成する工程、該第１の半導体層
の上に第２の半導体のｐｎ接合からなる第１の光電変換
層をエピタキシャル成長させる工程、該第１の半導体層
を選択的に除去し、該第１の光電変換層と基板とを分離
する工程及び該第１の光電変換層の溝を有する面と逆の
面と、第３の半導体のｐｎ接合からなる第２の光電変換
層とを間に電極を配置して接続する工程を少なくとも有
し、表面に溝が設けられた光電変換素子を製造すること
を特徴とするタンデムヘテロ光電変換素子の製造方法、
（３）上記１又は２記載のタンデムヘテロ光電変換素子
の製造方法において、上記溝は、Ｖ字型又はＶ字型の底
面を平面とした形状の溝であることを特徴とするタンデ
ムヘテロ光電変換素子の製造方法、（４）上記１から３
のいずれか一に記載のタンデムヘテロ光電変換素子の製
造方法において、上記III−Ｖ族化合物半導体基板は、
（１００）基板であり、上記溝の側面は｛１１１｝Ａ面
であることを特徴とするタンデムヘテロ光電変換素子の
製造方法、（５）上記１から４のいずれか一に記載のタ
ンデムヘテロ光電変換素子の製造方法において、上記第
１の半導体層は、ＡｌＡｓ又はＡｌＡｓのモル比が０．
９以上のIII−Ｖ族化合物半導体混晶であることを特徴
とするタンデムヘテロ光電変換素子の製造方法、（６）
上記５記載のタンデムヘテロ光電変換素子の製造方法に
おいて、上記第１の半導体層の除去は、フッ酸水溶液を
用いて行うことを特徴とするタンデムヘテロ光電変換素
子の製造方法、（７）上記１から６のいずれか一に記載
のタンデムヘテロ光電変換素子の製造方法において、上
記III−Ｖ族化合物半導体基板の材料は、ＧａＡｓであ
ることを特徴とするタンデムヘテロ光電変換素子の製造
方法、（８）上記７記載のタンデムヘテロ光電変換素子
の製造方法において、上記第２の半導体はＡｌＡｓのモ
ル比が０．４以下のＡｌＧａＡｓ又はＧａＡｓであり、
上記第３の半導体はＳｉであることを特徴とするタンデ
ムヘテロ光電変換素子の製造方法、（９）上記１から６
のいずれか一に記載のタンデムヘテロ光電変換素子の製
造方法において、上記III−Ｖ族化合物半導体基板の材
料は、ＩｎＰであることを特徴とするタンデムヘテロ光
電変換素子の製造方法、（１０）上記９記載のタンデム
ヘテロ光電変換素子の製造方法において、上記第２の半
導体はＩｎＧａＡｓであり、上記第３の半導体はＳｉで
あることを特徴とするタンデムヘテロ光電変換素子の製
造方法によって達成される。
【０００８】
【作用】基板上に設けられた第１の半導体層を選択的に
除去すると、第１の半導体層上に設けられていた第１の
光電変換層表面のＶ溝形状が現われるので、その表面を
タンデムヘテロ光電変換素子の表面として用いることに
より、Ｖ溝による入射光の反射抑制効果を備えたタンデ
ムヘテロ光電変換素子を製造することができる。第１の
光電変換層と第２の光電変換層との接続は、エピタキシ
ャル成長により行なうことも、機械的接続により行うこ
ともできる。ここで、第１の半導体層の選択的除去は、
第１の半導体層にＡｌＧａＡｓ（ＡｌＡｓモル比＞０．
９）、第１の光電変換層を構成する半導体層にＡｌＧａ
Ａｓ（ＡｌＡｓモル比＜０．４）、ＩｎＧａＡｓ又はＳ
ｉ等を用いた場合には、フッ酸水溶液により容易に行う
ことができる。
除去すると、第１の半導体層上に設けられていた第１の
光電変換層表面のＶ溝形状が現われるので、その表面を
タンデムヘテロ光電変換素子の表面として用いることに
より、Ｖ溝による入射光の反射抑制効果を備えたタンデ
ムヘテロ光電変換素子を製造することができる。第１の
光電変換層と第２の光電変換層との接続は、エピタキシ
ャル成長により行なうことも、機械的接続により行うこ
ともできる。ここで、第１の半導体層の選択的除去は、
第１の半導体層にＡｌＧａＡｓ（ＡｌＡｓモル比＞０．
９）、第１の光電変換層を構成する半導体層にＡｌＧａ
Ａｓ（ＡｌＡｓモル比＜０．４）、ＩｎＧａＡｓ又はＳ
ｉ等を用いた場合には、フッ酸水溶液により容易に行う
ことができる。
【０００９】
【実施例】実施例１ 以下、本発明の第１の実施例のタンデムヘテロ光電変換
素子の製造方法を図１を用いて説明する。なお、本明細
書において、結晶の方位の記載について
素子の製造方法を図１を用いて説明する。なお、本明細
書において、結晶の方位の記載について
【００１０】
【化１】
【００１１】と記載することにする。はじめに、ＧａＡ
ｓ（１００）基板１上へＳｉＯ2膜（図示せず）を堆積
し、ホトリソグラフィーにより［０１１］方向の幅１０
μｍ、［０１−１］方向の長さ１０ｍｍのＳｉＯ2膜を
間隔３６０μｍで残し、それをマスクにしてＫＯＨ溶液
によりＧａＡｓのエッチングを行った。エッチングはヒ
ドラジン溶液で行ってもよい。この際、垂直深さ２４０
μｍまでＧａＡｓのエッチングを行ったが、エッチング
は異方的に進み、Ｖ溝となるＧａＡｓ｛１１１｝Ａ面３
が現れた。ただし、Ｖ溝底辺部には［０１１］方向幅約
１０μｍのＧａＡｓ（１００）面２が残るようにエッチ
ング時間を調節した。マスクのＳｉＯ2膜を除去した状
態が図１である。
ｓ（１００）基板１上へＳｉＯ2膜（図示せず）を堆積
し、ホトリソグラフィーにより［０１１］方向の幅１０
μｍ、［０１−１］方向の長さ１０ｍｍのＳｉＯ2膜を
間隔３６０μｍで残し、それをマスクにしてＫＯＨ溶液
によりＧａＡｓのエッチングを行った。エッチングはヒ
ドラジン溶液で行ってもよい。この際、垂直深さ２４０
μｍまでＧａＡｓのエッチングを行ったが、エッチング
は異方的に進み、Ｖ溝となるＧａＡｓ｛１１１｝Ａ面３
が現れた。ただし、Ｖ溝底辺部には［０１１］方向幅約
１０μｍのＧａＡｓ（１００）面２が残るようにエッチ
ング時間を調節した。マスクのＳｉＯ2膜を除去した状
態が図１である。
【００１２】続いて、試料を分子線エピタキシー装置へ
入れて、Ａｓ分子線照射下で５８０℃にて表面酸化膜を
除去した。その後、５８０℃でアンドープＡｌＡｓ層
（膜厚２０ｎｍ）４、高ドープｐ型ＧａＡｓ層（Ｂｅ濃
度２×１０19／ｃｍ3、膜厚０．１μｍ）５、ｎ型Ｇａ
Ａｓ層（Ｓｉ濃度４×１０17／ｃｍ3、膜厚３μｍ）
６、高ドープｎ型ＧａＡｓ層（Ｓｉ濃度１×１０18／ｃ
ｍ3、膜厚０．１μｍ）７を連続成長させた後に、成長
温度を６５０℃に上げて高ドープｎ型Ｓｉ層（Ｓｂ濃度
１×１０18／ｃｍ3、膜厚０．１μｍ）８、ｐ型Ｓｉ層
（Ｇａ濃度１×１０17／ｃｍ3、膜厚５０μｍ）９、高
ドープｐ型Ｓｉ層（Ｇａ濃度１×１０19／ｃｍ3、膜厚
０．１μｍ）１０を連続成長させた。高ドープｐ型Ｇａ
Ａｓ層５とｎ型ＧａＡｓ層６でｐｎ接合を持つ第１の光
電変換層を構成し、高ドープｎ型Ｓｉ層８とｐ型Ｓｉ層
９でｐｎ接合を持つ第２の光電変換層を構成する。図２
にエピタキシャル成長による断面形状の変化を示す。ｎ
型ＧａＡｓ層６の付近からＶ溝の平坦化が始まってい
る。
入れて、Ａｓ分子線照射下で５８０℃にて表面酸化膜を
除去した。その後、５８０℃でアンドープＡｌＡｓ層
（膜厚２０ｎｍ）４、高ドープｐ型ＧａＡｓ層（Ｂｅ濃
度２×１０19／ｃｍ3、膜厚０．１μｍ）５、ｎ型Ｇａ
Ａｓ層（Ｓｉ濃度４×１０17／ｃｍ3、膜厚３μｍ）
６、高ドープｎ型ＧａＡｓ層（Ｓｉ濃度１×１０18／ｃ
ｍ3、膜厚０．１μｍ）７を連続成長させた後に、成長
温度を６５０℃に上げて高ドープｎ型Ｓｉ層（Ｓｂ濃度
１×１０18／ｃｍ3、膜厚０．１μｍ）８、ｐ型Ｓｉ層
（Ｇａ濃度１×１０17／ｃｍ3、膜厚５０μｍ）９、高
ドープｐ型Ｓｉ層（Ｇａ濃度１×１０19／ｃｍ3、膜厚
０．１μｍ）１０を連続成長させた。高ドープｐ型Ｇａ
Ａｓ層５とｎ型ＧａＡｓ層６でｐｎ接合を持つ第１の光
電変換層を構成し、高ドープｎ型Ｓｉ層８とｐ型Ｓｉ層
９でｐｎ接合を持つ第２の光電変換層を構成する。図２
にエピタキシャル成長による断面形状の変化を示す。ｎ
型ＧａＡｓ層６の付近からＶ溝の平坦化が始まってい
る。
【００１３】試料を分子線エピタキシー装置から取り出
し、フッ酸を１０％含む水溶液に５分間漬けることによ
り、アンドープＡｌＡｓ層４を選択的にエッチングし、
エピタキシャル成長した積層部分からＧａＡｓ（１０
０）基板１を分離した。その後、図３に示すように、裏
面電極１１及び表面電極１２を形成してＧａＡｓ／Ｓｉ
タンデムヘテロ光電変換素子を作製した。
し、フッ酸を１０％含む水溶液に５分間漬けることによ
り、アンドープＡｌＡｓ層４を選択的にエッチングし、
エピタキシャル成長した積層部分からＧａＡｓ（１０
０）基板１を分離した。その後、図３に示すように、裏
面電極１１及び表面電極１２を形成してＧａＡｓ／Ｓｉ
タンデムヘテロ光電変換素子を作製した。
【００１４】本実施例によれば、タンデムヘテロ光電変
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を、生産性低下や資源的問題なしに製造すること
ができた。
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を、生産性低下や資源的問題なしに製造すること
ができた。
【００１５】なお、本実施例ではエピタキシャル成長に
分子線エピタキシー法を用いたが、有機金属気相成長法
や液相エピタキシー法等を用いても良いのはもちろんで
ある。また、本実施例ではIII−Ｖ族化合物半導体とし
てＧａＡｓの例を示したが、ＡｌＡｓモル比が０．４以
下のＡｌＧａＡｓならば同様に実施できる。さらに、ア
ンドープＡｌＡｓ層４はＡｌＡｓのモル比が０．９以上
であれば他のIII−Ｖ族化合物半導体、例えば、ＡｌＧ
ａＡｓ、ＡｌＩｎＡｓ等を含む混晶であっても構わな
い。
分子線エピタキシー法を用いたが、有機金属気相成長法
や液相エピタキシー法等を用いても良いのはもちろんで
ある。また、本実施例ではIII−Ｖ族化合物半導体とし
てＧａＡｓの例を示したが、ＡｌＡｓモル比が０．４以
下のＡｌＧａＡｓならば同様に実施できる。さらに、ア
ンドープＡｌＡｓ層４はＡｌＡｓのモル比が０．９以上
であれば他のIII−Ｖ族化合物半導体、例えば、ＡｌＧ
ａＡｓ、ＡｌＩｎＡｓ等を含む混晶であっても構わな
い。
【００１６】実施例２ 以下、本発明の第２の実施例のタンデムヘテロ光電変換
素子の製造方法を図２を用いて説明する。はじめに、実
施例１と同様にＧａＡｓ（１００）基板１上にＶ溝を形
成するが、垂直エッチング深さは１０μｍと浅くした
（図４）。試料を有機金属気相成長装置に入れ、アルシ
ン供給下で５８０℃にて表面酸化膜を除去した。その
後、６５０℃でアンドープＡｌＡｓ層（膜厚２０ｎｍ）
４及び高ドープｐ型ＧａＡｓ層（Ｚｎ濃度２×１０19／
ｃｍ3、膜厚１５μｍ）５を成長させ、表面の平坦化を
行った。続いて６００℃でｎ型ＧａＡｓ層（Ｓｉ濃度４
×１０17／ｃｍ3、膜厚３μｍ）６、高ドープｎ型Ｇａ
Ａｓ層（Ｓｉ濃度１×１０18／ｃｍ3、膜厚０．１μ
ｍ）７を連続成長させた後に、成長温度を７００℃に上
げて高ドープｎ型Ｓｉ層（Ｐ濃度１×１０18／ｃｍ3、
膜厚０．１μｍ）８、ｐ型Ｓｉ層（Ｇａ濃度１×１０17
／ｃｍ3、膜厚５０μｍ）９、高ドープｐ型Ｓｉ層（Ｇ
ａ濃度１×１０19／ｃｍ3、膜厚０．１μｍ）１０を連
続成長させた。図５に示すようにｎ型ＧａＡｓ層６から
高ドープｐ型Ｓｉ層１０までは平坦に成長した。
素子の製造方法を図２を用いて説明する。はじめに、実
施例１と同様にＧａＡｓ（１００）基板１上にＶ溝を形
成するが、垂直エッチング深さは１０μｍと浅くした
（図４）。試料を有機金属気相成長装置に入れ、アルシ
ン供給下で５８０℃にて表面酸化膜を除去した。その
後、６５０℃でアンドープＡｌＡｓ層（膜厚２０ｎｍ）
４及び高ドープｐ型ＧａＡｓ層（Ｚｎ濃度２×１０19／
ｃｍ3、膜厚１５μｍ）５を成長させ、表面の平坦化を
行った。続いて６００℃でｎ型ＧａＡｓ層（Ｓｉ濃度４
×１０17／ｃｍ3、膜厚３μｍ）６、高ドープｎ型Ｇａ
Ａｓ層（Ｓｉ濃度１×１０18／ｃｍ3、膜厚０．１μ
ｍ）７を連続成長させた後に、成長温度を７００℃に上
げて高ドープｎ型Ｓｉ層（Ｐ濃度１×１０18／ｃｍ3、
膜厚０．１μｍ）８、ｐ型Ｓｉ層（Ｇａ濃度１×１０17
／ｃｍ3、膜厚５０μｍ）９、高ドープｐ型Ｓｉ層（Ｇ
ａ濃度１×１０19／ｃｍ3、膜厚０．１μｍ）１０を連
続成長させた。図５に示すようにｎ型ＧａＡｓ層６から
高ドープｐ型Ｓｉ層１０までは平坦に成長した。
【００１７】試料を有機金属気相成長装置から取り出
し、フッ酸を１０％含む水溶液に５分間漬けることによ
り、アンドープＡｌＡｓ層４を選択的にエッチングし、
エピタキシャル成長した積層部分からＧａＡｓ（１０
０）基板１を分離した。その後、図６に示すように、裏
面電極１１及び表面電極１２を形成してＧａＡｓ／Ｓｉ
タンデムヘテロ光電変換素子を作製した。
し、フッ酸を１０％含む水溶液に５分間漬けることによ
り、アンドープＡｌＡｓ層４を選択的にエッチングし、
エピタキシャル成長した積層部分からＧａＡｓ（１０
０）基板１を分離した。その後、図６に示すように、裏
面電極１１及び表面電極１２を形成してＧａＡｓ／Ｓｉ
タンデムヘテロ光電変換素子を作製した。
【００１８】本実施例によれば、タンデムヘテロ光電変
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を、生産性低下や資源的問題なしに製造すること
ができた。
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を、生産性低下や資源的問題なしに製造すること
ができた。
【００１９】なお、本実施例ではエピタキシャル成長に
有機金属気相成長法を用いたが、分子線エピタキシー法
や液相エピタキシー法等を用いても良いのはもちろんで
ある。また、本実施例ではIII−Ｖ族化合物半導体とし
てＧａＡｓの例を示したが、ＡｌＡｓモル比が０．４以
下のＡｌＧａＡｓならば同様に実施できる。さらに、ア
ンドープＡｌＡｓ層４はＡｌＡｓのモル比が０．９以上
であれば他のIII−Ｖ族化合物半導体を含む混晶であっ
ても構わない。
有機金属気相成長法を用いたが、分子線エピタキシー法
や液相エピタキシー法等を用いても良いのはもちろんで
ある。また、本実施例ではIII−Ｖ族化合物半導体とし
てＧａＡｓの例を示したが、ＡｌＡｓモル比が０．４以
下のＡｌＧａＡｓならば同様に実施できる。さらに、ア
ンドープＡｌＡｓ層４はＡｌＡｓのモル比が０．９以上
であれば他のIII−Ｖ族化合物半導体を含む混晶であっ
ても構わない。
【００２０】実施例３ 以下、本発明の第３の実施例のタンデムヘテロ光電変換
素子の製造方法を図３を用いて説明する。はじめに、実
施例２と同様にＧａＡｓ（１００）基板１上にＶ溝を形
成する（図７）。試料を有機金属気相成長装置に入れ、
アルシン供給下で５８０℃にて表面酸化膜を除去した。
その後、６５０℃でアンドープＡｌＡｓ層（膜厚２０ｎ
ｍ）４及び高ドープｐ型ＧａＡｓ層（Ｚｎ濃度２×１０
19／ｃｍ3、膜厚１５μｍ）５を成長させ、表面の平坦
化を行った。続いて６００℃でｎ型ＧａＡｓ層（Ｓｉ濃
度４×１０17／ｃｍ3、膜厚３μｍ）６、高ドープｎ型
ＧａＡｓ層（Ｓｉ濃度１×１０18／ｃｍ3、膜厚０．１
μｍ）７を連続成長させた。高ドープｐ型ＧａＡｓ層５
とｎ型ＧａＡｓ層６でｐｎ接合を持つ第１の光電変換層
を構成する。またこの際、ｎ型ＧａＡｓ層６及び高ドー
プｎ型ＧａＡｓ層７は平坦に成長した（図８）。その
後、試料を有機金属気相成長装置から取り出し、フッ酸
を１０％含む水溶液に５分間漬けることにより、アンド
ープＡｌＡｓ層４は選択的にエッチングされ、エピタキ
シャル成長した積層部分をＧａＡｓ（１００）基板１か
ら分離させた（図９）。
素子の製造方法を図３を用いて説明する。はじめに、実
施例２と同様にＧａＡｓ（１００）基板１上にＶ溝を形
成する（図７）。試料を有機金属気相成長装置に入れ、
アルシン供給下で５８０℃にて表面酸化膜を除去した。
その後、６５０℃でアンドープＡｌＡｓ層（膜厚２０ｎ
ｍ）４及び高ドープｐ型ＧａＡｓ層（Ｚｎ濃度２×１０
19／ｃｍ3、膜厚１５μｍ）５を成長させ、表面の平坦
化を行った。続いて６００℃でｎ型ＧａＡｓ層（Ｓｉ濃
度４×１０17／ｃｍ3、膜厚３μｍ）６、高ドープｎ型
ＧａＡｓ層（Ｓｉ濃度１×１０18／ｃｍ3、膜厚０．１
μｍ）７を連続成長させた。高ドープｐ型ＧａＡｓ層５
とｎ型ＧａＡｓ層６でｐｎ接合を持つ第１の光電変換層
を構成する。またこの際、ｎ型ＧａＡｓ層６及び高ドー
プｎ型ＧａＡｓ層７は平坦に成長した（図８）。その
後、試料を有機金属気相成長装置から取り出し、フッ酸
を１０％含む水溶液に５分間漬けることにより、アンド
ープＡｌＡｓ層４は選択的にエッチングされ、エピタキ
シャル成長した積層部分をＧａＡｓ（１００）基板１か
ら分離させた（図９）。
【００２１】一方、ＩｎＰ（１００）基板１３にもＧａ
Ａｓ（１００）基板１上と同様な垂直深さ１０μｍのＶ
溝を形成し（図１０）、有機金属気相成長装置に入れ
て、ホスフィン供給下で５６０℃にて表面酸化膜を除去
した。引き続き、５５０℃にてアンドープＡｌＡｓ層
（膜厚２０ｎｍ）１４、高ドープｎ型ＩｎＧａＡｓ層
（ＩｎＡｓモル比０．５３、Ｓｉ濃度１×１０18／ｃｍ
3、膜厚１５μｍ）１５、ｎ型ＩｎＧａＡｓ層（ＩｎＡ
ｓモル比０．５３、Ｓｉ濃度４×１０17／ｃｍ3、膜厚
３μｍ）１６、高ドープｐ型ＩｎＧａＡｓ層（ＩｎＡｓ
モル比０．５３、Ｚｎ濃度２×１０19／ｃｍ3、膜厚
０．１μｍ）１７を連続成長させた。高ドープｎ型Ｉｎ
ＧａＡｓ層１５とｎ型ＩｎＧａＡｓ層１６でｐｎ接合を
持つ上記と異なる第１の光電変換層を構成する。またこ
の際、高ドープｎ型ＩｎＧａＡｓ層１５を成長中に表面
が平坦化し、図１１に示すようにｎ型ＩｎＧａＡｓ層１
６及び高ドープｐ型ＩｎＧａＡｓ層１７は平坦に成長し
た。その後、試料を有機金属気相成長装置から取り出
し、フッ酸を１０％含む水溶液に５分間漬けることによ
り、アンドープＡｌＡｓ層１４は選択的にエッチングさ
れ、エピタキシャル成長した積層部分をＩｎＰ（１０
０）基板１３から分離した（図１２）。
Ａｓ（１００）基板１上と同様な垂直深さ１０μｍのＶ
溝を形成し（図１０）、有機金属気相成長装置に入れ
て、ホスフィン供給下で５６０℃にて表面酸化膜を除去
した。引き続き、５５０℃にてアンドープＡｌＡｓ層
（膜厚２０ｎｍ）１４、高ドープｎ型ＩｎＧａＡｓ層
（ＩｎＡｓモル比０．５３、Ｓｉ濃度１×１０18／ｃｍ
3、膜厚１５μｍ）１５、ｎ型ＩｎＧａＡｓ層（ＩｎＡ
ｓモル比０．５３、Ｓｉ濃度４×１０17／ｃｍ3、膜厚
３μｍ）１６、高ドープｐ型ＩｎＧａＡｓ層（ＩｎＡｓ
モル比０．５３、Ｚｎ濃度２×１０19／ｃｍ3、膜厚
０．１μｍ）１７を連続成長させた。高ドープｎ型Ｉｎ
ＧａＡｓ層１５とｎ型ＩｎＧａＡｓ層１６でｐｎ接合を
持つ上記と異なる第１の光電変換層を構成する。またこ
の際、高ドープｎ型ＩｎＧａＡｓ層１５を成長中に表面
が平坦化し、図１１に示すようにｎ型ＩｎＧａＡｓ層１
６及び高ドープｐ型ＩｎＧａＡｓ層１７は平坦に成長し
た。その後、試料を有機金属気相成長装置から取り出
し、フッ酸を１０％含む水溶液に５分間漬けることによ
り、アンドープＡｌＡｓ層１４は選択的にエッチングさ
れ、エピタキシャル成長した積層部分をＩｎＰ（１０
０）基板１３から分離した（図１２）。
【００２２】次に、ｐ型Ｓｉ（１００）基板（Ｇａ濃度
１×１０17／ｃｍ3、膜厚２５０μｍ）１８の表面から
ｎ型不純物拡散を、裏面からｐ型不純物拡散を行い、高
ドープｎ型Ｓｉ層（Ｐピーク濃度１×１０19／ｃｍ3、
拡散深さ約０．１μｍ）１９及び高ドープｐ型Ｓｉ層
（Ｂピーク濃度１×１０19／ｃｍ3、拡散深さ約０．１
μｍ）２０を形成した。ｐ型Ｓｉ（１００）基板１８と
高ドープｎ型Ｓｉ層１９により第２のｐｎ接合を持つ光
電変換層を構成する（図１３）。
１×１０17／ｃｍ3、膜厚２５０μｍ）１８の表面から
ｎ型不純物拡散を、裏面からｐ型不純物拡散を行い、高
ドープｎ型Ｓｉ層（Ｐピーク濃度１×１０19／ｃｍ3、
拡散深さ約０．１μｍ）１９及び高ドープｐ型Ｓｉ層
（Ｂピーク濃度１×１０19／ｃｍ3、拡散深さ約０．１
μｍ）２０を形成した。ｐ型Ｓｉ（１００）基板１８と
高ドープｎ型Ｓｉ層１９により第２のｐｎ接合を持つ光
電変換層を構成する（図１３）。
【００２３】続いて、第１の光電変換層（ＧａＡｓから
なる光電変換層）のＶ溝を有する側に表面電極１２を、
反対側に素子間電極２１を、上記と異なる第１の光電変
換層（ＩｎＧａＡｓからなる光電変換層）のＶ溝を有す
る側に裏面電極１１を、反対側に素子間電極２１を形成
した。第２の光電変換層（Ｓｉからなる光電変換層）に
は、２個の第１の光電変換層の素子間電極に対応する位
置にそれぞれ素子間電極を形成し、素子間電極同志の貼
り合わせを行った。素子間電極以外の素子間空間には、
素子間絶縁膜２２としてペースト状のＳｉＯ2を埋め込
んだ。なお、素子間絶縁膜２２の部分は空間であっても
よい。図１４が本実施例により製造した３接合タンデム
ヘテロ光電変換素子の完成図である。
なる光電変換層）のＶ溝を有する側に表面電極１２を、
反対側に素子間電極２１を、上記と異なる第１の光電変
換層（ＩｎＧａＡｓからなる光電変換層）のＶ溝を有す
る側に裏面電極１１を、反対側に素子間電極２１を形成
した。第２の光電変換層（Ｓｉからなる光電変換層）に
は、２個の第１の光電変換層の素子間電極に対応する位
置にそれぞれ素子間電極を形成し、素子間電極同志の貼
り合わせを行った。素子間電極以外の素子間空間には、
素子間絶縁膜２２としてペースト状のＳｉＯ2を埋め込
んだ。なお、素子間絶縁膜２２の部分は空間であっても
よい。図１４が本実施例により製造した３接合タンデム
ヘテロ光電変換素子の完成図である。
【００２４】本実施例によれば、タンデムヘテロ光電変
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を、生産性低下や資源的問題なしに製造すること
ができた。
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を、生産性低下や資源的問題なしに製造すること
ができた。
【００２５】なお、本実施例ではエピタキシャル成長に
有機金属気相成長法を用いたが、分子線エピタキシー法
や液相エピタキシー法等を用いても良いのはもちろんで
ある。また、本実施例ではIII−Ｖ族化合物半導体とし
てＧａＡｓ及びＩｎＧａＡｓ（ＩｎＡｓモル比０．５
３）の例を示したが、それぞれＡｌＡｓモル比が０．４
以下のＡｌＧａＡｓ及び他の混晶組成のＩｎＧａＡｓで
も同様に実施できる。さらに、アンドープＡｌＡｓ層
４、１４はＡｌＡｓのモル比が０．９以上であれば他の
III−Ｖ族化合物半導体を含んだ混晶であっても構わな
い。さらに、本実施例では、３接合タンデムヘテロ光電
変換素子の場合を示したが、ＧａＡｓ／ＳｉあるいはＳ
ｉ／ＩｎＧａＡｓ等の２接合タンデムヘテロ光電変換素
子の場合も同様に実施できるのはもちろんである。
有機金属気相成長法を用いたが、分子線エピタキシー法
や液相エピタキシー法等を用いても良いのはもちろんで
ある。また、本実施例ではIII−Ｖ族化合物半導体とし
てＧａＡｓ及びＩｎＧａＡｓ（ＩｎＡｓモル比０．５
３）の例を示したが、それぞれＡｌＡｓモル比が０．４
以下のＡｌＧａＡｓ及び他の混晶組成のＩｎＧａＡｓで
も同様に実施できる。さらに、アンドープＡｌＡｓ層
４、１４はＡｌＡｓのモル比が０．９以上であれば他の
III−Ｖ族化合物半導体を含んだ混晶であっても構わな
い。さらに、本実施例では、３接合タンデムヘテロ光電
変換素子の場合を示したが、ＧａＡｓ／ＳｉあるいはＳ
ｉ／ＩｎＧａＡｓ等の２接合タンデムヘテロ光電変換素
子の場合も同様に実施できるのはもちろんである。
【００２６】
【発明の効果】本発明によれば、タンデムヘテロ光電変
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を生産性低下や資源的問題なしに製造することが
できる。
換素子の表面側に｛１１１｝Ａ面からなるＶ溝を形状の
崩れなく形成でき、しかもIII−Ｖ族化合物半導体の厚
膜形成及び多量エッチングといった工程がなくなるの
で、入射光反射抑制効果を備えたタンデムヘテロ光電変
換素子を生産性低下や資源的問題なしに製造することが
できる。
【図１】本発明の第１の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図２】本発明の第１の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図３】本発明の第１の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図４】本発明の第２の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図５】本発明の第２の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図６】本発明の第２の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図７】本発明の第３の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図８】本発明の第３の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図９】本発明の第３の実施例のタンデムヘテロ光電変
換素子の製造方法を示す断面構造図である。
換素子の製造方法を示す断面構造図である。
【図１０】本発明の第３の実施例のタンデムヘテロ光電
変換素子の製造方法を示す断面構造図である。
変換素子の製造方法を示す断面構造図である。
【図１１】本発明の第３の実施例のタンデムヘテロ光電
変換素子の製造方法を示す断面構造図である。
変換素子の製造方法を示す断面構造図である。
【図１２】本発明の第３の実施例のタンデムヘテロ光電
変換素子の製造方法を示す断面構造図である。
変換素子の製造方法を示す断面構造図である。
【図１３】本発明の第３の実施例のタンデムヘテロ光電
変換素子の製造方法を示す断面構造図である。
変換素子の製造方法を示す断面構造図である。
【図１４】本発明の第３の実施例のタンデムヘテロ光電
変換素子の製造方法を示す断面構造図である。
変換素子の製造方法を示す断面構造図である。
【図１５】溝を有するＳｉ基板上に成長したＧａＡｓ層
の断面図である。
の断面図である。
１ ＧａＡｓ（１００）基板 ２ ＧａＡｓ（１００）面 ３ ＧａＡｓ｛１１１｝Ａ面 ４、１４ アンドープＡｌＡｓ層 ５ 高ドープｐ型ＧａＡｓ層 ６ ｎ型ＧａＡｓ層 ７ 高ドープｎ型ＧａＡｓ層 ８、１９ 高ドープｎ型Ｓｉ層 ９ ｐ型Ｓｉ層 １０、２０ 高ドープｐ型Ｓｉ層 １１ 裏面電極 １２ 表面電極 １３ ＩｎＰ（１００）基板 １５ 高ドープｎ型ＩｎＧａＡｓ層 １６ ｎ型ＩｎＧａＡｓ層 １７ 高ドープｐ型ＩｎＧａＡｓ層 １８ ｐ型Ｓｉ（１００）基板 ２１ 素子間電極 ２２ 素子間絶縁膜 ２３ Ｓｉ（１００）基板 ２４ ｛１１１｝面 ２５ ＡｌＡｓ層 ２６ ＧａＡｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 靖夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 蕨迫 光紀 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (10)
- 【請求項１】側面が傾斜している溝を有するIII−Ｖ族
化合物半導体基板上に、第１の半導体層を形成する工
程、該第１の半導体層の上に第２の半導体のｐｎ接合か
らなる第１の光電変換層をエピタキシャル成長させる工
程、該第１の光電変換層の上に第３の半導体のｐｎ接合
からなる第２の光電変換層をエピタキシャル成長させる
工程及び該第１の半導体層を選択的に除去し、該第１及
び第２の光電変換層と基板とを分離する工程を少なくと
も有し、表面に溝が設けられた光電変換素子を製造する
ことを特徴とするタンデムヘテロ光電変換素子の製造方
法。 - 【請求項２】側面が傾斜している溝を有するIII−Ｖ族
化合物半導体基板上に、第１の半導体層を形成する工
程、該第１の半導体層の上に第２の半導体のｐｎ接合か
らなる第１の光電変換層をエピタキシャル成長させる工
程、該第１の半導体層を選択的に除去し、該第１の光電
変換層と基板とを分離する工程及び該第１の光電変換層
の溝を有する面と逆の面と、第３の半導体のｐｎ接合か
らなる第２の光電変換層とを間に電極を配置して接続す
る工程を少なくとも有し、表面に溝が設けられた光電変
換素子を製造することを特徴とするタンデムヘテロ光電
変換素子の製造方法。 - 【請求項３】請求項１又は２記載のタンデムヘテロ光電
変換素子の製造方法において、上記溝は、Ｖ字型又はＶ
字型の底面を平面とした形状の溝であることを特徴とす
るタンデムヘテロ光電変換素子の製造方法。 - 【請求項４】請求項１から３のいずれか一に記載のタン
デムヘテロ光電変換素子の製造方法において、上記III
−Ｖ族化合物半導体基板は、（１００）基板であり、上
記溝の側面は｛１１１｝Ａ面であることを特徴とするタ
ンデムヘテロ光電変換素子の製造方法。 - 【請求項５】請求項１から４のいずれか一に記載のタン
デムヘテロ光電変換素子の製造方法において、上記第１
の半導体層は、ＡｌＡｓ又はＡｌＡｓのモル比が０．９
以上のIII−Ｖ族化合物半導体混晶であることを特徴と
するタンデムヘテロ光電変換素子の製造方法。 - 【請求項６】請求項５記載のタンデムヘテロ光電変換素
子の製造方法において、上記第１の半導体層の除去は、
フッ酸水溶液を用いて行うことを特徴とするタンデムヘ
テロ光電変換素子の製造方法。 - 【請求項７】請求項１から６のいずれか一に記載のタン
デムヘテロ光電変換素子の製造方法において、上記III
−Ｖ族化合物半導体基板の材料は、ＧａＡｓであること
を特徴とするタンデムヘテロ光電変換素子の製造方法。 - 【請求項８】請求項７記載のタンデムヘテロ光電変換素
子の製造方法において、上記第２の半導体はＡｌＡｓの
モル比が０．４以下のＡｌＧａＡｓ又はＧａＡｓであ
り、上記第３の半導体はＳｉであることを特徴とするタ
ンデムヘテロ光電変換素子の製造方法。 - 【請求項９】請求項１から６のいずれか一に記載のタン
デムヘテロ光電変換素子の製造方法において、上記III
−Ｖ族化合物半導体基板の材料は、ＩｎＰであることを
特徴とするタンデムヘテロ光電変換素子の製造方法。 - 【請求項１０】請求項９記載のタンデムヘテロ光電変換
素子の製造方法において、上記第２の半導体はＩｎＧａ
Ａｓであり、上記第３の半導体はＳｉであることを特徴
とするタンデムヘテロ光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145397A JPH05343712A (ja) | 1992-06-05 | 1992-06-05 | タンデムヘテロ光電変換素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145397A JPH05343712A (ja) | 1992-06-05 | 1992-06-05 | タンデムヘテロ光電変換素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343712A true JPH05343712A (ja) | 1993-12-24 |
Family
ID=15384317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145397A Pending JPH05343712A (ja) | 1992-06-05 | 1992-06-05 | タンデムヘテロ光電変換素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286820A (ja) * | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | 光起電力装置 |
| JP2013030798A (ja) * | 2007-09-07 | 2013-02-07 | Amberwave Systems Corp | 多接合太陽電池 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283187A (en) * | 1975-12-30 | 1977-07-11 | Seiko Epson Corp | Production of solar cell |
| JPS5491087A (en) * | 1977-12-28 | 1979-07-19 | Seiko Instr & Electronics Ltd | Manufacture of thin-film solar cell |
| JPS5715474A (en) * | 1980-06-23 | 1982-01-26 | Ibm | Solar energy converter |
| JPS62105485A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体基体の製造方法 |
| JPS62237768A (ja) * | 1986-04-08 | 1987-10-17 | Oki Electric Ind Co Ltd | 化合物半導体太陽電池の製造方法 |
| JPH02283077A (ja) * | 1980-04-10 | 1990-11-20 | Massachusetts Inst Of Technol <Mit> | タンデム型ソーラーセルの製造法 |
| JPH0448658A (ja) * | 1990-06-14 | 1992-02-18 | Hitachi Cable Ltd | 積層型太陽電池及びその製造方法 |
-
1992
- 1992-06-05 JP JP4145397A patent/JPH05343712A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283187A (en) * | 1975-12-30 | 1977-07-11 | Seiko Epson Corp | Production of solar cell |
| JPS5491087A (en) * | 1977-12-28 | 1979-07-19 | Seiko Instr & Electronics Ltd | Manufacture of thin-film solar cell |
| JPH02283077A (ja) * | 1980-04-10 | 1990-11-20 | Massachusetts Inst Of Technol <Mit> | タンデム型ソーラーセルの製造法 |
| JPS5715474A (en) * | 1980-06-23 | 1982-01-26 | Ibm | Solar energy converter |
| JPS62105485A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体基体の製造方法 |
| JPS62237768A (ja) * | 1986-04-08 | 1987-10-17 | Oki Electric Ind Co Ltd | 化合物半導体太陽電池の製造方法 |
| JPH0448658A (ja) * | 1990-06-14 | 1992-02-18 | Hitachi Cable Ltd | 積層型太陽電池及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286820A (ja) * | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | 光起電力装置 |
| JP4557772B2 (ja) * | 2005-03-31 | 2010-10-06 | 三洋電機株式会社 | 光起電力装置 |
| JP2013030798A (ja) * | 2007-09-07 | 2013-02-07 | Amberwave Systems Corp | 多接合太陽電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966622A (en) | Process for bonding crystalline substrates with different crystal lattices | |
| US4774194A (en) | Process for manufacturing a solar cell device | |
| US8039291B2 (en) | Demounting of inverted metamorphic multijunction solar cells | |
| JP2666237B2 (ja) | ３族窒化物半導体発光素子 | |
| JP2792785B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US20090078311A1 (en) | Surfactant Assisted Growth in Barrier Layers In Inverted Metamorphic Multijunction Solar Cells | |
| US20090288703A1 (en) | Wide Band Gap Window Layers In Inverted Metamorphic Multijunction Solar Cells | |
| US20090229662A1 (en) | Off-Cut Substrates In Inverted Metamorphic Multijunction Solar Cells | |
| JP2000312017A (ja) | 太陽電池及びその製造方法 | |
| US10388814B2 (en) | III-V solar cell structure with multi-layer back surface field | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH1051030A (ja) | ３族窒化物半導体発光素子 | |
| KR20180107174A (ko) | 바텀 정션으로 iv 족 반도체를 가진 멀티-정션 광전자 장치 | |
| US3998672A (en) | Method of producing infrared luminescent diodes | |
| TWI496314B (zh) | Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof | |
| JPH05343712A (ja) | タンデムヘテロ光電変換素子の製造方法 | |
| JPH0964386A (ja) | 多接合太陽電池 | |
| JPH08274358A (ja) | Ｉｉｉ−ｖ族化合物半導体太陽電池 | |
| US8853529B2 (en) | Flexible III-V solar cell structure | |
| JP3027116B2 (ja) | 太陽電池 | |
| JPH0793452B2 (ja) | タンデムヘテロ光電変換素子の製造方法 | |
| JPH0955522A (ja) | トンネルダイオード | |
| JPH08204215A (ja) | 直列接続型太陽電池 | |
| JP2000114557A (ja) | 太陽電池素子 | |
| US11563134B2 (en) | Systems and methods for three-terminal tandem solar cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080215 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110222 |
|
| LAPS | Cancellation because of no payment of annual fees |