JP2017073439A - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP2017073439A
JP2017073439A JP2015198405A JP2015198405A JP2017073439A JP 2017073439 A JP2017073439 A JP 2017073439A JP 2015198405 A JP2015198405 A JP 2015198405A JP 2015198405 A JP2015198405 A JP 2015198405A JP 2017073439 A JP2017073439 A JP 2017073439A
Authority
JP
Japan
Prior art keywords
wafer
etching
gas
ring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015198405A
Other languages
English (en)
Other versions
JP6564670B2 (ja
Inventor
栄 松崎
Sakae Matsuzaki
栄 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2015198405A priority Critical patent/JP6564670B2/ja
Publication of JP2017073439A publication Critical patent/JP2017073439A/ja
Application granted granted Critical
Publication of JP6564670B2 publication Critical patent/JP6564670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ウエーハをデバイスに分割する場合において、デバイスがダメージを受けるのを抑制する。【解決手段】基板10の表面10aに積層された一以上の絶縁膜11を含むデバイスが形成されたウエーハWを、デバイスを区画する複数のストリートに沿って分割するデバイスの製造方法であって、ストリートに沿って絶縁膜11に加工溝11aを形成し、基板10を露出させる加工溝形成工程と、ウエーハWの裏面側を保持し、絶縁膜11をマスクとして基板10をプラズマエッチングしてウエーハWを個々のデバイスに分割するプラズマエッチング工程と、を含むものとする。【選択図】図1

Description

本発明は、プラズマエッチングによりウエーハを分割して個々のデバイスを製造するデバイスの製造方法に関する。
ウエーハをストリートに沿って分割する方法として、回転する切削ブレードをストリートに切り込ませる方法と、ストリートに沿ってレーザ光を照射する方法とがある(例えば、特許文献1,2参照)。
特開2015−090895号公報 特開2013−010124号公報
しかしながら、切削ブレードによるウエーハの分割では、デバイスが機械的なダメージを受け、また、レーザ光の照射によるウエーハの分割では、デバイスが熱等によるダメージを受けてしまう。
本発明は、このような問題にかんがみなされたもので、ウエーハをデバイスに分割する場合において、デバイスがダメージを受けるのを抑制することを課題とする。
本発明は、基板の表面に積層された一以上の絶縁膜を含むデバイスが形成されたウエーハを、前記デバイスを区画する複数のストリートに沿って分割するデバイスの製造方法であって、前記ストリートに沿って前記絶縁膜に加工溝を形成し、前記基板を露出させる加工溝形成工程と、前記ウエーハの裏面側を保持し、前記絶縁膜をマスクとして前記基板をプラズマエッチングして前記ウエーハを個々のデバイスに分割するプラズマエッチング工程と、を含む。
上記デバイスの製造方法では、ウエーハの表面の複数のデバイスが形成された領域に対応する裏面側の領域を研削して凹部を形成することにより外周部にリング状補強部を形成するリング状補強部形成工程と、ウエーハの裏面側に裏面電極を形成する裏面電極形成工程と、をさらに含むことがある。この場合において、前記リング状補強部形成工程の前に前記加工溝形成工程が実施されることがある。また、前記加工溝形成工程に続いてプラズマエッチング工程を実施することがある。
本発明では、ウエーハ表面の絶縁膜をマスクとしてプラズマエッチングを行ってウエーハを個々のデバイスに分割するため、デバイスが機械的・熱的なダメージを受けるのを抑制することができる。また、プラズマエッチング用のエッチングマスクを使用せず、エッチングマスクを除去する必要がないため、工程を簡略化することができるとともに、ウエーハの取り扱いが容易となる。
さらに、ウエーハの外周部にリング状補強部を形成することにより、プラズマエッチング工程への搬送時におけるウエーハの破損を効果的に抑制し、さらに個片化されたデバイスの加工品質を向上させることができる。
本発明の第1実施形態を示す工程図である。 デバイスの例を示す模式図である。 デバイスの別の例を示す模式図である。 ウエーハの例を示す斜視図である。 ウエーハの例を示す拡大断面図である。 リング状補強部形成工程の例を示す斜視図である。 減圧成膜装置の例を示す断面図である。 プラズマエッチング装置の例を示す断面図である。 エッチング工程終了後のウエーハを示す拡大断面図である。 ストリートにTEGが形成されたウエーハの例を示す拡大断面図である。 TEGの両側にエッチング側溝を形成したウエーハを示す拡大断面図である。 エッチング側溝を形成したウエーハのTEGを除去する状態を示す拡大断面図である。 TEGが除去されたストリートをプラズマエッチングしてエッチング溝を形成する状態を示す拡大断面図である。 本発明の第2実施形態を示す工程図である。 本発明の第3実施形態を示す工程図である。
1 第1実施形態
(a)デバイス形成工程
図1(a)に示すシリコン等からなる基板10を準備し、その表面10aにデバイスを形成していく。図1(a)には示されていないが、デバイス(デバイスの一部を含む)は、基板10の表面10aにフォトリソグラフィー等によるパターン形成工程、成膜工程、イオン注入工程、アニール工程等を経て形成される。本工程は、いわゆる前工程の一部として実施される。各デバイスとしては、例えば図2に示すパワーMOSFET101や、図3に示すIGBT102等があり、表裏面に電極を備えるデバイスを含む。本工程では、デバイスのP型領域、N型領域となる領域へのイオン注入・アニール、デバイス表面側に表面側電極を形成するためのメッキ、エッチング等が行われ、ゲート端子となる部分には、酸化膜104及び金属膜103が形成される。図2に示すパワーMOSFET101の酸化膜104の間にはソース電極105が形成され、裏面側には裏面電極106が形成される。一方、図3に示すIGBT102のエミッタ端子となる部分にはエミッタ電極107が形成され、裏面側には裏面電極108が形成される。また、IGBT102のゲート端子となる部分には酸化膜109とゲート電極109aとが積層される。後工程におけるプラズマエッチング工程を考慮すると、分割溝の幅として10μm程度確保できるようにデバイス配置をするとよい。また、エッチングするのが困難なTEG等の金属部材がストリートの幅の片側にそって配置され、エッチング領域が広くなるようデバイスを配置してよい。
例えば図4に示すように、このようなデバイスDが多数形成されたウエーハWは、基板10の表面10aにストリートSが格子状に形成され、ストリートSによって複数の領域が区画され、この区画された領域に複数のデバイスDが形成されて構成されている。デバイスDが形成された領域をデバイス領域W1、その周囲のリング状の領域を外周余剰領域W2と称する。
(b)絶縁膜成膜・電極形成工程
図1(b)に示すように、基板10の表面10aの上に絶縁膜11を形成し、各デバイスの上方に、各デバイスに対応する表面電極12を形成する。本工程も、いわゆる前工程の一部として実施される。絶縁膜11は、図5に示すように、例えばLow−k膜11a、11bとパッシベーション膜11cとから構成され、Low−k膜11a、11b及びパッシベーション膜11cを部分的に厚さ方向にエッチングし、エッチングにより除去した部分に、図1(b)に示した表面電極12が埋め込まれる。Low−k膜11a、11bは、例えばSiOFやフロロカーボンにより形成される。また、パッシベーション11cは、例えばシリコン窒化(SiN)膜やSiO2膜により形成される。なお、図5においては、デバイスDの上方に形成される表面電極12及び表面電極12とデバイスDとを導通させる金属配線の図示を省略している。
図5に示すウエーハWにおけるLow−k膜11a、11bは、ストリートSの上方には形成されていない。したがって、ストリートSの上方にはパッシベーション膜11cのみが被覆されている。また、Low-k膜11bの側面110bは、Low-k膜11aの側面110aよりもデバイスDから離れた位置に形成されている。ストリートSの上方にLow−k膜11a、11bが存在しないため、パッシベーション膜11cのうちストリートSの上方に位置する部分には凹部110cが形成されている。また、Low-k膜11bの側面110bは、Low-k膜11aの側面110aよりもデバイスDから離れた位置に形成されている。すなわち、Low-k膜11aの側方にはLow-k膜11bによる壁が形成されている。ただし、ウエーハWは、図5に示す積層構成には限定されず、Low−k膜がストリート上にも連続して積層されている構成でもよい。また、絶縁膜は、一以上積層されていればよい。エッチング後の積層状態において、Low−k膜およびパッシベーション膜の端部が溝に露出する構成であってよい。
(c)マスク形成工程
次に、レジスト材料を、絶縁膜11及び表面電極12を覆うように全面に塗布し、その後、ストリートSを除く部分を覆うマスクを介して、レジストのうちストリートSの上方に位置する部分を露光し、露光した部分を除去することにより、図1(c)に示すように、ストリートSに対応する開口15aを有するエッチングマスク15を形成する。本工程は、いわゆるデバイス製造の前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。
エッチングマスク15としては、例えば、フェノールノボラック系のレジストを用いることができる。また、カーボン系のレジストを用いてもよい。レジストに対するエッチング対象膜のエッチング選択比を向上させるために多層レジストを用いてもよい。エッチングマスク15を形成する場合には、水銀ランプのi線(λ=365nm)、h線(λ=405nm)、g線(λ=436nm)で露光してもよいし、LED光源を用いて露光してもよい。
(d)加工溝形成工程
エッチングマスク15を形成した後、エッチングマスク15を介してプラズマエッチングを行い、図1(d)に示すように、絶縁膜11のうちストリートSの上方に位置する部分を除去して加工溝14を形成し、加工溝14から基板10を露出させる。本工程も、いわゆる前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。上記マスク形成工程が前工程の一部として実施された場合は、本工程を、前工程の一部として実施してもよいし、後工程の一部として実施してもよい。一方、上記マスク形成工程が後工程の一部として実施された場合は、本工程も、後工程の一部として実施されてよい。加工溝14の幅は、エッチングの効率を考慮すると、10μm程度以上あると好ましい。
本工程では、例えば図8に示すプラズマエッチング装置9を用いる。プラズマエッチング装置9は、ウエーハWを保持する静電チャック(ESC)90と、ガスを噴出するガス噴出ヘッド91と、静電チャック(ESC)90及びガス噴出ヘッド91を内部に収容したチャンバ92とを備えている。
静電チャック(ESC)90は、支持部材900によって下方から支持されている。静電チャック(ESC)90の内部には電極901が配設されており、この電極901は、整合器94a及びバイアス高周波電源95aに接続されている。
ガス噴出ヘッド91の内部には、ガス拡散空間910が設けられており、ガス拡散空間910の上部にはガス導入口911が連通し、ガス拡散空間910の下部にはガス吐出口912が連通している。ガス吐出口912の下端は、静電チャック(ESC)90側に向けて開口している。
ガス導入口911には、ガス配管913を介してガス供給部93が接続されている。ガス供給部93は、エッチングガスと希ガスとをそれぞれ蓄えている。
ガス噴出ヘッド91には、整合器94を介して高周波電源95が接続されている。高周波電源95から整合器94を介してガス噴出ヘッド91に高周波電力を供給することにより、ガス吐出口912から吐出されたガスをプラズマ化することができる。
チャンバ92の下部には排気管96が接続されており、この排気管96には排気装置97が接続されている。この排気装置97を作動させることにより、チャンバ92の内部を所定の真空度まで減圧することができる。
チャンバ92の側部には、ウエーハWの搬入出を行うための搬入出口920と、この搬入出口920を開閉するゲートバルブ921とが設けられている。
プラズマエッチング装置9は、制御部98を備えており、制御部98による制御の下で、各ガスの吐出量や時間、高周波電力等の条件がコントロールされる。
本工程では、ゲートバルブ921を開け、搬入出口920からウエーハWを搬入し、ウエーハWに貼着された保護部材1側を静電チャック(ESC)90において静電保持する。そして、排気装置97によってチャンバ92内を排気し、チャンバ92内の圧力を、例えば0.10〜0.15Paとするとともに、ガス供給部93に蓄えられたエッチングガスを、ガス配管913及びガス導入口911を介してガス吐出部912から噴出させる。
チャンバ92内にエッチングガスを導入するとともに、静電チャック(ESC)90の温度を、例えばテープ17からガスが発生しない温度である70℃以下とし、高周波電源95からガス噴出ヘッド91に高周波電力を印加することにより、ガス噴出ヘッド91と静電チャック(ESC)90との間に高周波電界を生じさせ、エッチングガスをプラズマ化させる。
SiOF、フロロカーボン等からなるLow−K膜11a,11bや、SiO、SiN等からなるパッシベーション膜11cからなる絶縁膜11をエッチングするときには、エッチングガスとして、ハロゲン元素を含むガスや塩基性ガス、これらの混合ガス、またはCxFy系ガス若しくはCxHyFz系ガスを用いるとよい。また、プラズマ支援ガスとして、Ar、He等の希ガスを用いてもよい。エッチング対象が直径300mmのウエーハである場合は、例えば、高周波電力の出力を3kW、高周波電力の周波数を13.56MHz、バイアス電力の出力を300W、バイアス電力の周波数を2MHzとするとよい。He等の希ガスは、エッチングガスのプラズマ化をアシストする。なお、チャンバ92への希ガスの導入は、エッチングガスの導入前に行ってもよい。
このようにしてプラズマエッチングによって加工溝11aが形成された後、アッシング等によって、エッチングマスク15bを除去する。
マスク形成工程及び加工溝形成工程が前工程において実施された場合は、後工程においてエッチングマスクを形成したり加工溝を形成したりする必要がなくなるため、後工程を簡略化することができる。
なお、加工溝形成工程では、プラズマエッチングではなく、絶縁膜11のうちストリートSの上方に位置する部分に回転する切削ブレードを切り込ませることにより加工溝を形成してもよい。また、絶縁膜11に対して吸収性を有する波長のレーザ光を同部分に照射することによりその部分の絶縁膜を除去して加工溝を形成してもよい。切削ブレード又はレーザ光により加工溝を形成する場合は、後工程として本工程が実施される。
(e)リング状補強部形成工程
本工程以降は、後工程の一部として実施されてよい。図6に示すように、ウエーハWの表面側に保護部材1を貼着し、保護テープ1側を研削装置2のチャックテーブル20において保持し、ウエーハWの裏面Wbが露出した状態とする。チャックテーブル20の上方には、研削手段21を備えている。研削手段21は、回転軸22と、回転軸22の下端に装着されたホイール23と、ホイール23の下面に固着された砥石24とから構成される。
研削装置2においては、チャックテーブル20が回転すると共に、回転軸22が回転しながら研削手段21が下降することにより、回転する砥石24がウエーハWの裏面Wbに接触して研削が行われる。このとき砥石24は、ウエーハWの表面Waに形成されたデバイス領域W1(図4参照)の裏側に接触させ、その外周側は研削しないようにする。そして、デバイス領域W1の裏側が所望量研削されると、研削を終了する。こうして、裏面Wbのうちデバイス領域W1に相当する領域のみを研削することにより、図1(e)に示すように、裏面Wbに凹部W3が形成され、凹部W3の周囲の外周部には、研削前と同様の厚さを有するリング状補強部W4が残存する。例えば、リング状補強部W4の幅は2〜3mm程度あればよい。また、リング状補強部W4の厚さは数百μmあることが望ましい。一方、デバイス領域W1の厚さは30−100μm程度にまで薄くすることができる。リング状補強部W4は、デバイス領域W1よりも厚く形成されているため、ウエーハW全体の強度が低下するのを防ぐことができる。なお、具体的な研削条件としては、例えば特許第5613792号公報に記載されたものを採用することができる。
(f)裏面電極形成工程
次に、図2に示すデバイス101を形成する場合は、凹部W3にヒ素(As)やアンチモン(Sb)のイオンを注入し、図3に示すデバイス102を形成する場合は、凹部W3にホウ素(B)のイオンを注入し、アニールを行って基板10の導電率を高め、その後、図1(f)に示すように、イオンを注入した凹部W3の底面W5の一面に、銅などの金属からなる裏面電極13を形成する。裏面電極13は、例えば図7に示す減圧成膜装置3を用いて形成することができる。この減圧成膜装置3においては、チャンバ31の内部に静電式にてウエーハWを保持する静電チャック(ESC)32を備えており、その上方の対向する位置には、金属からなるスパッタ源34が励磁部材33に支持された状態で配設されている。このスパッタ源34には、高周波電源35が連結されている。また、チャンバ31の一方の側部には、スパッタガスを導入する導入口36が設けられ、もう一方の側部には減圧源に連通する減圧口37が設けられている。
保護部材1側が静電チャック(ESC)32において保持されることにより、ウエーハWの裏面がスパッタ源34に対向して保持される。そして、励磁部材33によって磁化されたスパッタ源34に高周波電源35から13.56MHz程度の高周波電力を印加し、減圧口37からチャンバ31の内部を10−2Pa〜10−4Pa程度に減圧して減圧環境にするとともに、導入口36からアルゴンガスを導入してプラズマを発生させると、プラズマ中のアルゴンイオンがスパッタ源34に衝突して金属粒子がはじき出されてウエーハWの凹部W3の底面W5に堆積し、図1(d)に示すように、裏面電極13が形成される。この裏面電極13は、Ti(50nm)/NiW(500nm)/Au(50nm)の順に積層された積層膜であってよい。この場合は、スパッタチャンバー中にそれぞれのターゲットを設置し、成膜しない材料のターゲットはシャッターでプラズマを遮蔽して行う。例えば、Tiターゲットをスパッタする際には、シャッター等でNiWおよびAuをプラズマから遮蔽する。なお、リング状補強部W4にマスキングを施した場合は、凹部W3の底面W5にのみ裏面電極13が形成される。本工程は、デバイス領域W1の裏側が研削により薄くなった状態で行われるが、ウエーハWにはリング状補強部W4が形成されているため、ウエーハWの取り扱いが容易となる。
(g)リング状補強部除去工程
次に、図1(g)に示すように、裏面電極13側にテープ17を貼着し、テープ17の外周部にリング状のフレーム18を貼着する。そして、例えば切削装置のチャックテーブル40にテープ17側を保持し、チャックテーブル40を回転させながらリング状補強部W4の内側に切削ブレード(不図示)を切り込ませることにより、デバイス領域W1(図4参照)とリング状補強部W4とを分離し、リング状補強部W4を除去する。
(h)プラズマエッチング工程
次に、例えば図8に示すプラズマエッチング装置9を用いて、図1(h)に示すように、絶縁膜11をエッチングマスクとしてストリートSに沿ってプラズマエッチングしてエッチング溝16を形成し、エッチング溝16から金属膜13を露出させる。
シリコンからなる基板10をエッチングするときは、エッチングガスとして、例えばSF、CF、C、C等のフッ素系ガスを用いるとよい。基板10のエッチングは、以下の条件A,Bによるエッチング−堆積を交互に繰り返すことにより、条件Aではエッチングが進行し、条件Bではエッチング溝16の側壁に保護膜が形成され、高速かつ高アスペクト比でのエッチングが可能となる。基板10が直径300mmのシリコン基板である場合の条件A及びBは以下のとおりである。
(条件A)
エッチングガス: SFガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1500cc/分
プラズマ支援ガス供給量:1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 500W
(条件B)
エッチングガス: Cガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1000cc/分
プラズマ支援ガス供給量: 1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 0W
ここで、処理圧力を10Paとし、条件Aを0.6秒間、条件Bを0.4秒間、交互に繰り返して基板10をエッチングする。
図9に示すように、本工程において形成されたエッチング溝16は、パッシベーション膜11cのみを貫通する幅に形成される。したがって、エッチング溝16の側壁には、パッシベーション膜11cが壁状に残存したパッシベーション壁11dが形成され、このパッシベーション壁11dは、水分などの侵入からデバイスDを守る役割を果たす。また、ウエーハWは、図9に示したような積層構造に限られず、それぞれの絶縁膜の端面がエッチング溝16に露出する構造であってもよい。なお、銅などの金属により構成される裏面電極13は、本工程ではエッチングされない。
プラズマエッチングによってウエーハWを分割する場合、通常は、ストリートSを除く部分にレジスト膜を被覆し、ストリートSに沿って表面から裏面にかけてプラズマエッチングをしているが、かかる方法では、プラズマエッチングの終了後にエッチングマスクを除去する工程が必要となり、いわゆる後工程が複雑化し、ウエーハの取り扱いも煩雑となる。そこで、本実施形態では、レジストマスクを形成することなく、パターン化されたパッシベーション膜11cをマスクとして基板(シリコン)のエッチングを行った。パッシベーション膜11cのエッチングレートおよび金属の表面電極12のエッチングレートに対する基板10のエッチングレートは大きいので、エッチングマスクを形成しなくてよい。このようにレジスト等でエッチングマスクを形成しない場合には、ウエーハWが分割された後、酸素プラズマを用いたアッシング等によりエッチングマスクを除去する必要がなく、デバイスへのプラズマダメージを低減できる。また、マスク形成工程およびマスク除去工程が不要となる。後述の実施形態2でも同様である。もっとも、レジストを介してエッチング工程を行ってよく、その場合には、ウエーハWが分割された後、酸素プラズマを用いたアッシング等によりエッチングマスク15を除去する。
また、プラズマエッチングによってウエーハWを分割する場合、通常は、いわゆる後工程において、ストリートSを除く部分へのレジスト膜の被覆を行っているため、かかる観点からも後工程が複雑化している。しかし、本実施形態では、マスク形成工程及び加工溝形成工程を前工程の一部として実施することによって、エッチングマスクとしての機能を有するパッシベーション膜11cが前工程において形成されるため、後工程ではエッチングマスクを形成することなくプラズマエッチングを行うことができ、後工程が簡略化される。後述の実施形態2でも同様である。
図10に示すウエーハWAのように、テストエレメントグループ(TEG)50やCMP用のダミーパターン(不図示)などの金属部材がストリートSに形成されている場合がある。この場合は、エッチングによっては金属材料を除去することは困難である。そこで、まず、一例として、プラズマエッチングによりLow−k膜を含む絶縁膜11を除去し、表面10aを一部露出させた後、図11に示すように、絶縁膜11をエッチングマスクとして、ストリートSのうちTEG50が形成されていない部分、すなわち図11の例のようにストリートSの中央部分にTEG50が形成されている場合はTEG50の両脇をエッチングして、エッチング側溝51を形成する。このエッチング側溝51の深さdは、例えば基板10の表面10aから5〜10μm程度でよい。
エッチング側溝51を形成した後、図12に示すように、TEG50に切削ブレード41を切り込ませてTEG50を除去する。エッチング側溝51が形成されていることにより、切削ブレード41がTEG50に切り込んだ際に発生するクラックがストリートSを越えてデバイスDに到達するのを抑制することができる。なお、切削ブレード41に代えて、レーザ光の照射によりTEG50などの金属部材を除去してもよい。
その後、基板10を上記条件A及び条件Bの下でエッチングし、図13に示すように、エッチング溝52を形成し、図1(h)に示したように、裏面電極13を露出させる。
(i)エキスパンド工程
次に、ウエーハWからテープ17を剥離し、図1(i)に示すように、裏面電極13側にエキスパンドテープ17aを貼着する。また、エキスパンドテープ17aの外周部には、リング状のフレーム19を貼着する。そして、エキスパンドテープ17aを面方向に伸張させることにより、裏面金属13が引きちぎられ、個々のチップCに分割される。
このように、プラズマエッチングによって個々のチップCが形成されるため、個々のチップCは、切削ブレードによる切削時の機械的ダメージや、レーザ光による加工時の熱的ダメージを受けない。よって、チップCを構成するデバイスの品質を向上させることができる。
また、エッチング工程においては、絶縁膜11をエッチングマスクとしてプラズマエッチングを行うため、エッチングマスクを除去する必要がない。したがって、工程を簡略化することができるとともに、ウエーハの取り扱いが容易となる。
また、裏面電極形成のために図7に示した減圧成膜装置3にウエーハWが搬送されるときには、ウエーハWにリング状補強部W4が形成されているため、ウエーハWの強度が高く、破損しにくい。
本実施形態によれば、(h)プラズマエッチング工程において、レジスト等のマスクを形成することなく、プラズマエッチングできるので、マスク形成するためのレジストが不要となる。また、プラズマエッチング工程の後にレジストをアッシング等で除去する必要もない。よって、プラズマによるデバイスへのダメージが抑制される。
2 第2実施形態
第2実施形態では、以下の7工程(a)−(g)は、図14(a)−(g)に示すように、第1実施形態と同様に実施される。
(a)デバイス形成工程
(b)絶縁膜成膜・電極形成工程
(c)マスク形成工程
(d)加工溝形成工程
(e)リング状補強部形成工程
(f)裏面電極形成工程
(g)リング状補強部除去工程
(h)プラズマエッチング工程
(j)金属膜除去工程
次に、図14(j)に示すように、ウエーハWの絶縁膜11及び表面電極12が形成された側の面に保護部材17bを貼着し、保護部材17b側を保持テーブル60において保持し、裏面電極13を露出させる。また、保護部材17bの外周部にはリング状のフレーム18を貼着する。
そして、裏面電極13に対し、例えばドライアイス等の微粒子をストリートSに沿って吹き付けるブラスト処理により、図14(j)に示すように、裏面電極13のうち、ストリートSに対応する部分、すなわちストリートSの裏面側を部分的に除去する。なお、微粒子は、吹きつけた後に気化するものが好適である。このようにして裏面電極13のうちストリートSに対応する部分を除去することにより、個々のチップCに分割される。
なお、ドライアイスを吹き付ける処理に代えて、砥粒を高圧エアと共に裏面電極13に吹き付けて加工するブラスト加工や、エアとともに液体と砥粒との混合物であるスラリーを裏面電極13に噴射して加工するウエットブラスト処理を行ってもよい。この場合、砥粒として、直径10μm程度の極微細なアルミナ粒、ガラス粒、数十μm径の樹脂粒が用いられる。
(k)ピックアップ準備工程
この後にチップCをピックアップするために、図14(k)に示すように、金属膜除去工程において貼着されていた保護部材17bが各チップCから剥離され、裏面電極13側にテープ17cを貼着する。また、テープ17cの外周部にはフレーム18aが貼着される。一方、そしてこの後、各チップCがピックアップされる。
3 第3実施形態
第3実施形態では、以下の2工程(a),(b)は、図15(a),(b)に示すように、第1実施形態及び第2実施形態と同様に実施される。
(a)デバイス形成工程
(b)絶縁膜成膜・電極形成工程
(c)リング状補強部形成工程
本工程以降は、後工程の一部として実施される。基板10の表面10aに絶縁膜11及び表面電極12を形成した後、第1実施形態及び第2実施形態のリング状補強部形成工程と同様の方法により、図6に示したように、ウエーハWの裏面Wbのうちデバイス領域W1に相当する領域のみを研削することにより、図15(c)に示すように、裏面Wbに凹部W3が形成され、凹部W3の周囲の外周部には、研削前と同様の厚さを有するリング状補強部W4が残存する。
(d)裏面電極形成工程
リング状補強部形成工程の後、図15(d)に示すように、底面W5の一面に、銅などの金属からなる裏面電極13を形成する。形成方法は、第1実施形態及び第2実施形態の裏面電極形成工程と同様である。
(e)リング状補強部除去工程
裏面電極形成工程の後、第1実施形態及び第2実施形態のリング状補強部除去工程と同様に、図15(e)に示すように、裏面電極13側にテープ17を貼着し、テープ17の外周部にリング状のフレーム18を貼着する。そして、例えば切削装置のチャックテーブル40にテープ17側を保持し、チャックテーブル40を回転させながらリング状補強部W4の内側に切削ブレード(不図示)を切り込ませることにより、デバイス領域W1(図4参照)とリング状補強部W4とを分離し、リング状補強部W4を除去する。
(f)マスク形成工程
次に、リング状補強部W4が除去されたウエーハの裏面電極13側を支持基板42によって支持し、レジスト材料を、絶縁膜11及び表面電極12を覆うように全面に塗布する。そしてその後、ストリートSを除く部分を覆うマスクを介して、レジストのうちストリートSの上方に位置する部分を露光し、露光した部分を除去することにより、図15(f)に示すように、ストリートSに対応する開口15cを有するエッチングマスク15bを形成する。レジスト材料や露光の条件は、第1実施形態及び第2実施形態のマスク形成工程と同様である。
(g)加工溝形成工程
マスク形成工程の後、エッチングマスク15bを介してプラズマエッチングを行い、図15(g)に示すように、絶縁膜11のうちストリートSの上方に位置する部分を除去して加工溝14を形成し、加工溝14から基板10を露出させる。エッチングの条件は、第1実施形態及び第2実施形態の加工溝形成工程のエッチング条件と同様である。加工溝14が形成された後、または次工程の(h)プラズマエッチング工程の後に、酸素プラズマを用いたアッシング等によって、エッチングマスク15bを除去する。
(h)プラズマエッチング工程
加工溝形成工程の後、加工溝14が形成された絶縁膜11をエッチングマスクとしてストリートSに沿ってプラズマエッチングしてエッチング溝16aを形成し、図15(h)に示すように、エッチング溝16aから金属膜13を露出させる。エッチング条件は、第1実施形態及び第2実施形態のプラズマエッチング工程における条件と同様である。加工溝形成工程に続いてガス系を変更してプラズマエッチング工程を実施することにより、1つのプラズマエッチング装置内において2つの工程を連続して行うことができる。
また、複数の真空チャンバを備えるクラスタツールにおいて、一のチャンバにおいてエッチングによる加工溝を形成し、別のチャンバに搬送して基板のエッチングを行ってよい。
(i)貼り替え工程
プラズマエッチング工程の後、図15(i)に示すように、絶縁膜11及び表面電極12が形成された側に支持部材17dを貼着し、支持部材17dの外周部にリング状のフレーム18を貼着するとともに、支持基板42を裏面電極13から剥離する。こうして、裏面電極13が露出した状態となる。
(j)金属膜除去工程
貼り替え工程の後、裏面電極13に対し、例えばドライアイス等の微粒子をストリートSに沿って吹きつけるブラスト処理により、図15(j)に示すように、裏面電極13のうち、ストリートSに対応する部分、すなわちストリートSの裏面側を部分的に除去する。このようにして裏面電極13のうちストリートSに対応する部分を除去することにより、個々のチップCに分割される。なお、本工程に代えて、第1実施形態のエキスパンド工程と同様の工程を実施してもよい。
なお、上記第1〜第3実施形態では、ウエーハにリング状補強部を形成してからプラズマエッチングする場合について説明したが、裏面全面を研削し、リング状補強部を形成せずに、プラズマエッチングするようにしてもよい。
プラズマエッチングによってウエーハWを分割する場合、既述のように、通常は、いわゆる後工程において、ストリートSを除く部分へのレジスト膜の被覆を行っているため、後工程が複雑化している。そこで、マスク形成工程及び加工溝形成工程を前工程の一部として実施してエッチングマスクとしての機能を有するパッシベーション膜11cを前工程において形成することにより、後工程では、ウエーハの裏面側を保持し、絶縁膜(パッシベーション膜)マスクとしてプラズマエッチングするだけで、ウエーハをプラズマエッチングして分割することが可能となり、後工程が簡略化される。すなわち、上記第1、第2実施形態は、以下の態様を含む。
[1]
基板の表面に積層された一以上の絶縁膜を含むデバイスが形成されたウエーハを、前記デバイスを区画する複数のストリートに沿って分割するデバイスの製造方法であって、
前記ストリートに沿って前記絶縁膜に加工溝が形成され、前記表面が露出されたウエーハの裏面側を保持する工程と、
前記絶縁膜をマスクとして前記基板をプラズマエッチングして前記ウエーハを個々のデバイスに分割するプラズマエッチング工程と、
を含むデバイスの製造方法。
[2]
前記ウエーハを保持する工程の後にウエーハの表面の複数のデバイスが形成された領域に対応する裏面側の領域を研削して凹部を形成することにより外周部にリング状補強部を形成するリング状補強部形成工程と、
次いで、前記ウエーハの裏面側に裏面電極を形成する裏面電極形成工程と、
をさらに含む[1]に記載のデバイスの製造方法。
W:ウエーハ
W1:デバイス領域 D:デバイス S:ストリート
W2:外周余剰領域 W3:凹部 W4:リング状補強部 W5:底面
C:チップ
1:保護部材
10:基板 10a:表面
101:パワーMOSFET 102:IGBT 103:金属膜 104:酸化膜
105:ソース電極 106:裏面電極 107:エミッタ電極 108:裏面電極
109:酸化膜 109a:ゲート電極
11:絶縁膜 11a、11b:Low−k膜 11c:パッシベーション膜
110a、110b:側面 110c:凹部 110d:パッシベーション壁
12:表面電極 13:裏面電極 14:加工溝
15,15b:エッチングマスク 15a,15c:開口
16,16a:エッチング溝 17:テープ 17a:エキスパンドテープ
17b:保護部材 17c:テープ 17d:支持部材
18,18a,19:フレーム
2:研削装置
20:チャックテーブル 21:研削手段 22:回転軸 23:ホイール 24:砥石
3:減圧成膜装置
31:チャンバ 32:保持部 33:励磁部材 34:スパッタ源 35:高周波電源
36:導入口 37:減圧口
40:チャックテーブル
50:TEG 51:エッチング側溝 52:エッチング溝
9:プラズマエッチング装置
90:静電チャック(ESC) 900:保持テーブル 901:電極
91:ガス噴出ヘッド 910:ガス拡散空間 911:ガス導入口
912:ガス吐出口 913:ガス配管
92:チャンバ 920:搬入出口 921:ゲートバルブ
93:ガス供給部 94,94a:整合器 95,95a:高周波電源 96:排気管
97:排気装置 98:制御部

Claims (4)

  1. 基板の表面に積層された一以上の絶縁膜を含むデバイスが形成されたウエーハを、前記デバイスを区画する複数のストリートに沿って分割するデバイスの製造方法であって、
    前記ストリートに沿って前記絶縁膜に加工溝を形成し、前記基板を露出させる加工溝形成工程と、
    前記ウエーハの裏面側を保持し、前記絶縁膜をマスクとして前記基板をプラズマエッチングして前記ウエーハを個々のデバイスに分割するプラズマエッチング工程と、
    を含むデバイスの製造方法。
  2. ウエーハの表面の複数のデバイスが形成された領域に対応する裏面側の領域を研削して凹部を形成することにより外周部にリング状補強部を形成するリング状補強部形成工程と、
    前記ウエーハの裏面側に裏面電極を形成する裏面電極形成工程と、
    をさらに含む請求項1に記載のデバイスの製造方法。
  3. 前記リング状補強部形成工程の前に前記加工溝形成工程が実施される
    請求項2に記載のデバイスの製造方法。
  4. 前記加工溝形成工程に続いてプラズマエッチング工程を実施する
    請求項2に記載のデバイスの製造方法。
JP2015198405A 2015-10-06 2015-10-06 デバイスの製造方法 Active JP6564670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015198405A JP6564670B2 (ja) 2015-10-06 2015-10-06 デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015198405A JP6564670B2 (ja) 2015-10-06 2015-10-06 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2017073439A true JP2017073439A (ja) 2017-04-13
JP6564670B2 JP6564670B2 (ja) 2019-08-21

Family

ID=58538328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015198405A Active JP6564670B2 (ja) 2015-10-06 2015-10-06 デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6564670B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117545A (ko) * 2017-04-19 2018-10-29 가부시기가이샤 디스코 디바이스 칩의 제조 방법
CN108987342A (zh) * 2017-06-05 2018-12-11 Spts科技有限公司 等离子体蚀刻和等离子体切割的方法
JP2019102481A (ja) * 2017-11-28 2019-06-24 株式会社ディスコ 被加工物の加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283636A (ja) * 2008-05-21 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010016188A (ja) * 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2012243945A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体チップの製造方法
WO2015060968A1 (en) * 2013-10-22 2015-04-30 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
JP2015095508A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283636A (ja) * 2008-05-21 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010016188A (ja) * 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2012243945A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体チップの製造方法
WO2015060968A1 (en) * 2013-10-22 2015-04-30 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
JP2015095508A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ ウェーハの加工方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117545A (ko) * 2017-04-19 2018-10-29 가부시기가이샤 디스코 디바이스 칩의 제조 방법
CN108735667A (zh) * 2017-04-19 2018-11-02 株式会社迪思科 器件芯片的制造方法
JP2018182179A (ja) * 2017-04-19 2018-11-15 株式会社ディスコ デバイスチップの製造方法
KR102512596B1 (ko) * 2017-04-19 2023-03-21 가부시기가이샤 디스코 디바이스 칩의 제조 방법
CN108735667B (zh) * 2017-04-19 2023-12-15 株式会社迪思科 器件芯片的制造方法
CN108987342A (zh) * 2017-06-05 2018-12-11 Spts科技有限公司 等离子体蚀刻和等离子体切割的方法
JP2018207109A (ja) * 2017-06-05 2018-12-27 エスピーティーエス テクノロジーズ リミティド プラズマエッチング方法及びプラズマダイシング方法
JP7042165B2 (ja) 2017-06-05 2022-03-25 エスピーティーエス テクノロジーズ リミティド プラズマエッチング方法及びプラズマダイシング方法
CN108987342B (zh) * 2017-06-05 2023-07-18 Spts科技有限公司 等离子体蚀刻和等离子体切割的方法
JP2019102481A (ja) * 2017-11-28 2019-06-24 株式会社ディスコ 被加工物の加工方法

Also Published As

Publication number Publication date
JP6564670B2 (ja) 2019-08-21

Similar Documents

Publication Publication Date Title
CN110574151B (zh) 用于形成微电子系统或器具的方法
US20180158713A1 (en) Element chip manufacturing method
US20140295644A1 (en) Method of manufacturing semiconductor chips
JP2006179768A (ja) 半導体チップの製造方法
US10410923B2 (en) Method of processing wafer
JP2020077709A (ja) 金属膜付き半導体デバイスの製造方法
KR101784655B1 (ko) 반도체 디바이스 및 방법
JP6564669B2 (ja) デバイスの製造方法
US9490103B2 (en) Separation of chips on a substrate
JP6564670B2 (ja) デバイスの製造方法
TWI744503B (zh) 元件晶片之製造方法
JP6546507B2 (ja) デバイスの製造方法
US10957542B2 (en) Method of processing wafer
US11024542B2 (en) Manufacturing method of device chip
CN109473352B (zh) 元件芯片的制造方法
JP6573803B2 (ja) 半導体ウエーハの分割方法
JP6684183B2 (ja) デバイスウエーハの加工方法
US10957593B2 (en) Method of processing a wafer
JP6740091B2 (ja) ウエーハの加工方法
TW202111793A (zh) 晶圓加工方法
JP2020017677A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6564670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250