JP2017073439A - デバイスの製造方法 - Google Patents
デバイスの製造方法 Download PDFInfo
- Publication number
- JP2017073439A JP2017073439A JP2015198405A JP2015198405A JP2017073439A JP 2017073439 A JP2017073439 A JP 2017073439A JP 2015198405 A JP2015198405 A JP 2015198405A JP 2015198405 A JP2015198405 A JP 2015198405A JP 2017073439 A JP2017073439 A JP 2017073439A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- gas
- ring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000001020 plasma etching Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000638 solvent extraction Methods 0.000 claims abstract description 3
- 230000003014 reinforcing effect Effects 0.000 claims description 31
- 238000000227 grinding Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 230000006378 damage Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 95
- 238000005530 etching Methods 0.000 description 80
- 239000007789 gas Substances 0.000 description 63
- 238000002161 passivation Methods 0.000 description 18
- 238000005520 cutting process Methods 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000002787 reinforcement Effects 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 238000011068 loading method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005422 blasting Methods 0.000 description 4
- 230000006837 decompression Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 235000011089 carbon dioxide Nutrition 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- -1 Ar and He Chemical class 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Abstract
Description
さらに、ウエーハの外周部にリング状補強部を形成することにより、プラズマエッチング工程への搬送時におけるウエーハの破損を効果的に抑制し、さらに個片化されたデバイスの加工品質を向上させることができる。
(a)デバイス形成工程
図1(a)に示すシリコン等からなる基板10を準備し、その表面10aにデバイスを形成していく。図1(a)には示されていないが、デバイス(デバイスの一部を含む)は、基板10の表面10aにフォトリソグラフィー等によるパターン形成工程、成膜工程、イオン注入工程、アニール工程等を経て形成される。本工程は、いわゆる前工程の一部として実施される。各デバイスとしては、例えば図2に示すパワーMOSFET101や、図3に示すIGBT102等があり、表裏面に電極を備えるデバイスを含む。本工程では、デバイスのP型領域、N型領域となる領域へのイオン注入・アニール、デバイス表面側に表面側電極を形成するためのメッキ、エッチング等が行われ、ゲート端子となる部分には、酸化膜104及び金属膜103が形成される。図2に示すパワーMOSFET101の酸化膜104の間にはソース電極105が形成され、裏面側には裏面電極106が形成される。一方、図3に示すIGBT102のエミッタ端子となる部分にはエミッタ電極107が形成され、裏面側には裏面電極108が形成される。また、IGBT102のゲート端子となる部分には酸化膜109とゲート電極109aとが積層される。後工程におけるプラズマエッチング工程を考慮すると、分割溝の幅として10μm程度確保できるようにデバイス配置をするとよい。また、エッチングするのが困難なTEG等の金属部材がストリートの幅の片側にそって配置され、エッチング領域が広くなるようデバイスを配置してよい。
図1(b)に示すように、基板10の表面10aの上に絶縁膜11を形成し、各デバイスの上方に、各デバイスに対応する表面電極12を形成する。本工程も、いわゆる前工程の一部として実施される。絶縁膜11は、図5に示すように、例えばLow−k膜11a、11bとパッシベーション膜11cとから構成され、Low−k膜11a、11b及びパッシベーション膜11cを部分的に厚さ方向にエッチングし、エッチングにより除去した部分に、図1(b)に示した表面電極12が埋め込まれる。Low−k膜11a、11bは、例えばSiOFやフロロカーボンにより形成される。また、パッシベーション11cは、例えばシリコン窒化(SiN)膜やSiO2膜により形成される。なお、図5においては、デバイスDの上方に形成される表面電極12及び表面電極12とデバイスDとを導通させる金属配線の図示を省略している。
次に、レジスト材料を、絶縁膜11及び表面電極12を覆うように全面に塗布し、その後、ストリートSを除く部分を覆うマスクを介して、レジストのうちストリートSの上方に位置する部分を露光し、露光した部分を除去することにより、図1(c)に示すように、ストリートSに対応する開口15aを有するエッチングマスク15を形成する。本工程は、いわゆるデバイス製造の前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。
エッチングマスク15を形成した後、エッチングマスク15を介してプラズマエッチングを行い、図1(d)に示すように、絶縁膜11のうちストリートSの上方に位置する部分を除去して加工溝14を形成し、加工溝14から基板10を露出させる。本工程も、いわゆる前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。上記マスク形成工程が前工程の一部として実施された場合は、本工程を、前工程の一部として実施してもよいし、後工程の一部として実施してもよい。一方、上記マスク形成工程が後工程の一部として実施された場合は、本工程も、後工程の一部として実施されてよい。加工溝14の幅は、エッチングの効率を考慮すると、10μm程度以上あると好ましい。
本工程以降は、後工程の一部として実施されてよい。図6に示すように、ウエーハWの表面側に保護部材1を貼着し、保護テープ1側を研削装置2のチャックテーブル20において保持し、ウエーハWの裏面Wbが露出した状態とする。チャックテーブル20の上方には、研削手段21を備えている。研削手段21は、回転軸22と、回転軸22の下端に装着されたホイール23と、ホイール23の下面に固着された砥石24とから構成される。
次に、図2に示すデバイス101を形成する場合は、凹部W3にヒ素(As)やアンチモン(Sb)のイオンを注入し、図3に示すデバイス102を形成する場合は、凹部W3にホウ素(B)のイオンを注入し、アニールを行って基板10の導電率を高め、その後、図1(f)に示すように、イオンを注入した凹部W3の底面W5の一面に、銅などの金属からなる裏面電極13を形成する。裏面電極13は、例えば図7に示す減圧成膜装置3を用いて形成することができる。この減圧成膜装置3においては、チャンバ31の内部に静電式にてウエーハWを保持する静電チャック(ESC)32を備えており、その上方の対向する位置には、金属からなるスパッタ源34が励磁部材33に支持された状態で配設されている。このスパッタ源34には、高周波電源35が連結されている。また、チャンバ31の一方の側部には、スパッタガスを導入する導入口36が設けられ、もう一方の側部には減圧源に連通する減圧口37が設けられている。
次に、図1(g)に示すように、裏面電極13側にテープ17を貼着し、テープ17の外周部にリング状のフレーム18を貼着する。そして、例えば切削装置のチャックテーブル40にテープ17側を保持し、チャックテーブル40を回転させながらリング状補強部W4の内側に切削ブレード(不図示)を切り込ませることにより、デバイス領域W1(図4参照)とリング状補強部W4とを分離し、リング状補強部W4を除去する。
次に、例えば図8に示すプラズマエッチング装置9を用いて、図1(h)に示すように、絶縁膜11をエッチングマスクとしてストリートSに沿ってプラズマエッチングしてエッチング溝16を形成し、エッチング溝16から金属膜13を露出させる。
(条件A)
エッチングガス: SF6ガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1500cc/分
プラズマ支援ガス供給量:1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 500W
(条件B)
エッチングガス: C4F8ガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1000cc/分
プラズマ支援ガス供給量: 1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 0W
ここで、処理圧力を10Paとし、条件Aを0.6秒間、条件Bを0.4秒間、交互に繰り返して基板10をエッチングする。
次に、ウエーハWからテープ17を剥離し、図1(i)に示すように、裏面電極13側にエキスパンドテープ17aを貼着する。また、エキスパンドテープ17aの外周部には、リング状のフレーム19を貼着する。そして、エキスパンドテープ17aを面方向に伸張させることにより、裏面金属13が引きちぎられ、個々のチップCに分割される。
第2実施形態では、以下の7工程(a)−(g)は、図14(a)−(g)に示すように、第1実施形態と同様に実施される。
(a)デバイス形成工程
(b)絶縁膜成膜・電極形成工程
(c)マスク形成工程
(d)加工溝形成工程
(e)リング状補強部形成工程
(f)裏面電極形成工程
(g)リング状補強部除去工程
(h)プラズマエッチング工程
次に、図14(j)に示すように、ウエーハWの絶縁膜11及び表面電極12が形成された側の面に保護部材17bを貼着し、保護部材17b側を保持テーブル60において保持し、裏面電極13を露出させる。また、保護部材17bの外周部にはリング状のフレーム18を貼着する。
この後にチップCをピックアップするために、図14(k)に示すように、金属膜除去工程において貼着されていた保護部材17bが各チップCから剥離され、裏面電極13側にテープ17cを貼着する。また、テープ17cの外周部にはフレーム18aが貼着される。一方、そしてこの後、各チップCがピックアップされる。
第3実施形態では、以下の2工程(a),(b)は、図15(a),(b)に示すように、第1実施形態及び第2実施形態と同様に実施される。
(a)デバイス形成工程
(b)絶縁膜成膜・電極形成工程
本工程以降は、後工程の一部として実施される。基板10の表面10aに絶縁膜11及び表面電極12を形成した後、第1実施形態及び第2実施形態のリング状補強部形成工程と同様の方法により、図6に示したように、ウエーハWの裏面Wbのうちデバイス領域W1に相当する領域のみを研削することにより、図15(c)に示すように、裏面Wbに凹部W3が形成され、凹部W3の周囲の外周部には、研削前と同様の厚さを有するリング状補強部W4が残存する。
リング状補強部形成工程の後、図15(d)に示すように、底面W5の一面に、銅などの金属からなる裏面電極13を形成する。形成方法は、第1実施形態及び第2実施形態の裏面電極形成工程と同様である。
裏面電極形成工程の後、第1実施形態及び第2実施形態のリング状補強部除去工程と同様に、図15(e)に示すように、裏面電極13側にテープ17を貼着し、テープ17の外周部にリング状のフレーム18を貼着する。そして、例えば切削装置のチャックテーブル40にテープ17側を保持し、チャックテーブル40を回転させながらリング状補強部W4の内側に切削ブレード(不図示)を切り込ませることにより、デバイス領域W1(図4参照)とリング状補強部W4とを分離し、リング状補強部W4を除去する。
次に、リング状補強部W4が除去されたウエーハの裏面電極13側を支持基板42によって支持し、レジスト材料を、絶縁膜11及び表面電極12を覆うように全面に塗布する。そしてその後、ストリートSを除く部分を覆うマスクを介して、レジストのうちストリートSの上方に位置する部分を露光し、露光した部分を除去することにより、図15(f)に示すように、ストリートSに対応する開口15cを有するエッチングマスク15bを形成する。レジスト材料や露光の条件は、第1実施形態及び第2実施形態のマスク形成工程と同様である。
マスク形成工程の後、エッチングマスク15bを介してプラズマエッチングを行い、図15(g)に示すように、絶縁膜11のうちストリートSの上方に位置する部分を除去して加工溝14を形成し、加工溝14から基板10を露出させる。エッチングの条件は、第1実施形態及び第2実施形態の加工溝形成工程のエッチング条件と同様である。加工溝14が形成された後、または次工程の(h)プラズマエッチング工程の後に、酸素プラズマを用いたアッシング等によって、エッチングマスク15bを除去する。
加工溝形成工程の後、加工溝14が形成された絶縁膜11をエッチングマスクとしてストリートSに沿ってプラズマエッチングしてエッチング溝16aを形成し、図15(h)に示すように、エッチング溝16aから金属膜13を露出させる。エッチング条件は、第1実施形態及び第2実施形態のプラズマエッチング工程における条件と同様である。加工溝形成工程に続いてガス系を変更してプラズマエッチング工程を実施することにより、1つのプラズマエッチング装置内において2つの工程を連続して行うことができる。
また、複数の真空チャンバを備えるクラスタツールにおいて、一のチャンバにおいてエッチングによる加工溝を形成し、別のチャンバに搬送して基板のエッチングを行ってよい。
プラズマエッチング工程の後、図15(i)に示すように、絶縁膜11及び表面電極12が形成された側に支持部材17dを貼着し、支持部材17dの外周部にリング状のフレーム18を貼着するとともに、支持基板42を裏面電極13から剥離する。こうして、裏面電極13が露出した状態となる。
貼り替え工程の後、裏面電極13に対し、例えばドライアイス等の微粒子をストリートSに沿って吹きつけるブラスト処理により、図15(j)に示すように、裏面電極13のうち、ストリートSに対応する部分、すなわちストリートSの裏面側を部分的に除去する。このようにして裏面電極13のうちストリートSに対応する部分を除去することにより、個々のチップCに分割される。なお、本工程に代えて、第1実施形態のエキスパンド工程と同様の工程を実施してもよい。
[1]
基板の表面に積層された一以上の絶縁膜を含むデバイスが形成されたウエーハを、前記デバイスを区画する複数のストリートに沿って分割するデバイスの製造方法であって、
前記ストリートに沿って前記絶縁膜に加工溝が形成され、前記表面が露出されたウエーハの裏面側を保持する工程と、
前記絶縁膜をマスクとして前記基板をプラズマエッチングして前記ウエーハを個々のデバイスに分割するプラズマエッチング工程と、
を含むデバイスの製造方法。
[2]
前記ウエーハを保持する工程の後にウエーハの表面の複数のデバイスが形成された領域に対応する裏面側の領域を研削して凹部を形成することにより外周部にリング状補強部を形成するリング状補強部形成工程と、
次いで、前記ウエーハの裏面側に裏面電極を形成する裏面電極形成工程と、
をさらに含む[1]に記載のデバイスの製造方法。
W1:デバイス領域 D:デバイス S:ストリート
W2:外周余剰領域 W3:凹部 W4:リング状補強部 W5:底面
C:チップ
1:保護部材
10:基板 10a:表面
101:パワーMOSFET 102:IGBT 103:金属膜 104:酸化膜
105:ソース電極 106:裏面電極 107:エミッタ電極 108:裏面電極
109:酸化膜 109a:ゲート電極
11:絶縁膜 11a、11b:Low−k膜 11c:パッシベーション膜
110a、110b:側面 110c:凹部 110d:パッシベーション壁
12:表面電極 13:裏面電極 14:加工溝
15,15b:エッチングマスク 15a,15c:開口
16,16a:エッチング溝 17:テープ 17a:エキスパンドテープ
17b:保護部材 17c:テープ 17d:支持部材
18,18a,19:フレーム
2:研削装置
20:チャックテーブル 21:研削手段 22:回転軸 23:ホイール 24:砥石
3:減圧成膜装置
31:チャンバ 32:保持部 33:励磁部材 34:スパッタ源 35:高周波電源
36:導入口 37:減圧口
40:チャックテーブル
50:TEG 51:エッチング側溝 52:エッチング溝
9:プラズマエッチング装置
90:静電チャック(ESC) 900:保持テーブル 901:電極
91:ガス噴出ヘッド 910:ガス拡散空間 911:ガス導入口
912:ガス吐出口 913:ガス配管
92:チャンバ 920:搬入出口 921:ゲートバルブ
93:ガス供給部 94,94a:整合器 95,95a:高周波電源 96:排気管
97:排気装置 98:制御部
Claims (4)
- 基板の表面に積層された一以上の絶縁膜を含むデバイスが形成されたウエーハを、前記デバイスを区画する複数のストリートに沿って分割するデバイスの製造方法であって、
前記ストリートに沿って前記絶縁膜に加工溝を形成し、前記基板を露出させる加工溝形成工程と、
前記ウエーハの裏面側を保持し、前記絶縁膜をマスクとして前記基板をプラズマエッチングして前記ウエーハを個々のデバイスに分割するプラズマエッチング工程と、
を含むデバイスの製造方法。 - ウエーハの表面の複数のデバイスが形成された領域に対応する裏面側の領域を研削して凹部を形成することにより外周部にリング状補強部を形成するリング状補強部形成工程と、
前記ウエーハの裏面側に裏面電極を形成する裏面電極形成工程と、
をさらに含む請求項1に記載のデバイスの製造方法。 - 前記リング状補強部形成工程の前に前記加工溝形成工程が実施される
請求項2に記載のデバイスの製造方法。 - 前記加工溝形成工程に続いてプラズマエッチング工程を実施する
請求項2に記載のデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015198405A JP6564670B2 (ja) | 2015-10-06 | 2015-10-06 | デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015198405A JP6564670B2 (ja) | 2015-10-06 | 2015-10-06 | デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017073439A true JP2017073439A (ja) | 2017-04-13 |
JP6564670B2 JP6564670B2 (ja) | 2019-08-21 |
Family
ID=58538328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015198405A Active JP6564670B2 (ja) | 2015-10-06 | 2015-10-06 | デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6564670B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180117545A (ko) * | 2017-04-19 | 2018-10-29 | 가부시기가이샤 디스코 | 디바이스 칩의 제조 방법 |
CN108987342A (zh) * | 2017-06-05 | 2018-12-11 | Spts科技有限公司 | 等离子体蚀刻和等离子体切割的方法 |
JP2019102481A (ja) * | 2017-11-28 | 2019-06-24 | 株式会社ディスコ | 被加工物の加工方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283636A (ja) * | 2008-05-21 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2010016188A (ja) * | 2008-07-03 | 2010-01-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2012243945A (ja) * | 2011-05-19 | 2012-12-10 | Panasonic Corp | 半導体チップの製造方法 |
WO2015060968A1 (en) * | 2013-10-22 | 2015-04-30 | Applied Materials, Inc. | Maskless hybrid laser scribing and plasma etching wafer dicing process |
JP2015095508A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
-
2015
- 2015-10-06 JP JP2015198405A patent/JP6564670B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283636A (ja) * | 2008-05-21 | 2009-12-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2010016188A (ja) * | 2008-07-03 | 2010-01-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2012243945A (ja) * | 2011-05-19 | 2012-12-10 | Panasonic Corp | 半導体チップの製造方法 |
WO2015060968A1 (en) * | 2013-10-22 | 2015-04-30 | Applied Materials, Inc. | Maskless hybrid laser scribing and plasma etching wafer dicing process |
JP2015095508A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180117545A (ko) * | 2017-04-19 | 2018-10-29 | 가부시기가이샤 디스코 | 디바이스 칩의 제조 방법 |
CN108735667A (zh) * | 2017-04-19 | 2018-11-02 | 株式会社迪思科 | 器件芯片的制造方法 |
JP2018182179A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社ディスコ | デバイスチップの製造方法 |
KR102512596B1 (ko) * | 2017-04-19 | 2023-03-21 | 가부시기가이샤 디스코 | 디바이스 칩의 제조 방법 |
CN108735667B (zh) * | 2017-04-19 | 2023-12-15 | 株式会社迪思科 | 器件芯片的制造方法 |
CN108987342A (zh) * | 2017-06-05 | 2018-12-11 | Spts科技有限公司 | 等离子体蚀刻和等离子体切割的方法 |
JP2018207109A (ja) * | 2017-06-05 | 2018-12-27 | エスピーティーエス テクノロジーズ リミティド | プラズマエッチング方法及びプラズマダイシング方法 |
JP7042165B2 (ja) | 2017-06-05 | 2022-03-25 | エスピーティーエス テクノロジーズ リミティド | プラズマエッチング方法及びプラズマダイシング方法 |
CN108987342B (zh) * | 2017-06-05 | 2023-07-18 | Spts科技有限公司 | 等离子体蚀刻和等离子体切割的方法 |
JP2019102481A (ja) * | 2017-11-28 | 2019-06-24 | 株式会社ディスコ | 被加工物の加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6564670B2 (ja) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110574151B (zh) | 用于形成微电子系统或器具的方法 | |
US20180158713A1 (en) | Element chip manufacturing method | |
US20140295644A1 (en) | Method of manufacturing semiconductor chips | |
JP2006179768A (ja) | 半導体チップの製造方法 | |
US10410923B2 (en) | Method of processing wafer | |
JP2020077709A (ja) | 金属膜付き半導体デバイスの製造方法 | |
KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
JP6564669B2 (ja) | デバイスの製造方法 | |
US9490103B2 (en) | Separation of chips on a substrate | |
JP6564670B2 (ja) | デバイスの製造方法 | |
TWI744503B (zh) | 元件晶片之製造方法 | |
JP6546507B2 (ja) | デバイスの製造方法 | |
US10957542B2 (en) | Method of processing wafer | |
US11024542B2 (en) | Manufacturing method of device chip | |
CN109473352B (zh) | 元件芯片的制造方法 | |
JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
JP6684183B2 (ja) | デバイスウエーハの加工方法 | |
US10957593B2 (en) | Method of processing a wafer | |
JP6740091B2 (ja) | ウエーハの加工方法 | |
TW202111793A (zh) | 晶圓加工方法 | |
JP2020017677A (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6564670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |