KR20180117545A - 디바이스 칩의 제조 방법 - Google Patents

디바이스 칩의 제조 방법 Download PDF

Info

Publication number
KR20180117545A
KR20180117545A KR1020180043543A KR20180043543A KR20180117545A KR 20180117545 A KR20180117545 A KR 20180117545A KR 1020180043543 A KR1020180043543 A KR 1020180043543A KR 20180043543 A KR20180043543 A KR 20180043543A KR 20180117545 A KR20180117545 A KR 20180117545A
Authority
KR
South Korea
Prior art keywords
wafer
film
die attach
divided
line
Prior art date
Application number
KR1020180043543A
Other languages
English (en)
Other versions
KR102512596B1 (ko
Inventor
도모타카 다부치
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180117545A publication Critical patent/KR20180117545A/ko
Application granted granted Critical
Publication of KR102512596B1 publication Critical patent/KR102512596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) 다이 어태치 필름이 붙여진 디바이스 칩을 낮은 비용으로 제조할 수 있는 디바이스 칩의 제조 방법을 제공한다.
(해결 수단) 페시베이션막이 표면측에 형성된 웨이퍼를 가공하여 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 분할 예정 라인을 따라서 페시베이션막을 제거하는 페시베이션막 제거 스텝과, 웨이퍼의 이면에 붙인 다이 어태치 필름을 개재하여 웨이퍼를 다이싱 테이프에 지지시키는 웨이퍼 지지 스텝과, 페시베이션막을 마스크로 하여 웨이퍼의 표면측으로부터 불소계 가스를 사용하는 플라즈마 에칭을 실시하여, 웨이퍼를 분할 예정 라인을 따라서 분할하는 분할 스텝과, 페시베이션막을 마스크로 하여 웨이퍼의 표면측으로부터 산소계 가스를 사용하는 플라즈마 에칭을 실시하여, 다이 어태치 필름의 분할 예정 라인을 따르는 일부 또는 전부를 제거하는 다이 어태치 필름 제거 스텝을 포함한다.

Description

디바이스 칩의 제조 방법{METHOD OF MANUFACTURING DEVICE CHIP}
본 발명은 표면측에 복수의 디바이스를 갖는 웨이퍼를 가공하여, 각 디바이스에 대응하는 복수의 디바이스 칩을 제조하는 디바이스 칩의 제조 방법에 관한 것이다.
각종 전자 기기에 들어가는 디바이스 칩을 제조할 때에는, 먼저, 복수의 분할 예정 라인 (스트리트) 에 의해서 구획된 웨이퍼의 각 영역에 IC (Integrated Circuit) 등의 디바이스를 형성한다. 이 웨이퍼를, 예를 들어, 절삭 장치나 레이저 가공 장치 등에 의해서 분할 예정 라인을 따라서 절단함으로써, 각 디바이스에 대응하는 복수의 디바이스 칩이 얻어진다.
그런데, 상기 서술한 절삭 장치를 사용하는 디바이스 칩의 제조 방법에서는, 회전시킨 절삭 블레이드로 웨이퍼를 분쇄하면서 절단하기 때문에, 디바이스 칩이 결손 (칩핑) 등의 파손이 발생되기 쉽고, 그 항절 강도도 부족하기 쉽다. 또, 복수의 분할 예정 라인의 각각에 절삭 블레이드를 절입시켜야만 하기 때문에, 가공 완료까지 비교적 긴 시간을 필요로 한다.
이에 비해서, 레이저 가공 장치를 사용하는 디바이스 칩의 제조 방법에서는, 웨이퍼를 기계적으로 절삭 제거하지 않고 절단하기 때문에, 결손 등의 발생을 억제하고, 항절 강도를 높여 절단에 필요로 하는 폭 (절단 마진) 도 작게 (좁게) 할 수 있다. 그러나, 이 제조 방법에서는, 인접하는 칩의 간격이 좁아지기 때문에, 반송 등을 할 때 칩끼리 접촉하여, 결손 등의 파손을 발생시켜 버리는 경우가 있었다.
최근에는, 플라즈마 에칭을 이용하여 웨이퍼를 절단하는 제조 방법도 제안되어 있다 (예를 들어, 특허문헌 1, 2 참조). 이 제조 방법에서는, 플라즈마 에칭에 의해서 웨이퍼 전체를 한번에 가공할 수 있기 때문에, 웨이퍼의 직경이 커지거나, 디바이스 (디바이스 칩) 의 사이즈가 작아지거나 해도, 가공에 요하는 시간은 늘어나지 않는다. 또, 웨이퍼를 기계적으로 절삭 제거하는 것이 아니기 때문에, 결손 등의 발생을 억제하고, 항절 강도를 높일 수도 있다.
일본 공개특허공보 2006-114825호 일본 공개특허공보 2009-187975호
그런데, 상기 서술한 플라즈마 에칭을 이용하여 웨이퍼를 절단하는 제조 방법에서는, 디바이스 칩을 플라즈마로부터 보호하기 위한 레지스트 마스크를 웨이퍼에 형성할 필요가 있다. 레지스트 마스크의 형성에는, 비용이 들기 쉬운 포토리소그래피 등의 방법이 이용되기 때문에, 이 제조 방법에서는 디바이스 칩의 가격을 충분히 낮게 억제할 수 없었다.
또, 상기 서술한 제조 방법에서 채용되는 경우가 많은 불소계의 가스를 사용하는 플라즈마 에칭에서는, 다이 본딩에 사용되는 다이 어태치 필름 (DAF : Die Attach Film) 을 가공할 수 없다. 그 때문에, 다이 어태치 필름이 웨이퍼에 붙여지는 경우에는, 분할 예정 라인과 겹쳐지는 다이 어태치 필름을 절삭 장치나 레이저 가공 장치로 따로 제거할 필요가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 다이 어태치 필름이 붙여진 디바이스 칩을 낮은 비용으로 제조할 수 있는 디바이스 칩의 제조 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 격자상으로 설정된 분할 예정 라인에 의해서 구획되는 표면측의 각 영역에 디바이스를 갖고, 그 디바이스를 덮는 페시베이션막이 그 표면측에 형성된 웨이퍼를 가공하여 그 디바이스에 대응하는 복수의 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 그 분할 예정 라인을 따라서 그 페시베이션막을 제거하는 페시베이션막 제거 스텝과, 웨이퍼의 이면에 다이 어태치 필름을 붙임과 함께, 환상의 프레임에 장착된 다이싱 테이프에 그 다이 어태치 필름을 개재하여 그 웨이퍼를 지지시키는 웨이퍼 지지 스텝과, 그 페시베이션막 제거 스텝과 그 웨이퍼 지지 스텝을 실시한 후, 그 페시베이션막을 마스크로 하여 그 웨이퍼의 그 표면측으로부터 불소계 가스를 사용하는 플라즈마 에칭을 실시하고, 그 웨이퍼를 그 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할함과 함께, 그 분할 예정 라인을 따라서 그 다이 어태치 필름을 노출시키는 웨이퍼 분할 스텝과, 그 웨이퍼 분할 스텝을 실시한 후, 그 페시베이션막을 마스크로 하여 그 웨이퍼의 그 표면측으로부터 산소계 가스를 사용하는 플라즈마 에칭을 실시하고, 그 다이 어태치 필름의 그 분할 예정 라인을 따른 일부 또는 전부를 제거하는 다이 어태치 필름 제거 스텝을 구비하는 디바이스 칩의 제조 방법이 제공된다.
상기 서술한 본 발명의 일 양태에 있어서, 그 페시베이션막 제거 스텝에서는, 그 웨이퍼에 대해서 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라서 조사하고, 그 웨이퍼의 그 표면측에 홈을 형성함으로써, 그 분할 예정 라인을 따라서 그 페시베이션막을 제거해도 된다.
또, 상기 서술한 본 발명의 일 양태에 있어서, 그 페시베이션막 제거 스텝에서는, 절삭 블레이드를 그 분할 예정 라인을 따라서 절입시켜, 그 웨이퍼의 그 표면측에 홈을 형성함으로써, 그 분할 예정 라인을 따라서 그 페시베이션막을 제거해도 된다.
또, 상기 서술한 본 발명의 일 양태에 있어서, 그 다이싱 테이프는 신장성을 갖고, 그 다이 어태치 필름 제거 스텝을 실시한 후, 그 다이싱 테이프를 신장시킴으로써, 그 다이 어태치 필름을 그 분할 예정 라인을 따라서 파단하는 다이 어태치 필름 파단 스텝을 추가로 구비해도 된다.
본 발명의 일 양태에 관련된 디바이스 칩의 제조 방법에서는, 웨이퍼의 표면측의 페시베이션막을 분할 예정 라인을 따라서 제거하고, 웨이퍼의 이면에 다이 어태치 필름을 붙인 후, 이 페시베이션막을 마스크로 하여 표면측으로부터 불소계 가스를 사용하는 플라즈마 에칭을 실시하고, 추가로, 페시베이션막을 마스크로 하여 표면측으로부터 산소계 가스를 사용하는 플라즈마 에칭을 실시하기 때문에, 종래의 방법과 같이 레지스트 마스크를 형성할 필요가 없다.
또, 불소계 가스를 사용하는 플라즈마 에칭으로 웨이퍼를 분할 예정 라인을 따라서 제거하고, 산소계 가스를 사용하는 플라즈마 에칭으로 다이 어태치 필름의 일부를 분할 예정 라인을 따라서 제거하기 때문에, 분할 예정 라인과 겹쳐지는 다이 어태치 필름을 별도의 방법으로 제거할 필요도 없다. 따라서, 본 발명의 일 양태에 관련된 디바이스 칩의 제조 방법에 의하면, 다이 어태치 필름이 붙여진 디바이스 칩을 낮은 비용으로 제조할 수 있다.
도 1 은, 도 1(A) 가, 페시베이션막 제거 스텝 후의 웨이퍼의 예를 모식적으로 나타내는 사시도이고, 도 1(B) 가, 페시베이션막 제거 스텝 후의 웨이퍼의 예를 모식적으로 나타내는 단면도이다.
도 2 는, 도 2(A) 가, 페시베이션막 제거 스텝의 제 1 양태에 대해서 설명하기 위한 단면도이고, 도 2(B) 가, 페시베이션막 제거 스텝의 제 2 양태에 대해서 설명하기 위한 단면도이다.
도 3 은, 도 3(A) 가, 웨이퍼 지지 스텝에 대해서 설명하기 위한 사시도이고, 도 3(B) 가, 웨이퍼 지지 스텝에 대해서 설명하기 위한 단면도이다.
도 4 는, 플라즈마 에칭에 사용되는 플라즈마 에칭 장치의 구성예를 모식적으로 나타내는 부분 단면도이다.
도 5 는, 도 5(A) 가, 웨이퍼 분할 스텝에 대해서 설명하기 위한 단면도이고, 도 5(B) 가, 다이 어태치 필름 제거 스텝에 대해서 설명하기 위한 단면도이며, 도 5(C) 가, 다이 어태치 필름 파단 스텝에 대해서 설명하기 위한 단면도이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 관련된 실시형태에 대해서 설명한다. 본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 분할 예정 라인에 의해서 구획된 표면측의 각 영역에 디바이스를 갖는 웨이퍼를 가공하여, 각 디바이스에 대응하는 디바이스 칩을 제조한다. 또한, 이 웨이퍼의 표면측에는, 디바이스를 덮는 페시베이션막이 형성되어 있고, 각 디바이스는 이 페시베이션막에 의해서 보호된다.
구체적으로는, 먼저, 디바이스를 덮는 페시베이션막을 분할 예정 라인을 따라서 웨이퍼로부터 제거한다 (페시베이션막 제거 스텝). 또, 웨이퍼의 이면에 다이 어태치 필름을 붙임과 함께, 환상의 프레임에 장착된 다이싱 테이프에 다이 어태치 필름을 개재하여 웨이퍼를 지지시킨다 (웨이퍼 지지 스텝).
그 후, 페시베이션막을 마스크로 하여 웨이퍼의 표면측으로부터 불소계 가스를 사용하는 플라즈마 에칭을 실시하여, 웨이퍼를 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할함과 함께, 분할 예정 라인을 따라서 다이 어태치 필름을 노출시킨다 (웨이퍼 분할 스텝).
추가로, 페시베이션막을 마스크로 하여 웨이퍼의 표면측으로부터 산소계 가스를 사용하는 플라즈마 에칭을 실시하여, 다이 어태치 필름의 분할 예정 라인을 따른 일부 또는 전부를 제거한다 (다이 어태치 필름 제거 스텝). 이하, 본 실시형태에 관련된 디바이스 칩의 제조 방법에 대해서 상세히 서술한다.
본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 먼저, 디바이스를 덮는 페시베이션막을 분할 예정 라인을 따라서 웨이퍼로부터 제거하는 페시베이션막 제거 스텝을 행한다. 도 1(A) 는, 페시베이션막 제거 스텝 후의 웨이퍼 (11) 를 모식적으로 나타내는 사시도이고, 도 1(B) 는, 페시베이션막 제거 스텝 후의 웨이퍼 (11) 를 모식적으로 나타내는 단면도이다.
도 1(A) 및 도 1(B) 에 나타내는 바와 같이, 웨이퍼 (11) 는, 예를 들어, 실리콘 (Si) 등의 재료로 원반상으로 형성되어 있다. 이 웨이퍼 (11) 의 표면 (11a) 측은, 격자상으로 설정된 분할 예정 라인 (스트리트) (13) 으로 복수의 영역으로 구획되어 있고, 각 영역에는 IC (Integrated Circuit) 등의 디바이스 (15) 가 형성되어 있다.
또, 웨이퍼 (11) 의 표면 (11a) 측에는, 디바이스 (15) 를 덮는 페시베이션막 (17) 이 형성되어 있다. 페시베이션막 (17) 은, 예를 들어, 불소계 가스를 사용하는 플라즈마 에칭과 산소계 가스를 사용하는 플라즈마 에칭에 대해서 어느 정도의 내성을 갖는 산화 규소 (SiO2), 질화규소 (SiN), 산화질화규소 (SiOxNy) 등의 재료를 사용하여 형성된다.
이 페시베이션막 (17) 의 일부는, 분할 예정 라인 (13) 을 따라서 제거된다. 요컨대, 웨이퍼 (11) 의 표면 (11a) 측에는, 각 디바이스 (15) 를 덮는 복수의 페시베이션막 (17a) 이 존재하고 있다. 도 2(A) 는, 분할 예정 라인 (13) 을 따라서 페시베이션막 (17) 을 제거하는 페시베이션막 제거 스텝의 제 1 양태에 대해서 설명하기 위한 단면도이다.
도 2(A) 에 나타내는 바와 같이, 제 1 양태에서는, 웨이퍼 (11) 의 표면 (11a) 측에 배치된 레이저 조사 유닛 (2) 으로부터 웨이퍼 (11) 에 대해서 흡수성을 갖는 파장의 레이저 빔 (2a) 을 조사한다 (어블레이션 가공). 보다 구체적으로는, 레이저 빔 (2a) 을 분할 예정 라인 (13) 을 따라서 조사하여, 웨이퍼 (11) 의 표면 (11a) 측에 홈 (11c) 을 형성한다. 이로써, 분할 예정 라인 (13) 을 따른 페시베이션막 (17) 의 일부 (17b) 가 제거되고, 각 디바이스 (15) 를 덮는 복수의 페시베이션막 (17a) 이 남는다.
도 2(B) 는, 분할 예정 라인 (13) 을 따라서 페시베이션막 (17) 을 제거하는 페시베이션막 제거 스텝의 제 2 양태에 대해서 설명하기 위한 단면도이다. 도 2(B) 에 나타내는 바와 같이, 제 2 양태에서는, 회전시킨 절삭 블레이드 (4) 를 분할 예정 라인 (13) 을 따라서 절입시켜, 웨이퍼 (11) 의 표면 (11a) 측에 홈 (11c) 을 형성한다. 이로써, 분할 예정 라인 (13) 을 따른 페시베이션막 (17) 의 일부 (17b) 가 제거되고, 각 디바이스 (15) 를 덮는 복수의 페시베이션막 (17a) 이 남는다.
또한, 본 실시형태에서는, 실리콘 등의 재료로 원반상으로 형성된 웨이퍼 (11) 를 사용하고 있는데, 웨이퍼 (11) 의 재질, 형상, 구조, 크기 등에 제한은 없다. 웨이퍼 (11) 는 적어도, 불소계 가스를 사용하는 플라즈마 에칭에 의해서 가공할 수 있도록 구성되어 있으면 된다.
또, 페시베이션막 (17) 의 재질, 구조, 두께 등에도 제한은 없다. 페시베이션막 (17) 은, 적어도 불소계 가스를 사용하는 플라즈마 에칭과 산소계 가스를 사용하는 플라즈마 에칭에 대해서 내성을 갖고 있으면 된다. 마찬가지로, 디바이스 (15) 의 종류, 수량, 형상, 구조, 크기, 배치 등에도 제한은 없다.
페시베이션막 제거 스텝 후에는, 환상의 프레임에 장착된 다이싱 테이프에 웨이퍼를 지지시키는 웨이퍼 지지 스텝을 행한다. 도 3(A) 는, 웨이퍼 지지 스텝에 대해서 설명하기 위한 사시도이고, 도 3(B) 는, 웨이퍼 지지 스텝에 대해서 설명하기 위한 단면도이다.
웨이퍼 지지 스텝에서는, 먼저, 웨이퍼 (11) 의 이면 (11b) 에 다이 어태치 필름 (DAF : Die Attach Film) (19) 을 붙인다. 다이 어태치 필름 (19) 은, 예를 들어, 웨이퍼 (11) 보다 약간 직경이 큰 원형의 필름으로서, 소정의 접착력을 갖고 있다. 이 다이 어태치 필름 (19) 은, 주로 폴리이미드계의 수지나 에폭시계의 수지를 사용하여 형성된다. 단, 다이 어태치 필름 (19) 의 재질, 형상, 구조, 크기 등에 제한은 없다.
그 후, 웨이퍼 (11) 의 이면 (11b) 측에 형성된 다이 어태치 필름 (19) 보다 직경이 큰 원형의 다이싱 테이프 (21) 의 중앙 부분을, 이 다이 어태치 필름 (19) 에 붙인다. 아울러, 다이싱 테이프 (21) 의 외주 부분을, 웨이퍼 (11) 및 다이 어태치 필름 (19) 을 둘러싸는 환상의 프레임 (23) 에 붙인다.
즉, 다이 어태치 필름 (19) 을 개재하여, 환상의 프레임 (23) 에 장착된 다이싱 테이프 (21) 에 웨이퍼 (11) 를 지지시킨다. 또한, 본 실시형태에서는, 페시베이션막 제거 스텝 후에 웨이퍼 지지 스텝을 행하고 있지만, 페시베이션막 제거 스텝 전에 웨이퍼 지지 스텝을 행할 수도 있다.
페시베이션막 제거 스텝 및 웨이퍼 지지 스텝 후에는, 불소계 가스를 사용하는 플라즈마 에칭에 의해서, 웨이퍼 (11) 를 분할 예정 라인 (13) 을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼 분할 스텝을 행한다. 도 4 는, 플라즈마 에칭에 사용되는 플라즈마 에칭 장치 (6) 의 구성예를 모식적으로 나타내는 부분 단면도이고, 도 5(A) 는, 웨이퍼 분할 스텝에 대해서 설명하기 위한 단면도이다. 또한, 도 4 에서는, 일부의 구성 요소를 기능 블록으로 도시하고 있다.
도 4 에 나타내는 바와 같이, 플라즈마 에칭 장치 (6) 는, 처리 공간 (8) 을 형성하는 진공 챔버 (10) 를 구비하고 있다. 진공 챔버 (10) 는, 바닥벽 (10a) 과, 상벽 (10b) 과, 제 1 측벽 (10c) 과, 제 2 측벽 (10d) 과, 제 3 측벽 (10e) 과, 제 4 측벽 (도시 생략) 을 포함하는 직방체상으로 형성되어 있고, 제 2 측벽 (10d) 에는, 웨이퍼 (11) 를 반입, 반출하기 위한 개구 (12) 가 형성되어 있다.
개구 (12) 의 외측에는, 개구 (12) 를 개폐하기 위한 게이트 (14) 가 형성되어 있다. 이 게이트 (14) 는, 그 하방에 배치된 개폐 기구 (16) 에 의해서 상하로 이동한다. 개폐 기구 (16) 는, 에어 실린더 (18) 와, 피스톤 로드 (20) 를 포함하고 있다. 에어 실린더 (18) 는 브래킷 (22) 을 개재하여 진공 챔버 (10) 의 바닥벽 (10a) 에 고정되어 있고, 피스톤 로드 (20) 의 선단은 게이트 (14) 의 하부에 연결되어 있다.
개폐 기구 (16) 로 게이트 (14) 를 열음으로써, 개구 (12) 를 통해서 웨이퍼 (11) 를 진공 챔버 (10) 의 처리 공간 (8) 에 반입하거나, 또는, 웨이퍼 (11) 를 진공 챔버 (10) 의 처리 공간 (8) 으로부터 반출할 수 있다. 진공 챔버 (10) 의 바닥벽 (10a) 에는, 배기구 (24) 가 형성되어 있다. 이 배기구 (24) 는, 진공 펌프 등의 배기 유닛 (26) 에 접속되어 있다.
진공 챔버 (10) 의 처리 공간 (8) 에는, 하부 전극 (28) 과 상부 전극 (30) 이 대향하도록 배치되어 있다. 하부 전극 (28) 은, 도전성의 재료로 형성되어 있고, 원반상의 유지부 (32) 와, 유지부 (32) 의 하면 중앙으로부터 하방으로 연장되는 원주상의 지지부 (34) 를 포함한다.
지지부 (34) 는, 진공 챔버 (10) 의 바닥벽 (10a) 에 형성된 개구 (36) 로 통과되어 있다. 개구 (36) 내에 있어서, 바닥벽 (10a) 과 지지부 (34) 사이에는, 환상의 절연 부재 (38) 가 배치되어 있어, 진공 챔버 (10) 와 하부 전극 (28) 은 절연되어 있다. 하부 전극 (28) 은, 진공 챔버 (10) 의 외부로부터 고주파 전원 (40) 에 접속되어 있다.
유지부 (32) 의 상면에는 오목부가 형성되어 있고, 이 오목부에는, 웨이퍼 (11) 를 유지하기 위한 절연성의 테이블 (42) 이 형성되어 있다. 테이블 (42) 에는 흡인로 (42a) 가 형성되어 있고, 이 흡인로 (42a) 는, 하부 전극 (28) 의 내부에 형성된 흡인로 (44) 등을 통하여 흡인원 (46) 에 접속되어 있다.
테이블 (42) 의 내부에는, 복수의 전극 (42b) 이 매립되어 있다. 예를 들어, 이 전극 (42b) 에 전력을 공급함으로써, 각 전극 (42b) 과 웨이퍼 (11) 사이에 전기적인 힘 (대표적으로는, 정전 인력) 을 작용시켜, 웨이퍼 (11) 를 흡착, 유지할 수 있다. 진공 챔버 (10) 의 처리 공간 (8) 이 감압되면, 흡인원 (46) 의 부압으로 웨이퍼 (11) 를 유지할 수 없게 된다. 그래서, 이 전기적인 힘을 사용하여 웨이퍼 (11) 를 유지한다.
또, 유지부 (32) 의 내부에는, 냉각 유로 (48) 가 형성되어 있다. 냉각 유로 (48) 의 일단은, 지지부 (34) 에 형성된 냉매 도입로 (50) 를 통하여 냉매 순환 유닛 (52) 에 접속되어 있고, 냉각 유로 (48) 의 타단은, 지지부 (34) 에 형성된 냉매 배출로 (54) 를 통하여 냉매 순환 유닛 (52) 에 접속되어 있다. 이 냉매 순환 유닛 (52) 을 작동시키면, 냉매는 냉매 도입로 (50), 냉각 유로 (48), 냉매 배출로 (54) 의 순으로 흘러, 하부 전극 (28) 을 냉각시킨다.
상부 전극 (30) 은, 도전성의 재료로 형성되어 있고, 원반상의 가스 분출부 (56) 와 가스 분출부 (56) 의 상면 중앙으로부터 상방으로 연장되는 원주상의 지지부 (58) 을 포함한다. 지지부 (58) 는, 진공 챔버 (10) 의 상벽 (10b) 에 형성된 개구 (60) 로 통과되어 있다. 개구 (60) 내에 있어서, 상벽 (10b) 과 지지부 (58) 사이에는, 환상의 절연 부재 (62) 가 배치되어 있어, 진공 챔버 (10) 와 상부 전극 (30) 은 절연되어 있다.
상부 전극 (30) 은, 진공 챔버 (10) 의 외부로부터 고주파 전원 (64) 에 접속되어 있다. 또, 지지부 (56) 의 상단부에는, 승강 기구 (66) 에 연결된 지지 아암 (68) 이 장착되어 있고, 이 승강 기구 (66) 및 지지 아암 (68) 에 의해서 상부 전극 (30) 은 상하로 이동한다.
가스 분출부 (56) 의 하면에는, 복수의 분출구 (70) 가 형성되어 있다. 이 분출구 (70) 는, 가스 분출부 (56) 에 형성된 가스 유로 (72) 및 지지부 (58) 에 형성된 가스 유로 (74) 를 통하여, SF6 (불소계 가스) 공급원 (76), C4F8 공급원 (78) 및 O2 (산소계 가스) 공급원 (80) 에 접속되어 있다. 이 SF6 공급원 (76), C4F8 공급원 (78), O2 공급원 (80), 가스 유로 (72, 74) 및 분출구 (70) 에 의해서, 진공 챔버 (10) 내에 가스를 도입하는 가스 도입부가 구성된다.
개폐 기구 (16), 배기 유닛 (26), 고주파 전원 (40), 흡인원 (46), 냉매 순환 유닛 (52), 고주파 전원 (64), 승강 기구 (66), SF6 공급원 (76), C4F8 공급원 (78), O2 공급원 (80) 등은 제어 유닛 (82) 에 접속되어 있다.
제어 유닛 (82) 에는, 예를 들어, 배기 유닛 (26) 으로부터, 처리 공간 (8) 의 압력에 관한 정보가 통지된다. 또, 제어 유닛 (82) 에는, 냉매 순환 유닛 (52) 으로부터, 냉매의 온도에 관한 정보 (즉, 하부 전극 (28) 의 온도에 관한 정보) 가 통지된다.
또한, 제어 유닛 (82) 에는, SF6 공급원 (76), C4F8 공급원 (78), O2 공급원 (80) 으로부터, 각 가스의 유량에 관한 정보가 통지된다. 제어 유닛 (82) 은, 이들 정보나, 사용자로부터 입력되는 다른 정보 등에 기초하여, 상기 서술한 각 구성 요소를 제어하기 위한 제어 신호를 출력한다.
웨이퍼 분할 스텝에서는, 먼저, 개폐 기구 (16) 로 게이트 (14) 를 하강시킨다. 다음으로, 개구 (12) 를 통해서, 다이싱 테이프 (21) 에 지지된 웨이퍼 (11) 를 진공 챔버 (10) 의 처리 공간 (8) 에 반입하고, 하부 전극 (28) 의 테이블 (42) 에 얹는다. 구체적으로는, 표면 (11a) 측을 상방에 위치하도록 웨이퍼 (11) 를 테이블 (42) 상에 얹는다.
또한, 웨이퍼 (11) 의 반입시에는, 승강 기구 (66) 로 상부 전극 (30) 을 상승시켜 놓는다. 그 후, 흡인원 (46) 의 부압을 작용시킨다. 아울러, 전극 (42b) 에 전력을 공급한다. 이로써, 웨이퍼 (11) 는, 테이블 (42) 상에 고정된다. 또한, 웨이퍼 (11) 를 테이블 (42) 에 고정시킨 후에는, 흡인원 (46) 의 부압을 차단해도 된다.
또, 개폐 기구 (16) 로 게이트 (14) 를 상승시켜, 처리 공간 (8) 을 밀폐한다. 추가로, 상부 전극 (30) 과 하부 전극 (28) 이 플라즈마 에칭에 적합한 소정의 위치 관계가 되도록, 승강 기구 (66) 로 상부 전극 (30) 을 하강시킨다. 그리고, 배기 유닛 (26) 을 작동시켜, 처리 공간 (8) 을 감압한다.
이 상태에서, 에칭용의 가스를 소정의 유량으로 공급하면서, 하부 전극 (28) 및 상부 전극 (30) 에 소정의 고주파 전력을 공급하면, 하부 전극 (28) 및 상부 전극 (30) 사이에 라디칼이나 이온을 함유하는 플라즈마가 발생한다. 그 결과, 마스크로서 기능하는 페시베이션막 (17a) 으로 덮이지 않은 웨이퍼 (11) 의 표면 (11a) 측이 이 플라즈마에 노출된다.
본 실시형태의 웨이퍼 분할 스텝에서는, 에칭, 보호막 형성 및 클리닝의 3 가지의 스텝을 반복 실시하고, 도 5(A) 에 나타내는 바와 같이, 웨이퍼 (11) 의 표면 (11a) 으로부터 이면 (11b) 에 이르는 커프 (절단면) (11d) 를 분할 예정 라인 (13) 을 따라서 형성한다.
에칭의 스텝에서는, SF6 공급원 (76) 으로부터 SF6 (불소계 가스) 을 소정의 유량 (예를 들어, 1000 sc㎝) 으로 공급하면서, 하부 전극 (28) 및 상부 전극 (30) 에 소정의 고주파 전력 (예를 들어, 하부 전극 (28) 에 100 W, 상부 전극 (30) 에 2600 W) 을 부여한다. 또, 처리 공간 (8) 의 압력을 대체로 일정 (예를 들어, 180 mTorr) 하게 유지한다.
이로써, 웨이퍼 (11) 의 페시베이션막 (17a) 에 덮여 있지 않은 영역을, SF6 을 원료로 하는 라디칼이나 이온 등의 플라즈마에 노출시켜 제거할 수 있다. 또한, 에칭 시간 (플라즈마에 노출시키는 시간) 은, 커프 (11d) 의 측벽이 지나치게 제거되지 않을 정도로 한다. 예를 들어, 6.0 초 정도로 하면 된다.
보호막 형성의 스텝에서는, C4F8 공급원 (78) 으로부터 C4F8 을 소정의 유량 (예를 들어, 700 sc㎝) 으로 공급하면서, 하부 전극 (28) 및 상부 전극 (30) 에 소정의 고주파 전력 (예를 들어, 하부 전극 (28) 에 50 W, 상부 전극 (30) 에 2600 W) 을 부여한다. 또, 처리 공간 (8) 의 압력을 대체로 일정 (예를 들어, 60 mTorr) 하게 유지한다.
이로써, 커프 (11d) 에 불소계의 재료를 퇴적시켜 보호막을 형성할 수 있다. 이 불소계의 재료인 보호막은, SF6 등을 사용하는 플라즈마 에칭에 대해서 어느 정도의 내성을 갖고 있다. 또한, 보호막 형성의 시간 (퇴적 시간) 에 특별한 제한은 없지만, 보호막을 지나치게 두껍게 하면, 커프 (11d) 의 바닥에 형성된 보호막을 클리닝 공정에서 완전히 제거할 수 없게 된다. 따라서, 퇴적 시간은 예를 들어 2.0 초 정도로 하면 된다.
클리닝 스텝에서는, SF6 공급원 (76) 으로부터 SF6 을 소정의 유량 (예를 들어, 1000 sc㎝) 으로 공급하면서, 하부 전극 (28) 및 상부 전극 (30) 에 소정의 고주파 전력 (예를 들어, 하부 전극 (28) 에 250 W, 상부 전극 (30) 에 2600 W) 을 부여한다. 또, 처리 공간 (8) 의 압력을 대체로 일정 (예를 들어, 180 mTorr) 하게 유지한다.
하부 전극 (28) 에 공급되는 전력을 크게 하면, 플라즈마 에칭의 이방성은 높일 수 있다. 이로써, SF6 을 원료로 하는 라디칼이나 이온 등의 플라즈마에 의해서, 커프 (11d) 의 바닥에 형성된 보호막을 제거하고, 측벽에만 보호막을 잔류시킬 수 있다. 그 결과, 에칭 스텝에서 커프 (11d) 를 깊이 방향으로 가공할 수 있게 된다. 또한, 클리닝 시간은, 보호막의 두께 등에 따라서 설정되는데, 예를 들어, 1.5초 정도로 하면 된다.
웨이퍼 (11) 가 분할 예정 라인 (13) 을 따라서 개개의 디바이스 칩 (25) 으로 분할되고, 커프 (11d) 의 바닥에 다이 어태치 필름 (19) 의 상면 (19a) 이 노출되면 웨이퍼 분할 스텝은 종료된다. 또한, 이 웨이퍼 분할 스텝에서는, SF6 등의 불소계 가스를 사용하여 플라즈마를 발생시키기 때문에, 다이 어태치 필름 (19 은 거의 가공되지 않는다.
그래서, 웨이퍼 분할 스텝 후에는, 산소계 가스를 사용하는 플라즈마 에칭에 의해서, 다이 어태치 필름 (19) 의 분할 예정 라인 (13) 을 따른 일부 또는 전부를 제거하는 다이 어태치 필름 제거 스텝을 행한다. 도 5(B) 는, 다이 어태치 필름 제거 스텝에 대해서 설명하기 위한 단면도이다.
다이 어태치 필름 제거 스텝에서는, O2 공급원 (70) 으로부터 O2 (산소계 가스) 를 소정의 유량 (예를 들어, 200 sc㎝) 으로 공급하면서, 하부 전극 (28) 및 상부 전극 (30) 에 소정의 고주파 전력 (예를 들어, 하부 전극 (28) 에 0 W, 상부 전극 (30) 에 3500 W) 을 부여한다. 또, 처리 공간 (8) 의 압력을 대체로 일정 (예를 들어, 5 mTorr) 하게 유지한다.
이로써, 커프 (11d) 의 바닥부에 노출되어 있는 다이 어태치 필름 (19) 을, 오존 (O3) 을 함유하는 플라즈마에 노출시켜, 그 일부 또는 전부를 제거할 수 있다. 이 다이 어태치 필름 제거 스텝에서는, 커프 (11d) 의 바닥부에 노출되어 있는 다이 어태치 필름 (19) 의 전부를 제거하여, 다이 어태치 필름 (19) 을 분단해도 되고, 도 5(B) 에 나타내는 바와 같이, 다이 어태치 필름 (19) 의 일부를 제거하여, 오목부 (19b) 를 형성해도 된다.
다이 어태치 필름 제거 스텝에서 다이 어태치 필름 (19) 에 오목부 (19b) 를 형성한 경우에는, 다음으로, 다이싱 테이프 (21) 를 신장시켜, 다이 어태치 필름 (19) 을 분할 예정 라인 (13) 을 따라서 파단하는 다이 어태치 필름 파단 스텝을 행하면 된다. 단, 이 경우에는, 신장성이 있는 다이싱 테이프 (21) 를 사용할 필요가 있다.
도 5(C) 는, 다이 어태치 필름 파단 스텝에 대해서 설명하기 위한 단면도이다. 이 다이 어태치 필름 파단 스텝에서는, 다이싱 테이프 (21) 를 웨이퍼 (11) 의 직경 방향을 따라서 신장 (확장) 시켜, 다이 어태치 필름 (19) 에 웨이퍼 (11) 의 직경 방향의 힘을 가한다.
상기 서술한 바와 같이, 본 실시형태에서는, 다이 어태치 필름 (19) 에 오목부 (19b) 가 형성되어 있다. 따라서, 다이싱 테이프 (21) 를 신장시켜 다이 어태치 필름 (19) 에 직경 방향의 힘을 가하면, 다이 어태치 필름 (19) 은 오목부 (19b) 를 기점으로 파단된다. 요컨대, 다이 어태치 필름 (19) 은 분할 예정 라인 (13) 을 따라서 각 디바이스 칩 (25) 에 대응하는 다이 어태치 필름 (27) 으로 분할된다. 이로써, 다이 어태치 필름 (27) 이 붙여진 디바이스 칩 (25) 이 완성된다.
또한, 웨이퍼 분할 스텝 및 다이 어태치 필름 제거 스텝에서 마스크로서 사용된 페시베이션막 (17a) 은, 그대로 디바이스 칩 (25) 에 잔류하여, 디바이스 (15) 를 보호한다. 즉, 본 실시형태에서는, 디바이스 칩 (25) 의 일부가 되는 페시베이션막 (17a) 이, 웨이퍼 분할 스텝 및 다이 어태치 필름 제거 스텝의 마스크로서 사용된다.
이상과 같이, 본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 웨이퍼 (11) 의 표면 (11a) 측의 페시베이션막 (17) 을 분할 예정 라인 (13) 을 따라서 제거하고, 웨이퍼 (11) 의 이면 (11b) 에 다이 어태치 필름 (19) 을 붙인 후, 이 페시베이션막 (17) 을 마스크로 하여 표면 (11a) 측으로부터 불소계 가스를 사용하는 플라즈마 에칭을 실시하고, 추가로, 페시베이션막 (17) 을 마스크로 하여 표면 (11a) 측으로부터 산소계 가스를 사용하는 플라즈마 에칭을 실시하기 때문에, 종래의 방법과 같이 레지스트 마스크를 형성할 필요가 없다.
또, 불소계 가스를 사용하는 플라즈마 에칭으로 웨이퍼 (11) 를 분할 예정 라인 (13) 을 따라서 제거하고, 산소계 가스를 사용하는 플라즈마 에칭으로 다이 어태치 필름 (19) 의 일부를 분할 예정 라인 (13) 을 따라서 제거하기 때문에, 분할 예정 라인 (13) 과 겹쳐지는 다이 어태치 필름 (19) 을 별도의 방법으로 제거할 필요도 없다. 따라서, 본 발명의 일 양태에 관련된 디바이스 칩의 제조 방법에 의하면, 다이 어태치 필름 (27) 이 붙여진 디바이스 칩 (25) 을 낮은 비용으로 제조할 수 있다.
또한, 본 발명은, 상기 실시형태의 기재에 제한되지 않고 여러 가지로 변경하여 실시 가능하다. 예를 들어, 웨이퍼 지지 스텝 전에 연삭 등의 방법으로 웨이퍼 (11) 를 얇게 해도 된다. 이 경우에는, 얇은 디바이스 칩 (25) 을 형성할 수 있고, 또한, 웨이퍼 분할 스텝에 필요로 하는 시간도 단축된다.
또, 상기 실시형태의 웨이퍼 분할 스텝에서는, 에칭, 보호막 형성 및 클리닝의 3 가지의 스텝을 반복하여 행하고 있지만, 본 발명의 웨이퍼 분할 스텝에서는, 적어도 불소계 가스를 사용하는 플라즈마 에칭에 의해서, 웨이퍼 (11) 를 분할 예정 라인 (13) 을 따라서 분할할 수 있으면 된다.
그 밖에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
11 : 웨이퍼
11a : 표면
11b : 이면
11c : 홈
11d : 커프 (절단면)
13 : 분할 예정 라인 (스트리트)
15 : 디바이스
17 : 페시베이션막
17a : 페시베이션막
17b : 일부
19 : 다이 어태치 필름
21 : 다이싱 테이프
23 : 프레임
25 : 디바이스 칩
27 : 다이 어태치 필름
2 : 레이저 조사 유닛
2a : 레이저 빔
4 : 절삭 블레이드
6 : 플라즈마 에칭 장치
8 : 처리 공간
10 : 진공 챔버
10a : 바닥벽
10b : 상벽
10c : 제 1 측벽
10d : 제 2 측벽
10e : 제 3 측벽
12 : 개구
14 : 게이트
16 : 개폐 기구
18 : 에어 실린더
20 : 피스톤 로드
22 : 브래킷
24 : 배기구
26 : 배기 유닛
28 : 하부 전극
30 : 상부 전극
32 : 유지부
34 : 지지부
36 : 개구
38 : 절연 부재
40 : 고주파 전원
42 : 테이블
42a : 흡인로
42b : 전극
44 : 흡인로
46 : 흡인원
48 : 냉각 유로
50 : 냉매 도입로
52 : 냉매 순환 유닛
54 : 냉매 배출로
56 : 가스 분출부
58 : 지지부
60 : 개구
62 : 절연 부재
64 : 고주파 전원
66 : 승강 기구
68 : 지지 아암
70 : 분출구
72 : 가스 유로
74 : 가스 유로
76 : SF6 공급원
78 : C4F8 공급원
80 : O2 공급원
82 : 제어 유닛

Claims (4)

  1. 격자상으로 설정된 분할 예정 라인에 의해서 구획되는 표면측의 각 영역에 디바이스를 갖고, 그 디바이스를 덮는 페시베이션막이 그 표면측에 형성된 웨이퍼를 가공하여 그 디바이스에 대응하는 복수의 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서,
    그 분할 예정 라인을 따라서 그 페시베이션막을 제거하는 페시베이션막 제거 스텝과,
    웨이퍼의 이면에 다이 어태치 필름을 붙임과 함께, 환상의 프레임에 장착된 다이싱 테이프에 그 다이 어태치 필름을 개재하여 그 웨이퍼를 지지시키는 웨이퍼 지지 스텝과,
    그 페시베이션막 제거 스텝과 그 웨이퍼 지지 스텝을 실시한 후, 그 페시베이션막을 마스크로 하여 그 웨이퍼의 그 표면측으로부터 불소계 가스를 사용하는 플라즈마 에칭을 실시하고, 그 웨이퍼를 그 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할함과 함께, 그 분할 예정 라인을 따라서 그 다이 어태치 필름을 노출시키는 웨이퍼 분할 스텝과,
    그 웨이퍼 분할 스텝을 실시한 후, 그 페시베이션막을 마스크로 하여 그 웨이퍼의 그 표면측으로부터 산소계 가스를 사용하는 플라즈마 에칭을 실시하고, 그 다이 어태치 필름의 그 분할 예정 라인을 따른 일부 또는 전부를 제거하는 다이 어태치 필름 제거 스텝을 구비하는 것을 특징으로 하는 디바이스 칩의 제조 방법.
  2. 제 1 항에 있어서,
    그 페시베이션막 제거 스텝에서는, 그 웨이퍼에 대해서 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라서 조사하고, 그 웨이퍼의 그 표면측에 홈을 형성함으로써, 그 분할 예정 라인을 따라서 그 페시베이션막을 제거하는 것을 특징으로 하는 디바이스 칩의 제조 방법.
  3. 제 1 항에 있어서,
    그 페시베이션막 제거 스텝에서는, 절삭 블레이드를 그 분할 예정 라인을 따라서 절입시켜, 그 웨이퍼의 그 표면측에 홈을 형성함으로써, 그 분할 예정 라인을 따라서 그 페시베이션막을 제거하는 것을 특징으로 하는 디바이스 칩의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    그 다이싱 테이프는 신장성을 갖고,
    그 다이 어태치 필름 제거 스텝을 실시한 후, 그 다이싱 테이프를 신장시킴으로써, 그 다이 어태치 필름을 그 분할 예정 라인을 따라서 파단하는 다이 어태치 필름 파단 스텝을 추가로 구비하는 것을 특징으로 하는 디바이스 칩의 제조 방법.
KR1020180043543A 2017-04-19 2018-04-13 디바이스 칩의 제조 방법 KR102512596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017082561A JP6903375B2 (ja) 2017-04-19 2017-04-19 デバイスチップの製造方法
JPJP-P-2017-082561 2017-04-19

Publications (2)

Publication Number Publication Date
KR20180117545A true KR20180117545A (ko) 2018-10-29
KR102512596B1 KR102512596B1 (ko) 2023-03-21

Family

ID=63854692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180043543A KR102512596B1 (ko) 2017-04-19 2018-04-13 디바이스 칩의 제조 방법

Country Status (6)

Country Link
US (1) US10468303B2 (ko)
JP (1) JP6903375B2 (ko)
KR (1) KR102512596B1 (ko)
CN (1) CN108735667B (ko)
SG (1) SG10201802809TA (ko)
TW (1) TWI744503B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
JP7281709B2 (ja) * 2019-05-30 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2022082361A (ja) * 2020-11-20 2022-06-01 パナソニックＩｐマネジメント株式会社 素子チップの製造方法、およびプラズマ処理方法
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009187975A (ja) 2008-02-01 2009-08-20 Toshiba Corp 基板のプラズマ処理装置及びプラズマ処理方法
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
KR20160073392A (ko) * 2013-10-22 2016-06-24 어플라이드 머티어리얼스, 인코포레이티드 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1059086B (it) * 1976-04-14 1982-05-31 Ates Componenti Elettron Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
JP6188587B2 (ja) * 2014-01-15 2017-08-30 株式会社ディスコ ウェーハの分割方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US10020285B2 (en) * 2014-09-04 2018-07-10 Infineon Technologies Austria Ag Method of producing a semiconductor device and a semiconductor device
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP2017059766A (ja) * 2015-09-18 2017-03-23 株式会社ディスコ ウエーハの加工方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009187975A (ja) 2008-02-01 2009-08-20 Toshiba Corp 基板のプラズマ処理装置及びプラズマ処理方法
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
KR20160073392A (ko) * 2013-10-22 2016-06-24 어플라이드 머티어리얼스, 인코포레이티드 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Also Published As

Publication number Publication date
JP6903375B2 (ja) 2021-07-14
SG10201802809TA (en) 2018-11-29
JP2018182179A (ja) 2018-11-15
CN108735667A (zh) 2018-11-02
US10468303B2 (en) 2019-11-05
KR102512596B1 (ko) 2023-03-21
TW201903872A (zh) 2019-01-16
US20180308755A1 (en) 2018-10-25
TWI744503B (zh) 2021-11-01
CN108735667B (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
KR20180117545A (ko) 디바이스 칩의 제조 방법
US9379015B2 (en) Wafer processing method
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
JP2006303077A (ja) 半導体チップの製造方法
US10790193B2 (en) Wafer processing method
KR20140083870A (ko) 웨이퍼의 가공 방법
JP6188587B2 (ja) ウェーハの分割方法
CN110364481B (zh) 晶片的加工方法
JP7139065B2 (ja) ウェーハの加工方法
JP2004247443A (ja) 半導体ウエーハの加工方法
JP2015133460A (ja) ウェーハの分割方法
TWI846946B (zh) 晶圓加工方法
JP7229631B2 (ja) ウェーハの加工方法
JP2015220366A (ja) ウェーハの加工方法
JP7210100B2 (ja) ウェーハの加工方法
JP7520455B2 (ja) ウェーハの加工方法
JP4724729B2 (ja) 半導体装置の製造方法
JP6887125B2 (ja) 素子チップの製造方法
JP2006324367A (ja) プラズマエッチング装置
JP2015103568A (ja) 被加工物のエッチング方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant