JP2004247443A - 半導体ウエーハの加工方法 - Google Patents

半導体ウエーハの加工方法 Download PDF

Info

Publication number
JP2004247443A
JP2004247443A JP2003034508A JP2003034508A JP2004247443A JP 2004247443 A JP2004247443 A JP 2004247443A JP 2003034508 A JP2003034508 A JP 2003034508A JP 2003034508 A JP2003034508 A JP 2003034508A JP 2004247443 A JP2004247443 A JP 2004247443A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
protective tape
back surface
plasma etching
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003034508A
Other languages
English (en)
Other versions
JP4153325B2 (ja
Inventor
Akiji Daii
暁治 台井
Erumu Nitta
永留夢 新田
Masatoshi Wakahara
匡俊 若原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2003034508A priority Critical patent/JP4153325B2/ja
Priority to SG200400571-6A priority patent/SG135019A1/en
Priority to KR1020040008671A priority patent/KR100995024B1/ko
Priority to US10/774,529 priority patent/US20040161940A1/en
Priority to DE102004006774A priority patent/DE102004006774A1/de
Publication of JP2004247443A publication Critical patent/JP2004247443A/ja
Application granted granted Critical
Publication of JP4153325B2 publication Critical patent/JP4153325B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S6/00—Lighting devices intended to be free-standing
    • F21S6/002—Table lamps, e.g. for ambient lighting
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00—Disinfection, sterilisation or deodorisation of air
    • A61L9/015—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone
    • A61L9/04—Disinfection, sterilisation or deodorisation of air using gaseous or vaporous substances, e.g. ozone using substances evaporated in the air without heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Epidemiology (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体ウエーハの表面に貼着された保護テープが捩じれることなく半導体ウエーハの裏面をプラズマエッチング処理することができる半導体ウエーハの加工方法を提供する。
【解決手段】表面に複数の回路が形成された半導体ウエーハの表面に保護テープを貼着し、半導体ウエーハの裏面を研削した後、半導体ウエーハの裏面をプラズマエッチング処理する半導体ウエーハの加工方法であって、保護テープとして紫外線を照射することによって硬化する粘着層を有するテープを用い、半導体ウエーハの裏面をプラズマエッチング処理する前に保護テープに紫外線を照射して粘着層を硬化せしめる。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウエーハの裏面を研削した後、該半導体ウエーハの裏面をプラズマエッチング処理する半導体ウエーハの加工方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造においては、半導体ウエーハの表面に格子状に配列された多数の領域に回路を形成し、該回路が形成された各領域をダイシングすることによって個々半導体チップを製造している。半導体チップの放熱性を良好にするためには、半導体チップの厚さをできるだけ薄く形成することが望ましい。また、半導体チップを多数用いる携帯電話、スマートカード、パソコン等の小型化を可能にするためにも、半導体チップの厚さをできるだけ薄く形成することが望ましい。そのため、半導体ウエーハを個々の半導体チップに分割する前に、その裏面を研削して所定の厚さに加工している。
【０００３】
また、より薄く半導体チップを分割する技術として所謂先ダイシングと称する分割技術が実用化されている。この先ダイシングは、半導体ウエーハの表面からストリートに沿って所定の深さ（半導体チップの仕上がり厚さに相当する）の分割溝を形成し、その後、表面に分割溝が形成された半導体ウエーハの裏面を研削して分割溝を表出させ個々の半導体チップに分離する技術であり、半導体チップの厚さを５０μｍ以下に加工することが可能である。
【０００４】
しかしながら、研削された半導体ウエーハの裏面には研削によって生成された微細なマイクロクラックや歪が残存し、このマイクロクラックや歪による影響で半導体チップの抗折強度が弱くなり、歩留りが低下するとともに、製品の寿命が低下するという問題がある。そこで、半導体ウエーハの加工工程においては、半導体チップの抗折強度を高めるとともに半導体チップの厚さをより薄くする目的で、半導体ウエーハの裏面を研削した後に、回路が形成されている表面に保護テープを貼着し、その裏面を化学的にエッチング処理して、研削によって生成された微細なマイクロクラックや歪を除去している。
【０００５】
この化学的にエッチングとしては、回路が形成された半導体ウエーハの表面に保護テープを貼着し、硝酸とフッ化水素酸を含有するエッチング液を用いるウエットエッチングと、ＣＦ４ 等のフッ素系ガスと酸素を主体とするプラズマ発生用の混合ガスを用いるドライエッチングとが実用化されている。ウエットエッチングは、硝酸やフッ化水素酸等の化学薬液を使用していることから環境汚染の問題があり、使用済みのエッチング液を処理するための廃液処理装置を備える必要がある。
【０００６】
一方、ドライエッチングは、ウエットエッチングのように廃液処理装置が必要ないとともに、エッチングレートの管理のし易さ、回路面に与えるエッチングの影響が少ないことから、半導体ウエーハのエッチングとして採用される傾向にある。このような点を考慮して、プラズマエッチング処理によるドライエッチング機構と研削機構を組み合わせた半導体ウエーハの加工装置が提案されている。（例えば、特許文献１参照。）
【０００７】
【特許文献１】
特開２００１−２５７２４８号公報
【０００８】
【発明が解決しようとする課題】
而して、回路が形成された半導体ウエーハの表面に保護テープを貼着し、半導体ウエーハの裏面を研削した後に、プラズマエッチング装置の被加工物保持手段に保護テープ側を載置して半導体ウエーハの裏面をプラズマエッチング処理すると、プラズマエッチング処理時の熱によって保護テープの粘着層が変質して捩れ、半導体ウエーハの表面に形成された回路と保護テープとの間に隙間が形成されるため、プラズマエッチングガスが侵入して回路面を損傷するという問題がある。特に、上述した先ダイシングによって個々の半導体チップに分離された後に、プラズマエッチング処理を実施した場合には、各半導体チップ間に隙間が形成されていることから上記問題は更に増大する。
【０００９】
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、半導体ウエーハの表面に貼着された保護テープが捩じれることなく半導体ウエーハの裏面をプラズマエッチング処理することができる半導体ウエーハの加工方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明によれば、上記主たる技術的課題を解決するために、表面に複数の回路が形成された半導体ウエーハの表面に保護テープを貼着し、該半導体ウエーハの裏面を研削した後、該半導体ウエーハの裏面をプラズマエッチング処理する半導体ウエーハの加工方法であって、
該保護テープとして紫外線を照射することによって硬化する粘着層を有するテープを用い、該半導体ウエーハの裏面をプラズマエッチング処理する前に該保護テープに紫外線を照射して該粘着層を硬化せしめる、
ことを特徴とする半導体ウエーハの加工方法。
【００１１】
また、本発明によれば、表面にストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域に回路が形成された半導体ウエーハの表面に該複数のストリートに沿って所定深さの分割溝を形成し、該分割溝が形成された該半導体ウエーハの表面に保護テープを貼着し、該半導体ウエーハの裏面を該分割溝が表出するまで研削して個々の回路毎に分離した後、該半導体ウエーハの裏面をプラズマエッチング処理する半導体ウエーハの加工方法であって、
該保護テープとして紫外線を照射することによって硬化する粘着層を有するテープを用い、該半導体ウエーハの裏面をプラズマエッチング処理する前に該保護テープに紫外線を照射して該粘着層を硬化せしめる、
ことを特徴とする半導体ウエーハの加工方法が提供される。
【００１２】
【発明の実施の形態】
以下、本発明による半導体ウエーハの加工方法の好適実施形態について、添付図面を参照して説明する。
【００１３】
図１乃至図３は、本発明による半導体ウエーハの加工方法におけるプラズマエッチング処理工程の前までの各工程の一実施形態を示す説明図である。
図１には半導体ウエーハおよび保護テープの斜視図が示されている。半導体ウエーハ１００は、その表面１００ａに複数のストリート１０１が格子状に形成されているとともに該複数のストリート１０１によって区画された複数の領域に回路１０２が形成されている。この半導体ウエーハ１００の表面１００ａに保護テープ１１０が貼着される（保護テープ貼着工程）。なお、保護テープ１１０は、紫外線を照射することによって硬化する粘着層を有する所謂ＵＶテープが用いられる。
【００１４】
表面１００ａに保護テープ１１０が貼着された半導体ウエーハ１００は、半導体ウエーハの裏面研削工程に移行する。半導体ウエーハの裏面研削工程においては、図２に示すように研削装置１２０のチャックテーブル１２１上に半導体ウエーハ１００を保護テープ１１０側を載置し（従って、裏面１００ｂが上側となる）、図示しない吸引手段によってチャックテーブル１２１上に半導体ウエーハ１００を吸着保持する。そして、チャックテーブル１２１を例えば３００ｒｐｍで回転しつつ、研削砥石１２２を６０００ｒｐｍで回転せしめて半導体ウエーハ１００の裏面１００ｂに接触することにより所定の厚さになるまで研削する。
【００１５】
上述したように半導体ウエーハ１００の裏面１００ｂを研削すると、半導体ウエーハ１００の裏面１００ｂには研削によって生成された微細なマイクロクラックや歪が残存する。このマイクロクラックや歪を除去するために本発明の加工方法においては半導体ウエーハ１００の裏面１００ｂをプラズマエッチング処理するが、上述したようにプラズマエッチング処理時に保護テープ１１０が熱によって変質して捩じれるのを防止するために、本発明においては図３に示すように紫外線照射工程を実施する。即ち、図３に示すように紫外線照射器１３０のハウジング１３１を構成するガラス板からなる上板１３２上の所定位置に半導体ウエーハ１００を保護テープ１１０側を下にして載置し、ハウジング１３１内に配設された紫外線照射ランプ１３３を点灯して保護テープ１１０に紫外線を照射する。保護テープ１１０は上述したように紫外線を照射することによって硬化する粘着層を有する所謂ＵＶテープであるため、保護テープ１１０の粘着層は硬化せしめられる。このようにして、紫外線照射工程を実施したならば、後述するプラズマエッチング処理工程に移行する。
【００１６】
次に、本発明による半導体ウエーハの加工方法におけるプラズマエッチング処理工程の前までの各工程の他の実施形態について図４乃至図８を参照して説明する。
図４には半導体ウエーハの斜視図が示されている。半導体ウエーハ１００は、上記図１に示す半導体ウエーハと同様にその表面１００ａに複数のストリート１０１が格子状に形成されているとともに該複数のストリート１０１によって区画された複数の領域に回路１０２が形成されている。このように構成された半導体ウエーハ１００を個々の半導体チップに分割するために、先ず半導体ウエーハ１００の表面１００ａに形成されたストリート１０１に沿って所定深さ（各半導体チップの仕上がり厚さに相当する深さ）の分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図５に示すようにダイシング装置として一般に用いられている切削装置１４０を用いることができる。即ち、切削装置１４０は、吸引保持手段を備えたチャックテーブル１４１と、切削ブレード１４２を備えた切削手段１４３を具備している。この切削装置１４０のチャックテーブル１４１に半導体ウエーハ１００を表面１００ａを上にして保持し、切削手段１４３の切削ブレード１４２を回転しつつチャックテーブル１４１を矢印Ｘで示す方向に切削送りするとともに、矢印Ｙで示す方向にストリート間隔毎に切削手段１４３を割り出し送りすることによって、ストリート１０１に沿って分割溝１０３を形成する。この分割溝１０３は、分割される各半導体チップの仕上がり厚さに相当する深さに設定されている。
【００１７】
上述した分割溝形成工程により半導体ウエーハ１００の表面１００ａにストリート１０１に沿って所定深さの分割溝１０３を形成したら、図６に示すように半導体ウエーハ１００の表面１００ａに保護テープ１１０を貼着する（保護テープ貼着工程）。この保護テープ１１０は、紫外線を照射することによって硬化する粘着層を有する所謂ＵＶテープが用いられる。
【００１８】
表面１００ａに保護テープ１１０が貼着された半導体ウエーハ１００は、分割溝表出工程に移行する。分割溝表出工程においては、図７に示すように研削装置１２０のチャックテーブル１２１上に半導体ウエーハ１００を保護テープ１１０側を載置し（従って、裏面１００ｂが上側となる）、図示しない吸引手段によってチャックテーブル１２１上に半導体ウエーハ１００を吸着保持する。そして、チャックテーブル１２１を例えば３００ｒｐｍで回転しつつ、研削砥石１２２を６０００ｒｐｍで回転せしめて半導体ウエーハ１００の裏面１００ｂに接触することにより研削し、分割溝１０３が裏面１００ｂに表出するまで研削する。このように分割溝１０３が表出するまで研削することによって、半導体ウエーハ１００は個々の半導体チップに分離される。なお、分離された複数の半導体チップは、その表面に保護テープ１１０が貼着されているので、バラバラにはならず半導体ウエーハ１００の形態が維持されている。
【００１９】
上述したように半導体ウエーハ１００の裏面１００ｂを研削すると、個々に分離された半導体チップの裏面には研削によって生成された微細なマイクロクラックや歪が残存する。このマイクロクラックや歪を除去するために本発明の加工方法においては半導体ウエーハ１００の形態をなしている個々の半導体チップの裏面をプラズマエッチング処理するが、上述したようにプラズマエッチング処理時に保護テープ１１０が熱によって変質して捩じれるのを防止するために、本発明においては図８に示すように紫外線照射工程を実施する。この図８に示す紫外線照射工程は上述した図３に示す紫外線照射工程と同様に、紫外線照射器１３０のハウジング１３１を構成するガラス板からなる上板１３２上の所定位置に半導体ウエーハ１００を保護テープ１１０側を下にして載置し、ハウジング１３１内に配設された紫外線照射ランプ１３３を点灯して保護テープ１１０に紫外線を照射する。保護テープ１１０は上述したように紫外線を照射することによって硬化する粘着層を有する所謂ＵＶテープであるため、保護テープ１１０の粘着層は硬化せしめられる。このようにして、紫外線照射工程を実施したならば、後述するプラズマエッチング処理工程に移行する。
【００２０】
次に、本発明による半導体ウエーハの加工方法におけるプラズマエッチング処理を行うためのプラズマエッチング装置について、図９を参照して説明する。
図９に示すプラズマエッチング装置は、密閉空間２０を形成するハウジング２を具備している。このハウジング２は、底壁２１と上壁２２と左右側壁２３、２４と後側が側壁２５および前側側壁（図示せず）とからなっており、右側側壁２４には被加工物搬出入用の開口２４１が設けられている。開口２４１の外側には、開口２４１を開閉するためのゲート３が上下方向に移動可能に配設されている。このゲート３は、ゲート作動手段４によって作動せしめられる。ゲート作動手段４は、エアシリンダ４１と該エアシリンダ４１内に配設された図示しないピストンに連結されたピストンロッド４２とからなっており、エアシリンダ４１がブラケット４３を介して上記ハウジング２の底壁２１に取り付けられており、ピストンロッド４２の先端（図において上端）が上記ゲート３に連結されている。このゲート作動手段４によってゲート３が開けることにより、被加工物としての半導体ウエーハ１００を開口２４１を通して搬出入することができる。また、ハウジング２を構成する底壁２１には排気口２１１が設けられており、この排気口２１１がガス排出手段５に接続されている。
【００２１】
上記ハウジング２によって形成される密閉空間２０には、下部電極６と上部電極７が対向して配設されている。
下部電極６は、導電性の材料によって形成されており、円盤状の被加工物保持部６１と、該被加工物保持部６１の下面中央部から突出して形成された円柱状の支持部６２とからなっている。このように被加工物保持部６１と円柱状の支持部６２とから構成された下部電極６は、支持部６２がハウジング２の底壁２１に形成された穴２１２を挿通して配設され、絶縁体８を介して底壁２１にシールされた状態で支持されている。このようにハウジング２の底壁２１に支持された下部電極６は、支持部６２を介して高周波電源１０に電気的に接続されている。
【００２２】
下部電極６を構成する被加工物保持部６１の上部には、上方が開放された円形状の嵌合凹部６１１が設けられており、該嵌合凹部６１１にポーラスセラミック材によって形成された円盤状の吸着保持部材６３が嵌合される。嵌合凹部６１１における吸着保持部材６３の下側に形成される室６１１ａは、被加工物保持部６１および支持部６２に形成された連通路６２１によって吸引手段９に連通されている。従って、吸着保持部材６３上に被加工物を載置して吸引手段９を作動して連通路６２１を負圧源に連通することにより室６１１ａに負圧が作用し、吸着保持部材６３上に載置された被加工物が吸引保持される。また、吸引手段９を作動して連通路６２１を大気に開放することにより、吸着保持部材６３上に吸引保持された被加工物の吸引保持が解除される。
【００２３】
下部電極６を構成する被加工物保持部６１の下部には、冷却通路６１２が形成されている。この冷却通路６１２の一端は支持部６２に形成された冷媒導入通路６２２に連通され、冷却通路６１２の他端は支持部６２に形成された冷媒排出通路６２３に連通されている。冷媒導入通路６２２および冷媒排出通路６２３は、冷媒供給手段１１に連通されている。従って、冷媒供給手段１１が作動すると、冷媒が冷媒導入通路６２２、冷却通路６１２および冷媒排出通路６２３を通して循環せしめられる。この結果、後述するプラズマ処理時に発生する熱は下部電極６から冷媒に伝達されるので、下部電極６の異常昇温が防止される。
【００２４】
上記上部電極７は、導電性の材料によって形成されており、円盤状のガス噴出部７１と、該ガス噴出部７１の上面中央部から突出して形成された円柱状の支持部７２とからなっている。このようにガス噴出部７１と円柱状の支持部７２とからなる上部電極７は、ガス噴出部７１が下部電極６を構成する被加工物保持部６１と対向して配設され、支持部７２がハウジング２の上壁２２に形成された穴２２１を挿通し、該穴２２１に装着されたシール部材１２によって上下方向に移動可能に支持されている。支持部７２の上端部には作動部材７３が取り付けられており、この作動部材７３が昇降駆動手段１３に連結されている。なお、上部電極７は、支持部７２を介して接地されている。
【００２５】
上部電極７を構成する円盤状のガス噴出部７１には、下面に開口する複数の噴出口７１１が設けられている。この複数の噴出口７１１は、ガス噴出部７１に形成された連通路７１２および支持部７２に形成された連通路７２１を介してガス供給手段１４に連通されている。ガス供給手段１４は、ＣＦ４ 等のフッ素系ガスと酸素を主体とするプラズマ発生用の混合ガスを供給する。
【００２６】
図示の実施形態におけるプラズマエッチング装置は、上記ゲート作動手段４、ガス排出手段５、吸引手段９、高周波電源１０、冷媒供給手段１１、昇降駆動手段１３、ガス供給手段１４等を制御する制御手段１５を具備している。この制御手段１５にはガス排出手段５からハウジング２によって形成される密閉空間２０内の圧力に関するデータが、冷媒供給手段１１から冷媒温度（即ち電極温度）に関するデータが、ガス供給手段１４からガス流量に関するデータが入力され、これらのデータ等に基づいて制御手段１５は上記各手段に制御信号を出力する。
【００２７】
図示の実施形態におけるプラズマエッチング装置は以上のように構成されており、以下上述したように紫外線照射工程が実施された半導体ウエーハ１００の裏面をプラズマエッチング（ドライエッチング）する例について説明する。
上記のように所定の厚さに研削され上記紫外線照射工程が実施された半導体ウエーハ１００をプラズマエッチング（ドライエッチング）するには、先ずゲート作動手段４を作動してゲート３を図９において下方に移動せしめ、ハウジング２の右側側壁２４に設けられた開口２４１を開ける。次に、図示しない搬出入手段によって上述した半導体ウエーハ１００を保護テープ１１０側を下側にして（従って、裏面１００ｂが上側となる）、開口２４１からハウジング２によって形成される密閉空間２０に搬送し、下部電極６を構成する被加工物保持部６１の吸着保持部材６３上に保護テープ１１０側を載置する。このとき、昇降駆動手段１３を作動して上部電極７を上昇せしめておく。そして、吸引手段９を作動して上述したように室６１１ａに負圧を作用することにより、吸着保持部材６３上に載置された半導体ウエーハ１００は吸引保持される（図１０参照）。
【００２８】
半導体ウエーハ１００が吸着保持部材６３上に吸引保持されたならば、ゲート作動手段４を作動してゲート３を図９において上方に移動せしめ、ハウジング２の右側側壁２４に設けられた開口２４１を閉じる。そして、昇降駆動手段１３を作動して上部電極７を下降させ、図１０に示すように上部電極７を構成するガス噴射部７１の下面と下部電極６を構成する被加工物保持部６１に保持された半導体ウエーハ１００の上面との間の距離をプラズマエッチング処理に適した所定の電極間距離（Ｄ）に位置付ける。なお、この電極間距離（Ｄ）は、図示の実施形態においては１０ｍｍに設定されている。
【００２９】
次に、ガス排出手段５を作動してハウジング２によって形成される密閉空間２０内を真空排気する。密閉空間２０内を真空排気したならば、ガス供給手段１４を作動にてフッ素系ガスと酸素ガスの混合ガスをプラズマ発生用ガスとして上部電極７に供給する。ガス供給手段１４から供給された混合ガスは、支持部７２に形成された連通路７２１およびガス噴出部７１に形成された連通路７１２を通して複数の噴出口７１１から下部電極６の吸着保持部材５３上に保持された半導体ウエーハ１００の裏面１００ａに向けて噴出される。そして、密閉空間２０内を所定のガス圧力に維持する。このように、プラズマ発生用の混合ガスを供給した状態で、高周波電源１０から下部電極６と上部電極７との間に高周波電圧を印加する。これにより、下部電極６と上部電極７との間の空間にプラズマ放電が発生し、このプラズマ放電により生じる活性物質の作用により、半導体ウエーハ１００の裏面がエッチングされる。
【００３０】
上述したプラズマエッチング処理は、半導体ウエーハ１００の厚さが目標厚さになるまで継続して行われる。これにより、研磨加工によって半導体ウエーハ１００の裏面に生じたマイクロクラックが除去される。このマイクロクラックは通常３〜５μｍの深さで生成されるため、半導体ウエーハ１００を目標厚さよりマイクロクラックを越えるドライエッチング代だけ厚い寸法に研削し、その後ドライエッチング代分だけプラズマエッチング処理して除去することにより、目標厚さまで加工された状態では、マイクロクラックは完全に除去される。
【００３１】
なお、上述したプラズマエッチング処理時には高温となり、半導体ウエーハ１００の表面１００ａに貼着された保護テープ１１０も１５０°Ｃ程度の高温となるが、この保護テープ１１０の粘着層は上述した紫外線を照射することによって硬化せしめられているので、プラズマエッチング処理中に捩じれることはない。従って、保護テープ１１０が捩じれることによって半導体ウエーハの表面に形成された回路と保護テープとの間に隙間が形成されプラズマエッチングガスが侵入して回路面を損傷するという問題を未然に防止することができる。
【００３２】
【発明の効果】
以上のように本発明によれば、半導体ウエーハの表面に貼着する保護テープとして紫外線を照射することによって硬化する粘着層を有するテープを用い、半導体ウエーハの裏面をプラズマエッチング処理する前に保護テープに紫外線を照射して該粘着層を硬化せしめるので、プラズマエッチング処理時に保護テープが熱で変質して捩じれることはない。従って、保護テープが捩じれることによって半導体ウエーハの表面に形成された回路と保護テープとの間に隙間が形成されプラズマエッチングガスが侵入して回路面を損傷するという問題を未然に防止することができる。特に、所謂先ダイシングにおいては、半導体ウエーハの裏面に分割溝が表出されておりエッチングガスが侵入し易い状態になっているが、保護テープの粘着層が紫外線が照射されて硬化されているので、分離されたチップとの一体性が向上し、回路を損傷することがない。
【図面の簡単な説明】
【図１】本発明による加工方法における保護テープ貼着工程を示す説明図。
【図２】本発明による加工方法における裏面研削工程を示す説明図。
【図３】本発明による加工方法における紫外線照射工程を示す説明図。
【図４】本発明による加工方法によって加工される半導体ウエーハの斜視図。
【図５】本発明による加工方法における分割溝形成工程を示す説明図。
【図６】本発明による加工方法における保護テープ貼着工程を示す説明図。
【図７】本発明による加工方法における分割溝表出工程を示す説明図。
【図８】本発明による加工方法における紫外線照射工程を示す説明図。
【図９】本発明による加工方法におけるプラズマエッチング処理を実施するためのプラズマエッチング装置の断面図。
【図１０】図９に示すプラズマエッチング装置を構成する下部電極と上部電極の要部を拡大して示す断面図。
【符号の説明】
２：ハウジング
２０：密閉空間
３：ゲート
４：ゲート作動手段
５：ガス排出手段
６：下部電極
６１：被加工物保持部
６２：支持部
６３：吸着保持部材
７：上部電極
７１：ガス噴出部
７２：支持部
７３：作動部材
７６：ガス噴射部材
７７：環状の隔壁
９：吸引手段
１０：高周波電源
１１：冷媒供給手段
１２：昇降駆動手段
１３：昇降駆動手段
１４：ガス供給手段
１５：制御手段
１００：半導体ウエーハ
１１０：保護テープ
１２０：研削装置
１３０：紫外線照射器
１４０：切削装置

Claims (2)

  1. 表面に複数の回路が形成された半導体ウエーハの表面に保護テープを貼着し、該半導体ウエーハの裏面を研削した後、該半導体ウエーハの裏面をプラズマエッチング処理する半導体ウエーハの加工方法であって、
    該保護テープとして紫外線を照射することによって硬化する粘着層を有するテープを用い、該半導体ウエーハの裏面をプラズマエッチング処理する前に該保護テープに紫外線を照射して該粘着層を硬化せしめる、
    ことを特徴とする半導体ウエーハの加工方法。
  2. 表面にストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域に回路が形成された半導体ウエーハの表面に該複数のストリートに沿って所定深さの分割溝を形成し、該分割溝が形成された該半導体ウエーハの表面に保護テープを貼着し、該半導体ウエーハの裏面を該分割溝が表出するまで研削して個々の回路毎に分離した後、該半導体ウエーハの裏面をプラズマエッチング処理する半導体ウエーハの加工方法であって、
    該保護テープとして紫外線を照射することによって硬化する粘着層を有するテープを用い、該半導体ウエーハの裏面をプラズマエッチング処理する前に該保護テープに紫外線を照射して該粘着層を硬化せしめる、
    ことを特徴とする半導体ウエーハの加工方法。
JP2003034508A 2003-02-13 2003-02-13 半導体ウエーハの加工方法 Expired - Lifetime JP4153325B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003034508A JP4153325B2 (ja) 2003-02-13 2003-02-13 半導体ウエーハの加工方法
SG200400571-6A SG135019A1 (en) 2003-02-13 2004-02-06 Semiconductor wafer processing method
KR1020040008671A KR100995024B1 (ko) 2003-02-13 2004-02-10 반도체 웨이퍼의 가공방법
US10/774,529 US20040161940A1 (en) 2003-02-13 2004-02-10 Semiconductor wafer processing method
DE102004006774A DE102004006774A1 (de) 2003-02-13 2004-02-11 Halbleiterwafer-Bearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003034508A JP4153325B2 (ja) 2003-02-13 2003-02-13 半導体ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2004247443A true JP2004247443A (ja) 2004-09-02
JP4153325B2 JP4153325B2 (ja) 2008-09-24

Family

ID=32844373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003034508A Expired - Lifetime JP4153325B2 (ja) 2003-02-13 2003-02-13 半導体ウエーハの加工方法

Country Status (5)

Country Link
US (1) US20040161940A1 (ja)
JP (1) JP4153325B2 (ja)
KR (1) KR100995024B1 (ja)
DE (1) DE102004006774A1 (ja)
SG (1) SG135019A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060151A (ja) * 2006-08-29 2008-03-13 Nitto Denko Corp 半導体ウエハ裏面加工方法、基板裏面加工方法、及び放射線硬化型粘着シート
JP2009033156A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2009032885A (ja) * 2007-07-26 2009-02-12 Disco Abrasive Syst Ltd プラズマエッチング装置
JP2015532542A (ja) * 2012-10-17 2015-11-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィルムフレームアプリケーション用ｕｖ除去ダイシングテープの部分的前反応によるレーザ・プラズマエッチングウェハダイシング
JP2022551043A (ja) * 2020-09-02 2022-12-07 テーデーカー エレクトロニクス アーゲー センサ素子及びセンサ素子を製造する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2015356A1 (en) * 2007-07-13 2009-01-14 PVA TePla AG Method for singulation of wafers
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
JP7189026B2 (ja) * 2019-01-07 2022-12-13 株式会社ディスコ 被加工物の加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612408A (en) * 1984-10-22 1986-09-16 Sera Solar Corporation Electrically isolated semiconductor integrated photodiode circuits and method
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus
JP2002033296A (ja) * 2000-04-26 2002-01-31 Lintec Corp シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
KR100855015B1 (ko) * 2000-12-21 2008-08-28 테쎄라 테크놀로지스 헝가리 케이에프티. 패키징된 집적회로 및 그 제조 방법
JP2002353170A (ja) * 2001-05-28 2002-12-06 Disco Abrasive Syst Ltd 半導体ウェーハの分離システム、分離方法及びダイシング装置
JP2003007648A (ja) * 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割システム
TW578222B (en) * 2002-01-11 2004-03-01 Mitsui Chemicals Inc Semiconductor wafer surface protective adhesive tape and backside process method of semiconductor wafer using the same
JP2003347260A (ja) 2002-05-22 2003-12-05 Tokyo Electron Ltd 処理装置及び基板処理方法
US20040087054A1 (en) * 2002-10-18 2004-05-06 Applied Materials, Inc. Disposable barrier technique for through wafer etching in MEMS

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060151A (ja) * 2006-08-29 2008-03-13 Nitto Denko Corp 半導体ウエハ裏面加工方法、基板裏面加工方法、及び放射線硬化型粘着シート
JP2009033156A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2009033154A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2009032885A (ja) * 2007-07-26 2009-02-12 Disco Abrasive Syst Ltd プラズマエッチング装置
JP2015532542A (ja) * 2012-10-17 2015-11-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フィルムフレームアプリケーション用ｕｖ除去ダイシングテープの部分的前反応によるレーザ・プラズマエッチングウェハダイシング
JP2022551043A (ja) * 2020-09-02 2022-12-07 テーデーカー エレクトロニクス アーゲー センサ素子及びセンサ素子を製造する方法

Also Published As

Publication number Publication date
KR20040073331A (ko) 2004-08-19
US20040161940A1 (en) 2004-08-19
JP4153325B2 (ja) 2008-09-24
SG135019A1 (en) 2007-09-28
KR100995024B1 (ko) 2010-11-19
DE102004006774A1 (de) 2004-10-28

Similar Documents

Publication Publication Date Title
US10177004B2 (en) Method of processing wafer
JP5331500B2 (ja) ウエーハの処理方法
US7629230B2 (en) Wafer processing method
US6784112B2 (en) Method for surface treatment of silicon based substrate
JP2004193305A (ja) 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JPWO2003071591A1 (ja) 半導体ウェーハの分割方法
JP2006303077A (ja) 半導体チップの製造方法
CN106068548B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
CN110364482B (zh) 晶片的加工方法
CN108735667B (zh) 器件芯片的制造方法
JP4153325B2 (ja) 半導体ウエーハの加工方法
TWI780318B (zh) 晶圓的加工方法
JP2015133459A (ja) ウェーハの分割方法
JP7353712B2 (ja) ウェーハの加工方法
JP4731244B2 (ja) ウエーハの分割方法
TWI846946B (zh) 晶圓加工方法
CN108878284B (zh) 被加工物的加工方法
JP2004247454A (ja) プラズマエッチング装置
JP7214309B2 (ja) ウェーハの加工方法
JP7229631B2 (ja) ウェーハの加工方法
TW202111793A (zh) 晶圓加工方法
JP2018056486A (ja) マスクの形成方法及びウエーハの加工方法
JP2022021712A (ja) ウェーハの加工方法
KR20230081608A (ko) 디바이스 칩의 제조 방법
JP2005094045A (ja) プラズマエッチング装置およびプラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080703

R150 Certificate of patent or registration of utility model

Ref document number: 4153325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term