JPWO2003071591A1 - 半導体ウェーハの分割方法 - Google Patents
半導体ウェーハの分割方法 Download PDFInfo
- Publication number
- JPWO2003071591A1 JPWO2003071591A1 JP2003570393A JP2003570393A JPWO2003071591A1 JP WO2003071591 A1 JPWO2003071591 A1 JP WO2003071591A1 JP 2003570393 A JP2003570393 A JP 2003570393A JP 2003570393 A JP2003570393 A JP 2003570393A JP WO2003071591 A1 JPWO2003071591 A1 JP WO2003071591A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- masking member
- street
- masking
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims description 58
- 230000000873 masking effect Effects 0.000 claims abstract description 87
- 238000003486 chemical etching Methods 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000011247 coating layer Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 83
- 238000005530 etching Methods 0.000 description 14
- 238000001816 cooling Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000000498 cooling water Substances 0.000 description 3
- 239000010445 mica Substances 0.000 description 3
- 229910052618 mica group Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
- B28D5/0064—Devices for the automatic drive or the program control of the machines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
- H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Weting (AREA)
- Laser Beam Processing (AREA)
Abstract
ストリートによって区画された多数の領域に回路が形成された半導体ウェーハＷを個々の回路ごとの半導体チップに分割する場合に、少なくとも半導体ウェーハＷの回路面をマスキング部材１５で被覆し、ストリートＳの上部を被覆しているマスキング部材１５をレーザー光線の照射により除去し、ストリートＳの上部を被覆しているマスキング部材１５が除去された半導体ウェーハＷに化学的エッチングを施しストリートを浸食して個々の半導体チップＣに分割する。フォトマスクや露光装置等が不要であるため経済的かつ簡便であると共に、半導体ウェーハを切削しないため、欠けや剥がれ等のない半導体チップを形成することができる。
Description
技術分野
この発明は、化学的エッチング処理により半導体ウェーハを分割して個々のチップとする半導体ウェーハの分割方法に関する。
背景技術
第１０図に示す半導体ウェーハＷは、テープＴを介してフレームＦと一体となっている。半導体ウェーハＷの表面には、一定の間隔を置いてストリートＳが格子状に配列されており、ストリートＳによって区画された多数の矩形領域には回路が形成されている。そして、ストリートＳを回転ブレードを用いて切削することにより、個々の半導体チップとなる。
ところが、回転ブレードによる切削においては、半導体チップの外周に細かな欠けやストレスが生じることがあるため、その欠けやストレスが原因となって抗折強度が低下し、外力またはヒートサイクルによって半導体チップが破損しやすくなり、寿命が短くなるという問題がある。特に例えば厚さが５０μｍ以下の半導体チップにおいては、上記の欠けやストレスは致命的な問題となる。
そこで、回転ブレードを用いずに、化学的なエッチング処理によって半導体ウェーハを分割する方法が検討されている。その方法とは、まず回路が形成された半導体ウェーハＷの表面にホトレジスト膜を形成し、ストリートの上部のみをホトマスクを用いて露光し、露光により変質したホトレジスト膜を除去してから、エッチングによりストリートを浸食して個々のペレットに分割するという方法である。
しかしながら、上記の方法においてストリートの上部に被覆したホトレジスト膜のみを露光するためには、半導体ウェーハＷの大きさ及びストリート間隔に個別に対応したホトマスクを複数種類用意しなけらばならないため、不経済であると共に管理が煩雑になるという問題がある。
また、半導体ウェーハＷの表面に形成されたストリートＳとそれに対応してホトマスクに形成された対応部分との精密な位置合わせをして露光を行う露光装置と、露光によって変質したホトレジスト膜を除去するための除去装置とが必要であるため、設備投資が増大するという問題もある。
更に、半導体ウェーハＷのストリートＳにエッチング処理では除去できない材質でアライメントマーク等のパターンが形成されている場合は、実質的に半導体ウェーハＷを分割することができないという問題もある。
このような問題を解決するために、例えば日本特開２００１−１２７０１１号公報に開示されている発明のように、ストリートの上部を被覆しているレジスト膜を回転ブレード等を用いて機械的に除去してから化学的にエッチングして個々の半導体チップに分割する方法も提案されている。
しかし、このような方法による場合は、ストリート上部のレジスト膜を除去する際に半導体ウェーハにも回転ブレードが切り込む等して半導体チップに欠け等が生じ、抗折強度が低下することがある。特に、シリコンウェーハの上に極薄の層間絶縁膜（低誘電率絶縁膜）が複数積層された多層構造の半導体ウェーハの場合には、回転ブレードの切り込み量が少しでも大きくなると、絶縁膜に回転ブレードが切り込み、絶縁膜が雲母のように剥がれ落ちるおそれがある。
そこで本発明は、化学的エッチング処理により半導体ウェーハを分割する場合において、経済的な方法で欠けやストレス、剥がれのない高品質なチップを形成することを目的としている。
発明の開示
本発明は、ストリートによって区画された多数の領域に回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、少なくとも半導体ウェーハの回路面をマスキング部材でマスキングするマスキング工程と、ストリートの上部を被覆しているマスキング部材をレーザー光線の照射により除去するマスキング部材除去工程と、ストリートの上部を被覆しているマスキング部材が除去された半導体ウェーハに化学的エッチングを施しストリートを浸食して個々の半導体チップに分割する化学的エッチング処理工程とから少なくとも構成される。
そして、上記半導体ウェーハの分割方法は、マスキング部材除去工程において、レーザー光線によるマスキング部材の除去に先立ち、ストリートの上部のマスキング部材に切削溝を形成してマスキング部材の切り残し部の厚さを均一とし、その後、切削溝の底部にレーザー光線を照射してマスキング部材を除去すること、半導体ウェーハは、半導体基板上に多層配線が形成された半導体ウェーハであり、ストリート上には、層間絶縁膜が積層されていること、ストリート上に化学的エッチングによって除去できない被覆層が形成されている場合は、マスキング部材除去工程においてレーザー光線をストリートに照射して被覆層を除去すること、化学的エッチング工程における化学的エッチング処理は、フッ素系ガスによるドライエッチング処理であること、半導体ウェーハの厚さが５０μｍ以下であることを付加的要件とする。
上記のように構成される半導体ウェーハの分割方法においては、半導体ウェーハの回路面をマスキング部材で被覆し、ストリート上のマスキング部材をレーザー光線により除去してからストリートを化学的にエッチングすることにより個々の半導体チップに分割するため、ホトマスク、露光装置等を用いずに、欠け等のない抗折強度の高い半導体チップを形成することができる。
また、極薄の層間絶縁膜が複数積層された多層構造の半導体ウェーハを分割する場合には、レーザー光線を用いることにより切削のような衝撃力が層間絶縁膜に加わらないため、層間絶縁膜が雲母のように剥がれ落ちるおそれがない。
更に、ストリート上のマスキング部材を除去する際に、予め切削により切削溝を形成してから切り残し部を形成し、その後レーザー光線により切り残し部を除去するようにすれば、切り残し部の厚さを均一にすることができるため、レーザー光線の走査速度、電圧を変化させることなく一定の値のままで照射することができる。
発明を実施するための最良の形態
まず、本発明を実施するための最良の形態の第一の例について、第１Ａ図〜第６図を参照して説明する。第１Ａ図、第１Ｂ図、第１Ｃ図は、本発明に係る半導体ウェーハの分割方法を工程順に示したもので、第１Ａ図はマスキング工程、第１Ｂ図はマスキング部材除去工程、第１Ｃ図は化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示している。
マスキング工程においては、例えば第２図に示すスピンコータ１０を用いて半導体ウェーハＷの表面にマスキング部材を形成する。スピンコータ１０においては、半導体ウェーハＷが保持される保持テーブル１１は駆動部１２に駆動されて回転可能となっており、リング状のフレームＦの開口部を塞ぐように裏側から貼着されたテープＴの粘着面に半導体ウェーハＷの裏面が貼着されることによりテープＴを介してフレームＦと一体となった半導体ウェーハＷが、回路面を上にして保持テーブル１１に保持される。
そして、保持テーブル１１を高速回転させながら滴下部１３からレジストポリマー１４を半導体ウェーハＷの回路面に滴下することにより、第１Ａ図に示したように、回路面の一面にマスキング部材１５がマスキングされる（マスキング工程）。ここで、後の工程を効率よく遂行するために、マスキング部材１５の厚さは薄く、例えば１０〜５０μｍ以下とするのが望ましい。
なお、マスキング部材１５は、上記のようにスピンコートにより形成されるレジスト膜には限られず、半導体ウェーハＷに貼着されるタイプのテープ等であってもよい。
次にマスキング部材除去工程において、マスキング工程でマスキングしたマスキング部材１５のうち、半導体ウェーハＷの回路面に形成されたストリートの上部を被覆している部分のみを除去する。
マスキング部材除去工程においては、例えば第３図に示すレーザー加工装置２０を用いる。このレーザー加工装置２０においては、テープＴを介してフレームＦと一体となり表面にマスキング部材１５が被覆された複数の半導体ウェーハＷがカセット２１に収容される。
そして、フレームＦと一体となり表面にマスキング部材１５が被覆された半導体ウェーハＷが１枚ずつ搬出入手段２２によって仮置き領域２３に取り出され、搬送手段２４に吸着されてチャックテーブル２５に搬送され、保持される。
次に、チャックテーブル２５が＋Ｘ方向に移動することによって、半導体ウェーハＷがまずアライメント手段２６の直下に位置付けられ、ここでストリートが検出され、そのストリートとレーザー照射手段２７を構成する照射部２８とのＹ軸方向の位置合わせがなされる（アライメントされる）。なお、マスキング部材１５が半透明である場合は、赤外線を用いてアライメントを行うことにより、マスキング部材１５を透過してストリートを検出することができる。
このようにして位置合わせがなされると、更にチャックテーブル２５が＋Ｘ方向に移動することによって、検出されたストリートの上部のマスキング部材１５に照射部２８からレーザー光線が照射され、照射された部分のマスキング部材１５が除去される。
そして、レーザー照射手段２７をストリート間隔ずつＹ軸方向に送り出しながらチャックテーブル２５をＸ軸方向に往復移動させると、同方向のすべてのストリートの上部のマスキング部材が除去される。
更に、チャックテーブル２５を９０度回転させてから上記同様にレーザー光線の照射を行うと、第１Ｂ図に示したように、回路面に一面にマスキングされたマスキング部材１５のうち、ストリートＳの上部のマスキング部材１５のみが除去される（マスキング部材除去工程）。
このようにしてレーザー光線を用いてストリート上部のマスキング部材を除去することにより、従来の露光による方法では必要であった専用のホトマスク、露光装置、除去装置が不要となって経済的であると共に、工程を効率良く遂行することができる。
すべての半導体ウェーハについてマスキング部材除去工程が終了すると、カセット２１ごと次の化学的エッチング工程に搬送される。化学的エッチング工程においては、例えば第４図に示すドライエッチング装置３０を使用する。
第４図に示すドライエッチング装置３０は、レーザー加工装置２０から搬送されてきたカセット２１からの半導体ウェーハＷの搬出及び化学的エッチング工程終了後の半導体ウェーハＷのカセット２１への搬入を行う搬出入手段３１と、搬出入手段３１によって搬出入される半導体ウェーハＷが収容される搬出入チャンバー３２と、ドライエッチングを行う処理チャンバー３３と、エッチングガスを処理チャンバー３３内に供給するガス供給部３４とから概ね構成される。
マスキング部材除去工程が終了した半導体ウェーハＷは、搬出入手段３１によってカセット２１から搬出される。そして、搬出入チャンバー３２に備えた第一のゲート３５が開き、第５図に示す搬出入チャンバー３２内に位置付けられた保持部３６に半導体ウェーハＷが載置される。
第５図に示すように、搬出入チャンバー３２と処理チャンバー３３とは第二のゲート３７によって遮断されているが、第二のゲート３７を開いたときは、保持部３６が搬出入チャンバー３２の内部と処理チャンバー３３の内部との間を移動可能となっている。
第６図に示すように、処理チャンバー３３には、高周波電源及び同調機３８に接続されプラズマを発生する一対の高周波電極３９が上下方向に対峙して配設されており、本実施の形態においては片方の高周波電極３９が保持部３６を兼ねた構成となっている。また保持部３６には、保持された半導体ウェーハを冷却する冷却部４０を設けている。
一方、ガス供給部３４には、エッチングガスを蓄えたタンク４１と、タンク４１に蓄えられたエッチングガスを処理チャンバー３３に供給するポンプ４２とを備えると共に、冷却部４０に冷却水を供給する冷却水循環器４３、保持部３６に吸引力を供給する吸引ポンプ４４、処理チャンバー３３内のエッチングガスを吸引する吸引ポンプ４５、吸引ポンプ４５が吸引したエッチングガスを中和して排出部４７に排出するフィルター４６を備えている。
マスキング部材除去工程が終了した半導体ウェーハＷをドライエッチングする際は、搬出入チャンバー３２に設けた第一のゲート３５を開け、搬出入手段３１が半導体ウェーハＷを保持して第５図における矢印の方向に移動することにより、搬出入チャンバー３２内に位置付けられた保持部３６に半導体ウェーハＷが、表面を上にして載置される。そして、第一のゲート３５を閉じ、搬出入チャンバー３２内を真空にする。
次に、第二のゲート３７を開いて保持部３６が処理チャンバー３３内に移動することにより、半導体ウェーハＷが処理チャンバー３３内に収容される。処理チャンバー３３内には、ポンプ４２によってエッチングガス、例えば希薄なフッ素系ガスを供給すると共に、高周波電源及び同調器３８から高周波電極３９に高周波電圧を供給することにより、半導体ウェーハＷの表面をプラズマによりドライエッチングする。このとき、冷却部４０には冷却水循環器４３によって冷却水が供給される。
このようにしてドライエッチングが行われると、半導体ウェーハＷの表面のうち、ストリートの上部に被覆されていたマスキング部材は、マスキング部材除去工程において除去されているが、その他の部分はマスキング部材で覆われているため、ストリートのみがエッチング処理により浸食され、第１Ｃ図に示すように、個々の半導体チップＣに分割される（化学的エッチング処理工程）。
エッチングの終了後は、処理チャンバー３３に供給したエッチングガスを吸引ポンプ４５によって吸引し、フィルター４６において中和して排出部４７から外部に排出する。そして、処理チャンバー３３内を真空にして第二のゲート３７を開き、エッチング済みの半導体ウェーハＷを保持した保持部３６が搬出入チャンバー３２に移動し、第二のゲート３７を閉じる。
半導体ウェーハＷが搬出入チャンバー３２に移動すると、第一のゲート３５を開き、搬出入手段３１が半導体ウェーハＷを保持して搬出入チャンバー３２から搬出し、カセット２１に収容する。
以上のような工程をすべての半導体ウェーハについて遂行することにより、化学的エッチング処理により分割されたすべての半導体ウェーハがカセット２１に収容される。なお、個々の半導体チップＣの表面にマスキングされているマスキング部材は、適宜の溶剤を用いて取り除く必要がある。
このようにして形成された個々の半導体チップＣは、回転ブレードを用いて切削により分割されたものではないため、欠けやストレスがない高品質なものとなる。特に、厚さが５０μｍ以下のような薄い半導体ウェーハの場合は、切削して分割する方法によると欠けやストレスが生じやすいので、本発明を利用すると特に効果的である。
また、半導体ウェーハＷが、半導体基板の上に極薄の層間絶縁膜が複数積層された多層構造の半導体ウェーハである場合には、レーザー光線を用いることにより、切削時のような衝撃力が層間絶縁膜に加わることがないため、層間絶縁膜が雲母のように剥がれ落ちるおそれもない。
また、ドライエッチング処理は、半導体ウェーハの厚さが厚くなるほど時間がかかることになるが、厚さが５０μｍ以下のような薄い半導体ウェーハであれば、ドライエッチング処理にそれほどの時間を要さないため、生産性を確保することができ、この点においても本発明は有用である。
なお、エッチング処理では除去できないパターン等の被覆層がストリートに形成されている場合には、マスキング部材除去工程においてレーザー光線をその被覆層に照射すれば、その被覆層を除去することができるため、そのようなパターンが形成された半導体ウェーハもエッチングによって分割することができる。
次に、本発明を実施するための最良の形態の第二の例について、第７Ａ図〜第９図を参照して説明する。第７Ａ図はマスキング工程の終了直後の半導体ウェーハＷの状態、第７Ｂ図はマスキング部材除去工程の途中の半導体ウェーハＷの状態、第７Ｃ図はマスキング部材除去工程の終了直後の半導体ウェーハＷの状態、第７Ｄ図は化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示している。
マスキング工程においては、第２図に示した方法と同様の方法によって半導体ウェーハＷの表面にマスキング部材１５を形成する。
マスキング部材除去工程においては、まず第８図に示す切削装置５０を用いて、第７図（Ｂ）に示すように、ストリート上部のマスキング部材１５に切削溝１５ａを形成する。
この切削装置５０においては、テープＴを介してフレームＦと一体となり表面にマスキング部材１５がマスキングされた複数の半導体ウェーハＷがカセット５１に収容される。
そして、フレームＦと一体となり表面にマスキング部材１５がマスキングされた半導体ウェーハＷが１枚ずつ搬出入手段５２によって仮置き領域５３に取り出され、搬送手段５４に吸着されてチャックテーブル５５に搬送され、保持される。
次に、チャックテーブル５５が＋Ｘ方向に移動することによって、半導体ウェーハＷがまずアライメント手段５６の直下に位置付けられ、ここでストリートが検出され、そのストリートと切削手段５７を構成する回転ブレード５８とのＹ軸方向の位置合わせがなされる（アライメントされる）。なお、マスキング部材１５が半透明である場合は、赤外線によるアライメントにより、マスキング部材１５を透過してストリートを検出することができる。
このようにして位置合わせがなされると、更にチャックテーブル５５が＋Ｘ方向に移動すると共に、回転ブレード５８が高速回転しながら切削手段５７が下降し、検出されたストリートの上部のマスキング部材１５に高速回転する回転ブレード５８が切り込む。
このとき、回転ブレード５８による切り込み量を高精度に制御することにより、ストリート上部のマスキング部材１５がすべて除去されないようにして切削溝１５ａを形成する。即ち、第７Ｂ図に示したように、切り残し部１５ｂが形成されるように切削を行う。
ここで、回転ブレード５８による切り込み量を高精度に制御するためには、予め切削手段５７の基準位置を設定しておく必要がある。そこで、第９図に示すように、スピンドル５９に回転ブレード５８が装着されフランジ６０ａ、６０ｂ及びナット６１によって固定された構成の切削手段５７を徐々に下降させていき、回転ブレード５８とチャックテーブル５５の周囲の金属部５５ａとが接触したときの導通を検出部６２において検出し、そのときの切削手段５７の位置をＺ軸方向の基準位置とする。
金属部５５ａの表面とチャックテーブル５５の表面とは同一平面上にあり、半導体ウェーハＷの裏面はチャックテーブル５５に隙間無く吸着されるため、上記基準位置を基準として回転ブレード５８のＺ軸方向の位置をすべての切削溝１５ａの形成時に同様に制御すれば、切り残し部１５ｂの厚さはすべて高精度に均一となる。
上記のようにして行う切削を、チャックテーブル５５をＸ軸方向に往復移動させると共に切削手段５７をストリート間隔ずつＹ軸方向に送り出しながら行うと、同方向のすべてのストリートの上部に切削溝１５ａが形成されると共に、切り残し部１５ｂが形成される。
更に、チャックテーブル５５を９０度回転させてから上記と同様に切削を行うと、すべてのストリートの上部のマスキング部材１５に切削溝１５ａが形成されると共に、切り残し部１５ｂが形成される（マスキング部材除去工程）。
次に、第３図に示した方法と同様の方法によって切削溝１５ａの底部、即ち切り残し部１５ｂにレーザー光線を照射すると、第７Ｃ図に示したように、切り残し部１５ｂが除去される（マスキング部材除去工程）。
このように最初に切削溝１５ａを形成して切り残し部１５ｂを形成しておくと、仮にマスキング部材１５の表面が平滑でなかったとしても、切り残し部１５ｂの厚さは高精度に均一であるため、レーザー光線の走査速度、電圧を変化させることなく効率良く円滑にマスキング部材１５を除去することができる。
次に、第４図〜第６図に示したドライエッチング装置３０を用いて半導体ウェーハＷのストリートをエッチングすることにより、第７Ｄ図に示すように、個々の半導体チップＣに分割される。
なお、以上の説明においては、化学的エッチング処理工程をドライエッチングにより行うこととしたが、ドライエッチングに限らず、フッ酸系のエッチング液に半導体ウェーハを浸漬するウェットエッチングにより行ってもよい。
産業上の利用可能性
以上のように、本発明に係る半導体ウェーハの分割方法は、半導体ウェーハの回路面をマスキング部材でマスキングし、ストリート上のマスキング部材をレーザー光線により除去してからストリートを化学的にエッチングすることにより個々の半導体チップに分割するため、欠け等がなく抗折強度の高い高品質の半導体チップの製造に有用である。特に、極薄の層間絶縁膜が複数積層された多層構造の半導体ウェーハを分割する場合には、レーザー光線を用いることにより切削のような衝撃力が層間絶縁膜に加わることがなく、絶縁膜が雲母のように剥がれ落ちるおそれがないため、特に有用となる。
【図面の簡単な説明】
第１Ａ図は、マスキング工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第１Ｂ図はマスキング部材除去工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第１Ｃ図は化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第２図は、マスキング工程に用いるスピンコータの一例を示す斜視図であり、
第３図は、マスキング部材除去工程に用いるレーザー加工装置の一例を示す斜視図であり、
第４図は、化学的エッチング処理工程に用いるドライエッチング装置の一例を示す斜視図であり、
第５図は、同ドライエッチング装置の搬出入チャンバー及び処理チャンバーを示す断面図であり、
第６図は、同ドライエッチング装置の処理チャンバー及びガス供給部の構成を示す説明図であり、
第７Ａ図は、マスキング工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第７Ｂ図は、マスキング部材除去工程における切削溝形成直後の半導体ウェーハＷの状態を示す説明図であり、
第７Ｃ図は、マスキング部材除去工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第７Ｄ図は、化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第８図は、マスキング部材除去工程における切削溝の形成に用いる切削装置の一例を示す斜視図であり、
第９図は、同切削装置を構成する切削手段の基準位置を設定する様子を示す説明図であり、
第１０図は、保持テープを介してフレームと一体となった半導体ウェーハを示す平面図である。
この発明は、化学的エッチング処理により半導体ウェーハを分割して個々のチップとする半導体ウェーハの分割方法に関する。
背景技術
第１０図に示す半導体ウェーハＷは、テープＴを介してフレームＦと一体となっている。半導体ウェーハＷの表面には、一定の間隔を置いてストリートＳが格子状に配列されており、ストリートＳによって区画された多数の矩形領域には回路が形成されている。そして、ストリートＳを回転ブレードを用いて切削することにより、個々の半導体チップとなる。
ところが、回転ブレードによる切削においては、半導体チップの外周に細かな欠けやストレスが生じることがあるため、その欠けやストレスが原因となって抗折強度が低下し、外力またはヒートサイクルによって半導体チップが破損しやすくなり、寿命が短くなるという問題がある。特に例えば厚さが５０μｍ以下の半導体チップにおいては、上記の欠けやストレスは致命的な問題となる。
そこで、回転ブレードを用いずに、化学的なエッチング処理によって半導体ウェーハを分割する方法が検討されている。その方法とは、まず回路が形成された半導体ウェーハＷの表面にホトレジスト膜を形成し、ストリートの上部のみをホトマスクを用いて露光し、露光により変質したホトレジスト膜を除去してから、エッチングによりストリートを浸食して個々のペレットに分割するという方法である。
しかしながら、上記の方法においてストリートの上部に被覆したホトレジスト膜のみを露光するためには、半導体ウェーハＷの大きさ及びストリート間隔に個別に対応したホトマスクを複数種類用意しなけらばならないため、不経済であると共に管理が煩雑になるという問題がある。
また、半導体ウェーハＷの表面に形成されたストリートＳとそれに対応してホトマスクに形成された対応部分との精密な位置合わせをして露光を行う露光装置と、露光によって変質したホトレジスト膜を除去するための除去装置とが必要であるため、設備投資が増大するという問題もある。
更に、半導体ウェーハＷのストリートＳにエッチング処理では除去できない材質でアライメントマーク等のパターンが形成されている場合は、実質的に半導体ウェーハＷを分割することができないという問題もある。
このような問題を解決するために、例えば日本特開２００１−１２７０１１号公報に開示されている発明のように、ストリートの上部を被覆しているレジスト膜を回転ブレード等を用いて機械的に除去してから化学的にエッチングして個々の半導体チップに分割する方法も提案されている。
しかし、このような方法による場合は、ストリート上部のレジスト膜を除去する際に半導体ウェーハにも回転ブレードが切り込む等して半導体チップに欠け等が生じ、抗折強度が低下することがある。特に、シリコンウェーハの上に極薄の層間絶縁膜（低誘電率絶縁膜）が複数積層された多層構造の半導体ウェーハの場合には、回転ブレードの切り込み量が少しでも大きくなると、絶縁膜に回転ブレードが切り込み、絶縁膜が雲母のように剥がれ落ちるおそれがある。
そこで本発明は、化学的エッチング処理により半導体ウェーハを分割する場合において、経済的な方法で欠けやストレス、剥がれのない高品質なチップを形成することを目的としている。
発明の開示
本発明は、ストリートによって区画された多数の領域に回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、少なくとも半導体ウェーハの回路面をマスキング部材でマスキングするマスキング工程と、ストリートの上部を被覆しているマスキング部材をレーザー光線の照射により除去するマスキング部材除去工程と、ストリートの上部を被覆しているマスキング部材が除去された半導体ウェーハに化学的エッチングを施しストリートを浸食して個々の半導体チップに分割する化学的エッチング処理工程とから少なくとも構成される。
そして、上記半導体ウェーハの分割方法は、マスキング部材除去工程において、レーザー光線によるマスキング部材の除去に先立ち、ストリートの上部のマスキング部材に切削溝を形成してマスキング部材の切り残し部の厚さを均一とし、その後、切削溝の底部にレーザー光線を照射してマスキング部材を除去すること、半導体ウェーハは、半導体基板上に多層配線が形成された半導体ウェーハであり、ストリート上には、層間絶縁膜が積層されていること、ストリート上に化学的エッチングによって除去できない被覆層が形成されている場合は、マスキング部材除去工程においてレーザー光線をストリートに照射して被覆層を除去すること、化学的エッチング工程における化学的エッチング処理は、フッ素系ガスによるドライエッチング処理であること、半導体ウェーハの厚さが５０μｍ以下であることを付加的要件とする。
上記のように構成される半導体ウェーハの分割方法においては、半導体ウェーハの回路面をマスキング部材で被覆し、ストリート上のマスキング部材をレーザー光線により除去してからストリートを化学的にエッチングすることにより個々の半導体チップに分割するため、ホトマスク、露光装置等を用いずに、欠け等のない抗折強度の高い半導体チップを形成することができる。
また、極薄の層間絶縁膜が複数積層された多層構造の半導体ウェーハを分割する場合には、レーザー光線を用いることにより切削のような衝撃力が層間絶縁膜に加わらないため、層間絶縁膜が雲母のように剥がれ落ちるおそれがない。
更に、ストリート上のマスキング部材を除去する際に、予め切削により切削溝を形成してから切り残し部を形成し、その後レーザー光線により切り残し部を除去するようにすれば、切り残し部の厚さを均一にすることができるため、レーザー光線の走査速度、電圧を変化させることなく一定の値のままで照射することができる。
発明を実施するための最良の形態
まず、本発明を実施するための最良の形態の第一の例について、第１Ａ図〜第６図を参照して説明する。第１Ａ図、第１Ｂ図、第１Ｃ図は、本発明に係る半導体ウェーハの分割方法を工程順に示したもので、第１Ａ図はマスキング工程、第１Ｂ図はマスキング部材除去工程、第１Ｃ図は化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示している。
マスキング工程においては、例えば第２図に示すスピンコータ１０を用いて半導体ウェーハＷの表面にマスキング部材を形成する。スピンコータ１０においては、半導体ウェーハＷが保持される保持テーブル１１は駆動部１２に駆動されて回転可能となっており、リング状のフレームＦの開口部を塞ぐように裏側から貼着されたテープＴの粘着面に半導体ウェーハＷの裏面が貼着されることによりテープＴを介してフレームＦと一体となった半導体ウェーハＷが、回路面を上にして保持テーブル１１に保持される。
そして、保持テーブル１１を高速回転させながら滴下部１３からレジストポリマー１４を半導体ウェーハＷの回路面に滴下することにより、第１Ａ図に示したように、回路面の一面にマスキング部材１５がマスキングされる（マスキング工程）。ここで、後の工程を効率よく遂行するために、マスキング部材１５の厚さは薄く、例えば１０〜５０μｍ以下とするのが望ましい。
なお、マスキング部材１５は、上記のようにスピンコートにより形成されるレジスト膜には限られず、半導体ウェーハＷに貼着されるタイプのテープ等であってもよい。
次にマスキング部材除去工程において、マスキング工程でマスキングしたマスキング部材１５のうち、半導体ウェーハＷの回路面に形成されたストリートの上部を被覆している部分のみを除去する。
マスキング部材除去工程においては、例えば第３図に示すレーザー加工装置２０を用いる。このレーザー加工装置２０においては、テープＴを介してフレームＦと一体となり表面にマスキング部材１５が被覆された複数の半導体ウェーハＷがカセット２１に収容される。
そして、フレームＦと一体となり表面にマスキング部材１５が被覆された半導体ウェーハＷが１枚ずつ搬出入手段２２によって仮置き領域２３に取り出され、搬送手段２４に吸着されてチャックテーブル２５に搬送され、保持される。
次に、チャックテーブル２５が＋Ｘ方向に移動することによって、半導体ウェーハＷがまずアライメント手段２６の直下に位置付けられ、ここでストリートが検出され、そのストリートとレーザー照射手段２７を構成する照射部２８とのＹ軸方向の位置合わせがなされる（アライメントされる）。なお、マスキング部材１５が半透明である場合は、赤外線を用いてアライメントを行うことにより、マスキング部材１５を透過してストリートを検出することができる。
このようにして位置合わせがなされると、更にチャックテーブル２５が＋Ｘ方向に移動することによって、検出されたストリートの上部のマスキング部材１５に照射部２８からレーザー光線が照射され、照射された部分のマスキング部材１５が除去される。
そして、レーザー照射手段２７をストリート間隔ずつＹ軸方向に送り出しながらチャックテーブル２５をＸ軸方向に往復移動させると、同方向のすべてのストリートの上部のマスキング部材が除去される。
更に、チャックテーブル２５を９０度回転させてから上記同様にレーザー光線の照射を行うと、第１Ｂ図に示したように、回路面に一面にマスキングされたマスキング部材１５のうち、ストリートＳの上部のマスキング部材１５のみが除去される（マスキング部材除去工程）。
このようにしてレーザー光線を用いてストリート上部のマスキング部材を除去することにより、従来の露光による方法では必要であった専用のホトマスク、露光装置、除去装置が不要となって経済的であると共に、工程を効率良く遂行することができる。
すべての半導体ウェーハについてマスキング部材除去工程が終了すると、カセット２１ごと次の化学的エッチング工程に搬送される。化学的エッチング工程においては、例えば第４図に示すドライエッチング装置３０を使用する。
第４図に示すドライエッチング装置３０は、レーザー加工装置２０から搬送されてきたカセット２１からの半導体ウェーハＷの搬出及び化学的エッチング工程終了後の半導体ウェーハＷのカセット２１への搬入を行う搬出入手段３１と、搬出入手段３１によって搬出入される半導体ウェーハＷが収容される搬出入チャンバー３２と、ドライエッチングを行う処理チャンバー３３と、エッチングガスを処理チャンバー３３内に供給するガス供給部３４とから概ね構成される。
マスキング部材除去工程が終了した半導体ウェーハＷは、搬出入手段３１によってカセット２１から搬出される。そして、搬出入チャンバー３２に備えた第一のゲート３５が開き、第５図に示す搬出入チャンバー３２内に位置付けられた保持部３６に半導体ウェーハＷが載置される。
第５図に示すように、搬出入チャンバー３２と処理チャンバー３３とは第二のゲート３７によって遮断されているが、第二のゲート３７を開いたときは、保持部３６が搬出入チャンバー３２の内部と処理チャンバー３３の内部との間を移動可能となっている。
第６図に示すように、処理チャンバー３３には、高周波電源及び同調機３８に接続されプラズマを発生する一対の高周波電極３９が上下方向に対峙して配設されており、本実施の形態においては片方の高周波電極３９が保持部３６を兼ねた構成となっている。また保持部３６には、保持された半導体ウェーハを冷却する冷却部４０を設けている。
一方、ガス供給部３４には、エッチングガスを蓄えたタンク４１と、タンク４１に蓄えられたエッチングガスを処理チャンバー３３に供給するポンプ４２とを備えると共に、冷却部４０に冷却水を供給する冷却水循環器４３、保持部３６に吸引力を供給する吸引ポンプ４４、処理チャンバー３３内のエッチングガスを吸引する吸引ポンプ４５、吸引ポンプ４５が吸引したエッチングガスを中和して排出部４７に排出するフィルター４６を備えている。
マスキング部材除去工程が終了した半導体ウェーハＷをドライエッチングする際は、搬出入チャンバー３２に設けた第一のゲート３５を開け、搬出入手段３１が半導体ウェーハＷを保持して第５図における矢印の方向に移動することにより、搬出入チャンバー３２内に位置付けられた保持部３６に半導体ウェーハＷが、表面を上にして載置される。そして、第一のゲート３５を閉じ、搬出入チャンバー３２内を真空にする。
次に、第二のゲート３７を開いて保持部３６が処理チャンバー３３内に移動することにより、半導体ウェーハＷが処理チャンバー３３内に収容される。処理チャンバー３３内には、ポンプ４２によってエッチングガス、例えば希薄なフッ素系ガスを供給すると共に、高周波電源及び同調器３８から高周波電極３９に高周波電圧を供給することにより、半導体ウェーハＷの表面をプラズマによりドライエッチングする。このとき、冷却部４０には冷却水循環器４３によって冷却水が供給される。
このようにしてドライエッチングが行われると、半導体ウェーハＷの表面のうち、ストリートの上部に被覆されていたマスキング部材は、マスキング部材除去工程において除去されているが、その他の部分はマスキング部材で覆われているため、ストリートのみがエッチング処理により浸食され、第１Ｃ図に示すように、個々の半導体チップＣに分割される（化学的エッチング処理工程）。
エッチングの終了後は、処理チャンバー３３に供給したエッチングガスを吸引ポンプ４５によって吸引し、フィルター４６において中和して排出部４７から外部に排出する。そして、処理チャンバー３３内を真空にして第二のゲート３７を開き、エッチング済みの半導体ウェーハＷを保持した保持部３６が搬出入チャンバー３２に移動し、第二のゲート３７を閉じる。
半導体ウェーハＷが搬出入チャンバー３２に移動すると、第一のゲート３５を開き、搬出入手段３１が半導体ウェーハＷを保持して搬出入チャンバー３２から搬出し、カセット２１に収容する。
以上のような工程をすべての半導体ウェーハについて遂行することにより、化学的エッチング処理により分割されたすべての半導体ウェーハがカセット２１に収容される。なお、個々の半導体チップＣの表面にマスキングされているマスキング部材は、適宜の溶剤を用いて取り除く必要がある。
このようにして形成された個々の半導体チップＣは、回転ブレードを用いて切削により分割されたものではないため、欠けやストレスがない高品質なものとなる。特に、厚さが５０μｍ以下のような薄い半導体ウェーハの場合は、切削して分割する方法によると欠けやストレスが生じやすいので、本発明を利用すると特に効果的である。
また、半導体ウェーハＷが、半導体基板の上に極薄の層間絶縁膜が複数積層された多層構造の半導体ウェーハである場合には、レーザー光線を用いることにより、切削時のような衝撃力が層間絶縁膜に加わることがないため、層間絶縁膜が雲母のように剥がれ落ちるおそれもない。
また、ドライエッチング処理は、半導体ウェーハの厚さが厚くなるほど時間がかかることになるが、厚さが５０μｍ以下のような薄い半導体ウェーハであれば、ドライエッチング処理にそれほどの時間を要さないため、生産性を確保することができ、この点においても本発明は有用である。
なお、エッチング処理では除去できないパターン等の被覆層がストリートに形成されている場合には、マスキング部材除去工程においてレーザー光線をその被覆層に照射すれば、その被覆層を除去することができるため、そのようなパターンが形成された半導体ウェーハもエッチングによって分割することができる。
次に、本発明を実施するための最良の形態の第二の例について、第７Ａ図〜第９図を参照して説明する。第７Ａ図はマスキング工程の終了直後の半導体ウェーハＷの状態、第７Ｂ図はマスキング部材除去工程の途中の半導体ウェーハＷの状態、第７Ｃ図はマスキング部材除去工程の終了直後の半導体ウェーハＷの状態、第７Ｄ図は化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示している。
マスキング工程においては、第２図に示した方法と同様の方法によって半導体ウェーハＷの表面にマスキング部材１５を形成する。
マスキング部材除去工程においては、まず第８図に示す切削装置５０を用いて、第７図（Ｂ）に示すように、ストリート上部のマスキング部材１５に切削溝１５ａを形成する。
この切削装置５０においては、テープＴを介してフレームＦと一体となり表面にマスキング部材１５がマスキングされた複数の半導体ウェーハＷがカセット５１に収容される。
そして、フレームＦと一体となり表面にマスキング部材１５がマスキングされた半導体ウェーハＷが１枚ずつ搬出入手段５２によって仮置き領域５３に取り出され、搬送手段５４に吸着されてチャックテーブル５５に搬送され、保持される。
次に、チャックテーブル５５が＋Ｘ方向に移動することによって、半導体ウェーハＷがまずアライメント手段５６の直下に位置付けられ、ここでストリートが検出され、そのストリートと切削手段５７を構成する回転ブレード５８とのＹ軸方向の位置合わせがなされる（アライメントされる）。なお、マスキング部材１５が半透明である場合は、赤外線によるアライメントにより、マスキング部材１５を透過してストリートを検出することができる。
このようにして位置合わせがなされると、更にチャックテーブル５５が＋Ｘ方向に移動すると共に、回転ブレード５８が高速回転しながら切削手段５７が下降し、検出されたストリートの上部のマスキング部材１５に高速回転する回転ブレード５８が切り込む。
このとき、回転ブレード５８による切り込み量を高精度に制御することにより、ストリート上部のマスキング部材１５がすべて除去されないようにして切削溝１５ａを形成する。即ち、第７Ｂ図に示したように、切り残し部１５ｂが形成されるように切削を行う。
ここで、回転ブレード５８による切り込み量を高精度に制御するためには、予め切削手段５７の基準位置を設定しておく必要がある。そこで、第９図に示すように、スピンドル５９に回転ブレード５８が装着されフランジ６０ａ、６０ｂ及びナット６１によって固定された構成の切削手段５７を徐々に下降させていき、回転ブレード５８とチャックテーブル５５の周囲の金属部５５ａとが接触したときの導通を検出部６２において検出し、そのときの切削手段５７の位置をＺ軸方向の基準位置とする。
金属部５５ａの表面とチャックテーブル５５の表面とは同一平面上にあり、半導体ウェーハＷの裏面はチャックテーブル５５に隙間無く吸着されるため、上記基準位置を基準として回転ブレード５８のＺ軸方向の位置をすべての切削溝１５ａの形成時に同様に制御すれば、切り残し部１５ｂの厚さはすべて高精度に均一となる。
上記のようにして行う切削を、チャックテーブル５５をＸ軸方向に往復移動させると共に切削手段５７をストリート間隔ずつＹ軸方向に送り出しながら行うと、同方向のすべてのストリートの上部に切削溝１５ａが形成されると共に、切り残し部１５ｂが形成される。
更に、チャックテーブル５５を９０度回転させてから上記と同様に切削を行うと、すべてのストリートの上部のマスキング部材１５に切削溝１５ａが形成されると共に、切り残し部１５ｂが形成される（マスキング部材除去工程）。
次に、第３図に示した方法と同様の方法によって切削溝１５ａの底部、即ち切り残し部１５ｂにレーザー光線を照射すると、第７Ｃ図に示したように、切り残し部１５ｂが除去される（マスキング部材除去工程）。
このように最初に切削溝１５ａを形成して切り残し部１５ｂを形成しておくと、仮にマスキング部材１５の表面が平滑でなかったとしても、切り残し部１５ｂの厚さは高精度に均一であるため、レーザー光線の走査速度、電圧を変化させることなく効率良く円滑にマスキング部材１５を除去することができる。
次に、第４図〜第６図に示したドライエッチング装置３０を用いて半導体ウェーハＷのストリートをエッチングすることにより、第７Ｄ図に示すように、個々の半導体チップＣに分割される。
なお、以上の説明においては、化学的エッチング処理工程をドライエッチングにより行うこととしたが、ドライエッチングに限らず、フッ酸系のエッチング液に半導体ウェーハを浸漬するウェットエッチングにより行ってもよい。
産業上の利用可能性
以上のように、本発明に係る半導体ウェーハの分割方法は、半導体ウェーハの回路面をマスキング部材でマスキングし、ストリート上のマスキング部材をレーザー光線により除去してからストリートを化学的にエッチングすることにより個々の半導体チップに分割するため、欠け等がなく抗折強度の高い高品質の半導体チップの製造に有用である。特に、極薄の層間絶縁膜が複数積層された多層構造の半導体ウェーハを分割する場合には、レーザー光線を用いることにより切削のような衝撃力が層間絶縁膜に加わることがなく、絶縁膜が雲母のように剥がれ落ちるおそれがないため、特に有用となる。
【図面の簡単な説明】
第１Ａ図は、マスキング工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第１Ｂ図はマスキング部材除去工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第１Ｃ図は化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第２図は、マスキング工程に用いるスピンコータの一例を示す斜視図であり、
第３図は、マスキング部材除去工程に用いるレーザー加工装置の一例を示す斜視図であり、
第４図は、化学的エッチング処理工程に用いるドライエッチング装置の一例を示す斜視図であり、
第５図は、同ドライエッチング装置の搬出入チャンバー及び処理チャンバーを示す断面図であり、
第６図は、同ドライエッチング装置の処理チャンバー及びガス供給部の構成を示す説明図であり、
第７Ａ図は、マスキング工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第７Ｂ図は、マスキング部材除去工程における切削溝形成直後の半導体ウェーハＷの状態を示す説明図であり、
第７Ｃ図は、マスキング部材除去工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第７Ｄ図は、化学的エッチング処理工程の終了直後の半導体ウェーハＷの状態を示す説明図であり、
第８図は、マスキング部材除去工程における切削溝の形成に用いる切削装置の一例を示す斜視図であり、
第９図は、同切削装置を構成する切削手段の基準位置を設定する様子を示す説明図であり、
第１０図は、保持テープを介してフレームと一体となった半導体ウェーハを示す平面図である。
Claims (6)
- ストリートによって区画された多数の領域に回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、
少なくとも該半導体ウェーハの回路面をマスキング部材でマスキングするマスキング工程と、
該ストリートの上部を被覆しているマスキング部材をレーザー光線の照射により除去するマスキング部材除去工程と、
該ストリートの上部を被覆しているマスキング部材が除去された半導体ウェーハに化学的エッチングを施し該ストリートを浸食して個々の半導体チップに分割する化学的エッチング処理工程と
から少なくとも構成される半導体ウェーハの分割方法。 - マスキング部材除去工程においては、レーザー光線によるマスキング部材の除去に先立ち、ストリートの上部のマスキング部材に切削溝を形成して該マスキング部材の切り残し部の厚さを均一とし、その後、該切削溝の底部にレーザー光線を照射してマスキング部材を除去する請求の範囲第１項記載の半導体ウェーハの分割方法。
- 半導体ウェーハは、半導体基板上に多層配線が形成された半導体ウェーハであり、ストリート上には、層間絶縁膜が積層されている請求の範囲第１項に記載の半導体ウェーハの分割方法。
- ストリート上に化学的エッチングによって除去できない被覆層が形成されている場合は、マスキング部材除去工程においてレーザー光線を該ストリートに照射して該被覆層を除去する請求の範囲第１項に記載の半導体ウェーハの分割方法。
- 化学的エッチング工程における化学的エッチング処理は、フッ素系ガスによるドライエッチング処理である請求の範囲第１項に記載の半導体ウェーハの分割方法。
- 半導体ウェーハの厚さが５０μｍ以下である請求の範囲第１項に記載の半導体ウェーハの分割方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047864 | 2002-02-25 | ||
| JP2002047864 | 2002-02-25 | ||
| PCT/JP2003/001235 WO2003071591A1 (fr) | 2002-02-25 | 2003-02-06 | Procede de subdivision de plaquettes semi-conductrices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003071591A1 true JPWO2003071591A1 (ja) | 2005-06-16 |
| JP4447325B2 JP4447325B2 (ja) | 2010-04-07 |
Family
ID=27750719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003570393A Expired - Lifetime JP4447325B2 (ja) | 2002-02-25 | 2003-02-06 | 半導体ウェーハの分割方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20040137700A1 (ja) |
| JP (1) | JP4447325B2 (ja) |
| KR (1) | KR20040086725A (ja) |
| CN (1) | CN1515025A (ja) |
| AU (1) | AU2003246348A1 (ja) |
| DE (1) | DE10391811B4 (ja) |
| TW (1) | TWI282118B (ja) |
| WO (1) | WO2003071591A1 (ja) |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005523583A (ja) | 2002-04-19 | 2005-08-04 | エグシル テクノロジー リミテッド | パルスレーザを用いる、基板のプログラム制御ダイシング |
| KR101061863B1 (ko) * | 2003-06-06 | 2011-09-02 | 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 | 계면활성제막을 이용한 레이저 가공 방법 및 장치 |
| JP4456421B2 (ja) * | 2004-06-22 | 2010-04-28 | 株式会社ディスコ | 加工装置 |
| JP4018088B2 (ja) * | 2004-08-02 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法及び半導体素子の製造方法 |
| JP4018096B2 (ja) * | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
| GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
| JP4769451B2 (ja) * | 2004-12-01 | 2011-09-07 | 株式会社ディスコ | 露光装置 |
| JP4571870B2 (ja) * | 2005-02-02 | 2010-10-27 | 株式会社ディスコ | 露光装置 |
| JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP4554419B2 (ja) * | 2005-04-06 | 2010-09-29 | 株式会社ディスコ | ウェーハの分割方法 |
| JP2006294807A (ja) * | 2005-04-08 | 2006-10-26 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| US7538295B2 (en) * | 2005-04-21 | 2009-05-26 | Hewlett-Packard Development Company, L.P. | Laser welding system |
| JP4774852B2 (ja) * | 2005-08-02 | 2011-09-14 | セイコーエプソン株式会社 | 構造体の製造方法 |
| US8728915B2 (en) | 2008-07-03 | 2014-05-20 | Advanced Semiconductor Engineering, Inc. | Wafer laser-making method and die fabricated using the same |
| JP5432481B2 (ja) | 2008-07-07 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5254733B2 (ja) * | 2008-10-02 | 2013-08-07 | 株式会社ディスコ | ウォータジェット加工方法 |
| US8642448B2 (en) | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
| KR101222489B1 (ko) * | 2011-03-09 | 2013-01-15 | 한국기계연구원 | 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법 |
| US9070760B2 (en) * | 2011-03-14 | 2015-06-30 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US8703581B2 (en) | 2011-06-15 | 2014-04-22 | Applied Materials, Inc. | Water soluble mask for substrate dicing by laser and plasma etch |
| US8557683B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US9126285B2 (en) * | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using physically-removable mask |
| US8507363B2 (en) | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
| US9129904B2 (en) | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch |
| US8557682B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
| US8912077B2 (en) * | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
| US8759197B2 (en) | 2011-06-15 | 2014-06-24 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US8598016B2 (en) * | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
| US20120322235A1 (en) * | 2011-06-15 | 2012-12-20 | Wei-Sheng Lei | Wafer dicing using hybrid galvanic laser scribing process with plasma etch |
| US9029242B2 (en) | 2011-06-15 | 2015-05-12 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
| US8951819B2 (en) | 2011-07-11 | 2015-02-10 | Applied Materials, Inc. | Wafer dicing using hybrid split-beam laser scribing process with plasma etch |
| US8652940B2 (en) * | 2012-04-10 | 2014-02-18 | Applied Materials, Inc. | Wafer dicing used hybrid multi-step laser scribing process with plasma etch |
| KR20130117474A (ko) * | 2012-04-18 | 2013-10-28 | 서울바이오시스 주식회사 | 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 |
| US8946057B2 (en) | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
| US8969177B2 (en) | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
| US9048309B2 (en) | 2012-07-10 | 2015-06-02 | Applied Materials, Inc. | Uniform masking for wafer dicing using laser and plasma etch |
| US8993414B2 (en) | 2012-07-13 | 2015-03-31 | Applied Materials, Inc. | Laser scribing and plasma etch for high die break strength and clean sidewall |
| US8845854B2 (en) | 2012-07-13 | 2014-09-30 | Applied Materials, Inc. | Laser, plasma etch, and backside grind process for wafer dicing |
| US8940619B2 (en) | 2012-07-13 | 2015-01-27 | Applied Materials, Inc. | Method of diced wafer transportation |
| US8859397B2 (en) | 2012-07-13 | 2014-10-14 | Applied Materials, Inc. | Method of coating water soluble mask for laser scribing and plasma etch |
| US9159574B2 (en) | 2012-08-27 | 2015-10-13 | Applied Materials, Inc. | Method of silicon etch for trench sidewall smoothing |
| CN102848084B (zh) * | 2012-09-28 | 2015-09-16 | 合肥彩虹蓝光科技有限公司 | 一种具有不同切割深度的发光原件切割方法 |
| US9252057B2 (en) | 2012-10-17 | 2016-02-02 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application |
| US8975162B2 (en) | 2012-12-20 | 2015-03-10 | Applied Materials, Inc. | Wafer dicing from wafer backside |
| US9236305B2 (en) | 2013-01-25 | 2016-01-12 | Applied Materials, Inc. | Wafer dicing with etch chamber shield ring for film frame wafer applications |
| US8980726B2 (en) | 2013-01-25 | 2015-03-17 | Applied Materials, Inc. | Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers |
| TWI619165B (zh) | 2013-03-14 | 2018-03-21 | 應用材料股份有限公司 | 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩 |
| US8883614B1 (en) | 2013-05-22 | 2014-11-11 | Applied Materials, Inc. | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach |
| JP6336719B2 (ja) | 2013-07-16 | 2018-06-06 | 株式会社ディスコ | プラズマエッチング装置 |
| US20150037915A1 (en) * | 2013-07-31 | 2015-02-05 | Wei-Sheng Lei | Method and system for laser focus plane determination in a laser scribing process |
| DE102013108583A1 (de) | 2013-08-08 | 2015-03-05 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip |
| JP6113022B2 (ja) * | 2013-08-13 | 2017-04-12 | 株式会社ディスコ | プラズマエッチング装置 |
| US9105710B2 (en) * | 2013-08-30 | 2015-08-11 | Applied Materials, Inc. | Wafer dicing method for improving die packaging quality |
| JP6276947B2 (ja) * | 2013-09-02 | 2018-02-07 | 株式会社ディスコ | 加工方法 |
| US9224650B2 (en) | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
| US9460966B2 (en) | 2013-10-10 | 2016-10-04 | Applied Materials, Inc. | Method and apparatus for dicing wafers having thick passivation polymer layer |
| US9041198B2 (en) | 2013-10-22 | 2015-05-26 | Applied Materials, Inc. | Maskless hybrid laser scribing and plasma etching wafer dicing process |
| US9312177B2 (en) | 2013-12-06 | 2016-04-12 | Applied Materials, Inc. | Screen print mask for laser scribe and plasma etch wafer dicing process |
| US9299614B2 (en) | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
| US9293304B2 (en) | 2013-12-17 | 2016-03-22 | Applied Materials, Inc. | Plasma thermal shield for heat dissipation in plasma chamber |
| JP2015138858A (ja) * | 2014-01-22 | 2015-07-30 | 株式会社ディスコ | ウェーハの加工方法 |
| US9299611B2 (en) | 2014-01-29 | 2016-03-29 | Applied Materials, Inc. | Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance |
| US9012305B1 (en) | 2014-01-29 | 2015-04-21 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean |
| US9018079B1 (en) | 2014-01-29 | 2015-04-28 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean |
| US8927393B1 (en) * | 2014-01-29 | 2015-01-06 | Applied Materials, Inc. | Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing |
| US9236284B2 (en) | 2014-01-31 | 2016-01-12 | Applied Materials, Inc. | Cooled tape frame lift and low contact shadow ring for plasma heat isolation |
| US8991329B1 (en) | 2014-01-31 | 2015-03-31 | Applied Materials, Inc. | Wafer coating |
| EP2908335B1 (en) * | 2014-02-14 | 2020-04-15 | ams AG | Dicing method |
| US9130030B1 (en) | 2014-03-07 | 2015-09-08 | Applied Materials, Inc. | Baking tool for improved wafer coating process |
| US20150255349A1 (en) | 2014-03-07 | 2015-09-10 | JAMES Matthew HOLDEN | Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes |
| US9275902B2 (en) | 2014-03-26 | 2016-03-01 | Applied Materials, Inc. | Dicing processes for thin wafers with bumps on wafer backside |
| US9076860B1 (en) | 2014-04-04 | 2015-07-07 | Applied Materials, Inc. | Residue removal from singulated die sidewall |
| US8975163B1 (en) | 2014-04-10 | 2015-03-10 | Applied Materials, Inc. | Laser-dominated laser scribing and plasma etch hybrid wafer dicing |
| US8932939B1 (en) | 2014-04-14 | 2015-01-13 | Applied Materials, Inc. | Water soluble mask formation by dry film lamination |
| US8912078B1 (en) | 2014-04-16 | 2014-12-16 | Applied Materials, Inc. | Dicing wafers having solder bumps on wafer backside |
| US8999816B1 (en) | 2014-04-18 | 2015-04-07 | Applied Materials, Inc. | Pre-patterned dry laminate mask for wafer dicing processes |
| US8912075B1 (en) | 2014-04-29 | 2014-12-16 | Applied Materials, Inc. | Wafer edge warp supression for thin wafer supported by tape frame |
| US9159621B1 (en) | 2014-04-29 | 2015-10-13 | Applied Materials, Inc. | Dicing tape protection for wafer dicing using laser scribe process |
| US8980727B1 (en) | 2014-05-07 | 2015-03-17 | Applied Materials, Inc. | Substrate patterning using hybrid laser scribing and plasma etching processing schemes |
| US9112050B1 (en) | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
| JP2015220240A (ja) * | 2014-05-14 | 2015-12-07 | 株式会社ディスコ | ウェーハの加工方法 |
| US9034771B1 (en) | 2014-05-23 | 2015-05-19 | Applied Materials, Inc. | Cooling pedestal for dicing tape thermal management during plasma dicing |
| US9142459B1 (en) | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
| US9165832B1 (en) | 2014-06-30 | 2015-10-20 | Applied Materials, Inc. | Method of die singulation using laser ablation and induction of internal defects with a laser |
| US9093518B1 (en) | 2014-06-30 | 2015-07-28 | Applied Materials, Inc. | Singulation of wafers having wafer-level underfill |
| US9130057B1 (en) | 2014-06-30 | 2015-09-08 | Applied Materials, Inc. | Hybrid dicing process using a blade and laser |
| US9349648B2 (en) | 2014-07-22 | 2016-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process |
| US9117868B1 (en) | 2014-08-12 | 2015-08-25 | Applied Materials, Inc. | Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing |
| US9196498B1 (en) | 2014-08-12 | 2015-11-24 | Applied Materials, Inc. | Stationary actively-cooled shadow ring for heat dissipation in plasma chamber |
| US9281244B1 (en) | 2014-09-18 | 2016-03-08 | Applied Materials, Inc. | Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process |
| US11195756B2 (en) | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
| US9177861B1 (en) | 2014-09-19 | 2015-11-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile |
| US9196536B1 (en) | 2014-09-25 | 2015-11-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process |
| US9130056B1 (en) | 2014-10-03 | 2015-09-08 | Applied Materials, Inc. | Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing |
| US9245803B1 (en) | 2014-10-17 | 2016-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process |
| US10692765B2 (en) | 2014-11-07 | 2020-06-23 | Applied Materials, Inc. | Transfer arm for film frame substrate handling during plasma singulation of wafers |
| US9330977B1 (en) | 2015-01-05 | 2016-05-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process |
| US9355907B1 (en) | 2015-01-05 | 2016-05-31 | Applied Materials, Inc. | Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process |
| US9159624B1 (en) | 2015-01-05 | 2015-10-13 | Applied Materials, Inc. | Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach |
| US9601375B2 (en) | 2015-04-27 | 2017-03-21 | Applied Materials, Inc. | UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach |
| US9478455B1 (en) | 2015-06-12 | 2016-10-25 | Applied Materials, Inc. | Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber |
| US9721839B2 (en) | 2015-06-12 | 2017-08-01 | Applied Materials, Inc. | Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch |
| JP2017041587A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | ウエーハの分割方法 |
| KR20170122185A (ko) * | 2015-11-09 | 2017-11-03 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프 |
| US9972575B2 (en) | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
| JP6575874B2 (ja) * | 2016-03-09 | 2019-09-18 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| US9852997B2 (en) | 2016-03-25 | 2017-12-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process |
| US9793132B1 (en) | 2016-05-13 | 2017-10-17 | Applied Materials, Inc. | Etch mask for hybrid laser scribing and plasma etch wafer singulation process |
| JP6887722B2 (ja) * | 2016-10-25 | 2021-06-16 | 株式会社ディスコ | ウェーハの加工方法及び切削装置 |
| US11158540B2 (en) | 2017-05-26 | 2021-10-26 | Applied Materials, Inc. | Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process |
| US10363629B2 (en) | 2017-06-01 | 2019-07-30 | Applied Materials, Inc. | Mitigation of particle contamination for wafer dicing processes |
| US10535561B2 (en) | 2018-03-12 | 2020-01-14 | Applied Materials, Inc. | Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process |
| US11355394B2 (en) | 2018-09-13 | 2022-06-07 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment |
| JP7171138B2 (ja) | 2018-12-06 | 2022-11-15 | 株式会社ディスコ | デバイスチップの製造方法 |
| US11011424B2 (en) | 2019-08-06 | 2021-05-18 | Applied Materials, Inc. | Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process |
| US11342226B2 (en) | 2019-08-13 | 2022-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process |
| US10903121B1 (en) | 2019-08-14 | 2021-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process |
| US11600492B2 (en) | 2019-12-10 | 2023-03-07 | Applied Materials, Inc. | Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process |
| US11211247B2 (en) | 2020-01-30 | 2021-12-28 | Applied Materials, Inc. | Water soluble organic-inorganic hybrid mask formulations and their applications |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4049944A (en) * | 1973-02-28 | 1977-09-20 | Hughes Aircraft Company | Process for fabricating small geometry semiconductive devices including integrated components |
| JP4387007B2 (ja) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
| JP2001144126A (ja) * | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| US6642127B2 (en) * | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
| JP2003257896A (ja) * | 2002-02-28 | 2003-09-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
-
2003
- 2003-02-06 WO PCT/JP2003/001235 patent/WO2003071591A1/ja active Application Filing
- 2003-02-06 DE DE10391811T patent/DE10391811B4/de not_active Expired - Lifetime
- 2003-02-06 AU AU2003246348A patent/AU2003246348A1/en not_active Abandoned
- 2003-02-06 US US10/475,676 patent/US20040137700A1/en not_active Abandoned
- 2003-02-06 CN CNA038003813A patent/CN1515025A/zh active Pending
- 2003-02-06 JP JP2003570393A patent/JP4447325B2/ja not_active Expired - Lifetime
- 2003-02-06 KR KR10-2003-7014123A patent/KR20040086725A/ko not_active Application Discontinuation
- 2003-02-13 TW TW092103008A patent/TWI282118B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI282118B (en) | 2007-06-01 |
| DE10391811T5 (de) | 2005-04-14 |
| AU2003246348A1 (en) | 2003-09-09 |
| DE10391811B4 (de) | 2012-06-21 |
| WO2003071591A1 (fr) | 2003-08-28 |
| JP4447325B2 (ja) | 2010-04-07 |
| TW200303577A (en) | 2003-09-01 |
| KR20040086725A (ko) | 2004-10-12 |
| CN1515025A (zh) | 2004-07-21 |
| US20040137700A1 (en) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4447325B2 (ja) | 半導体ウェーハの分割方法 | |
| JP4387007B2 (ja) | 半導体ウェーハの分割方法 | |
| JP2003257896A (ja) | 半導体ウェーハの分割方法 | |
| JP4285455B2 (ja) | 半導体チップの製造方法 | |
| KR100678753B1 (ko) | 반도체 웨이퍼의 분할 방법 | |
| JP2019125723A (ja) | 素子チップの製造方法 | |
| JP6770858B2 (ja) | 分割方法 | |
| KR20140066093A (ko) | 웨이퍼의 가공 방법 | |
| JP2003273082A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US7183178B2 (en) | Method of manufacturing semiconductor wafer | |
| JP2018182179A (ja) | デバイスチップの製造方法 | |
| WO2003058697A1 (fr) | Procede de fabrication d'une microplaquete semi-conductrice | |
| US11990371B2 (en) | Device chip manufacturing method | |
| JP7296601B2 (ja) | 素子チップの洗浄方法および素子チップの製造方法 | |
| JP7171138B2 (ja) | デバイスチップの製造方法 | |
| JP2020102588A (ja) | ウェーハの加工方法 | |
| JP7471746B2 (ja) | チャックテーブル、及びチャックテーブルの製造方法 | |
| US11456213B2 (en) | Processing method of wafer | |
| JP7390615B2 (ja) | 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法 | |
| CN108878284B (zh) | 被加工物的加工方法 | |
| JP2018056486A (ja) | マスクの形成方法及びウエーハの加工方法 | |
| JP2021100074A (ja) | 被加工物の加工方法 | |
| JP2024038907A (ja) | ウェーハの加工方法 | |
| JP2022183892A (ja) | 素子チップの製造方法および基板処理方法 | |
| JP2020061463A (ja) | ウェーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4447325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |