JP2018182179A - デバイスチップの製造方法 - Google Patents

デバイスチップの製造方法 Download PDF

Info

Publication number
JP2018182179A
JP2018182179A JP2017082561A JP2017082561A JP2018182179A JP 2018182179 A JP2018182179 A JP 2018182179A JP 2017082561 A JP2017082561 A JP 2017082561A JP 2017082561 A JP2017082561 A JP 2017082561A JP 2018182179 A JP2018182179 A JP 2018182179A
Authority
JP
Japan
Prior art keywords
wafer
die attach
passivation film
along
attach film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017082561A
Other languages
English (en)
Other versions
JP6903375B2 (ja
Inventor
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017082561A priority Critical patent/JP6903375B2/ja
Priority to TW107108548A priority patent/TWI744503B/zh
Priority to SG10201802809TA priority patent/SG10201802809TA/en
Priority to CN201810324299.4A priority patent/CN108735667B/zh
Priority to KR1020180043543A priority patent/KR102512596B1/ko
Priority to US15/955,953 priority patent/US10468303B2/en
Publication of JP2018182179A publication Critical patent/JP2018182179A/ja
Application granted granted Critical
Publication of JP6903375B2 publication Critical patent/JP6903375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】ダイアタッチフィルムが貼られたデバイスチップを低いコストで製造できるデバイスチップの製造方法を提供する。【解決手段】パシベーション膜が表面側に形成されたウェーハを加工してデバイスチップを製造するデバイスチップの製造方法であって、分割予定ラインに沿ってパシベーション膜を除去するパシベーション膜除去ステップと、ウェーハの裏面に貼ったダイアタッチフィルムを介してウェーハをダイシングテープに支持させるウェーハ支持ステップと、パシベーション膜をマスクとしてウェーハの表面側からフッ素系ガスを用いるプラズマエッチングを施し、ウェーハを分割予定ラインに沿って分割する分割ステップと、パシベーション膜をマスクとしてウェーハの表面側から酸素系ガスを用いるプラズマエッチングを施し、ダイアタッチフィルムの分割予定ラインに沿う一部又は全部を除去するダイアタッチフィルム除去ステップと、を含む。【選択図】図１

Description

本発明は、表面側に複数のデバイスを有するウェーハを加工して、各デバイスに対応する複数のデバイスチップを製造するデバイスチップの製造方法に関する。
各種の電子機器に組み込まれるデバイスチップを製造する際には、まず、複数の分割予定ライン（ストリート）によって区画されたウェーハの各領域にＩＣ（Integrated Circuit）等のデバイスを形成する。このウェーハを、例えば、切削装置やレーザー加工装置等により分割予定ラインに沿って切断することで、各デバイスに対応する複数のデバイスチップが得られる。
ところで、上述した切削装置を用いるデバイスチップの製造方法では、回転させた切削ブレードでウェーハを粉砕しながら切断するので、デバイスチップに欠け（チッピング）等の破損が発生し易く、その抗折強度も不足しがちである。また、複数の分割予定ラインのそれぞれに切削ブレードを切り込ませなくてはならないので、加工の完了までに比較的長い時間を要してしまう。
これに対して、レーザー加工装置を用いるデバイスチップの製造方法では、ウェーハを機械的に削り取ることなく切断するので、欠け等の発生を抑制し、抗折強度を高め、切断に要する幅（切り代）も小さく（狭く）できる。しかし、この製造方法では、隣接するチップの間隔が狭くなるので、搬送等の際にチップ同士が接触し、欠け等の破損を発生させてしまうことがあった。
近年では、プラズマエッチングを利用してウェーハを切断する製造方法も提案されている（例えば、特許文献１，２参照）。この製造方法では、プラズマエッチングによってウェーハの全体を一度に加工できるので、ウェーハの径が大きくなったり、デバイス（デバイスチップ）のサイズが小さくなったりしても、加工に要する時間は延びずに済む。また、ウェーハを機械的に削り取るわけではないないので、欠け等の発生を抑制し、抗折強度を高めることも可能である。
特開２００６−１１４８２５号公報 特開２００９−１８７９７５号公報
ところで、上述したプラズマエッチングを利用してウェーハを切断する製造方法では、デバイスチップをプラズマから保護するためのレジストマスクをウェーハに形成する必要がある。レジストマスクの形成には、コストの掛かり易いフォトリソグラフィ等の方法が用いられるので、この製造方法では、デバイスチップの価格を十分に低く抑えることができなかった。
また、上述した製造方法で採用されることの多いフッ素系のガスを用いるプラズマエッチングでは、ダイボンディングに使用されるダイアタッチフィルム（ＤＡＦ：Die Attach Film）を加工できない。そのため、ダイアタッチフィルムがウェーハに貼られている場合には、分割予定ラインに重なるダイアタッチフィルムを切削装置やレーザー加工装置で別に除去する必要があった。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、ダイアタッチフィルムが貼られたデバイスチップを低いコストで製造できるデバイスチップの製造方法を提供することである。
本発明の一態様によれば、格子状に設定された分割予定ラインによって区画される表面側の各領域にデバイスを有し、該デバイスを覆うパシベーション膜が該表面側に形成されたウェーハを加工して該デバイスに対応する複数のデバイスチップを製造するデバイスチップの製造方法であって、該分割予定ラインに沿って該パシベーション膜を除去するパシベーション膜除去ステップと、ウェーハの裏面にダイアタッチフィルムを貼るとともに、環状のフレームに装着されたダイシングテープに該ダイアタッチフィルムを介して該ウェーハを支持させるウェーハ支持ステップと、該パシベーション膜除去ステップと該ウェーハ支持ステップとを実施した後、該パシベーション膜をマスクとして該ウェーハの該表面側からフッ素系ガスを用いるプラズマエッチングを施し、該ウェーハを該分割予定ラインに沿って個々のデバイスチップに分割するとともに、該分割予定ラインに沿って該ダイアタッチフィルムを露出させるウェーハ分割ステップと、該ウェーハ分割ステップを実施した後、該パシベーション膜をマスクとして該ウェーハの該表面側から酸素系ガスを用いるプラズマエッチングを施し、該ダイアタッチフィルムの該分割予定ラインに沿う一部又は全部を除去するダイアタッチフィルム除去ステップと、を備えるデバイスチップの製造方法が提供される。
上述した本発明の一態様において、該パシベーション膜除去ステップでは、該ウェーハに対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って照射し、該ウェーハの該表面側に溝を形成することで、該分割予定ラインに沿って該パシベーション膜を除去しても良い。
また、上述した本発明の一態様において、該パシベーション膜除去ステップでは、切削ブレードを該分割予定ラインに沿って切り込ませ、該ウェーハの該表面側に溝を形成することで、該分割予定ラインに沿って該パシベーション膜を除去しても良い。
また、上述した本発明の一態様において、該ダイシングテープは伸張性を有し、該ダイアタッチフィルム除去ステップを実施した後、該ダイシングテープを伸張することで、該ダイアタッチフィルムを該分割予定ラインに沿って破断するダイアタッチフィルム破断ステップを更に備えても良い。
本発明の一態様に係るデバイスチップの製造方法では、ウェーハの表面側のパシベーション膜を分割予定ラインに沿って除去し、ウェーハの裏面にダイアタッチフィルムを貼った上で、このパシベーション膜をマスクとして表面側からフッ素系ガスを用いるプラズマエッチングを施し、更に、パシベーション膜をマスクとして表面側から酸素系ガスを用いるプラズマエッチングを施すので、従来の方法のようにレジストマスクを形成する必要がない。
また、フッ素系ガスを用いるプラズマエッチングでウェーハを分割予定ラインに沿って除去し、酸素系ガスを用いるプラズマエッチングでダイアタッチフィルムの一部を分割予定ラインに沿って除去するので、分割予定ラインに重なるダイアタッチフィルムを別の方法で除去する必要もない。よって、本発明の一態様に係るデバイスチップの製造方法によれば、ダイアタッチフィルムが貼られたデバイスチップを低いコストで製造できる。
図１（Ａ）は、パシベーション膜除去ステップの後のウェーハの例を模式的に示す斜視図であり、図１（Ｂ）は、パシベーション膜除去ステップの後のウェーハの例を模式的に示す断面図である。 図２（Ａ）は、パシベーション膜除去ステップの第１態様について説明するための断面図であり、図２（Ｂ）は、パシベーション膜除去ステップの第２態様について説明するための断面図である。 図３（Ａ）は、ウェーハ支持ステップについて説明するための斜視図であり、図３（Ｂ）は、ウェーハ支持ステップについて説明するための断面図である。 プラズマエッチングに使用されるプラズマエッチング装置の構成例を模式的に示す部分断面図である。 図５（Ａ）は、ウェーハ分割ステップについて説明するための断面図であり、図５（Ｂ）は、ダイアタッチフィルム除去ステップについて説明するための断面図であり、図５（Ｃ）は、ダイアタッチフィルム破断ステップについて説明するための断面図である。
添付図面を参照して、本発明の一態様に係る実施形態について説明する。本実施形態に係るデバイスチップの製造方法では、分割予定ラインによって区画された表面側の各領域にデバイスを有するウェーハを加工して、各デバイスに対応するデバイスチップを製造する。なお、このウェーハの表面側には、デバイスを覆うパシベーション膜が設けられており、各デバイスは、このパシベーション膜によって保護される。
具体的には、まず、デバイスを覆うパシベーション膜を分割予定ラインに沿ってウェーハから除去する（パシベーション膜除去ステップ）。また、ウェーハの裏面にダイアタッチフィルムを貼るとともに、環状のフレームに装着されたダイシングテープにダイアタッチフィルムを介してウェーハを支持させる（ウェーハ支持ステップ）。
その後、パシベーション膜をマスクとしてウェーハの表面側からフッ素系ガスを用いるプラズマエッチングを施し、ウェーハを分割予定ラインに沿って個々のデバイスチップに分割するとともに、分割予定ラインに沿ってダイアタッチフィルムを露出させる（ウェーハ分割ステップ）。
更に、パシベーション膜をマスクとしてウェーハの表面側から酸素系ガスを用いるプラズマエッチングを施し、ダイアタッチフィルムの分割予定ラインに沿う一部又は全部を除去する（ダイアタッチフィルム除去ステップ）。以下、本実施形態に係るデバイスチップの製造方法について詳述する。
本実施形態に係るデバイスチップの製造方法では、まず、デバイスを覆うパシベーション膜を分割予定ラインに沿ってウェーハから除去するパシベーション膜除去ステップを行う。図１（Ａ）は、パシベーション膜除去ステップの後のウェーハ１１を模式的に示す斜視図であり、図１（Ｂ）は、パシベーション膜除去ステップの後のウェーハ１１を模式的に示す断面図である。
図１（Ａ）及び図１（Ｂ）に示すように、ウェーハ１１は、例えば、シリコン（Ｓｉ）等の材料で円盤状に形成されている。このウェーハ１１の表面１１ａ側は、格子状に設定された分割予定ライン（ストリート）１３で複数の領域に区画されており、各領域には、ＩＣ（Integrated Circuit）等のデバイス１５が設けられている。
また、ウェーハ１１の表面１１ａ側には、デバイス１５を覆うパシベーション膜１７が形成されている。パシベーション膜１７は、例えば、フッ素系ガスを使用するプラズマエッチングと酸素系ガスを使用するプラズマエッチングとに対してある程度の耐性を持つ酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯｘＮｙ）等の材料を用いて形成される。
このパシベーション膜１７の一部は、分割予定ライン１３に沿って除去される。つまり、ウェーハ１１の表面１１ａ側には、各デバイス１５を覆う複数のパシベーション膜１７ａが存在している。図２（Ａ）は、分割予定ライン１３に沿ってパシベーション膜１７を除去するパシベーション膜除去ステップの第１態様について説明するための断面図である。
図２（Ａ）に示すように、第１態様では、ウェーハ１１の表面１１ａ側に配置されたレーザー照射ユニット２からウェーハ１１に対して吸収性を有する波長のレーザービーム２ａを照射する（アブレーション加工）。より具体的には、レーザービーム２ａを分割予定ライン１３に沿って照射し、ウェーハ１１の表面１１ａ側に溝１１ｃを形成する。これにより、分割予定ライン１３に沿うパシベーション膜１７の一部１７ｂが除去され、各デバイス１５を覆う複数のパシベーション膜１７ａが残る。
図２（Ｂ）は、分割予定ライン１３に沿ってパシベーション膜１７を除去するパシベーション膜除去ステップの第２態様について説明するための断面図である。図２（Ｂ）に示すように、第２態様では、回転させた切削ブレード４を分割予定ライン１３に沿って切り込ませ、ウェーハ１１の表面１１ａ側に溝１１ｃを形成する。これにより、分割予定ライン１３に沿うパシベーション膜１７の一部１７ｂが除去され、各デバイス１５を覆う複数のパシベーション膜１７ａが残る。
なお、本実施形態では、シリコン等の材料で円盤状に形成されたウェーハ１１を用いているが、ウェーハ１１の材質、形状、構造、大きさ等に制限はない。ウェーハ１１は、少なくとも、フッ素系ガスを使用するプラズマエッチングによって加工できるように構成されていれば良い。
また、パシベーション膜１７の材質、構造、厚さ等にも制限はない。パシベーション膜１７は、少なくとも、フッ素系ガスを使用するプラズマエッチングと酸素系ガスを使用するプラズマエッチングとに対して耐性を持っていれば良い。同様に、デバイス１５の種類、数量、形状、構造、大きさ、配置等にも制限はない。
パシベーション膜除去ステップの後には、環状のフレームに装着されたダイシングテープにウェーハを支持させるウェーハ支持ステップを行う。図３（Ａ）は、ウェーハ支持ステップについて説明するための斜視図であり、図３（Ｂ）は、ウェーハ支持ステップについて説明するための断面図である。
ウェーハ支持ステップでは、まず、ウェーハ１１の裏面１１ｂにダイアタッチフィルム（ＤＡＦ：Die Attach Film）１９を貼る。ダイアタッチフィルム１９は、例えば、ウェーハ１１より僅かに径の大きい円形のフィルムであり、所定の接着力を有している。このダイアタッチフィルム１９は、主にポリイミド系の樹脂やエポキシ系の樹脂を用いて形成される。ただし、ダイアタッチフィルム１９の材質、形状、構造、大きさ等に制限はない。
その後、ウェーハ１１の裏面１１ｂ側に設けられたダイアタッチフィルム１９よりも径の大きい円形のダイシングテープ２１の中央部分を、このダイアタッチフィルム１９に貼る。併せて、ダイシングテープ２１の外周部分を、ウェーハ１１及びダイアタッチフィルム１９を囲む環状のフレーム２３に貼る。
すなわち、ダイアタッチフィルム１９を介して、環状のフレーム２３に装着されたダイシングテープ２１にウェーハ１１を支持させる。なお、本実施形態では、パシベーション膜除去ステップの後にウェーハ支持ステップを行っているが、パシベーション膜除去ステップの前にウェーハ支持ステップを行うこともできる。
パシベーション膜除去ステップ及びウェーハ支持ステップの後には、フッ素系ガスを用いるプラズマエッチングにより、ウェーハ１１を分割予定ライン１３に沿って個々のデバイスチップに分割するウェーハ分割ステップを行う。図４は、プラズマエッチングに使用されるプラズマエッチング装置６の構成例を模式的に示す部分断面図であり、図５（Ａ）は、ウェーハ分割ステップについて説明するための断面図である。なお、図４では、一部の構成要素を機能ブロックで示している。
図４に示すように、プラズマエッチング装置６は、処理空間８を形成する真空チャンバ１０を備えている。真空チャンバ１０は、底壁１０ａと、上壁１０ｂと、第１側壁１０ｃと、第２側壁１０ｄと、第３側壁１０ｅと、第４側壁（不図示）とを含む直方体状に形成されており、第２側壁１０ｄには、ウェーハ１１を搬入、搬出するための開口１２が設けられている。
開口１２の外側には、開口１２を開閉するためのゲート１４が設けられている。このゲート１４は、その下方に配置された開閉機構１６によって上下に移動する。開閉機構１６は、エアシリンダ１８と、ピストンロッド２０とを含んでいる。エアシリンダ１８はブラケット２２を介して真空チャンバ１０の底壁１０ａに固定されており、ピストンロッド２０の先端はゲート１４の下部に連結されている。
開閉機構１６でゲート１４を開くことにより、開口１２を通じてウェーハ１１を真空チャンバ１０の処理空間８に搬入し、又は、ウェーハ１１を真空チャンバ１０の処理空間８から搬出できる。真空チャンバ１０の底壁１０ａには、排気口２４が形成されている。この排気口２４は、真空ポンプ等の排気ユニット２６に接続されている。
真空チャンバ１０の処理空間８には、下部電極２８と上部電極３０とが対向するように配置されている。下部電極２８は、導電性の材料で形成されており、円盤状の保持部３２と、保持部３２の下面中央から下方に延びる円柱状の支持部３４とを含む。
支持部３４は、真空チャンバ１０の底壁１０ａに形成された開口３６に通されている。開口３６内において、底壁１０ａと支持部３４との間には、環状の絶縁部材３８が配置されており、真空チャンバ１０と下部電極２８とは絶縁されている。下部電極２８は、真空チャンバ１０の外部で高周波電源４０に接続されている。
保持部３２の上面には、凹部が形成されており、この凹部には、ウェーハ１１を保持するための絶縁性のテーブル４２が設けられている。テーブル４２には、吸引路４２ａが形成されており、この吸引路４２ａは、下部電極２８の内部に形成された吸引路４４等を介して吸引源４６に接続されている。
テーブル４２の内部には、複数の電極４２ｂが埋め込まれている。例えば、この電極４２ｂに電力を供給することで、各電極４２ｂとウェーハ１１との間に電気的な力（代表的には、静電引力）を作用させて、ウェーハ１１を吸着、保持できる。真空チャンバ１０の処理空間８が減圧されると、吸引源４６の負圧でウェーハ１１を保持できなくなる。そこで、この電気的な力を用いてウェーハ１１を保持する。
また、保持部３２の内部には、冷却流路４８が形成されている。冷却流路４８の一端は、支持部３４に形成された冷媒導入路５０を介して冷媒循環ユニット５２に接続されており、冷却流路４８の他端は、支持部３４に形成された冷媒排出路５４を介して冷媒循環ユニット５２に接続されている。この冷媒循環ユニット５２を作動させると、冷媒は、冷媒導入路５０、冷却流路４８、冷媒排出路５４の順に流れ、下部電極２８を冷却する。
上部電極３０は、導電性の材料で形成されており、円盤状のガス噴出部５６と、ガス噴出部５６の上面中央から上方に延びる円柱状の支持部５８とを含む。支持部５８は、真空チャンバ１０の上壁１０ｂに形成された開口６０に通されている。開口６０内において、上壁１０ｂと支持部５８との間には、環状の絶縁部材６２が配置されており、真空チャンバ１０と上部電極３０とは絶縁されている。
上部電極３０は、真空チャンバ１０の外部で高周波電源６４に接続されている。また、支持部５６の上端部には、昇降機構６６に連結された支持アーム６８が取り付けられており、この昇降機構６６及び支持アーム６８によって、上部電極３０は上下に移動する。
ガス噴出部５６の下面には、複数の噴出口７０が設けられている。この噴出口７０は、ガス噴出部５６に形成されたガス流路７２及び支持部５８に形成されたガス流路７４を介して、ＳＦ６（フッ素系ガス）供給源７６、Ｃ４Ｆ８供給源７８、及びＯ２（酸素系ガス）供給源８０に接続されている。このＳＦ６供給源７６、Ｃ４Ｆ８供給源７８、Ｏ２供給源８０、ガス流路７２，７４、及び噴出口７０によって、真空チャンバ１０内にガスを導入するガス導入部が構成される。
開閉機構１６、排気ユニット２６、高周波電源４０、吸引源４６、冷媒循環ユニット５２、高周波電源６４、昇降機構６６、ＳＦ６供給源７６、Ｃ４Ｆ８供給源７８、Ｏ２供給源８０等は、制御ユニット８２に接続されている。
制御ユニット８２には、例えば、排気ユニット２６から、処理空間８の圧力に関する情報が通知される。また、制御ユニット８２には、冷媒循環ユニット５２から、冷媒の温度に関する情報（すなわち、下部電極２８の温度に関する情報）が通知される。
さらに、制御ユニット８２には、ＳＦ６供給源７６、Ｃ４Ｆ８供給源７８、Ｏ２供給源８０から、各ガスの流量に関する情報が通知される。制御ユニット８２は、これらの情報や、ユーザから入力される他の情報等に基づいて、上述した各構成要素を制御するための制御信号を出力する。
ウェーハ分割ステップでは、まず、開閉機構１６でゲート１４を下降させる。次に、開口１２を通じて、ダイシングテープ２１に支持されたウェーハ１１を真空チャンバ１０の処理空間８に搬入し、下部電極２８のテーブル４２に載せる。具体的には、表面１１ａ側を上方に位置付けるようにウェーハ１１をテーブル４２の上に載せる。
なお、ウェーハ１１の搬入時には、昇降機構６６で上部電極３０を上昇させておく。その後、吸引源４６の負圧を作用させる。併せて、電極４２ｂに電力を供給する。これにより、ウェーハ１１は、テーブル４２の上に固定される。なお、ウェーハ１１をテーブル４２に固定した後には、吸引源４６の負圧を遮断して良い。
また、開閉機構１６でゲート１４を上昇させて、処理空間８を密閉する。更に、上部電極３０と下部電極２８とがプラズマエッチングに適した所定の位置関係となるように、昇降機構６６で上部電極３０を下降させる。そして、排気ユニット２６を作動させ、処理空間８を減圧する。
この状態で、エッチング用のガスを所定の流量で供給しつつ、下部電極２８及び上部電極３０に所定の高周波電力を供給すると、下部電極２８及び上部電極３０との間にラジカルやイオンを含むプラズマが発生する。その結果、マスクとして機能するパシベーション膜１７ａで覆われていないウェーハ１１の表面１１ａ側がこのプラズマに曝される。
本実施の形態のウェーハ分割ステップでは、エッチング、保護膜形成、及びクリーニングの３つのステップを繰り返し行い、図５（Ａ）に示すように、ウェーハ１１の表面１１ａから裏面１１ｂに達するカーフ（切り口）１１ｄを分割予定ライン１３に沿って形成する。
エッチングのステップでは、ＳＦ６供給源７６からＳＦ６（フッ素系ガス）を所定の流量（例えば、１０００ｓｃｃｍ）で供給しつつ、下部電極２８及び上部電極３０に所定の高周波電力（例えば、下部電極２８に１００Ｗ、上部電極３０に２６００Ｗ）を付与する。また、処理空間８の圧力を概ね一定（例えば、１８０ｍＴｏｒｒ）に保つ。
これにより、ウェーハ１１のパシベーション膜１７ａに覆われていない領域を、ＳＦ６を原料とするラジカルやイオン等のプラズマに曝して除去できる。なお、エッチングの時間（プラズマに曝す時間）は、カーフ１１ｄの側壁が除去され過ぎない程度にする。例えば、６．０秒程度にすると良い。
保護膜形成のステップでは、Ｃ４Ｆ８供給源７８からＣ４Ｆ８を所定の流量（例えば、７００ｓｃｃｍ）で供給しつつ、下部電極２８及び上部電極３０に所定の高周波電力（例えば、下部電極２８に５０Ｗ、上部電極３０に２６００Ｗ）を付与する。また、処理空間８の圧力を概ね一定（例えば、６０ｍＴｏｒｒ）に保つ。
これにより、カーフ１１ｄにフッ素系の材料を堆積させて保護膜を形成できる。このフッ素系の材料でなる保護膜は、ＳＦ６等を用いるプラズマエッチングに対してある程度の耐性を有している。なお、保護膜形成の時間（堆積の時間）に特段の制限はないが、保護膜を厚くし過ぎると、カーフ１１ｄの底に形成された保護膜をクリーニングの工程で除去し切きれなくなる。よって、堆積時間は、例えば、２．０秒程度にすると良い。
クリーニングのステップでは、ＳＦ６供給源７６からＳＦ６を所定の流量（例えば、１０００ｓｃｃｍ）で供給しつつ、下部電極２８及び上部電極３０に所定の高周波電力（例えば、下部電極２８に２５０Ｗ、上部電極３０に２６００Ｗ）を付与する。また、処理空間８の圧力を概ね一定（例えば、１８０ｍＴｏｒｒ）に保つ。
下部電極２８に供給される電力を大きくすると、プラズマエッチングの異方性は高められる。これにより、ＳＦ６を原料とするラジカルやイオン等のプラズマによって、カーフ１１ｄの底に形成された保護膜を除去し、側壁だけに保護膜を残留させることができる。その結果、エッチングのステップでカーフ１１ｄを深さ方向に加工できるようになる。なお、クリーニングの時間は、保護膜の厚み等に応じて設定されるが、例えば、１．５秒程度にすると良い。
ウェーハ１１が分割予定ライン１３に沿って個々のデバイスチップ２５に分割され、カーフ１１ｄの底にダイアタッチフィルム１９の上面１９ａが露出すると、ウェーハ分割ステップは終了する。なお、このウェーハ分割ステップでは、ＳＦ６等のフッ素系ガスを用いてプラズマを発生させるので、ダイアタッチフィルム１９は殆ど加工されない。
そこで、ウェーハ分割ステップの後には、酸素系ガスを用いるプラズマエッチングにより、ダイアタッチフィルム１９の分割予定ライン１３に沿う一部又は全部を除去するダイアタッチフィルム除去ステップを行う。図５（Ｂ）は、ダイアタッチフィルム除去ステップについて説明するための断面図である。
ダイアタッチフィルム除去ステップでは、Ｏ２供給源７０からＯ２（酸素系ガス）を所定の流量（例えば、２００ｓｃｃｍ）で供給しつつ、下部電極２８及び上部電極３０に所定の高周波電力（例えば、下部電極２８に０Ｗ、上部電極３０に３５００Ｗ）を付与する。また、処理空間８の圧力を概ね一定（例えば、５ｍＴｏｒｒ）に保つ。
これにより、カーフ１１ｄの底部に露出しているダイアタッチフィルム１９を、オゾン（Ｏ３）を含むプラズマに曝して、その一部又は全部を除去できる。このダイアタッチフィルム除去ステップでは、カーフ１１ｄの底部に露出しているダイアタッチフィルム１９の全部を除去して、ダイアタッチフィルム１９を分断しても良いし、図５（Ｂ）に示すように、ダイアタッチフィルム１９の一部を除去して、凹部１９ｂを形成しても良い。
ダイアタッチフィルム除去ステップでダイアタッチフィルム１９に凹部１９ｂを形成した場合には、次に、ダイシングテープ２１を伸張して、ダイアタッチフィルム１９を分割予定ライン１３に沿って破断するダイアタッチフィルム破断ステップを行うと良い。ただし、この場合には、伸張性のあるダイシングテープ２１を使用する必要がある。
図５（Ｃ）は、ダイアタッチフィルム破断ステップについて説明するための断面図である。このダイアタッチフィルム破断ステップでは、ダイシングテープ２１をウェーハ１１の径方向に沿って伸張（拡張）して、ダイアタッチフィルム１９にウェーハ１１の径方向の力を加える。
上述のように、本実施の形態では、ダイアタッチフィルム１９に凹部１９ｂが形成されている。よって、ダイシングテープ２１を伸張してダイアタッチフィルム１９に径方向の力を加えると、ダイアタッチフィルム１９は凹部１９ｂを起点に破断される。つまり、ダイアタッチフィルム１９は分割予定ライン１３に沿って各デバイスチップ２５に対応するダイアタッチフィルム２７へと分割される。これにより、ダイアタッチフィルム２７が貼られたデバイスチップ２５が完成する。
なお、ウェーハ分割ステップ及びダイアタッチフィルム除去ステップでマスクとして用いられたパシベーション膜１７ａは、そのままデバイスチップ２５に残留し、デバイス１５を保護する。すなわち、本実施形態では、デバイスチップ２５の一部となるパシベーション膜１７ａが、ウェーハ分割ステップ及びダイアタッチフィルム除去ステップのマスクとして用いられる。
以上のように、本実施形態に係るデバイスチップの製造方法では、ウェーハ１１の表面１１ａ側のパシベーション膜１７を分割予定ライン１３に沿って除去し、ウェーハ１１の裏面１１ｂにダイアタッチフィルム１９を貼った上で、このパシベーション膜１７をマスクとして表面１１ａ側からフッ素系ガスを用いるプラズマエッチングを施し、更に、パシベーション膜１７をマスクとして表面１１ａ側から酸素系ガスを用いるプラズマエッチングを施すので、従来の方法のようにレジストマスクを形成する必要がない。
また、フッ素系ガスを用いるプラズマエッチングでウェーハ１１を分割予定ライン１３に沿って除去し、酸素系ガスを用いるプラズマエッチングでダイアタッチフィルム１９の一部を分割予定ライン１３に沿って除去するので、分割予定ライン１３に重なるダイアタッチフィルム１９を別の方法で除去する必要もない。よって、本発明の一態様に係るデバイスチップの製造方法によれば、ダイアタッチフィルム２７が貼られたデバイスチップ２５を低いコストで製造できる。
なお、本発明は、上記実施形態の記載に制限されず種々変更して実施可能である。例えば、ウェーハ支持ステップの前に研削等の方法でウェーハ１１を薄くしても良い。この場合には、薄いデバイスチップ２５を形成でき、更に、ウェーハ分割ステップに要する時間も短縮される。
また、上記実施形態のウェーハ分割ステップでは、エッチング、保護膜形成、及びクリーニングの３つのステップを繰り返し行っているが、本発明のウェーハ分割ステップでは、少なくとも、フッ素系ガスを用いるプラズマエッチングにより、ウェーハ１１を分割予定ライン１３に沿って分割できれば良い。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ ウェーハ
１１ａ 表面
１１ｂ 裏面
１１ｃ 溝
１１ｄ カーフ（切り口）
１３ 分割予定ライン（ストリート）
１５ デバイス
１７ パシベーション膜
１７ａ パシベーション膜
１７ｂ 一部
１９ ダイアタッチフィルム
２１ ダイシングテープ
２３ フレーム
２５ デバイスチップ
２７ ダイアタッチフィルム
２ レーザー照射ユニット
２ａ レーザービーム
４ 切削ブレード
６ プラズマエッチング装置
８ 処理空間
１０ 真空チャンバ
１０ａ 底壁
１０ｂ 上壁
１０ｃ 第１側壁
１０ｄ 第２側壁
１０ｅ 第３側壁
１２ 開口
１４ ゲート
１６ 開閉機構
１８ エアシリンダ
２０ ピストンロッド
２２ ブラケット
２４ 排気口
２６ 排気ユニット
２８ 下部電極
３０ 上部電極
３２ 保持部
３４ 支持部
３６ 開口
３８ 絶縁部材
４０ 高周波電源
４２ テーブル
４２ａ 吸引路
４２ｂ 電極
４４ 吸引路
４６ 吸引源
４８ 冷却流路
５０ 冷媒導入路
５２ 冷媒循環ユニット
５４ 冷媒排出路
５６ ガス噴出部
５８ 支持部
６０ 開口
６２ 絶縁部材
６４ 高周波電源
６６ 昇降機構
６８ 支持アーム
７０ 噴出口
７２ ガス流路
７４ ガス流路
７６ ＳＦ６供給源
７８ Ｃ４Ｆ８供給源
８０ Ｏ２供給源
８２ 制御ユニット

Claims (4)

  1. 格子状に設定された分割予定ラインによって区画される表面側の各領域にデバイスを有し、該デバイスを覆うパシベーション膜が該表面側に形成されたウェーハを加工して該デバイスに対応する複数のデバイスチップを製造するデバイスチップの製造方法であって、
    該分割予定ラインに沿って該パシベーション膜を除去するパシベーション膜除去ステップと、
    ウェーハの裏面にダイアタッチフィルムを貼るとともに、環状のフレームに装着されたダイシングテープに該ダイアタッチフィルムを介して該ウェーハを支持させるウェーハ支持ステップと、
    該パシベーション膜除去ステップと該ウェーハ支持ステップとを実施した後、該パシベーション膜をマスクとして該ウェーハの該表面側からフッ素系ガスを用いるプラズマエッチングを施し、該ウェーハを該分割予定ラインに沿って個々のデバイスチップに分割するとともに、該分割予定ラインに沿って該ダイアタッチフィルムを露出させるウェーハ分割ステップと、
    該ウェーハ分割ステップを実施した後、該パシベーション膜をマスクとして該ウェーハの該表面側から酸素系ガスを用いるプラズマエッチングを施し、該ダイアタッチフィルムの該分割予定ラインに沿う一部又は全部を除去するダイアタッチフィルム除去ステップと、を備えることを特徴とするデバイスチップの製造方法。
  2. 該パシベーション膜除去ステップでは、該ウェーハに対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って照射し、該ウェーハの該表面側に溝を形成することで、該分割予定ラインに沿って該パシベーション膜を除去することを特徴とする請求項１に記載のデバイスチップの製造方法。
  3. 該パシベーション膜除去ステップでは、切削ブレードを該分割予定ラインに沿って切り込ませ、該ウェーハの該表面側に溝を形成することで、該分割予定ラインに沿って該パシベーション膜を除去することを特徴とする請求項１に記載のデバイスチップの製造方法。
  4. 該ダイシングテープは伸張性を有し、
    該ダイアタッチフィルム除去ステップを実施した後、該ダイシングテープを伸張することで、該ダイアタッチフィルムを該分割予定ラインに沿って破断するダイアタッチフィルム破断ステップを更に備えることを特徴とする請求項１から請求項３のいずれかに記載のデバイスチップの製造方法。
JP2017082561A 2017-04-19 2017-04-19 デバイスチップの製造方法 Active JP6903375B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017082561A JP6903375B2 (ja) 2017-04-19 2017-04-19 デバイスチップの製造方法
TW107108548A TWI744503B (zh) 2017-04-19 2018-03-14 元件晶片之製造方法
SG10201802809TA SG10201802809TA (en) 2017-04-19 2018-04-04 Device chip manufacturing method
CN201810324299.4A CN108735667B (zh) 2017-04-19 2018-04-12 器件芯片的制造方法
KR1020180043543A KR102512596B1 (ko) 2017-04-19 2018-04-13 디바이스 칩의 제조 방법
US15/955,953 US10468303B2 (en) 2017-04-19 2018-04-18 Device chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017082561A JP6903375B2 (ja) 2017-04-19 2017-04-19 デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
JP2018182179A true JP2018182179A (ja) 2018-11-15
JP6903375B2 JP6903375B2 (ja) 2021-07-14

Family

ID=63854692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017082561A Active JP6903375B2 (ja) 2017-04-19 2017-04-19 デバイスチップの製造方法

Country Status (6)

Country Link
US (1) US10468303B2 (ja)
JP (1) JP6903375B2 (ja)
KR (1) KR102512596B1 (ja)
CN (1) CN108735667B (ja)
SG (1) SG10201802809TA (ja)
TW (1) TWI744503B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI776026B (zh) * 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
JP7281709B2 (ja) * 2019-05-30 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2022082361A (ja) * 2020-11-20 2022-06-01 パナソニックＩｐマネジメント株式会社 素子チップの製造方法、およびプラズマ処理方法
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014127570A (ja) * 2012-12-26 2014-07-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1059086B (it) * 1976-04-14 1982-05-31 Ates Componenti Elettron Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP5224837B2 (ja) 2008-02-01 2013-07-03 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
JP6188587B2 (ja) * 2014-01-15 2017-08-30 株式会社ディスコ ウェーハの分割方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US10020285B2 (en) * 2014-09-04 2018-07-10 Infineon Technologies Austria Ag Method of producing a semiconductor device and a semiconductor device
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP2017059766A (ja) * 2015-09-18 2017-03-23 株式会社ディスコ ウエーハの加工方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014127570A (ja) * 2012-12-26 2014-07-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2016207921A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ ウエーハの分割方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Also Published As

Publication number Publication date
SG10201802809TA (en) 2018-11-29
KR102512596B1 (ko) 2023-03-21
US10468303B2 (en) 2019-11-05
CN108735667A (zh) 2018-11-02
TW201903872A (zh) 2019-01-16
CN108735667B (zh) 2023-12-15
KR20180117545A (ko) 2018-10-29
TWI744503B (zh) 2021-11-01
US20180308755A1 (en) 2018-10-25
JP6903375B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
CN108735667B (zh) 器件芯片的制造方法
US9368406B2 (en) Method for manufacturing semiconductor chip
US10037891B2 (en) Manufacturing method of element chip
US10790193B2 (en) Wafer processing method
JP2015220240A (ja) ウェーハの加工方法
JP6188587B2 (ja) ウェーハの分割方法
CN107180789B (zh) 元件芯片及其制造方法
JP6188589B2 (ja) ウェーハの分割方法
JP4338650B2 (ja) 半導体チップの製造方法
CN107799467B (zh) 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法
CN107180787B (zh) 元件芯片及其制造方法
JP7154697B2 (ja) 被加工物の加工方法
JP2004247443A (ja) 半導体ウエーハの加工方法
US11456213B2 (en) Processing method of wafer
JP7229631B2 (ja) ウェーハの加工方法
JP7515976B2 (ja) デバイスチップの製造方法
US11024542B2 (en) Manufacturing method of device chip
JP2015220366A (ja) ウェーハの加工方法
JP7281709B2 (ja) 素子チップの製造方法
JP7520455B2 (ja) ウェーハの加工方法
CN108878284B (zh) 被加工物的加工方法
JP2006324367A (ja) プラズマエッチング装置
JP2015103568A (ja) 被加工物のエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210622

R150 Certificate of patent or registration of utility model

Ref document number: 6903375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150