JP6887125B2 - 素子チップの製造方法 - Google Patents

Description

本発明は、素子チップの製造方法に関する。

高耐圧かつ低損失の次世代のパワーデバイスとして、ワイドバンドギャップ構造を持つＳｉＣパワーデバイスが開発されている。このＳｉＣパワーデバイスの製造に使用されるＳｉＣを含む基板は、非常に硬いために加工が困難である。特に、ＳｉＣを含む基板を個々の素子チップの大きさに個片化することは困難であり、様々な方法が考案されている。

ＳｉＣを含む基板を個片化する方法として、例えば特許文献１に開示されているように、超音波を用いたメカニカルダイサーを使用する方法が考案されている。

また、例えば特許文献２に開示されているように、レーザを用いて基板の内部に加工変質層を作る所謂ステルスダイサーを使用する方法が考案されている。

特開２０１４−１３８１２号公報 特開２０１２−１８２３４２号公報

しかしながら、特許文献１に開示されているようなメカニカルダイサーを用いた方法では、ブレードの消耗が大きく、チッピングも発生する。従って、コストが高く、歩留が低いため、生産性が悪い。

また、特許文献２に開示されているようなレーザを用いた方法では、レーザの焦点を合わせるためのストリート開口が必要である。従って、ストリートを狭くすることができず、基板面積当たりの素子チップの形成個数が少ないため、生産性が悪い。

本発明は、ＳｉＣを含む基板を使用した素子チップの製造方法において、生産性を向上させることを課題とする。

本発明の素子チップの製造方法は、複数の素子領域と前記素子領域を画定する分割領域とを備え、ＳｉＣを含む基板の第１の面に、電極層と、耐プラズマ層と、前記電極層および前記耐プラズマ層の間に設けられたＴｉを含むバインダ層とからなる多層膜を形成し、前記多層膜に前記基板の分割領域を露出させる開口を形成し、前記開口に露出する前記基板を、フッ素を含む第１のプラズマによりエッチングし、前記第１のプラズマによる前記基板のエッチング中に、前記バインダ層を前記第１のプラズマに晒すことにより、前記バインダ層を介した前記電極層と前記耐プラズマ層との結合力を低減し、前記電極層を前記基板に残した状態で、前記耐プラズマ層を除去することを含む。

この方法によれば、ＳｉＣを含む基板を使用した場合でも素子チップの生産性を向上させることができる。この素子チップの製造方法では、メカニカルダイサーまたはレーザを使用することなく、プラズマエッチングによって基板を個片化する。そのため、前述のように生産性が悪化することがなく、効率的にかつ迅速に基板を個片化できるため、むしろ生産性を向上させることができる。プラズマエッチングによって基板を個片化する場合、エッチング不要箇所を耐プラズマ層によってマスクすることで第１のプラズマから保護する必要がある。即ち、上記方法では、素子領域に耐プラズマ層を形成しているため、エッチング不要箇所をエッチングすることがない。また、エッチング後に、バインダ層を介した電極層と耐プラズマ層との結合力を低減させているため、電極層を残した状態で耐プラズマ層を除去することが容易となる。従って、安定して素子チップを製造できるため、生産性を向上させることができる。また、耐プラズマ層と電極層との結合力を低減させる際、プラズマを利用してバインダ層を変質させている。特に、第１のプラズマを利用すると、基板のエッチングと同時にバインダ層を変質させて当該結合力を低減させることができ、効率的である。また、Ｔｉ材料はフッ素系のプラズマによりエッチングされ易いため、バインダ層を第１のプラズマによって容易にエッチングでき、即ち、バインダ層を容易に変質させることができる。従って、簡便な方法で上記結合力を低減できる。

前記耐プラズマ層を除去する際、前記耐プラズマ層の表面に粘着テープを貼付け、前記粘着テープを前記耐プラズマ層とともに剥離してもよい。

この方法によれば、粘着テープを使用することで耐プラズマ層を物理的に除去できる（以降、ピールオフという場合がある）ので、耐プラズマ層を溶解させる薬液等を要せず、簡便な方法で正確に耐プラズマ層を除去できる。さらに、多層膜の表面に何らかの残渣物が存在しても耐プラズマ層とともに物理的に除去できる。

前記耐プラズマ層と前記電極層とが同じ金属を含んでいてもよい。

この方法によれば、耐プラズマ層と電極層とが同じ金属を含む場合でも耐プラズマ層の除去においてピールオフを行っているため、電極層に悪影響を与えない。詳細には、仮に薬液に耐プラズマ層を溶解させて除去しようとする場合、薬液は、耐プラズマ層と同じ金属を含む電極層も溶解するおそれがあり、即ち電極層に悪影響を与えるおそれがある。この方法では耐プラズマ層をピールオフによって物理的に除去しているため、薬液またはその他の方法によって生じ得るこのような悪影響が生じない。

前記第１のプラズマによる前記基板のエッチングが、前記基板の温度を１００〜２５０℃に調整した状態で行われてもよい。

前記多層膜を形成する前に、前記基板の前記第１の面に、前記素子領域を露出させるとともに前記分割領域を被覆するレジストマスクを形成し、前記開口の形成は、前記レジストマスク上に形成された前記多層膜をリフトオフすることにより行われてもよい。

この方法によれば、リフトオフを行っているため、多層膜の開口の端部にバインダ層を露出させることができる。そのため、前述の第１または第２のプラズマなどが開口を通じてバインダ層に直接アクセスできる。従って、バインダ層の変質を早めることができ、上記結合力を低下させるのに要する時間を短縮できる。

前記耐プラズマ層がＮｉを含んでいてもよい。

この方法によれば、Ｎｉ材料は多くの種類のプラズマに対して耐性を有しているため、耐プラズマ層としてＮｉ材料を採用することは有効である。即ち、耐プラズマ層が汎用性の高いマスクとして機能する。

前記第１のプラズマによるエッチングが、前記基板の前記第１の面と対向する第２の面を支持部材に貼り付けた状態で行われ、前記開口に露出する前記基板を前記第２の面に達するまでエッチングすることにより前記基板が個片化されてもよい。

この方法によれば、支持部材によって個片化された基板（素子チップ）を一体として支持できるため、基板を個片化した後のハンドリング性が良好である。また、基板を個片化する際に各素子チップの位置がずれることもないため、安定して個片化できる。

本発明によれば、ＳｉＣを含む基板を使用した素子チップの製造方法において、バインダ層によって電極層と耐プラズマ層との結合力を低減させることができる。そのため、耐プラズマ層を容易に剥離できるので、生産性を向上させることができる。

本発明の実施形態に係る素子チップの製造方法のプロセス工程を示す断面図。 実施形態に係る素子チップの製造方法の保護工程を示す断面図。 実施形態に係る素子チップの製造方法の薄化工程を示す断面図。 実施形態に係る素子チップの製造方法のレジストマスク形成工程を示す断面図。 実施形態に係る素子チップの製造方法の多層膜形成工程を示す断面図。 実施形態に係る素子チップの製造方法のリフトオフ工程を示す断面図。 実施形態に係る素子チップの製造方法の個片化工程を示す断面図。 実施形態に係る素子チップの製造方法のピールオフ工程を示す断面図。 実施形態に係る素子チップの製造方法のサポート基板除去工程を示す断面図。 実施形態に係る素子チップの製造方法によって製造された素子チップの断面図。 ドライエッチング装置の模式図。 ピールオフ装置の第１概略構成図。 ピールオフ装置の第２概略構成図。

以下、添付図面を参照して本発明の実施形態を説明する。

図１Ａから図１Ｊは本発明の実施形態に係る半導体チップ（素子チップ）２の製造工程を示している。完成図である図１Ｊを参照すると、製造された半導体チップ２は、半導体層４と、半導体層３下に形成された電極層３２と、半導体層４上に形成された素子層６と、素子層６上に形成された電極１０とを備える。半導体層４の主な材質は、ＳｉＣである。素子層６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子の形成された層である。ＭＯＳＦＥＴは、例えばＳｉＣなどの半導体からなるソース、ドレイン、およびチャネルと、ＳｉＯ２などの絶縁膜からなるゲート絶縁膜と、多結晶シリコンなどからなるゲート電極とを備える。また、電極１０に含まれる金属は、銅、銅と錫と銀との合金、銀と錫との合金、鉛と錫との合金、金、アルミニウム、アルミニウム合金等であり得る。電極１０の形態、配置、および個数は特に限定されず、目的に応じて適宜設定される。

図１Ａに示すプロセス工程では、半導体ウエハ（基板）１２を準備する。半導体ウエハ１２は、半導体層４と、半導体層４上に形成された素子層６とを備える。半導体ウエハ１２の素子層６の表面（第２の面）６Ａには、電極１０が形成されている。半導体ウエハ１２は、電極１０が形成された複数の素子領域１４と、個々の素子領域１４の周囲に隣接する分割領域１６とを備える。換言すれば、分割領域１６によって個々の素子領域１４が画定されている。半導体ウエハ１２は、例えば直径６インチ程度の円板形状である。

図１Ｂに示す保護工程では、半導体ウエハ１２の表面６Ａに、裏面（第１の面）４Ａの研削時の保護のためのサポート基板（支持部材）２０を貼り付ける。サポート基板２０は、粘着層２０Ａと、ガラス基板層２０Ｂとからなる貼り付け可能な基板である。即ち、粘着層２０Ａを半導体ウエハ１２の表面６Ａに貼り付け、ガラス基板層２０Ｂにより半導体ウエハ１２の表面６Ａを保護する。サポート基板２０は、ハンドリング性の観点から、半導体ウエハ１２よりもわずかに大きく、例えば直径８インチ程度の円板形状である。

図１Ｃに示す薄化工程では、図示しない研削装置により半導体ウエハ１２の裏面４Ａ側から半導体層４を研削する。半導体ウエハ１２は、半導体層４の研削により所定の厚みに薄化される。

図１Ｄに示すレジストマスク形成工程では、半導体ウエハ１２の裏面４Ａにレジストマスク２４を形成する。レジストマスク２４は、後述するリフトオフ工程で剥離され、分割領域１６（図１Ａ参照）に対応する部分に開口１８を形成するためのものである。そのため、レジストマスク２４は、裏面４Ａ全体ではなく、分割領域１６（図１Ａ参照）に対応する部分に形成される。

図１Ｅに示す多層膜形成工程では、レジストマスク２４が部分的に形成されている裏面４Ａに多層膜３０を形成する。多層膜３０は、電極層３２と、バインダ層３４と、耐プラズマ層３６とからなり、裏面４Ａに近い側から順に、電極層３２と、バインダ層３４と、耐プラズマ層３６とが配置されている。換言すると、耐プラズマ層３６が最も外側（半導体ウエハ１２から遠い側）に配置され、電極層３２が最も内側（半導体ウエハ１２に近い側）に配置され、バインダ層３４が電極層３２と耐プラズマ層３６との間に配置されている。電極層３２は、外側の例えばＡｕを含む第１層３２Ａと、内側の例えばＮｉを含む第２層３２Ｂとからなり、即ち２層構造を有する。バインダ層３４は、例えばＴｉを含んでいる。好ましくは、バインダ層３４は、電極層３２との密着性が悪く、かつ、後述する個片化工程において剥離しない材質である。耐プラズマ層３６は、例えばＮｉを含んでいる。従って、電極層３２および耐プラズマ層３６は、互いに同じ金属を含んでいる。多層膜３０は、めっきや蒸着などの任意の方法で各層３２，３４，３６が裏面４Ａ上に積層されることで形成される。ただし、後述するリフトオフ工程におけるリフトオフを行いやすくするため、レジストマスク２４の側面への堆積が生じやすいめっきによる形成よりも、レジストマスク２４の側面への堆積が生じにくい蒸着によって多層膜３０を形成することが好ましい。蒸着の方法は、特に限定されず、例えば既存の真空蒸着装置やスパッタ装置（図示せず）などを使用して蒸着処理を行ってもよい。

図１Ｆに示すリフトオフ工程では、レジストマスク２４とともに多層膜３０を剥離する（以降、リフトオフという場合がある）することで、レジストマスク２４と多層膜３０とを裏面４Ａ上から除去する。これにより、裏面４Ａ上において、分割領域１６（図１Ａ参照）に対応する部分に開口１８を形成できる。

図１Ｇに示す個片化工程では、ドライエッチング装置５０（図２参照）を使用して半導体ウエハ１２をプラズマエッチングにより個片化する。図２は、本工程で使用されるドライエッチング装置５０の一例を示している。ドライエッチング装置５０のチャンバ５２の頂部には誘電体窓（図示せず）が設けられており、誘電体窓の上方には上部電極としてのアンテナ５４が配置されている。アンテナ５４は、第１高周波電源部５６に電気的に接続されている。一方、チャンバ５２内の処理室５８の底部側には、半導体ウエハ１２が配置されるステージ６０が配置されている。ステージ６０は、冷媒を流すための流路やヒータなどの温度調節手段を備え、温度調節が可能になっている。ステージ６０は下部電極としても機能し、第２高周波電源部６２に電気的に接続されている。また、ステージ６０は図示しない静電吸着用電極を備え、ステージ６０に載置されたサポート基板２０（即ち半導体ウエハ１２）をステージ６０に静電吸着できるようになっている。これに代えて、真空吸着機構を採用し、ステージ６０に載置されたサポート基板２０（即ち半導体ウエハ１２）をステージ６０に真空吸着してもよい。また、ステージ６０には伝熱用ガスを供給するための図示しない伝熱用ガス孔が設けられており、伝熱用ガス孔からヘリウムなどの伝熱用ガスを供給することでステージ６０に静電吸着された半導体ウエハ１２の温度を調節できる。チャンバ５２のガス導入口６４はエッチングガス源６６に流体的に接続されており、排気口６８はチャンバ５２内を真空排気するための真空ポンプを含む真空排気部７０に接続されている。

この個片化工程では、サポート基板２０を介して半導体ウエハ１２をステージ６０に載置し、サポート基板２０の周囲を図示しないクランプで保護する。そして、処理室５８内を真空排気部７０によって真空排気するとともにエッチングガス源６６から処理室５８内に例えばフッ素系のエッチングガスを供給する。そして、処理室５８内を所定圧力に維持し、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内に第１のプラズマを発生させて半導体ウエハ１２に照射する。このとき、第１のプラズマ中のラジカルとイオンの物理化学的作用により開口１８から露出している半導体ウエハ１２が除去される。この個片化工程を経て、半導体ウエハ１２は、個々の半導体チップ２に個片化される。個片化工程で第１のプラズマにより除去される半導体ウエハ１２の部分がＳｉＣを含む場合、ＳｉＣがエッチングされやすい観点から、半導体ウエハ１２の温度は１００〜２５０℃に温度調節されることが好ましく、１５０〜２００℃に温度調節されることがさらに好ましい。

本実施形態では、バインダ層３４がＴｉを含む材料からなるため、フッ素系のエッチングガスからなる第１のプラズマによって、バインダ層３４が開口１８にて露出した端部から順にサイドエッチングされる。従って、バインダ層３４を変質させ、電極層３２と耐プラズマ層３６との結合力を低減させることができる。即ち、本実施形態では、この個片化工程が、上記結合力を低減させる結合力低減工程を兼ねている。これに代えて、この結合力低減工程では、エッチングガスのガス種を切り替え、第１のプラズマとは異なる第２のプラズマを生成し、第２のプラズマにバインダ層３４を晒すことでバインダ層３４を変質させてもよい。第２のプラズマのガス種は、バインダ層３４の材料に応じて適宜選定される。なお、フッ素系のエッチングガスからなるプラズマによるＴｉの反応性エッチングは、ウエハ温度が１００℃よりも高い領域で顕著に起こる。したがって、結合力低減工程では半導体ウエハ１２の温度を、１００〜２５０℃、好ましくは、１５０〜２００℃に調節することが望ましい。

図１Ｈに示すピールオフ工程では、ピールオフ装置１２０（図３Ａ，３Ｂ参照）によって、マスクとなっている耐プラズマ層３６（およびバインダ層３４）を除去する。図３Ａに示すように、ピールオフ装置１２０には、供給ローラ１２２と、回収ローラ１２４と、押圧ローラ１２６と、二つの引張具１２８と、載置台１３０とが設けられている。

ピールオフの際、半導体ウエハ１２は、載置台１３０の上に載置され、固定される。このとき、供給ローラ１２２には未使用の粘着テープＴが巻き付けられており、供給ローラ１２２の位置は固定されている。回収ローラ１２４は、供給ローラ１２２と粘着テープＴを共有している。即ち、回収ローラ１２４は、供給ローラ１２２から供給され、耐プラズマ層３６の剥離に使用した後の粘着テープＴを巻き取ることで回収する。回収ローラ１２４は、供給ローラ１２２と同程度の高さに配置されており、水平方向に可動である（図３Ｂ中の矢印参照）。二つの引張具１２８は、供給ローラ１２２および回収ローラ１２４の下方にそれぞれ配置されている。二つの引張具１２８は、一方が固定されており、他方が水平方向に可動である。粘着テープＴは、二つの引張具１２８によって水平方向に引っ張られ、張力によって持ち上げられ、半導体チップ２の僅かに上方に位置している。押圧ローラ１２６は、可動であって（図３Ａ中の矢印参照）、粘着テープＴを半導体チップ２上の耐プラズマ層３６（図では、耐プラズマ層３６とバインダ層３４を一体に示している）に向けて半導体チップ２が損傷しない程度の力で押圧し、粘着テープＴを耐プラズマ層３６に貼り付ける。これに代えてまたは加えて、粘着テープＴの貼り付けが、例えば圧縮空気によって行われてもよい。この場合、半導体チップ２に過剰な力を加えることなく、表面６Ａの電極１０等の凹凸に沿って粘着テープＴを貼ることができる。

図３Ｂに示すように、粘着テープＴを剥がすときは、回収ローラ１２４および他方の引張具１２８を供給ローラ１２２および一方の引張具１２８に向けて移動させる。このとき、回収ローラ１２４は、耐プラズマ層３６およびバインダ層３４の除去に使用された粘着テープＴを巻き取ることで回収する。このようにして、粘着テープＴを剥がすとともに各半導体チップ２から耐プラズマ層３６およびバインダ層３４を剥離する。

図１Ｉに示すサポート基板除去工程では、半導体チップ２からサポート基板２０を除去する。サポート基板２０の除去方法については、特に限定されず、任意の方法を使用できる。例えば、レーザを粘着層２０Ａに照射し、粘着力を低下させ、サポート基板２０を半導体チップ２から剥離してもよい。好ましくは、各半導体チップ２を支持するフィルム２２Ａを裏面４Ａ側に貼り付けた後、即ち、電極層３２に貼り付けた後、サポート基板２０を除去する。フィルム２２Ａの周囲にはフレーム２２Ｂが取り付けられている。このフレーム２２Ｂ付のフィルム２２Ａによってサポート基板２０の除去後のハンドリング性を維持できる。

図１Ｊには、このようにして製造された半導体チップ２が示されている。

以上のような半導体チップ２の製造方法には、以下のような利点がある。

本実施形態によれば、ＳｉＣを含む半導体ウエハ１２を使用して半導体チップ２を製造する場合でも、加工の困難性を克服して生産性を向上させることができる。本実施形態の半導体チップ２の製造方法では、メカニカルダイサーまたはレーザを使用することなく、プラズマエッチングによって半導体ウエハ１２を個片化する。そのため、メカニカルダイサーまたはレーザを使用する場合のように生産性が悪化することがなく、効率的にかつ迅速に半導体ウエハ１２を個片化できるため、むしろ生産性を向上させることができる。プラズマエッチングによって半導体ウエハ１２を個片化する場合、エッチング不要箇所を耐プラズマ層３６によってマスクすることで第１のプラズマから保護する必要がある。本実施形態では、素子領域１４に耐プラズマ層３６を形成しているため、エッチング不要箇所をエッチングすることがない。また、エッチング後に、バインダ層３４を介した電極層３２と耐プラズマ層３６との結合力を低減させているため、電極層３２を残した状態で耐プラズマ層３６を除去することが容易となる。従って、安定して半導体チップ２を製造できるため、生産性を向上させることができる。

また、本実施形態によれば、粘着テープＴを使用することで耐プラズマ層３６を物理的に除去できるので、耐プラズマ層３６を溶解させる薬液等を要せず、簡便な方法で正確に耐プラズマ層３６を除去できる。さらに、多層膜３０の表面に何らかの残渣物が存在しても耐プラズマ層３６とともに物理的に除去できる。

また、本実施形態によれば、耐プラズマ層３６と電極層３２とが同じ金属Ｎｉを含んでいるが、耐プラズマ層３６の除去においてピールオフを行っているため、電極層３２に悪影響を与えない。詳細には、仮に薬液に耐プラズマ層３６を溶解させて除去しようとする場合、薬液は、耐プラズマ層３６と同じ金属を含む電極層３２も溶解するおそれがあり、即ち電極層３２に悪影響を与えるおそれがある。この方法では耐プラズマ層３６をピールオフによって物理的に除去しているため、薬液またはその他の方法によって生じ得るこのような悪影響が生じない。

また、本実施形態によれば、耐プラズマ層３６と電極層３２との結合力を低減させる際、プラズマを利用してバインダ層３４を変質させている。特に、第１のプラズマを利用すると、半導体ウエハ１２のエッチングと同時にバインダ層３４を変質させて当該結合力を低減させることができ、効率的である。また、第２のプラズマを利用するときであっても、第１のプラズマを発生させる設備と同じ設備として例えばドライエッチング装置５０を利用できるため、効率的である。

また、本実施形態によれば、Ｔｉ材料はフッ素系のプラズマによりエッチングされ易いため、バインダ層３４を第１のプラズマまたは第２のプラズマによって容易にエッチングでき、即ち、バインダ層３４を容易に変質させることができる。従って、簡便な方法で上記結合力を低減できる。

また、本実施形態によれば、リフトオフを行っているため、多層膜３０の開口１８の端部にバインダ層３４を露出させることができる。そのため、前述の第１または第２のプラズマなどが開口１８を通じてバインダ層３４に直接アクセスできる。従って、バインダ層３４の変質を早めることができ、上記結合力を低下させるのに要する時間を短縮できる。

また、本実施形態によれば、Ｎｉ材料は多くの種類のプラズマに対して耐性を有しているため、耐プラズマ層３６としてＮｉ材料を採用することは有効である。即ち、耐プラズマ層３６が汎用性の高いマスクとして機能する。

また、本実施形態によれば、サポート基板２０によって個片化された各半導体チップ２を一体として支持できるため、半導体ウエハ１２を個片化した後のハンドリング性が良好である。また、半導体ウエハ１２を個片化する際に各半導体チップ２の位置がずれることもないため、安定して個片化できる。

以上より、本発明の具体的な実施形態について説明したが、本発明は上記形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、本実施形態以外にも、多層膜３０の各層３２，３４，３６の材質と、それに対応するエッチングガスの種類など任意であり得る。これに伴い、バインダ層３４の変質による上記結合力の低下は、バインダ層３４の材質に応じて紫外線やレーザの照射によるものであってもよい。また、開口１８の形成方法は、必ずしもリフトオフによらず、単にメカブレードまたはレーザ加工等による方法であってもよい。

２ 半導体チップ（素子チップ）
４ 半導体層
４Ａ 裏面（第１の面）
６ 素子層
６Ａ 表面（第２の面）
１０ 電極
１２ 半導体ウエハ（基板）
１４ 素子領域
１６ 分割領域
１８ 開口
２０ サポート基板（支持部材）
２０Ａ 粘着層
２０Ｂ ガラス基板層
２２Ａ フィルム
２２Ｂ フレーム
２４ レジストマスク
３０ 多層膜
３２ 電極層
３２Ａ 第１層
３２Ｂ 第２層
３４ バインダ層
３６ 耐プラズマ層
５０ ドライエッチング装置
５２ チャンバ
５４ アンテナ
５６ 第１高周波電源部
５８ 処理室
６０ ステージ
６２ 第２高周波電源部
６４ ガス導入口
６６ エッチングガス源
６８ 排気口
７０ 真空排気部
１２０ ピールオフ装置
１２２ 供給ローラ
１２４ 回収ローラ
１２６ 押圧ローラ
１２８ 引張具
１３０ 載置台

Claims (7)

1. 複数の素子領域と前記素子領域を画定する分割領域とを備え、ＳｉＣを含む基板の第１の面に、電極層と、耐プラズマ層と、前記電極層および前記耐プラズマ層の間に設けられたＴｉを含むバインダ層とからなる多層膜を形成し、
   前記多層膜に前記基板の分割領域を露出させる開口を形成し、
   前記開口に露出する前記基板を、フッ素を含む第１のプラズマによりエッチングし、
   前記第１のプラズマによる前記基板のエッチング中に、前記バインダ層を前記第１のプラズマに晒すことにより、前記バインダ層を介した前記電極層と前記耐プラズマ層との結合力を低減し、
   前記電極層を前記基板に残した状態で、前記耐プラズマ層を除去する
   ことを含む、素子チップの製造方法。
2. 前記耐プラズマ層を除去する際、前記耐プラズマ層の表面に粘着テープを貼付け、前記粘着テープを前記耐プラズマ層とともに剥離する、請求項１に記載の素子チップの製造方法。
3. 前記耐プラズマ層と前記電極層とが同じ金属を含む、請求項２に記載の素子チップの製造方法。
4. 前記第１のプラズマによる前記基板のエッチングが、前記基板の温度を１００〜２５０℃に調整した状態で行われる、請求項１から３のいずれか１項に記載の素子チップの製造方法。
5. 前記多層膜を形成する前に、前記基板の前記第１の面に、前記素子領域を露出させるとともに前記分割領域を被覆するレジストマスクを形成し、
   前記開口の形成は、前記レジストマスク上に形成された前記多層膜をリフトオフすることにより行われる、請求項１から請求項４のいずれか１項に記載の素子チップの製造方法。
6. 前記耐プラズマ層がＮｉを含む、請求項１から請求項５のいずれか１項に記載の素子チップの製造方法。
7. 前記第１のプラズマによるエッチングが、前記基板の前記第１の面と対向する第２の面を支持部材に貼り付けた状態で行われ、前記開口に露出する前記基板を前記第２の面に達するまでエッチングすることにより前記基板が個片化される、請求項１から６のいずれか１項に記載の素子チップの製造方法。

Images