JP2008098456A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008098456A JP2008098456A JP2006279351A JP2006279351A JP2008098456A JP 2008098456 A JP2008098456 A JP 2008098456A JP 2006279351 A JP2006279351 A JP 2006279351A JP 2006279351 A JP2006279351 A JP 2006279351A JP 2008098456 A JP2008098456 A JP 2008098456A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern
- metal mask
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 49
- 229910002601 GaN Inorganic materials 0.000 claims description 21
- 238000004080 punching Methods 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims 1
- 238000005336 cracking Methods 0.000 abstract description 6
- 238000009966 trimming Methods 0.000 abstract 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 64
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000010931 gold Substances 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】基板と金属マスクの熱膨張係数の差に起因した基板の反り、割れ、クラック等を抑制すること。
【解決手段】本発明は、所望の領域を開口する第１抜きパターン（３０）と、金属マスクの材料が互いに連結されない複数の部位に分断する領域を開口する第２抜きパターン（３２）と、を有する金属マスクを形成する工程と、金属マスクを用いて基板および基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程と、を有する半導体装置の製造方法である。
【選択図】図２
【解決手段】本発明は、所望の領域を開口する第１抜きパターン（３０）と、金属マスクの材料が互いに連結されない複数の部位に分断する領域を開口する第２抜きパターン（３２）と、を有する金属マスクを形成する工程と、金属マスクを用いて基板および基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程と、を有する半導体装置の製造方法である。
【選択図】図２
Description
本発明は、半導体装置の製造方法に関し、特に金属マスクを用い基板をエッチングする半導体装置の製造方法に関する。
基板（または基板上に設けられた層）を選択的にドライエッチングする場合、マスク層をマスクに基板をエッチングする。基板のプラズマに対する反応定数が小さい場合、基板のエッチング速度は小さくなる。特に厚い基板をエッチングする場合、エッチング中にマスク層が消失しないように、基板のマスク層に対するエッチング速度の比であるエッチング選択比を大きくすることが求められる。選択比の大きいマスク層として金属マスクが用いられている。特許文献１には、Ｎｉ（ニッケル）を含む金属マスクをマスクにＧａＡｓ基板をエッチングすることが開示されている。
特開平２−１５２２３０号公報
金属マスクを用い基板をエッチングする際の課題について、Ｎｉを金属マスクとして用いＳｉＣ（炭化珪素）基板をエッチングし貫通孔を形成する場合を例に説明する。図１は、ＳｉＣ基板上にＮｉの金属マスクを形成した状態のウェハ１１を上面から見た図である。ウェハ１１にはチップ４５が配列している。チップ４５とチップ４５の間はチップ４５を切断するための領域であるスクライブラインとなる領域３４である。金属マスクにはＳｉＣ基板に貫通孔を形成するための第１抜きパターン３０（つまり金属マスクが除去されているパターン）が形成されている。ＳｉＣ基板のエッチング速度は非常に小さい。そこで、ＳｉＣ基板に貫通孔を形成する場合、ＩＣＰ（誘導結合プラズマ）またはＥＣＲ（電子サイクロトロン共鳴）型エッチング装置等の高密度プラズマが得られるエッチング装置を用いエッチングを行う。例えば、ＲＩＥ（反応性イオンエッチング）のようにプラズマ密度が低いエッチング装置を用いた場合、プラズマ密度が低いためフッ素（イオン）濃度と電子濃度とが高くならない。このため、活性種の数および活性化エネルギーの確保が難しい。よって、さらにエッチング速度が小さくなってしまう。
しかし、高密度プラズマ装置を用いＳｉＣ基板をエッチングした場合も貫通孔を形成するためには、基板そのものが強固であるため長時間を要する。これにより、エッチング装置内の温度が上昇し、基板の温度が上昇してしまう。そのため、ＳｉＣ基板とＮｉとの熱膨張係数の差に起因し、ＳｉＣ基板が反ってしまい、基板の割れ、クラックが発生する。例えば、基板をチップ化するために５０μｍから１５０μｍの厚さになるまで薄膜化すると、温度上昇により基板が反り易い。このように、金属マスクは、基板とのエッチング選択比が大きいが、基板に比べ熱膨張係数が大きいため、基板の反り等が発生しやすい。本発明は、基板と金属マスクの熱膨張係数の差に起因した基板の反り、割れ、クラック等を抑制することを目的とする。
上記課題を解決するため、本発明は、所望の領域を開口する第１抜きパターンと、金属マスクの材料が互いに連結されない複数の部位に分断する領域を開口する第２抜きパターンと、を有する前記金属マスクを形成する工程と、前記金属マスクを用いて前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程と、を有する構成としている。この構成によれば、エッチングの際に基板の温度が上昇し、基板と金属マスクとの熱膨張係数の差に起因した熱ストレスを緩和することができる。よって、基板の反り等を抑制することができる
上記構成において、前記第１抜きパターンは、前記基板を貫通する貫通孔を形成するパターンである構成とすることができる。貫通孔を形成する場合は長時間のエッチングを行うため熱が発生しやすい。よって、第２抜きパターンを設けることが有効である。
上記構成において、前記第２抜きパターンは、チップとなる領域を横断する溝部を形成するパターンである構成とすることができる。
上記構成において、前記第２抜きパターンはスクライブラインとなる領域に形成される構成とすることができる。この構成によれば、ドライエッチングと同じ工程において、基板を切断するためのパターンを形成することができるため、別工程で実施されていた基板を切断するためのパターンを形成する工程を削減することができる。
上記構成において、前記第２抜きパターンが形成される領域の前記基板上に設けられた層には、エッチングストッパ層が設けられる構成とすることができる。この構成によれば、第２抜きパターンを用い基板または基板上に設けられた層を貫通しないパターンを形成することができる。
上記構成において、前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程は、前記基板を支持基板に貼り付けて実行される構成とすることができる。基板を支持基板に貼り付けた場合、基板で発生した熱は支持基板を介し放熱される。このため、基板の温度が高くなりやすい。支持基板をさらに設けることで、基板の温度上昇を抑制することができる。
上記構成において、前記基板は、Ｓｉ、ＳｉＣ、サファイア、石英およびＧａＮのいずれかからなる基板である構成とすることができる。また、上記構成において、前記基板上に設けられた層は、ＧａＮ系半導体層またはＳｉＣ層である構成とすることができる。
上記構成において、前記金属マスクは、ＮｉまたはＣｒを含有するものである構成とすることができる。この構成によれば、基板と金属マスクとののエッチング選択比を大きくすることができる。
上記構成において、前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程は、前記基板温度が１００℃以上で実行される構成とすることができる。
上記構成において、前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程は、ＩＣＰエッチング装置またはＥＣＲエッチング装置を用いて実行される構成とすることができる。
以上のように、本発明によれば、金属マスクの熱膨張係数の差に起因し、基板をエッチング中に発生する熱による基板の反り、割れ、クラック等が発生することを抑制することができる。
上記、目的を達成するための実施例について以下に説明する。
実施例１においては、図２のように、例えばＮｉからなる金属マスクは、ＳｉＣ基板に貫通孔を形成するための第１抜きパターン３０に加え、スクライブラインとなる領域３４にスリット状の第２抜きパターン３２が形成されている。図３、図４は実施例１に係るＳｉＣ基板のエッチング方法を説明するための断面模式図である。金属マスクは、Ｎｉ以外にも基板とエッチング選択比がとり易いＣｕ（銅）等を用いることができる。
図３（ａ）のように、ウェハ状態のＳｉＣ基板１０の表面（活性領域や回路が形成されている面）にＧａＮ（窒化ガリウム）系半導体層またはＳｉＣ層からなるエピタキシャル層１２（基板上に設けられた層）を形成する。なお、図３、図４では表面を下に図示している。エピタキシャル層１２の表面に金（Ａｕ）電極パッド１４を形成する。図３（ｂ）のように、ガラス板等の支持基板５０にワックス５２を用いＳｉＣ基板１０の表面を貼り付ける。ＳｉＣ基板１０の裏面（表面の反対の面）を研磨または研削する。これにより厚さを５０μｍから１５０μｍとする。図３（ｂ）のように、支持基板５０にウェハ状態のＳｉＣ基板１０を貼り付けるのは、薄くなったＳｉＣ基板１０の保持性を高めるためである。以下、図３（ｃ）から図４（ｇ）では支持基板５０およびワックス５２は省略する。
図３（ｃ）のように、ＳｉＣ基板１０の裏面にＮｉＣｒ（ニッケルクロム）／Ａｕ（金）またはＴｉ（チタン）／Ａｕ（金）等の種メタル膜１６を形成する。図３（ｄ）のように、種メタル膜１６上にレジスト１８を形成する。レジスト１８は第１抜きパターンおよび第２抜きパターンとなる領域に残存している。
図４（ｅ）のように、種メタル膜１６上にＮｉをメッキし、レジスト１８間に金属マスク２０を形成する。図４（ｆ）のように、レジスト１８を除去し、金属マスク２０をマスクに種メタル膜１６をエッチングする。これにより、ＳｉＣ基板１０上に第１抜きパターン３０および第２抜きパターン３２を有する金属マスク２０が形成される。
図４（ｇ）のように、金属マスク２０をマスクにＳｉＣ基板１０をエッチングする。エッチングはＩＣＰエッチング装置を用いる。エッチング条件を以下に説明する。エッチング条件は、例えばエッチングガスはＮＦ３／Ｏ２またはＳＦ６／Ｏ２、真空度は０．５から２．０Ｐａ、ＩＣＰパワーは２ｋＷ以上、ＲＦパワーは１５０から５００Ｗである。ＥＣＲエッチング装置を用いる場合は、ＥＣＲパワーが１５００Ｗ以上となり、その他の条件はＩＣＰエッチング装置の場合と同じである。
第１抜きパターン３０の幅Ｗ１を約１００μｍ、第２抜きパターン３２の幅Ｗ２を約２０μｍとする。そうすると、第１抜きパターン３０においては、ＳｉＣ基板１０は１５０μｍ程度の深さまでエッチングされる。よって、ＳｉＣ基板１０を貫通する貫通孔４０が形成される。一方、第２抜きパターン３２においては、Ｗ２が狭くプラズマが溝部４２内に十分供給されないため、溝部４２は約３０μｍ程度の深さにしかエッチングされずＳｉＣ基板１０を貫通しない。以上により、ＳｉＣ基板１０に貫通孔４０と溝部４２とが形成される。以下図示していないが、その後、貫通孔４０を金属で埋め込む。支持基板５０を剥がす。スクライブラインとなる領域３４でチップ４５を切断する。以上により、貫通孔４０を有するチップが形成される。なお、Ｗ１、Ｗ２の規定は各パターンの最狭幅を示している。
実施例１では、図２のように、金属マスク２０には、所望の領域を開口する第１抜きパターン３０と、金属マスク２０の材料が互いに連結されない複数の部位に分断する領域を開口する第２抜きパターン３２と、が形成されている。つまり、第１抜きパターン３０とともに金属マスク２０にチップ４５となる領域の長さＬ１、Ｌ２より長い第２抜きパターン３２を形成する。このように、金属マスク２０の材料が互いに連結されない複数の部位（第２抜きパターン３２で囲まれた部位）に分断されている。これにより、図４（ｇ）において、ＳｉＣ基板１０をエッチングの際にＳｉＣ基板１０の温度が上昇し、ＳｉＣ基板１０と金属マスク２０との熱膨張係数の差に起因したストレスを緩和することができる。よって、ＳｉＣ基板１０の反り等を抑制することができる。
図１に示した従来例では、ＳｉＣ基板１０に溝部４２を形成する場合も、貫通孔４０と溝部４２とのエッチングは別工程で実施されていた。図１の従来の第１抜きパターンのエッチングでは、ＳｉＣ基板１０と金属マスク２０との熱膨張係数の差に起因するＳｉＣ基板１０の割れなどが生じていた。そこで、本発明者は、この問題を解決するために、第１抜きパターン３０以外の第２抜きパターン３２を同じ工程でエッチングする（同時にエッチングする）ことを見出した。これにより、従来に比べ、ウェハ１１の表面の面積に占有する金属マスク２０に覆われた領域の占有率が小さくなる。このため、ＳｉＣ基板１０と金属マスク２０との熱膨張係数に起因するＳｉＣ基板１０へのストレスが緩和される。よって、ＳｉＣ１０基板の割れを低減できる。
図５から図７は実施例１の変形例である。図５のように、第２抜きパターン３２ａは複数のチップ毎にスクライブラインとなる領域３４に設けられてもよい。図６のように、第２抜きパターン３２ｂはチップ４５を横断するように設けられていてもよい。このように、第２抜きパターン３２ｂはデバイス特性に影響を与えない領域に形成することができる。第２抜きパターン３２ｂを用い形成された溝部は、チップ化後に実装基板に実装する際の熱に起因し基板に加わる熱ストレスを緩和させることもできる。図７のように、第２抜きパターン３２はスクライブラインとなる領域３４に設けられ、第２抜きパターン３２ｃはチップ４５を横断するように設けられていてもよい。
図２や図７のように第２抜きパターン３２をスクライブラインが形成される領域３４に形成することが好ましい。これにより、例えば溝部４２を用い、ＳｉＣ基板１０を割断しチップ１１を形成することができる。このように、ＳｉＣ基板１０を切断するための工程を削減することができる。
実施例１およびその変形例では、第１抜きパターン３０はＳｉＣ基板１０を貫通する貫通孔４０を形成するパターンである場合について説明したが、第１抜きパターン３０を用いＳｉＣ基板１０を貫通しない穴部を形成してもよい。しかし、貫通孔４０を形成する場合は長時間のエッチングを行うため熱が発生しやすい。よって、第２抜きパターンを設けることが有効である。
図６および図７の方法で製造したチップは、基板１０上に金属マスク２０として用いた金属膜が形成されている。金属膜は第１抜きパターン３０とチップ１１を横断する第２抜きパターン３２とを有する。ＳｉＣ基板１０は、第１抜きパターン３０により規定された貫通孔４０と第２抜きパターン３２により規定された溝部４２とを有する。
図６および図７の方法で製造されたチップは、金属膜にチップを横断する第２抜きパターンが設けられているため、温度サイクル等により金属膜とＳｉＣ基板との熱膨張係数に起因する熱ストレスが加わっても、ストレスを緩和することができる。よって、温度サイクルによるチップの反り、割れ、クラックを抑制することができる。
第２抜きパターン３２は、チップとなる領域を横断する溝部を形成するパターンである場合について説明した、つまりＳｉＣ基板１０をエッチングしＳｉＣ基板１０を貫通しない溝部４２を形成する例を説明したが、第２抜きパターン３２を用いＳｉＣ基板１０を貫通する孔を形成してもよい。しかしながら、溝部４２がＳｉＣ基板１０を貫通すると、ＳｉＣ基板１０を支持基板から剥がした際、チップが分離してしまう。よって、第２抜きパターン３２を用いＳｉＣ基板１０をエッチングする際は、ＳｉＣ基板１０を貫通しないことが好ましい。
実施例１においては、ＳｉＣ基板１０をドライエッチングする際、ＳｉＣ基板１０を支持基板５０に貼り付けた状態でドライエッチングを行っている。この場合、ＳｉＣ基板１０で発生した熱は支持基板５０を介し放熱されるため、ＳｉＣ基板１０の温度が高くなりやすい。よって、第２抜きパターン３２を設けることが有効である。
実施例２は、エピタキシャル層１２がエッチングストッパ層１３を有する例である。図８（ａ）を参照に、エピタキシャル層１２はストッパ層１３とＧａＮ系半導体層１２ａとを有する。ストッパ層１３は例えばＡｌＧａＮからなる。図８（ｂ）を参照に、金属マスク２０をマスクにＳｉＣ基板１０をエッチングする。ＡｌＮＧａはＡｌＮの組成比を適宜設計することによりＧａＮやＳｉＣに対する選択比を大きくすることができる。よって、ストッパ層１３においてエッチングが停止する。溝部４２のエピタキシャル層１２が除去されてしまうと、チップが分離してしまう。実施例２によれば、溝部４２のエピタキシャル層１２を残存させることができるため、チップが分離してしまうことを抑制することができる。ストッパ層１３は少なくとも第２抜きパターンが形成された領域に設けられていればよく、第１抜きパターンが形成された領域に設けられていてもよい。また、ストッパ層を設ける目的に応じ、エピタキシャル層１２内の任意の場所に設けることができる。
実施例３は基板上に形成されたＧａＮ系半導体層１５をエッチングする例である。図９を参照に、金属マスク２０をマスクに基板１０上に形成されたＧａＮ系半導体層１５をドライエッチングする。これにより、パターン４０ａおよび４２ａを形成する。実施例３のように、基板上に設けられた層をエッチングする場合も、エッチングする量が多ければエッチング時に発生する熱により基板温度が上昇する。実施例３によれば、この場合も熱応力起因のクラック等を抑制することができる。
実施例１から実施例３のように、金属マスク２０を用いてドライエッチングするのは、基板１０および基板上に設けられた層（エピタキシャル層１２またはＧａＮ系半導体層１５）の少なくとも一方であればよい。
実施例１から実施例３は、ＳｉＣ基板１０を例に説明したが、Ｓｉ、サファイア、石英およびＧａＮのいずれかからなる基板とすることもできる。特に、ＳｉＣ基板、サファイア基板、石英基板およびＧａＮ基板はエッチング速度が遅いため、基板をエッチングする際、基板の温度が上がり易い。また、ＳｉＣの線熱膨張係数は４．２×１０−６／℃、Ｎｉの線熱膨張係数は１２．８×１０−６／℃である。一方、サファイアの線熱膨張係数は７．５×１０−６／℃、Ｓｉの線熱膨張係数は３．５×１０−６／℃、ＧａＮの線熱膨張係数は１５．５９×１０−６／℃である。このように、ＳｉＣ基板１０以外の基板を用いた場合も基板と金属マスクとの熱膨張係数の差に起因した課題が生じる。よって、第２抜きパターン３２を設けることが有効である。
また、基板上に設けられた層（エピタキシャル層１２またはＧａＮ系半導体層１５）はＧａＮ系半導体層またはＳｉＣ層であることが好ましい。例えば、Ｓｉ基板とＳｉＣ層、ＳｉＣ基板とＳｉＣ層、ＳｉＣ基板とＧａＮ系半導体層、サファイア基板とＧａＮ系半導体層、ＧａＮ基板とＧａＮ系半導体層の組み合わせとすることができる。なお、ＧａＮ系半導体層１５とは、ＧａＮを含む層であり、例えばＡｌＮ（窒化アルミニウム）とＧａＮとの混晶であるＡｌＧａＮ、ＩｎＮ（窒化インジウム）とＧａＮとの混晶であるＩｎＧａＮである。
図４（ｇ）のドライエッチング中の基板温度は１００℃以上となる場合、特に熱応力の影響が大きくなる。よって、第２抜きパターン３２を設けることが有効である
金属マスクとしては、基板１０とのエッチング選択比の大きい材料を用いることが好ましく、Ｎｉ以外でも良い。実施例１のように、ＳｉＣ基板をＮｉからなる金属マスク２０を用いエッチングする場合、エッチング選択比を５０以上とすることができる。例えばＣｕを金属マスク２０として用いてもエッチング選択比を大きくすることができる。Ｃｕの線熱膨張係数は１５．５９×１０−６／℃であり、Ｎｉと同様に基板と金属マスクとの熱膨張係数の差に起因した課題が生じる。よって、第２抜きパターン３２を設けることが有効である。
以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１１ ウェハ
１２ エピタキシャル層
１３ ストッパ層
１４ 電極パッド層
１５ ＧａＮ系半導体層
１６ 種メタル膜
１８ レジスト
２０ 金属マスク
３０ 第１抜きパターン
３２、３２ａ、３２ｂ、３２ｃ 第２抜きパターン
３４ スクライブラインとなる領域
４０ 貫通孔
４２ 溝部
４５ チップ
１１ ウェハ
１２ エピタキシャル層
１３ ストッパ層
１４ 電極パッド層
１５ ＧａＮ系半導体層
１６ 種メタル膜
１８ レジスト
２０ 金属マスク
３０ 第１抜きパターン
３２、３２ａ、３２ｂ、３２ｃ 第２抜きパターン
３４ スクライブラインとなる領域
４０ 貫通孔
４２ 溝部
４５ チップ
Claims (11)
- 所望の領域を開口する第１抜きパターンと、金属マスクの材料が互いに連結されない複数の部位に分断する領域を開口する第２抜きパターンと、を有する前記金属マスクを形成する工程と、
前記金属マスクを用いて前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第１抜きパターンは、前記基板を貫通する貫通孔を形成するパターンであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第２抜きパターンは、チップとなる領域を横断する溝部を形成するパターンであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第２抜きパターンは、スクライブラインになる領域に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第２抜きパターンが形成される領域の前記基板上に設けられた層には、エッチングストッパ層が設けられることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程は、前記基板を支持基板に貼り付けて実行されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板は、Ｓｉ、ＳｉＣ、サファイア、石英およびＧａＮのいずれかからなる基板であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板上に設けられた層は、ＧａＮ系半導体層またはＳｉＣ層であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記金属マスクは、ＮｉまたはＣｒを含有するものであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程は、前記基板温度が１００℃以上で実行されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板および前記基板上に設けられた層の少なくとも一方をドライエッチングにより選択的に除去する工程は、ＩＣＰエッチング装置またはＥＣＲエッチング装置を用いて実行されることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006279351A JP2008098456A (ja) | 2006-10-13 | 2006-10-13 | 半導体装置の製造方法 |
| US11/872,224 US20080087634A1 (en) | 2006-10-13 | 2007-10-15 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006279351A JP2008098456A (ja) | 2006-10-13 | 2006-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008098456A true JP2008098456A (ja) | 2008-04-24 |
Family
ID=39302212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006279351A Pending JP2008098456A (ja) | 2006-10-13 | 2006-10-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080087634A1 (ja) |
| JP (1) | JP2008098456A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2011077434A (ja) * | 2009-10-01 | 2011-04-14 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2012028615A (ja) * | 2010-07-26 | 2012-02-09 | Sumitomo Electric Device Innovations Inc | 半導体装置およびその製造方法 |
| JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2012033576A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
| JP2012204568A (ja) * | 2011-03-25 | 2012-10-22 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| TWI424263B (en) * | 2012-04-17 | 2014-01-21 | Metal mask | |
| JP2018182026A (ja) * | 2017-04-11 | 2018-11-15 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5568824B2 (ja) * | 2010-07-30 | 2014-08-13 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| US9478428B2 (en) | 2010-10-05 | 2016-10-25 | Skyworks Solutions, Inc. | Apparatus and methods for shielding a plasma etcher electrode |
| US20120083129A1 (en) | 2010-10-05 | 2012-04-05 | Skyworks Solutions, Inc. | Apparatus and methods for focusing plasma |
| US8993437B2 (en) * | 2011-10-27 | 2015-03-31 | Infineon Technologies Ag | Method for etching substrate |
| CN103376668B (zh) * | 2012-04-20 | 2015-03-25 | 世禾科技股份有限公司 | 金属光罩 |
| US9610543B2 (en) * | 2014-01-31 | 2017-04-04 | Infineon Technologies Ag | Method for simultaneous structuring and chip singulation |
| CN104599949A (zh) * | 2014-12-30 | 2015-05-06 | 上海师范大学 | 基于SiC衬底片深刻蚀光滑表面的加工工艺 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2633451B1 (fr) * | 1988-06-24 | 1990-10-05 | Labo Electronique Physique | Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive |
| JP3156896B2 (ja) * | 1994-01-28 | 2001-04-16 | 富士通株式会社 | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 |
| JP3292044B2 (ja) * | 1996-05-31 | 2002-06-17 | 豊田合成株式会社 | ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法 |
| US6106907A (en) * | 1996-06-25 | 2000-08-22 | Canon Kabushiki Kaisha | Electrode plate, liquid crystal device and production thereof |
| JP2001185519A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| US7105098B1 (en) * | 2002-06-06 | 2006-09-12 | Sandia Corporation | Method to control artifacts of microstructural fabrication |
| JP4217778B2 (ja) * | 2003-04-11 | 2009-02-04 | 古河電気工業株式会社 | 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 |
| JP4030982B2 (ja) * | 2004-05-10 | 2008-01-09 | ユーディナデバイス株式会社 | 半導体装置および半導体装置の製造方法 |
| US8803189B2 (en) * | 2008-08-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | III-V compound semiconductor epitaxy using lateral overgrowth |
| JP2010062493A (ja) * | 2008-09-08 | 2010-03-18 | Stanley Electric Co Ltd | 半導体発光素子および半導体発光素子の製造方法 |
-
2006
- 2006-10-13 JP JP2006279351A patent/JP2008098456A/ja active Pending
-
2007
- 2007-10-15 US US11/872,224 patent/US20080087634A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2011077434A (ja) * | 2009-10-01 | 2011-04-14 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2012028615A (ja) * | 2010-07-26 | 2012-02-09 | Sumitomo Electric Device Innovations Inc | 半導体装置およびその製造方法 |
| JP2012033576A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
| JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| US8563433B2 (en) | 2010-07-30 | 2013-10-22 | Sumitomo Electric Device Innovations, Inc. | Process to form via hole in semiconductor wafer |
| JP2012204568A (ja) * | 2011-03-25 | 2012-10-22 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| TWI424263B (en) * | 2012-04-17 | 2014-01-21 | Metal mask | |
| JP2018182026A (ja) * | 2017-04-11 | 2018-11-15 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080087634A1 (en) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008098456A (ja) | 半導体装置の製造方法 | |
| EP1662587B1 (en) | Light emitting device and method for fabricating the same | |
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| TWI517383B (zh) | 在背側通孔中直接生長鑽石用於ＧａＮ高電子遷移率電晶體裝置 | |
| US7655490B2 (en) | Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer | |
| EP1753018B1 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
| KR100606551B1 (ko) | 발광소자 제조방법 | |
| US7442565B2 (en) | Method for manufacturing vertical structure light emitting diode | |
| US7816284B2 (en) | Method of forming pattern on group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor light emitting device | |
| KR20020050122A (ko) | 반도체 디바이스 분리 방법 및 반도체 디바이스 | |
| JP2008078440A (ja) | 発光素子及びその製造方法 | |
| JP2007103934A (ja) | 垂直構造発光ダイオードの製造方法 | |
| JP2006286954A (ja) | 半導体装置及びその製造方法 | |
| JP2005012188A (ja) | 半導体素子の製造方法 | |
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| JP2008150284A (ja) | 窒化物半導体基板及びその製造方法 | |
| CN103038901A (zh) | 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法 | |
| CN111192853B (zh) | 一种基于3d叠层掩模衬底的外延层材料剥离方法 | |
| US20100102351A1 (en) | Semiconductor Light Emitting Device and Method of Manufacturing the Same | |
| JP4776478B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP2007043037A (ja) | 半導体層堆積用基板、電界効果型半導体装置及び電界効果型半導体装置の製造方法。 | |
| CN106505034A (zh) | 半导体装置的制造方法 | |
| CN102544282A (zh) | 氮化物半导体基板及其制造方法 | |
| JP4030982B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5568824B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |