JP2012033720A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012033720A JP2012033720A JP2010172171A JP2010172171A JP2012033720A JP 2012033720 A JP2012033720 A JP 2012033720A JP 2010172171 A JP2010172171 A JP 2010172171A JP 2010172171 A JP2010172171 A JP 2010172171A JP 2012033720 A JP2012033720 A JP 2012033720A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- support substrate
- semiconductor wafer
- metal mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 51
- 230000000052 comparative effect Effects 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】金属マスクを形成する工程を含む半導体装置の製造方法において、金属片が支持基板に付着することを防止する。
【解決手段】この製造方法は、支持基板１０の表面１０ａに貼付された半導体ウェハ１２上にネガレジストを塗布し、該ネガレジストを露光することにより所定のパターンを有するレジスト１８を形成するレジスト形成工程と、半導体ウェハ１２上にメッキ処理を施すことにより金属マスク２０を形成したのちレジスト１８を除去する金属マスク形成工程と、金属マスク２０を介して半導体ウェハ１２にエッチングを施すことにより、貫通孔１２ｄを形成するエッチング工程と、金属マスク２０を除去したのち、貫通孔１２ｄの内面及び半導体ウェハ１２の裏面１２ｂに金属膜２６を形成する金属膜形成工程と、半導体ウェハ１２を支持基板１０から取り外す取外し工程とを含む。
【選択図】図１
【解決手段】この製造方法は、支持基板１０の表面１０ａに貼付された半導体ウェハ１２上にネガレジストを塗布し、該ネガレジストを露光することにより所定のパターンを有するレジスト１８を形成するレジスト形成工程と、半導体ウェハ１２上にメッキ処理を施すことにより金属マスク２０を形成したのちレジスト１８を除去する金属マスク形成工程と、金属マスク２０を介して半導体ウェハ１２にエッチングを施すことにより、貫通孔１２ｄを形成するエッチング工程と、金属マスク２０を除去したのち、貫通孔１２ｄの内面及び半導体ウェハ１２の裏面１２ｂに金属膜２６を形成する金属膜形成工程と、半導体ウェハ１２を支持基板１０から取り外す取外し工程とを含む。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関するものである。
例えばＳｉＣ基板などの板状物、或いは該板状物上に設けられた半導体層に対して選択的にドライエッチングを施す際には、板状物上にマスク層を形成し、このマスク層を介して板状物をエッチングする。このとき、エッチング中にマスク層が消失しないように、エッチング対象である板状物に対するエッチング速度と、マスク層に対するエッチング速度との比（すなわちエッチング選択比）を大きくすることが求められる場合がある。エッチング選択比が大きいマスク層材料として、金属が好適に用いられる。特許文献１には、金属マスクを用いてＳｉＣ基板等を選択的にエッチングする技術が開示されている。
上述した金属マスクは、メッキ技術により好適に形成される。その場合、まず、板状物の表面上にレジストを塗布し、所望の形状になるようレジストを露光する。そして、レジストが残存した領域を除いて選択的にメッキ処理を施し、金属層を形成する。その後、レジストを除去することにより、金属マスクが完成する。しかしながら、このような金属マスク形成技術において、上記所望の形状を構成する部分以外のレジストが十分に除去されなければ、その箇所には金属マスクは形成されず、エッチングが進んでしまうこととなる。特に、板状物をガラス基板等の支持基板上に固定して処理を行う場合、支持基板が金属マスクによって十分に覆われなければ、エッチング処理の際に支持基板の露出部分も同時にエッチングされてしまい、窪みが生じてしまう。このような支持基板の窪みは、その後の金属膜形成工程（例えば、配線パターン形成工程）において、レジストから支持基板の一部が露出する要因となり、この露出部分には金属片が付着する。このような金属片は、後の工程において板状物を支持基板からスライドさせて取り外す際に、板状物を傷つけるおそれがある。
本発明は、このような問題点に鑑みてなされたものであり、金属マスクを形成する工程を含む半導体装置の製造方法において、金属片が支持基板に付着することを防止することを目的とする。
上述した課題を解決するために、本発明による半導体装置の製造方法は、支持基板の表面に貼付された板状の加工対象物上にネガレジストを塗布し、該ネガレジストを露光することにより所定のパターンを有するレジストを形成するレジスト形成工程と、加工対象物上にメッキ処理を施すことにより金属マスクを形成したのちレジストを除去する金属マスク形成工程と、金属マスクを介して加工対象物にエッチングを施すことにより、貫通孔を形成するエッチング工程と、金属マスクを除去したのち、貫通孔の内面及び加工対象物の表面に金属膜を形成する金属膜形成工程と、加工対象物を支持基板から取り外す取外し工程とを備えることを特徴とする。
また、半導体装置の製造方法は、加工対象物が樹脂系接着剤を介して支持基板に貼付されており、取外し工程の際に、樹脂系接着剤を軟化させて加工対象物を支持基板からスライドさせて取り外すことを特徴としてもよい。
また、半導体装置の製造方法は、加工対象物がＳｉ、ＳｉＣ、サファイア、石英およびＧａＮのいずれかから成ることを特徴としてもよい。
また、半導体装置の製造方法は、金属マスクがＮｉ、Ｃｒ及びＣｕのうち少なくとも一つを含むことを特徴としてもよい。
また、半導体装置の製造方法は、支持基板がガラス製であることを特徴としてもよい。
本発明によれば、金属マスクを形成する工程を含む半導体装置の製造方法において、金属片が支持基板に付着することを防止できる。
以下、添付図面を参照しながら本発明による半導体装置の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
以下に説明する半導体装置の製造方法は、本発明の一実施形態に係り、ＳｉＣ等からなる半導体ウェハに貫通孔（スルーホール）を形成したのち、該半導体ウェハの表面に金属配線を形成する方法である。図１〜図５は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示されるように、支持基板１０の表面１０ａに半導体ウェハ１２を貼付する。このとき、半導体ウェハ１２の主面１２ａと支持基板１０の表面１０ａとを対向させ、仮止剤としての樹脂系接着剤層１６を介して支持基板１０と半導体ウェハ１２とを接合する。樹脂系接着剤層１６の厚さは、例えば１０μｍである。支持基板１０は、例えばガラス製であり、一例としてはサファイア、石英、またはＳｉＣ（シリコンカーバイド）から成る。支持基板１０の表面１０ａは半導体ウェハ１２の主面１２ａより広く、また支持基板１０の厚さは半導体ウェハ１２と比較して十分に厚い。半導体ウェハ１２は、本実施形態における板状の加工対象物であり、例えばＳｉ、ＳｉＣ、サファイア、石英およびＧａＮのいずれかから成る。半導体ウェハ１２の厚さは、例えば１００μｍである。半導体ウェハ１２の主面１２ａ上には、図示しない半導体層構造と、主面側配線パターン１２ｃとが既に形成されている。
次に、半導体ウェハ１２の裏面１２ｂ上に、種メタル膜１４を形成する。その際、種メタル膜１４は、支持基板１０の表面１０ａ上にも形成される。種メタル膜１４は、例えばＮｉＣｒ（ニッケルクロム）／Ａｕ（金）またはＴｉ（チタン）／Ａｕ（金）によって好適に構成される。
続いて、図１（ｂ）に示されるように、金属マスク形成に用いられるレジスト１８を半導体ウェハ１２の裏面１２ｂ上に形成する（レジスト形成工程）。詳細には、まずレジスト１８のためのネガレジストを裏面１２ｂ上に塗布する。その際、ネガレジストは、支持基板１０の表面１０ａ上にも塗布される。次に、所定のパターンを有するフォトマスクを介してネガレジストを露光する。これにより、ネガレジストのうち所定のパターンに該当する部分が光を受けて硬化する。ここで、所定のパターンとは、貫通孔のためのパターンである。そして、硬化した部分を除く他の部分を現像により除去する。こうして、図１（ｂ）に示されるように、所定のパターンを有するレジスト１８が形成される。
続いて、図１（ｃ）に示されるように、半導体ウェハ１２の裏面１２ｂ上にメッキ処理を施すことにより金属マスク２０を形成し、その後、図２（ａ）に示されるように、レジスト１８を除去する（金属マスク形成工程）。金属マスク２０は、例えばＮｉ（ニッケル）、Ｃｒ（クロム）及びＣｕ（銅）のうち少なくとも一つを含む金属材料からなる。一実施例では、金属マスク２０はＮｉからなる。金属マスク２０は、裏面１２ｂ上においてレジスト１８が形成された領域を除く領域上に形成される。また、金属マスク２０は、支持基板１０の表面１０ａ上にも形成される。この金属マスク形成工程ののち、図２（ｂ）に示されるように、種メタル膜１４のうちレジスト１８に覆われていた部分（すなわち、金属マスク２０から露出した部分）が除去される。
続いて、図２（ｃ）に示されるように、金属マスク２０を介して半導体ウェハ１２にエッチングを施すことにより、貫通孔（スルーホール）１２ｄを形成する（エッチング工程）。このエッチングは、例えば誘導結合プラズマ（ＩＣＰ）エッチング装置を用いる。或いは、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング装置を用いてもよい。ＩＣＰエッチングの場合、エッチングガスとしては例えばＮＦ３／Ｏ２またはＳＦ６／Ｏ２を用いるとよく、真空度は０．５〜２．０Ｐａが好適であり、ＩＣＰパワーは２ｋＷ以上が好ましく、ＲＦパワーは１５０Ｗ〜５００Ｗが好適である。また、ＥＣＲエッチングの場合は、ＥＣＲパワーが１５００Ｗ以上であることが好ましく、他の好適な条件はＩＣＰエッチングの場合と同じである。
続いて、図３（ａ）に示されるように、金属マスク２０を除去する。そして、図３（ｂ）に示されるように、半導体ウェハ１２の裏面１２ｂ上、及び貫通孔１２ｄの内面上に、種メタル膜２２を形成する。その際、種メタル膜２２は、支持基板１０の表面１０ａ上にも形成される。種メタル膜２２の好適な構成は、上述した種メタル膜１４と同様である。
続いて、図３（ｃ）に示されるように、半導体ウェハ１２の裏面１２ｂ上に裏面側配線パターンのための金属膜を形成する前段階として、レジスト２４を裏面１２ｂ上に形成する。ここでは、レジスト２４の材料として例えばポジレジストが使用される。詳細には、まずレジスト２４のためのポジレジストを裏面１２ｂ上に塗布する。その際、ポジレジストは、支持基板１０の表面１０ａ上にも塗布される。次に、或るパターンを有するフォトマスクを介してポジレジストを露光する。これにより、ポジレジストのうち或るパターンに該当する部分が光を受け、現像液への溶解性が増す。そして、溶解性が増した部分を現像により除去する。こうして、図３（ｃ）に示されるように、裏面側配線パターンのためのレジスト２４が形成される。
続いて、図４（ａ）に示されるように、半導体ウェハ１２の裏面１２ｂ上にメッキ処理を施すことにより、裏面側配線パターンとしての金属膜２６を形成し、その後、図４（ｂ）に示されるように、レジスト２４を除去する（金属膜形成工程）。金属膜２６は、例えばＡｕを含む金属材料からなる。金属膜２６は、裏面１２ｂ上においてレジスト２４が形成された領域を除く領域上に形成される。また、金属膜２６は、半導体ウェハ１２の貫通孔１２ｄの内面上にも形成され、更には支持基板１０の表面１０ａ上にも形成される。この金属膜形成工程ののち、図４（ｃ）に示されるように、種メタル膜２２のうちレジスト２４に覆われていた部分（すなわち、金属膜２６から露出した部分）が除去される。
続いて、図５に示されるように、半導体ウェハ１２を支持基板１０から取り外す（取外し工程）。具体的には、樹脂系接着剤層１６に対し、支持基板１０側から熱を加える。これにより、樹脂系接着剤層１６を軟化させたのち、半導体ウェハ１２を表面１０ａに沿った方向にスライドさせて支持基板１０から取り外す。
以上に説明した本実施形態による効果について説明する。まず、本実施形態による効果を理解するために、比較例について説明する。図６〜図１０は、比較例としての半導体装置の製造方法の各工程を示す断面図である。
この比較例では、まず、図６（ａ）に示されるように、支持基板１１０の表面１１０ａに半導体ウェハ１１２を貼付する。この工程は上述した実施形態と同様であり、樹脂系接着剤層１１６を介して支持基板１１０と半導体ウェハ１１２とを接合する。次に、半導体ウェハ１１２の裏面１１２ｂ上に、種メタル膜１１４を形成する。その際、種メタル膜１１４は、支持基板１１０の表面１１０ａ上にも形成される。
続いて、図６（ｂ）に示されるように、金属マスク形成に用いられるレジスト１１８を半導体ウェハ１１２の裏面１１２ｂ上に形成する。詳細には、まずレジスト１１８のためのポジレジストを裏面１１２ｂ上に塗布する。その際、ポジレジストは、支持基板１１０の表面１１０ａ上にも塗布される。次に、所定のパターンを有するフォトマスクを介してポジレジストを露光する。これにより、ポジレジストのうち所定のパターンを除く部分が光を受け、溶解性が増す。そして、溶解性が増した部分を現像により除去する。こうして、図６（ｂ）に示されるように、所定のパターンを有するレジスト１１８が形成される。
ここで、半導体ウェハ１１２の側面部分は支持基板１１０との間で段差を構成することから、支持基板１１０の表面１１０ａ上に塗布されたポジレジストのうち、半導体ウェハ１１２の側面に近接する部分では半導体ウェハ１１２の段差によってレジストが厚くなり、露光不足が生じる。したがって、ポジレジストのうち半導体ウェハ１１２の側面に近接する部分は、本来除去されるべき部分でありながら溶解性が十分に増えず、図６（ｂ）に示されるように、半導体ウェハ１１２の側面に沿ったレジスト残部１３０として残存することとなる。
続いて、図６（ｃ）に示されるように、半導体ウェハ１１２の裏面１１２ｂ上にメッキ処理を施すことにより金属マスク１２０を形成し、その後、図７（ａ）に示されるように、レジスト１１８を除去する（金属マスク形成工程）。このとき、半導体ウェハ１１２の側面に近接する領域においてレジスト残部１３０も除去される。本工程では、上述した実施形態と同様の処理を行うが、半導体ウェハ１１２の側面に近接する領域ではレジスト残部１３０が金属マスク１２０の形成を妨げるので（図６（ｃ））、この領域には金属マスク１２０は形成されない（図７（ａ））。なお、この金属マスク形成工程ののち、図７（ｂ）に示されるように、種メタル膜１１４のうちレジスト１１８に覆われていた部分（すなわち、金属マスク１２０から露出した部分）が除去される。このとき、半導体ウェハ１１２の側面に近接する領域において露出した種メタル膜１１４も除去される。
続いて、図７（ｃ）に示されるように、金属マスク１２０を介して半導体ウェハ１１２にエッチングを施すことにより、貫通孔（スルーホール）１１２ｄを形成する。このとき、エッチング方法やエッチング条件は上記実施形態と同様であるが、半導体ウェハ１１２の側面に近接する領域において支持基板１１０が露出しているので、この支持基板１１０の露出部分も同時にエッチングされることとなる。したがって、支持基板１１０に窪み１１０ｂが形成される。
続いて、図８（ａ）に示されるように、金属マスク１２０を除去する。そして、図８（ｂ）に示されるように、半導体ウェハ１１２の裏面１１２ｂ上、及び貫通孔１１２ｄの内面上に、種メタル膜１２２を形成する。その際、種メタル膜１２２は、支持基板１１０の表面１１０ａ上にも形成される。
続いて、図８（ｃ）に示されるように、半導体ウェハ１１２の裏面１１２ｂ上に裏面側配線パターンのための金属膜を形成する前段階として、レジスト１２４を裏面１１２ｂ上に形成する。詳細には、まずレジスト１２４のためのポジレジストを裏面１１２ｂ上に塗布する。その際、ポジレジストは、支持基板１１０の表面１１０ａ上、及び窪み１１０ｂ内にも塗布される。次に、フォトマスクを用いてポジレジストを露光し、現像することにより、図８（ｃ）に示される裏面側配線パターンのためのレジスト１２４が形成される。
ここで、支持基板１１０の窪み１１０ｂの深さが、ポジレジストの塗布厚さに比して深い場合、図８（ｃ）に示されるように、レジスト１２４が窪み１１０ｂを十分に覆うことができず、窪み１１０ｂの縁部１１０ｃが露出することがある。このような場合、続くメッキ処理工程（図９（ａ））において半導体ウェハ１１２の裏面１１２ｂ上に裏面側配線パターンとしての金属膜１２６を形成する際に、露出した縁部１１０ｃ上に金属片１３２が付着してしまう。
この工程ののち、図９（ｂ）に示されるようにレジスト１２４が除去され、その後、図９（ｃ）に示されるように、種メタル膜１２２のうちレジスト１２４に覆われていた部分（すなわち、金属膜１２６から露出した部分）が除去される。しかし、金属片１３２は窪み１１０ｂの縁部１１０ｃ上に残存する。
この金属片１３２が、続く工程において半導体ウェハ１１２を支持基板１１０から取り外す際に、半導体ウェハ１１２を傷つける要因となる。具体的には、樹脂系接着剤層１１６を軟化させたのち、半導体ウェハ１１２を表面１１０ａに沿った方向にスライドさせて支持基板１１０から取り外すが、図１０に示されるように、半導体ウェハ１１２をスライドさせる際に半導体ウェハ１１２と金属片１３２とが接触し、半導体ウェハ１１２の表面１１２ａや主面側配線パターン１１２ｃを傷つけてしまう。
以上に述べた比較例の問題点に対し、図１〜図５に示された本実施形態による半導体装置の製造方法では、金属マスク２０を形成する前段階としてのレジスト形成工程においてネガレジストを用いているので、半導体ウェハ１２の段差によってレジストが厚くなっても、半導体ウェハ１２の側面に近接する領域のレジストが残存することがない。したがって、図７（ｃ）に示された窪み１１０ｂは支持基板１０には生じないので、窪み１１０ｂの縁部１１０ｃ上に金属片１３２が付着することがない。このことから、本実施形態による半導体装置の製造方法によれば、取外し工程において半導体ウェハ１２を傷つけることなく支持基板１０から取り外すことができる。
また、多数の半導体ウェハ１２に対して貫通孔１２ｄを形成する場合、一つの半導体ウェハ１２を処理した後に別の半導体ウェハ１２に対して支持基板１０を再使用できることが望ましい。図７（ｃ）に示されたような窪み１１０ｂが支持基板１１０に生じてしまうと支持基板１１０を再利用することは難しいが、本実施形態によれば、支持基板１０に窪みが生じないので、支持基板１０を再使用することが可能となる。
１０…支持基板、１０ａ…表面、１２…半導体ウェハ、１２ａ…主面、１２ｂ…裏面、１２ｃ…主面側配線パターン、１２ｄ…貫通孔、１４…種メタル膜、１６…樹脂系接着剤層、１８…レジスト、２０…金属マスク、２２…種メタル膜、２４…レジスト、２６…金属膜、１１０…支持基板、１１０ａ…表面、１１０ｂ…窪み、１１０ｃ…縁部、１１２…半導体ウェハ、１１２ａ…表面、１１２ｂ…裏面、１１２ｃ…主面側配線パターン、１１２ｄ…貫通孔、１１４…種メタル膜、１１６…樹脂系接着剤層、１１８…レジスト、１２０…金属マスク、１２２…種メタル膜、１２４…レジスト、１２６…金属膜、１３０…レジスト残部、１３２…金属片。
Claims (5)
- 支持基板の表面に貼付された板状の加工対象物上にネガレジストを塗布し、該ネガレジストを露光することにより所定のパターンを有するレジストを形成するレジスト形成工程と、
前記加工対象物上にメッキ処理を施すことにより金属マスクを形成したのち前記レジストを除去する金属マスク形成工程と、
前記金属マスクを介して前記加工対象物にエッチングを施すことにより、貫通孔を形成するエッチング工程と、
前記金属マスクを除去したのち、前記貫通孔の内面及び前記加工対象物の表面に金属膜を形成する金属膜形成工程と、
前記加工対象物を前記支持基板から取り外す取外し工程と
を備えることを特徴とする、半導体装置の製造方法。 - 前記加工対象物が樹脂系接着剤を介して前記支持基板に貼付されており、
前記取外し工程の際に、前記樹脂系接着剤を軟化させて前記加工対象物を前記支持基板からスライドさせて取り外すことを特徴とする、請求項１に記載の半導体装置の製造方法。 - 前記加工対象物がＳｉ、ＳｉＣ、サファイア、石英およびＧａＮのいずれかから成ることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
- 前記金属マスクがＮｉ、Ｃｒ及びＣｕのうち少なくとも一つを含むことを特徴とする、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記支持基板がガラス製であることを特徴とする、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010172171A JP5589243B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
| US13/188,569 US8563433B2 (en) | 2010-07-30 | 2011-07-22 | Process to form via hole in semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010172171A JP5589243B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012033720A true JP2012033720A (ja) | 2012-02-16 |
| JP5589243B2 JP5589243B2 (ja) | 2014-09-17 |
Family
ID=45527175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010172171A Active JP5589243B2 (ja) | 2010-07-30 | 2010-07-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8563433B2 (ja) |
| JP (1) | JP5589243B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103276A (zh) * | 2014-03-28 | 2018-12-28 | 太阳能公司 | 具有通过金属化结构耦接的多个子电池的太阳能电池 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101878754B1 (ko) | 2012-09-13 | 2018-07-17 | 삼성전자주식회사 | 대면적 갈륨 나이트라이드 기판 제조방법 |
| US20150099358A1 (en) * | 2013-10-07 | 2015-04-09 | Win Semiconductors Corp. | Method for forming through wafer vias in semiconductor devices |
| TWI584387B (zh) * | 2014-08-15 | 2017-05-21 | 矽品精密工業股份有限公司 | 封裝結構之製法 |
| JP2019145546A (ja) | 2018-02-16 | 2019-08-29 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| CN110767604B (zh) * | 2019-10-31 | 2022-03-18 | 厦门市三安集成电路有限公司 | 化合物半导体器件和化合物半导体器件的背面铜制程方法 |
| CN117337049A (zh) * | 2020-06-16 | 2024-01-02 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249321A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002043424A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002223036A (ja) * | 2001-01-24 | 2002-08-09 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| JP2004158865A (ja) * | 2001-05-30 | 2004-06-03 | Sharp Corp | 半導体装置の製造方法 |
| JP2006237056A (ja) * | 2005-02-22 | 2006-09-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2008098456A (ja) * | 2006-10-13 | 2008-04-24 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2008140861A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2010109007A (ja) * | 2008-10-28 | 2010-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109118B2 (en) * | 2003-05-07 | 2006-09-19 | Microfabrica Inc. | Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures |
| KR100823847B1 (ko) * | 2006-12-20 | 2008-04-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴 형성방법 |
-
2010
- 2010-07-30 JP JP2010172171A patent/JP5589243B2/ja active Active
-
2011
- 2011-07-22 US US13/188,569 patent/US8563433B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249321A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002043424A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002223036A (ja) * | 2001-01-24 | 2002-08-09 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| JP2004158865A (ja) * | 2001-05-30 | 2004-06-03 | Sharp Corp | 半導体装置の製造方法 |
| JP2006237056A (ja) * | 2005-02-22 | 2006-09-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2008098456A (ja) * | 2006-10-13 | 2008-04-24 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2008140861A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2010109007A (ja) * | 2008-10-28 | 2010-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103276A (zh) * | 2014-03-28 | 2018-12-28 | 太阳能公司 | 具有通过金属化结构耦接的多个子电池的太阳能电池 |
| US11398576B2 (en) | 2014-03-28 | 2022-07-26 | Sunpower Corporation | Solar cell having a plurality of sub-cells coupled by a metallization structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120028465A1 (en) | 2012-02-02 |
| JP5589243B2 (ja) | 2014-09-17 |
| US8563433B2 (en) | 2013-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5589243B2 (ja) | 半導体装置の製造方法 | |
| KR101572269B1 (ko) | 극자외선 마스크를 보호하는 펠리클 제조 방법 | |
| JP2009141276A (ja) | 半導体装置およびその製造方法 | |
| EP3508916B1 (fr) | Methode de fabrication d'un micromoule multi-niveaux pour electroformage | |
| JP4306540B2 (ja) | 半導体基板の薄型加工方法 | |
| WO2012108464A1 (ja) | エッチングマスク付基材及びその製造方法 | |
| WO2005106931A1 (ja) | 形状転写方法 | |
| JP2019114712A (ja) | 素子チップの製造方法 | |
| JP2011119359A (ja) | 半導体装置の製造方法 | |
| JP2010067728A (ja) | 薄膜パターンの形成方法。 | |
| JP2010070415A (ja) | 加工ガラス基板の製造方法 | |
| JP2005206881A (ja) | 電鋳法によるメタルマスクの製造方法 | |
| JP5838436B1 (ja) | 導電性ボール定置用マスク、及びその製造方法 | |
| JP2008187322A (ja) | メサ型圧電振動素子の製造方法 | |
| KR20130060999A (ko) | 패턴 형성 방법 | |
| JP2018018980A (ja) | デバイスウエーハの加工方法 | |
| JP2004335775A (ja) | レジストパターンの形成方法および配線パターンの形成方法 | |
| KR101777772B1 (ko) | 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드 | |
| JP2003142475A (ja) | 半導体装置の製造方法 | |
| JP2005236188A (ja) | 導体パターンの製造方法 | |
| JP2008244323A (ja) | ステンシルマスク | |
| JP2016049703A (ja) | 印刷用マスク及びその製造方法 | |
| JP2007317810A (ja) | 金属配線の製造方法 | |
| JP2006129096A (ja) | メサ型圧電振動子とその製造方法 | |
| KR20060015949A (ko) | 금속 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20130725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5589243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |