CN106505034A - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN106505034A CN106505034A CN201610031799.XA CN201610031799A CN106505034A CN 106505034 A CN106505034 A CN 106505034A CN 201610031799 A CN201610031799 A CN 201610031799A CN 106505034 A CN106505034 A CN 106505034A
- Authority
- CN
- China
- Prior art keywords
- groove
- manufacture method
- substrate
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- 238000005520 cutting process Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 28
- 239000000463 material Substances 0.000 description 16
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 208000037656 Respiratory Sounds Diseases 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的第1面上所设置的氮化物半导体层，以衬底露出的方式通过蚀刻而局部形成第1沟槽，在第1沟槽内露出的衬底，以保留衬底的一部分的方式形成第2沟槽，对衬底以第2沟槽不从第2面侧露出的方式进行去除，从而使衬底变薄，在衬底的第2面侧形成金属膜，将形成有第2沟槽的部位的金属膜去除，在形成有第2沟槽的部位的衬底，以第2沟槽从第2面侧露出的方式形成第3沟槽。
Description
相关申请案
本申请案享有以日本专利申请案2015-175951号(申请日：2015年9月7日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法。
背景技术
晶片等形成在半导体衬底上的多个半导体元件通过沿着半导体衬底上所设置的切割区域进行切割而被分割为多个半导体芯片。有半导体衬底为例如如GaN系半导体层/硅衬底/金属膜般包含不同的多种材料的复合衬底的情况。对复合衬底进行切割时，由于各种材料的物性不同，所以，容易产生衬底的碎屑或裂纹等。因此，难以提高半导体装置的切割良率。
发明内容
本发明的实施方式提供一种能够提高包含多种材料的半导体衬底的切割良率的半导体装置的制造方法。
实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的所述第1面上所设置的氮化物半导体层，以所述衬底露出的方式通过蚀刻而局部形成第1沟槽，在所述第1沟槽内露出的所述衬底，以保留所述衬底的一部分的方式形成第2沟槽，对所述衬底以所述第2沟槽不从所述第2面侧露出的方式进行去除，从而使所述衬底变薄，在所述衬底的第2面侧形成金属膜，将形成有所述第2沟槽的部位的所述金属膜去除，在形成有所述第2沟槽的部位的所述衬底，以所述第2沟槽从所述第2面侧露出的方式形成第3沟槽。
附图说明
图1是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图2是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图3是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图4是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图5是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图6是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图7是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图8是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图9是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图10是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。
图11是第1实施方式的半导体装置的制造方法的作用·效果的说明图。
图12是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图13是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图14是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图15是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图16是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图17是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图18是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
图19是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。
具体实施方式
以下，一边参照附图，一边对本发明的实施方式进行说明。另外，在以下的说明中，对相同或类似的部件等标注相同的符号，关于已作说明的部件等，适当省略其说明。
另外，本说明书中，“GaN系半导体”是具备GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)、及它们的中间组成的半导体的总称。
(第1实施方式)
本实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的第1面上所设置的氮化物半导体层，以衬底露出的方式通过蚀刻而局部形成第1沟槽，在第1沟槽内露出的衬底，以保留衬底的一部分的方式形成第2沟槽，对衬底以第2沟槽不从第2面侧露出的方式进行去除，从而使衬底变薄，在衬底的第2面侧形成金属膜，将形成有第2沟槽的部位的金属膜去除，在形成有第2沟槽的部位的衬底，以第2沟槽从第2面侧露出的方式形成第3沟槽。
图1～图10是表示本实施方式的半导体装置的制造方法的示意步骤剖视图。
首先，准备在硅衬底(衬底)10上设置有GaN系半导体层(氮化物半导体层)12的半导体晶片(图1)。硅衬底10具备第1面P1与第2面P2。
硅衬底10的膜厚例如为1mm以上且2mm以下。GaN系半导体层12的膜厚例如为5μm以上且10μm以下。
GaN系半导体层12设置在硅衬底10的第1面P1上。GaN系半导体层12通过外延生长而形成在硅衬底10上。GaN系半导体层12例如具备GaN层与AlGaN层的积层构造。
接着，在GaN系半导体层12上形成多个半导体元件。半导体元件例如为HEMT(HighElectron Mobility Transistor，高电子迁移率晶体管)。
例如，在GaN系半导体层12的表面形成HEMT的源极电极14、漏极电极16、及栅极电极18(图2)。在源极电极14、漏极电极16、及栅极电极18上，例如形成未图示的保护膜。保护膜例如为氧化硅膜。
接着，在GaN系半导体层12的表面通过蚀刻而局部形成第1沟槽20(图3)。第1沟槽20是以硅衬底10露出的方式形成。
第1沟槽20沿着半导体晶片上所设置的切割区域形成。此处，切割区域是指用来通过切割将半导体元件分割为多个半导体芯片的具备规定宽度的多个预定区域。切割区域设置在GaN系半导体层12的正面侧。在切割区域未形成半导体元件的图案。切割区域例如以划分半导体元件的方式呈格子状设置在GaN系半导体层12的正面侧。
第1沟槽20的蚀刻例如通过RIE(Reactive Ion Etching，反应离子蚀刻)进行。第1沟槽20的蚀刻例如将未图示的抗蚀剂作为掩模而进行。第1沟槽20的蚀刻也可通过其他的干式蚀刻或湿式蚀刻而进行。
接着，在第1沟槽20内露出的硅衬底10形成第2沟槽22(图4)。第2沟槽22是以保留硅衬底10的方式形成。换句话说，第2沟槽22以不贯通硅衬底10的方式形成。
第2沟槽22例如通过刀片切割而形成。第2沟槽22例如也可通过划刻而形成。
第2沟槽22的宽度理想的是较第1沟槽20的宽度窄。由此，产生第2沟槽22相对于第1沟槽20的未对准，从而可抑制第2沟槽22与第1沟槽20的端部重合。若第2沟槽22与第1沟槽20的端部重合，则有可能在GaN系半导体层12产生碎屑。
接着，在GaN系半导体层12上贴合支撑部件24(图5)。支撑部件24例如使用粘接层26而粘接在GaN系半导体层12。
支撑部件24具备当将晶片削薄时加强晶片的功能。支撑部件24例如为玻璃衬底。
接着，对硅衬底10从硅衬底10的第2面P2侧进行去除而使其变薄(图6)。硅衬底10是以第2沟槽22不露出的方式进行去除。使硅衬底10的厚度变薄直至例如100μm以上且200μm以下为止。
硅衬底10的去除是所谓的背面研磨。硅衬底10的去除例如通过使用金刚石磨轮的磨削而进行。
接着，在硅衬底10的第2面P2侧形成金属膜28(图7)。金属膜28例如通过溅镀而形成。
金属膜28具备例如使半导体芯片的散热性提高的功能。另外，具备例如当安装半导体芯片时用来将半导体芯片与金属底层连接的反应层的功能。金属膜28例如作为背面电极发挥功能。
金属膜28例如为含镍(Ni)的膜。金属膜28也可为不同种金属的积层膜。
接着，将形成有第2沟槽22的部位的金属膜28去除。接着，在形成有第2沟槽22的部位的硅衬底10形成第3沟槽30。第3沟槽30的形成是以第2沟槽22从硅衬底10的第2面P2侧露出的方式形成(图8)。
金属膜28的去除与第3沟槽30的形成也可利用同一处理同时进行。金属膜28的去除与第3沟槽30的形成例如通过刀片切割同时进行。
金属膜28的去除与第3沟槽30的形成也可独自进行。例如，也可在通过蚀刻等将金属膜28去除之后，通过切割或切断进行第3沟槽30的形成。
第3沟槽30的宽度理想的是较第2沟槽22的宽度宽。即使产生未对准，也保证第3沟槽30与第2沟槽22重合。另外，可如下述般在切割后的半导体芯片的侧面形成凸缘(凸部)。
接着，在硅衬底10的第2面P2侧贴附树脂片32(图9)。树脂片32例如为切割胶带(dicing tape)。树脂片32例如为了操作而固定在金属架。树脂片32粘接在金属膜28。
接着，将支撑部件24从晶片剥离(图10)。然后，将树脂片22从金属膜28剥离，由此，获得被分割的多个半导体芯片(半导体装置)。
以下，对本实施方式的半导体装置的制造方法的作用及效果进行说明。
对半导体晶片进行切割时，有半导体晶片像本实施方式这样为如GaN系半导体层/硅衬底/金属膜般包含不同的多种材料的复合衬底的情况。由于各种材料的物性不同，所以，难以提高复合衬底的切割良率。
例如，GaN系半导体与硅相比更硬且更脆。另外，例如，金属膜与硅相比更软而更具有延展性。因此，若以同一条件同时对所有材料进行切割，则例如容易产生半导体晶片的碎屑或裂纹，从而良率降低。另外，例如，产生金属膜的毛边，从而良率降低。
另外，在半导体晶片的切割前，为了半导体芯片的低背化(low profile)，而通过背面研磨使半导体晶片变薄。若使半导体晶片变薄，则机械强度降低。
如所述般，GaN系半导体硬而脆。另外，因将物性不同的硅衬底与GaN系半导体积层而产生应力。因此，将GaN系半导体与硅衬底积层所得的半导体晶片特别是机械强度较低。因此，因对半导体晶片进行背面研磨后的操作而更容易产生半导体晶片的裂纹。
在本实施方式的半导体装置的制造方法中，GaN系半导体层12是在形成第1沟槽20时去除，硅衬底10是在形成第2沟槽22时去除。金属膜28是通过与第1沟槽20及第2沟槽22的形成步骤不同的步骤而独自去除。GaN系半导体层12、硅衬底10、金属膜28是以对于各种材料来说最佳化的条件去除。因此，可抑制半导体晶片的碎屑或裂纹，从而半导体装置的制造良率提高。
另外，在本实施方式的半导体装置的制造方法中，通过背面研磨使半导体晶片变薄之后，在将半导体晶片分割为半导体芯片之前不剥离支撑部件24。因此，进行对较薄的半导体晶片施加较大的外力的步骤、例如切割胶带的重贴步骤被排除。因此，可抑制半导体晶片的裂纹，从而半导体装置的制造良率提高。
另外，在本实施方式的半导体装置的制造方法中，在半导体晶片的背面研磨时，以第2沟槽22不露出的方式保留硅衬底10。因此，可防止在形成金属膜28时在第2沟槽22内形成金属膜28。因此，可抑制因在半导体芯片的侧面形成金属膜28而导致产生半导体芯片的短路不良。
通过背面研磨使半导体晶片变薄时，形成有第2沟槽22的部位的硅衬底10的膜厚理想的是设为20μm以上且50μm以下。若膜厚超过50μm，则同时进行金属膜28的去除与第3沟槽30时，第3沟槽30的形成变得困难。另外，若膜厚低于20μm，则有可能无法获得下述的安装材料的上攀抑制效果。
图11是本实施方式的半导体装置的制造方法的作用·效果的说明图。
图11表示安装着利用本实施方式的半导体装置的制造方法制造的半导体芯片100的状态。半导体芯片100的金属膜28侧粘接在金属底层40上。
半导体芯片100与金属底层40是利用安装材料42而粘接。安装材料42例如为焊料。
安装半导体芯片100时，安装材料42沿有可能半导体芯片100的侧面上攀而导致半导体芯片100产生短路不良。在本实施方式的制造方法中，使第3沟槽30的宽度较第2沟槽22的宽度宽。因此，在半导体芯片100的侧面形成朝侧方突出的凸缘(凸部)50。
通过形成凸缘50，可如图11所示般抑制安装材料42沿半导体芯片100的侧面上攀。因此，可抑制半导体芯片100的短路不良。
从有效地抑制安装材料的上攀抑制效果的观点来说，理想的是从硅衬底10与金属膜28的界面到凸缘50的距离为20μm以上。通过背面研磨使半导体晶片变薄时，将形成有第2沟槽22的部位的硅衬底10的膜厚设为20μm以上，由此，可将从硅衬底10与金属膜28的界面到凸缘50的距离设为20μm以上。
以上，根据本实施方式的半导体装置的制造方法，可提高包含多种材料的衬底的切割良率。另外，可减少半导体芯片的安装时的不良。
(第2实施方式)
本实施方式的半导体装置的制造方法除通过干式蚀刻形成第2沟槽的方面以外，与第1实施方式相同。因此，对与第1实施方式重复的内容省略记述。
图12～图19是表示本实施方式的半导体装置的制造方法的示意步骤剖视图。
在GaN系半导体层12上形成多个半导体元件之前的步骤与第1实施方式相同。
接着，在GaN系半导体层12的表面通过蚀刻而局部形成第1沟槽20(图12)。第1沟槽20是以硅衬底10露出的方式形成。
第1沟槽20的蚀刻是通过干式蚀刻而进行。干式蚀刻例如为RIE。第1沟槽20的蚀刻例如将未图示的经图案化的抗蚀剂作为掩模而进行。第1沟槽20的蚀刻例如也可将未图示的经图案化的保护膜作为掩模而进行。
接着，在第1沟槽20内露出的硅衬底10形成第2沟槽22(图13)。第2沟槽22是以保留硅衬底10的方式形成。
第2沟槽22是通过干式蚀刻而形成。干式蚀刻例如为深RIE般的重复各向异性蚀刻的等离子蚀刻。
第2沟槽22是将形成第1沟槽20时所形成的抗蚀剂图案或保护膜的图案作为掩模。由此，可通过对第1沟槽20的图案在同一装置内连续地进行处理或者利用不同的装置对第1沟槽20与第2沟槽22进行处理而自动对准地形成第2沟槽22。
接着，在GaN系半导体层12上贴合支撑部件24(图14)。
接着，对硅衬底10从硅衬底10的第2面P2侧进行去除而使其变薄(图15)。
接着，在硅衬底10的第2面P2侧形成金属膜28(图16)。
接着，将形成有第2沟槽22的部位的金属膜28去除。接着，在形成有第2沟槽22的部位的硅衬底10形成第3沟槽30。第3沟槽30的形成是以第2沟槽22从第2面P2侧露出的方式形成(图17)。
接着，在硅衬底10的第2面P2侧贴附树脂片32(图18)。
接着，将支撑部件24从晶片剥离(图19)。然后，将树脂片22从金属膜28剥离，由此，获得被分割的多个半导体芯片(半导体装置)。
在本实施方式的半导体装置的制造方法中，是通过干式蚀刻进行第2沟槽22的形成。因此，与例如通过刀片切割或划刻等物理方法进行第2沟槽22的形成的情况相比，可使第2沟槽22的宽度较窄。
在本实施方式的半导体装置的制造方法中，可通过对第1沟槽20在同一装置内连续地进行处理或者利用不同的装置对第1沟槽20与第2沟槽22进行处理而自动对准地进行第2沟槽22的形成。因此，无须对第1沟槽20的宽度设置用来形成第2沟槽22的对准裕度。因此，可使第1沟槽20的宽度较窄。由此，可使切割线的宽度较窄，从而可缩小半导体芯片的尺寸。
以上，根据本实施方式的半导体装置的制造方法，可与第1实施方式同样地提高包含多种材料的衬底的切割良率。另外，可与第1实施方式同样地减少半导体芯片的安装时的不良。此外，可使切割线的宽度较窄而缩小半导体芯片的尺寸。
此外，在第1及第2实施方式中，以半导体元件为HEMT的情况为例进行了说明，但半导体元件并不限定于HEMT。只要为在背面侧具备金属膜的半导体元件，则也可应用纵型的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)等其他半导体元件。
另外，在第1及第2实施方式中，作为衬底，以硅衬底为例进行了说明，但也可应用硅衬底以外的衬底、例如蓝宝石衬底、碳化硅(SiC)衬底等其他衬底。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，可以在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
Claims (20)
1.一种半导体装置的制造方法，其特征在于在包含第1面与第2面的衬底的所述第1面上所设置的氮化物半导体层，以所述衬底露出的方式通过蚀刻而局部形成第1沟槽，
在所述第1沟槽内露出的所述衬底，以保留所述衬底的一部分的方式形成第2沟槽，
对所述衬底以所述第2沟槽不从所述第2面侧露出的方式进行去除，从而使所述衬底变薄，
在所述衬底的第2面侧形成金属膜，
将形成有所述第2沟槽的部位的所述金属膜去除，
在形成有所述第2沟槽的部位的所述衬底，以所述第2沟槽从所述第2面侧露出的方式形成第3沟槽。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于在使所述衬底变薄之前，在所述氮化物半导体层上贴合支撑部件。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于通过刀片切割形成所述第2沟槽。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于通过干式蚀刻形成所述第2沟槽。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于通过刀片切割形成所述第3沟槽。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于同时通过刀片切割进行所述金属膜的去除与所述第3沟槽的形成。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于所述第3沟槽的宽度较所述第2沟槽的宽度宽。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于使所述衬底变薄时，将形成有所述第2沟槽的部位的所述衬底的膜厚设为20μm以上且50μm以下。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于所述衬底为硅衬底。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于所述氮化物半导体层为GaN系半导体层。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于所述硅衬底的膜厚为1mm以上且2mm以下。
12.根据权利要求10所述的半导体装置的制造方法，其特征在于所述GaN系半导体层的膜厚为5μm以上且10μm以下。
13.根据权利要求1所述的半导体装置的制造方法，其特征在于所述金属膜为含镍的膜。
14.根据权利要求10所述的半导体装置的制造方法，其特征在于所述GaN系半导体层包含GaN层与AlGaN层。
15.根据权利要求1所述的半导体装置的制造方法，其特征在于对所述衬底以所述第2沟槽不从所述第2面侧露出的方式进行去除时，将所述衬底的厚度设为100μm以上且200μm以下。
16.根据权利要求1所述的半导体装置的制造方法，其特征在于对所述衬底以所述第2沟槽不从所述第2面侧露出的方式进行去除时，使用金刚石磨轮进行磨削。
17.根据权利要求2所述的半导体装置的制造方法，其特征在于所述支撑部件为玻璃衬底。
18.根据权利要求1所述的半导体装置的制造方法，其特征在于通过干式蚀刻形成所述第1沟槽。
19.根据权利要求1所述的半导体装置的制造方法，其特征在于通过干式蚀刻形成所述第1沟槽，
通过刀片切割形成所述第2沟槽，
在使所述衬底变薄之前，在所述氮化物半导体层上贴合支撑部件，
同时通过刀片切割进行所述金属膜的去除与所述第3沟槽的形成，
所述第3沟槽的宽度较所述第2沟槽的宽度宽。
20.根据权利要求1所述的半导体装置的制造方法，其特征在于通过干式蚀刻形成所述第1沟槽，
通过干式蚀刻形成所述第2沟槽，
在使所述衬底变薄之前，在所述氮化物半导体层上贴合支撑部件，
同时通过刀片切割进行所述金属膜的去除与所述第3沟槽的形成，
所述第3沟槽的宽度较所述第2沟槽的宽度宽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-175951 | 2015-09-07 | ||
| JP2015175951A JP2017054861A (ja) | 2015-09-07 | 2015-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106505034A true CN106505034A (zh) | 2017-03-15 |
Family
ID=58189641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610031799.XA Withdrawn CN106505034A (zh) | 2015-09-07 | 2016-01-18 | 半导体装置的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9966311B2 (zh) |
| JP (1) | JP2017054861A (zh) |
| CN (1) | CN106505034A (zh) |
| TW (1) | TW201711097A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037081A (zh) * | 2018-07-17 | 2018-12-18 | 深圳市福来过科技有限公司 | 一种芯片及其封装方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9984968B2 (en) | 2016-06-30 | 2018-05-29 | Semiconductor Components Industries, Llc | Semiconductor package and related methods |
| CN117878055A (zh) | 2016-12-28 | 2024-04-12 | 艾德亚半导体接合科技有限公司 | 堆栈基板的处理 |
| JP2019149472A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置及びダイシング方法 |
| US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
| EP3598481A1 (en) * | 2018-07-16 | 2020-01-22 | Infineon Technologies Austria AG | Semiconductor wafer, semiconductor chip, semiconductor component and method of fabricating a semiconductor wafer |
| CN116013847A (zh) * | 2021-10-22 | 2023-04-25 | 联华电子股份有限公司 | 半导体装置的制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06209058A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| CN1241253C (zh) * | 2002-06-24 | 2006-02-08 | 丰田合成株式会社 | 半导体元件的制造方法 |
| JP4815569B2 (ja) | 2005-03-18 | 2011-11-16 | 農工大ティー・エル・オー株式会社 | Ｓｉ基板結晶上における窒化ガリウム結晶成長方法 |
| US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| KR100714959B1 (ko) | 2006-09-14 | 2007-05-04 | 이종인 | 양변기의 가변식 분뇨배출 시스템 |
| JP2010225818A (ja) | 2009-03-23 | 2010-10-07 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| TWI392641B (zh) | 2010-01-21 | 2013-04-11 | Richwave Technology Corp | 微機電裝置及其製造方法 |
| JP2012156250A (ja) | 2011-01-25 | 2012-08-16 | Toyota Motor Corp | ｐ型のＩＩＩ族窒化物半導体層を含む半導体装置とその製造方法 |
| JP2014175566A (ja) | 2013-03-12 | 2014-09-22 | Mitsubishi Electric Corp | 半導体デバイス及びスイッチ |
-
2015
- 2015-09-07 JP JP2015175951A patent/JP2017054861A/ja active Pending
-
2016
- 2016-01-12 TW TW105100836A patent/TW201711097A/zh unknown
- 2016-01-18 CN CN201610031799.XA patent/CN106505034A/zh not_active Withdrawn
- 2016-03-11 US US15/067,396 patent/US9966311B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037081A (zh) * | 2018-07-17 | 2018-12-18 | 深圳市福来过科技有限公司 | 一种芯片及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017054861A (ja) | 2017-03-16 |
| US20170069535A1 (en) | 2017-03-09 |
| US9966311B2 (en) | 2018-05-08 |
| TW201711097A (zh) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106505034A (zh) | 半导体装置的制造方法 | |
| CN103199019B (zh) | 具有垂直鳍状件的鳍式场效应晶体管及其形成方法 | |
| KR101920715B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| JP5942212B2 (ja) | 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ | |
| JP2009152394A (ja) | 半導体装置及びその製造方法 | |
| JP6782828B2 (ja) | 半導体装置 | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| CN103811461A (zh) | 内连线结构和其制作方法 | |
| US20140042458A1 (en) | Growth of multi-layer group iii-nitride buffers on large-area silicon substrates and other substrates | |
| JP2008098456A (ja) | 半導体装置の製造方法 | |
| TW201608694A (zh) | 用於高頻層轉移裝置之電磁干擾屏蔽 | |
| JP2017055012A (ja) | デバイスの製造方法 | |
| US9793389B1 (en) | Apparatus and method of fabrication for GaN/Si transistors isolation | |
| TWI523118B (zh) | 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障 | |
| JP2006237056A (ja) | 半導体装置の製造方法 | |
| JP5262185B2 (ja) | 半導体装置の製造方法 | |
| US8563404B2 (en) | Process for dividing wafer into individual chips and semiconductor chips | |
| WO2008079691A3 (en) | Semiconductor die with separation trench etch and passivation | |
| CN108788473A (zh) | 化合物半导体装置及其制造方法以及树脂密封型半导体装置 | |
| JP6591240B2 (ja) | デバイスの製造方法 | |
| DE102014116834B4 (de) | Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer | |
| CN109494188A (zh) | 半导体装置的制造方法 | |
| CN105990136A (zh) | 半导体装置的制造方法 | |
| TWI556303B (zh) | 分離晶圓基材上表層之複數個半導體元件晶粒方法 | |
| JP2010021240A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20170315 |
|
| WW01 | Invention patent application withdrawn after publication |