TW201711097A - 半導體裝置之製造方法 - Google Patents
半導體裝置之製造方法 Download PDFInfo
- Publication number
- TW201711097A TW201711097A TW105100836A TW105100836A TW201711097A TW 201711097 A TW201711097 A TW 201711097A TW 105100836 A TW105100836 A TW 105100836A TW 105100836 A TW105100836 A TW 105100836A TW 201711097 A TW201711097 A TW 201711097A
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- substrate
- semiconductor device
- manufacturing
- metal film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 50
- 229910002601 GaN Inorganic materials 0.000 description 30
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 30
- 239000000463 material Substances 0.000 description 16
- 229910052715 tantalum Inorganic materials 0.000 description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 10
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 8
- 229910052707 ruthenium Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
實施形態之半導體裝置之製造方法係於包含第1面與第2面的基板之第1面上所設置之氮化物半導體層，以基板露出之方式藉由蝕刻而局部形成第1溝槽，於第1溝槽內露出之基板，以保留基板之一部分之方式形成第2溝槽，將基板以第2溝槽不自第2面側露出之方式去除，使基板變薄，於基板之第2面側形成金屬膜，將形成有第2溝槽之部位的金屬膜去除，於形成有第2溝槽之部位的基板，以第2溝槽自第2面側露出之方式形成第3溝槽。
Description
本申請案享有以日本專利申請案2015-175951號(申請日：2015年9月7日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置之製造方法。
晶圓等形成於半導體基板上之複數個半導體元件係藉由沿著半導體基板上所設置之切割區域進行切割而被分割為複數個半導體晶片。存在半導體基板為例如如GaN系半導體層/矽基板/金屬膜般包含不同的複數種材料之複合基板之情形。對複合基板進行切割時，由於各種材料之物性不同，故而，容易產生基板之碎屑或裂紋等。因此，難以提高半導體裝置之切割良率。
本發明之實施形態提供一種能夠提高包含複數種材料之半導體基板之切割良率的半導體裝置之製造方法。
實施形態之半導體裝置之製造方法係於包含第1面與第2面的基板之上述第1面上所設置之氮化物半導體層，以上述基板露出之方式藉由蝕刻而局部形成第1溝槽，於上述第1溝槽內露出之上述基板，以保留上述基板之一部分之方式形成第2溝槽，將上述基板以上述第2溝槽不自上述第2面側露出之方式去除，使上述基板變薄，於上述基板
之第2面側形成金屬膜，將形成有上述第2溝槽之部位的上述金屬膜去除，於形成有上述第2溝槽之部位的上述基板，以上述第2溝槽自上述第2面側露出之方式形成第3溝槽。
10‧‧‧矽基板
12‧‧‧GaN系半導體層
14‧‧‧源極電極
16‧‧‧汲極電極
18‧‧‧閘極電極
20‧‧‧第1溝槽
22‧‧‧第2溝槽
24‧‧‧支持部件
26‧‧‧接著層
28‧‧‧金屬膜
30‧‧‧第3溝槽
40‧‧‧金屬底層
42‧‧‧安裝材料
50‧‧‧凸緣
100‧‧‧半導體晶片
P1‧‧‧第1面
P2‧‧‧第2面
圖1係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖2係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖3係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖4係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖5係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖6係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖7係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖8係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖9係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖10係表示第1實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖11係第1實施形態之半導體裝置之製造方法的作用‧效果的說明圖。
圖12係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖13係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖14係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖15係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖16係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖17係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖18係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
圖19係表示第2實施形態之半導體裝置之製造方法的示意步驟剖視圖。
以下，一邊參照附圖，一邊對本發明之實施形態進行說明。另外，於以下之說明中，對相同或類似的部件等標註相同的符號，關於已作說明之部件等，適當省略其說明。
另外，本說明書中，“GaN系半導體”係具備GaN(氮化鎵)、AlN(氮化鋁)、InN(氮化銦)、及其等之中間組成之半導體的總稱。
(第1實施形態)
本實施形態之半導體裝置之製造方法係於包含第1面與第2面的基板之第1面上所設置之氮化物半導體層，以基板露出之方式藉由蝕刻而局部形成第1溝槽，於第1溝槽內露出之基板，以保留基板之一部
分之方式形成第2溝槽，對基板以第2溝槽不自第2面側露出之方式進行去除，從而使基板變薄，於基板之第2面側形成金屬膜，將形成有第2溝槽之部位的金屬膜去除，於形成有第2溝槽之部位的基板，以第2溝槽自第2面側露出之方式形成第3溝槽。
圖1~圖10係表示本實施形態之半導體裝置之製造方法的示意步驟剖視圖。
首先，準備於矽基板(基板)10上設置有GaN系半導體層(氮化物半導體層)12的半導體晶圓(圖1)。矽基板10具備第1面P1與第2面P2。
矽基板10之膜厚例如為1mm以上且2mm以下。GaN系半導體層12之膜厚例如為5μm以上且10μm以下。
GaN系半導體層12設置於矽基板10之第1面P1上。GaN系半導體層12藉由磊晶成長而形成於矽基板10上。GaN系半導體層12例如具備GaN層與AlGaN層的積層構造。
繼而，於GaN系半導體層12上形成複數個半導體元件。半導體元件例如為HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)。
例如，於GaN系半導體層12之表面形成HEMT的源極電極14、汲極電極16、及閘極電極18(圖2)。於源極電極14、汲極電極16、及閘極電極18上，例如形成未圖示之保護膜。保護膜例如為氧化矽膜。
繼而，於GaN系半導體層12之表面藉由蝕刻而局部形成第1溝槽20(圖3)。第1溝槽20係以矽基板10露出之方式形成。
第1溝槽20沿著半導體晶圓上所設置之切割區域形成。此處，切割區域係指用於藉由切割將半導體元件分割為複數個半導體晶片之具備規定寬度的複數個預定區域。切割區域設置於GaN系半導體層12之正面側。於切割區域未形成半導體元件的圖案。切割區域例如以劃分半導體元件之方式呈格子狀設置於GaN系半導體層12之正面側。
第1溝槽20之蝕刻例如藉由RIE(Reactive Ion Etching，反應離子蝕刻)進行。第1溝槽20之蝕刻例如將未圖示之抗蝕劑作為掩膜而進行。第1溝槽20之蝕刻亦可藉由其他的乾式蝕刻或濕式蝕刻而進行。
繼而，於第1溝槽20內露出之矽基板10形成第2溝槽22(圖4)。第2溝槽22係以保留矽基板10之方式形成。換而言之，第2溝槽22以不貫通矽基板10之方式形成。
第2溝槽22例如藉由刀片切割而形成。第2溝槽22例如亦可藉由劃刻而形成。
第2溝槽22之寬度理想的為較第1溝槽20之寬度窄。藉此，產生第2溝槽22相對於第1溝槽20之對準偏移，從而可抑制第2溝槽22與第1溝槽20之端部重合。若第2溝槽22與第1溝槽20之端部重合，則有可能於GaN系半導體層12產生碎屑。
繼而，於GaN系半導體層12上貼合支持部件24(圖5)。支持部件24例如使用接著層26而接著於GaN系半導體層12。
支持部件24具備當將晶圓削薄時加強晶圓的功能。支持部件24例如為玻璃基板。
繼而，自矽基板10之第2面P2側去除將矽基板10而使其變薄(圖6)。矽基板10係以第2溝槽22不露出之方式進行去除。使矽基板10的厚度變薄直至例如100μm以上且200μm以下為止。
矽基板10的去除係所謂的背面研磨。矽基板10的去除例如藉由使用金剛石磨輪的磨削而進行。
繼而，於矽基板10之第2面P2側形成金屬膜28(圖7)。金屬膜28例如藉由濺鍍而形成。
金屬膜28具備例如使半導體晶片的散熱性提高的功能。另外，具備例如當安裝半導體晶片時用於將半導體晶片與金屬底層連接的反應層的功能。金屬膜28例如作為背面電極發揮功能。
金屬膜28例如為含鎳(Ni)的膜。金屬膜28亦可為不同種金屬的積層膜。
繼而，將形成有第2溝槽22之部位的金屬膜28去除。繼而，於形成有第2溝槽22之部位的矽基板10形成第3溝槽30。第3溝槽30之形成係以第2溝槽22自矽基板10之第2面P2側露出之方式形成(圖8)。
金屬膜28的去除與第3溝槽30之形成亦可利用同一處理同時進行。金屬膜28的去除與第3溝槽30之形成例如藉由刀片切割同時進行。
金屬膜28的去除與第3溝槽30之形成亦可獨自進行。例如，亦可在藉由蝕刻等將金屬膜28去除之後，藉由切割或斷裂進行第3溝槽30之形成。
第3溝槽30之寬度理想的為較第2溝槽22之寬度更寬。即使產生對準偏移，亦保證第3溝槽30與第2溝槽22重合。另外，可如下述般在切割後的半導體晶片之側面形成凸緣(凸部)。
繼而，於矽基板10之第2面P2側貼附樹脂片32(圖9)。樹脂片32例如為切割膠帶(dicing tape)。樹脂片32例如為了操作而固定在金屬架。樹脂片32接著於金屬膜28。
繼而，將支持部件24自晶圓剝離(圖10)。然後，將樹脂片22自金屬膜28剝離，藉此，獲得被分割之複數個半導體晶片(半導體裝置)。
以下，對本實施形態之半導體裝置之製造方法的作用及效果進行說明。
對半導體晶圓進行切割時，存在半導體晶圓如本實施形態般為如GaN系半導體層/矽基板/金屬膜般包含不同的複數種材料的複合基板之情形。由於各種材料之物性不同，故而難以提高複合基板之切割良率。
例如，GaN系半導體與矽相比更硬且更脆。另外，例如，金屬膜
與矽相比更軟而更具有延展性。因此，若以同一條件同時對所有材料進行切割，則例如容易產生半導體晶圓的碎屑或裂紋，從而良率降低。另外，例如會產生金屬膜的毛邊，從而良率降低。
另外，於半導體晶圓的切割前，為了使半導體晶片低矮化(low profile)，而藉由背面研磨使半導體晶圓變薄。若使半導體晶圓變薄，則機械強度降低。
如上文所述，GaN系半導體硬而脆。另外，因將物性不同的矽基板與GaN系半導體積層而產生應力。因此，將GaN系半導體與矽基板積層所得的半導體晶圓特別係機械強度較低。因此，因對半導體晶圓進行背面研磨後的操作而更容易產生半導體晶圓的裂紋。
於本實施形態之半導體裝置之製造方法中，GaN系半導體層12係於形成第1溝槽20時去除，矽基板10係於形成第2溝槽22時去除。金屬膜28係藉由與第1溝槽20及第2溝槽22之形成步驟不同的步驟而獨自去除。GaN系半導體層12、矽基板10、金屬膜28係以對於各種材料來說最佳化的條件去除。因此，可抑制半導體晶圓的碎屑或裂紋，從而半導體裝置之製造良率提高。
另外，於本實施形態之半導體裝置之製造方法中，藉由背面研磨使半導體晶圓變薄之後，於將半導體晶圓分割為半導體晶片之前不剝離支持部件24。因此，進行對較薄的半導體晶圓施加較大的外力的步驟、例如切割膠帶的重貼步驟被排除。因此，可抑制半導體晶圓的裂紋，從而半導體裝置之製造良率提高。
另外，於本實施形態之半導體裝置之製造方法中，在半導體晶圓的背面研磨時，以第2溝槽22不露出之方式保留矽基板10。因此，可防止於形成金屬膜28時在第2溝槽22內形成金屬膜28。因此，可抑制因在半導體晶片之側面形成金屬膜28而導致產生半導體晶片的短路不良。
於藉由背面研磨使半導體晶圓變薄時，形成有第2溝槽22之部位的矽基板10之膜厚理想的為設為20μm以上且50μm以下。若膜厚超過50μm，則同時進行金屬膜28之去除與第3溝槽30時，第3溝槽30之形成變得困難。另外，若膜厚低於20μm，則有可能無法獲得下述的安裝材料的上攀抑制效果。
圖11係本實施形態之半導體裝置之製造方法的作用‧效果的說明圖。
圖11表示安裝著利用本實施形態之半導體裝置之製造方法製造的半導體晶片100的狀態。半導體晶片100的金屬膜28側接著於金屬底層40上。
半導體晶片100與金屬底層40係利用安裝材料42而接著。安裝材料42例如為焊料。
安裝半導體晶片100時，安裝材料42沿有可能半導體晶片100之側面上攀而導致半導體晶片100產生短路不良。於本實施形態之製造方法中，使第3溝槽30之寬度較第2溝槽22之寬度更寬。因此，於半導體晶片100之側面形成朝側方突出的凸緣(凸部)50。
藉由形成凸緣50，可如圖11所示般抑制安裝材料42沿半導體晶片100之側面上攀。因此，可抑制半導體晶片100的短路不良。
自有效地抑制安裝材料的上攀抑制效果之觀點出發，理想的為自矽基板10與金屬膜28之界面到凸緣50的距離為20μm以上。藉由背面研磨使半導體晶圓變薄時，將形成有第2溝槽22之部位的矽基板10之膜厚設為20μm以上，藉此，可將自矽基板10與金屬膜28之界面到凸緣50的距離設為20μm以上。
以上，根據本實施形態之半導體裝置之製造方法，可提高包含複數種材料的基板之切割良率。另外，可減少半導體晶片之安裝時之不良。
(第2實施形態)
本實施形態之半導體裝置之製造方法除藉由乾式蝕刻形成第2溝槽的方面以外，與第1實施形態相同。因此，對與第1實施形態重複之內容省略記述。
圖12~圖19係表示本實施形態之半導體裝置之製造方法的示意步驟剖視圖。
於GaN系半導體層12上形成複數個半導體元件之前的步驟係與第1實施形態相同。
繼而，於GaN系半導體層12之表面藉由蝕刻而局部形成第1溝槽20(圖12)。第1溝槽20係以矽基板10露出之方式形成。
第1溝槽20之蝕刻係藉由乾式蝕刻而進行。乾式蝕刻例如為RIE。第1溝槽20之蝕刻例如將未圖示之經圖案化的抗蝕劑作為掩膜而進行。第1溝槽20之蝕刻例如亦可將未圖示之經圖案化的保護膜作為掩膜而進行。
繼而，於第1溝槽20內露出之矽基板10形成第2溝槽22(圖13)。第2溝槽22係以保留矽基板10之方式形成。
第2溝槽22係藉由乾式蝕刻而形成。乾式蝕刻例如為重複深RIE般之各向異性蝕刻的電漿蝕刻。
第2溝槽22係將形成第1溝槽20時所形成之抗蝕劑圖案或保護膜的圖案作為掩膜。藉此，可藉由對第1溝槽20的圖案在同一裝置內連續地進行處理或者利用不同的裝置對第1溝槽20與第2溝槽22進行處理而自動對準地形成第2溝槽22。
繼而，於GaN系半導體層12上貼合支持部件24(圖14)。
繼而，對矽基板10自矽基板10之第2面P2側進行去除而使其變薄(圖15)。
繼而，於矽基板10之第2面P2側形成金屬膜28(圖16)。
繼而，將形成有第2溝槽22之部位的金屬膜28去除。繼而，於形成有第2溝槽22之部位的矽基板10形成第3溝槽30。第3溝槽30之形成係以第2溝槽22自第2面P2側露出之方式形成(圖17)。
繼而，於矽基板10之第2面P2側貼附樹脂片32(圖18)。
繼而，將支持部件24自晶圓剝離(圖19)。然後，將樹脂片22自金屬膜28剝離，藉此，獲得被分割之複數個半導體晶片(半導體裝置)。
於本實施形態之半導體裝置之製造方法中，係藉由乾式蝕刻進行第2溝槽22之形成。因此，與例如藉由刀片切割或劃刻等物理方法進行第2溝槽22之形成之情形相比，可使第2溝槽22之寬度較窄。
於本實施形態之半導體裝置之製造方法中，可藉由對第1溝槽20在同一裝置內連續地進行處理、或者利用不同的裝置對第1溝槽20與第2溝槽22進行處理，而自動對準地進行第2溝槽22之形成。因此，無須對第1溝槽20之寬度設置用於形成第2溝槽22的對準裕度。因此，可使第1溝槽20之寬度較窄。藉此，可使切割線之寬度較窄，從而可縮小半導體晶片的尺寸。
以上，根據本實施形態之半導體裝置之製造方法，可與第1實施形態同樣地提高包含複數種材料的基板之切割良率。另外，可與第1實施形態同樣地減少半導體晶片的安裝時之不良。此外，可使切割線之寬度較窄而縮小半導體晶片的尺寸。
此外，於第1及第2實施形態中，以半導體元件為HEMT之情形為例進行了說明，但半導體元件並不限定於HEMT。只要為於背面側具備金屬膜之半導體元件，則亦可應用縱型之MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬氧化物半導體場效應電晶體)等其他半導體元件。
另外，於第1及第2實施形態中，作為基板，以矽基板為例進行了說明，但亦可應用矽基板以外之基板、例如藍寶石基板、碳化矽
(SiC)基板等其他基板。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並非旨在限定發明之範圍。該等新穎的實施形態能以其他多種方式實施，可於不脫離發明之主旨的範圍內進行各種省略、置換、變更。該些實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中所記載之發明及其均等的範圍內。
10‧‧‧矽基板
12‧‧‧GaN系半導體層
14‧‧‧源極電極
16‧‧‧汲極電極
18‧‧‧閘極電極
22‧‧‧第2溝槽
24‧‧‧支持部件
26‧‧‧接著層
28‧‧‧金屬膜
30‧‧‧第3溝槽
P1‧‧‧第1面
P2‧‧‧第2面
Claims (20)
- 一種半導體裝置之製造方法，其於包含第1面與第2面的基板之上述第1面上所設置之氮化物半導體層，以上述基板露出之方式藉由蝕刻而局部形成第1溝槽，於上述第1溝槽內露出之上述基板，以保留上述基板之一部分之方式形成第2溝槽，將上述基板以上述第2溝槽不自上述第2面側露出之方式去除，使上述基板變薄，於上述基板之第2面側形成金屬膜，將形成有上述第2溝槽之部位的上述金屬膜去除，於形成有上述第2溝槽之部位的上述基板，以上述第2溝槽自上述第2面側露出之方式形成第3溝槽。
- 如請求項1之半導體裝置之製造方法，其中在使上述基板變薄之前，於上述氮化物半導體層之上貼合支持部件。
- 如請求項1之半導體裝置之製造方法，其中藉由刀片切割形成上述第2溝槽。
- 如請求項1之半導體裝置之製造方法，其中藉由乾式蝕刻形成上述第2溝槽。
- 如請求項1之半導體裝置之製造方法，其中藉由刀片切割形成上述第3溝槽。
- 如請求項1之半導體裝置之製造方法，其中藉由刀片切割同時進行上述金屬膜之去除與上述第3溝槽之形成。
- 如請求項1之半導體裝置之製造方法，其中上述第3溝槽之寬度較上述第2溝槽之寬度更寬。
- 如請求項1之半導體裝置之製造方法，其中使上述基板變薄時， 將形成有上述第2溝槽之部位的上述基板之膜厚設為20μm以上且50μm以下。
- 如請求項1之半導體裝置之製造方法，其中上述基板為矽基板。
- 如請求項1之半導體裝置之製造方法，其中上述氮化物半導體層為GaN系半導體層。
- 如請求項9之半導體裝置之製造方法，其中上述矽基板之膜厚為1mm以上且2mm以下。
- 如請求項10之半導體裝置之製造方法，其中上述GaN系半導體層之膜厚為5μm以上且10μm以下。
- 如請求項1之半導體裝置之製造方法，其中上述金屬膜為含鎳之膜。
- 如請求項10之半導體裝置之製造方法，其中上述GaN系半導體層包含GaN層與AlGaN層。
- 如請求項1之半導體裝置之製造方法，其中將上述基板以上述第2溝槽不自上述第2面側露出之方式去除時，將上述基板之厚度設為100μm以上且200μm以下。
- 如請求項1之半導體裝置之製造方法，其中對上述基板以上述第2溝槽不自上述第2面側露出之方式進行去除時，使用金剛石磨輪進行磨削。
- 如請求項2之半導體裝置之製造方法，其中上述支持部件為玻璃基板。
- 如請求項1之半導體裝置之製造方法，其中藉由乾式蝕刻形成上述第1溝槽。
- 如請求項1之半導體裝置之製造方法，其中藉由乾式蝕刻形成上述第1溝槽，藉由刀片切割形成上述第2溝槽， 在使上述基板變薄之前，於上述氮化物半導體層上貼合支持部件，藉由刀片切割同時進行上述金屬膜之去除與上述第3溝槽之形成，上述第3溝槽之寬度較上述第2溝槽之寬度更寬。
- 如請求項1之半導體裝置之製造方法，其中藉由乾式蝕刻形成上述第1溝槽，藉由乾式蝕刻形成上述第2溝槽，在使上述基板變薄之前，於上述氮化物半導體層之上貼合支持部件，藉由刀片切割同時進行上述金屬膜之去除與上述第3溝槽之形成，上述第3溝槽之寬度較上述第2溝槽之寬度更寬。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015175951A JP2017054861A (ja) | 2015-09-07 | 2015-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201711097A true TW201711097A (zh) | 2017-03-16 |
Family
ID=58189641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105100836A TW201711097A (zh) | 2015-09-07 | 2016-01-12 | 半導體裝置之製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9966311B2 (zh) |
| JP (1) | JP2017054861A (zh) |
| CN (1) | CN106505034A (zh) |
| TW (1) | TW201711097A (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9984968B2 (en) | 2016-06-30 | 2018-05-29 | Semiconductor Components Industries, Llc | Semiconductor package and related methods |
| WO2018125673A2 (en) * | 2016-12-28 | 2018-07-05 | Invensas Bonding Technologies, Inc | Processing stacked substrates |
| JP2019149472A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置及びダイシング方法 |
| US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
| EP3598481A1 (en) * | 2018-07-16 | 2020-01-22 | Infineon Technologies Austria AG | Semiconductor wafer, semiconductor chip, semiconductor component and method of fabricating a semiconductor wafer |
| CN109037081B (zh) * | 2018-07-17 | 2020-11-06 | 深圳市仕力半导体科技有限公司 | 一种芯片及其封装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06209058A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| CN1241253C (zh) * | 2002-06-24 | 2006-02-08 | 丰田合成株式会社 | 半导体元件的制造方法 |
| JP4815569B2 (ja) | 2005-03-18 | 2011-11-16 | 農工大ティー・エル・オー株式会社 | Ｓｉ基板結晶上における窒化ガリウム結晶成長方法 |
| US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| KR100714959B1 (ko) | 2006-09-14 | 2007-05-04 | 이종인 | 양변기의 가변식 분뇨배출 시스템 |
| JP2010225818A (ja) | 2009-03-23 | 2010-10-07 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| TWI392641B (zh) | 2010-01-21 | 2013-04-11 | Richwave Technology Corp | 微機電裝置及其製造方法 |
| JP2012156250A (ja) | 2011-01-25 | 2012-08-16 | Toyota Motor Corp | ｐ型のＩＩＩ族窒化物半導体層を含む半導体装置とその製造方法 |
| JP2014175566A (ja) | 2013-03-12 | 2014-09-22 | Mitsubishi Electric Corp | 半導体デバイス及びスイッチ |
-
2015
- 2015-09-07 JP JP2015175951A patent/JP2017054861A/ja active Pending
-
2016
- 2016-01-12 TW TW105100836A patent/TW201711097A/zh unknown
- 2016-01-18 CN CN201610031799.XA patent/CN106505034A/zh not_active Withdrawn
- 2016-03-11 US US15/067,396 patent/US9966311B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106505034A (zh) | 2017-03-15 |
| US20170069535A1 (en) | 2017-03-09 |
| US9966311B2 (en) | 2018-05-08 |
| JP2017054861A (ja) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201711097A (zh) | 半導體裝置之製造方法 | |
| USRE49603E1 (en) | GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof | |
| US9721791B2 (en) | Method of fabricating III-nitride semiconductor dies | |
| US20180012770A1 (en) | GaN-on-Si SEMICONDUCTOR DEVICE STRUCTURES FOR HIGH CURRENT/ HIGH VOLTAGE LATERAL GaN TRANSISTORS AND METHODS OF FABRICATION THEREOF | |
| JP2016009706A (ja) | 半導体デバイスの製造方法、半導体基板および半導体デバイス | |
| TW201628085A (zh) | 半導體裝置及其製造方法 | |
| JP6554676B2 (ja) | 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置 | |
| JP6190953B2 (ja) | 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法 | |
| JP5568824B2 (ja) | 半導体装置の製造方法 | |
| US20160211225A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP6591240B2 (ja) | デバイスの製造方法 | |
| TW201611111A (zh) | 半導體裝置之製造方法 | |
| US20050124140A1 (en) | Pre-fabrication scribing | |
| JP2016058678A (ja) | 半導体装置およびその製造方法 | |
| US20140284660A1 (en) | Method for manufacturing semiconductor wafer, and semiconductor wafer | |
| JP2017055014A (ja) | 半導体装置の製造方法 | |
| JP7255424B2 (ja) | 半導体装置と半導体装置の製造方法 | |
| KR102668632B1 (ko) | 파워 트랜지스터의 제조 방법 및 그 제조 방법에 따라 제조되는 파워 트랜지스터 | |
| JP2017055008A (ja) | 半導体装置 | |
| JP2001156332A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| WO2014038374A1 (ja) | 半導体装置の製造方法 | |
| JP2014127698A (ja) | 半導体装置の製造方法 |