JP6554676B2 - 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置 - Google Patents

化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置 Download PDF

Info

Publication number
JP6554676B2
JP6554676B2 JP2018105736A JP2018105736A JP6554676B2 JP 6554676 B2 JP6554676 B2 JP 6554676B2 JP 2018105736 A JP2018105736 A JP 2018105736A JP 2018105736 A JP2018105736 A JP 2018105736A JP 6554676 B2 JP6554676 B2 JP 6554676B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
chip substrate
aluminum nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018105736A
Other languages
English (en)
Other versions
JP2018152600A (ja
Inventor
水原　秀樹
秀樹 水原
芳宏 松島
芳宏 松島
慎一 大橋
慎一 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2018152600A publication Critical patent/JP2018152600A/ja
Application granted granted Critical
Publication of JP6554676B2 publication Critical patent/JP6554676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、シリコン基板上に窒化アルミニウムからなるバッファ層を介してエピタキシャル成長された化合物半導体層が形成された化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置に関する。
近年、半導体デバイスの材料として、ワイドバンドギャップ半導体である窒化物系半導体材料の開発が活発に行われている。ワイドバンドギャップ半導体の特徴として、絶縁破壊電圧が一般的な半導体であるシリコン（Ｓｉ）に比べて１桁大きいことが挙げられる。
従来のＳｉでは、高耐圧の電力用半導体デバイスを得るには、電子が走行するドリフト層を長くすることが必要であった。それに対し、窒化ガリウム（ＧａＮ）では短いドリフト層（Ｓｉの約１／１０）で同等の耐圧が出る。この場合に半導体デバイスに電流を流す状況を考えると、ドリフト層は抵抗層になるため、ドリフト層が短い方が半導体デバイスのオン抵抗は小さくなる。理論上では、半導体の移動度と誘電率が同程度とすると、ある一定の耐圧を示す半導体デバイスのオン抵抗は、半導体材料が有する絶縁破壊電界の３乗に反比例する。すなわち、同じチップ面積において、ＧａＮデバイスではＳｉデバイスと比べて約１０００分の１の低いオン抵抗が実現できる。
また、窒化物系半導体材料は、ＧａＮ、アルミニウムナイトライド（ＡｌＮ）やインジウムナイトライド（ＩｎＮ）との間で様々な混晶を作ることができるので、従来のガリウム砒素（ＧａＡｓ）などの砒素系半導体材料と同様にヘテロ接合を作ることができる。特に、窒化物系半導体のヘテロ接合では、不純物のドーピングがない状態においても、その界面に自発分極あるいはピエゾ分極によって高濃度のキャリアが発生するという特徴がある。その結果、ＧａＮ／ＡｌＧａＮのヘテロ接合を用いて、電流をシリコン基板に平行方向に流す横型デバイスにおいて、大電流で低いオン抵抗の大電力用デバイスが実現できる。
さらに、窒化物系半導体材料は、シリコン基板上に窒化アルミニウムからなるバッファ層を介してエピタキシャル成長することができる。すなわち、ＳｉＣデバイスでは、同じワイドバンドギャップ半導体材料でも高価なシリコンカーバイド（ＳｉＣ）基板を用いる必要があるのに対して、窒化物系半導体デバイスの場合は、シリコン基板を用いることができるため、低コスト化及び大口径化が可能である。
ところで、シリコン基板（ウェハ）上に窒化物系半導体層が形成された窒化物系半導体デバイスは、従来のシリコンデバイスやＧａＡｓデバイスと同様に、スクライブレーンに沿ってダイシングを行うことで半導体装置に分割される。このダイシング工程においては、ウェハをダイシングテープに貼り付けた後、ダイシングブレードという円盤状の薄型砥石を高速回転させながらスクライブレーンに沿って切削加工する。
このダイシング工程において、ブレード種類や回転数、ダイシングスピード等を適切に選ばないと、スクライブレーンにおいてチッピングと呼ばれる半導体層のカケやクラックや結晶欠陥が発生する。そして、スクライブレーンで発生したチッピングや結晶欠陥が半導体装置内の素子形成領域に達すると、電気特性の不良や、水分の浸入による信頼性不良が発生する。
一般的には、チッピングや結晶欠陥による半導体装置の不良発生をなくすために、ブレード種類や回転数、ダイシングスピードを適切に選ぶと共に、チッピングや結晶欠陥が発生したりバッファ層を介して水分が浸入したりしても、スクライブレーン内に留まるようにスクライブレーン幅を設定している。
また、シリコンデバイスにおいては、半導体装置内でチッピングを抑止する構造も知られている。例えば、特許文献１には、半導体ウェハ上に形成された複数の半導体素子の間のスクライブレーン上に、膜が形成された構造が開示されている。この構造によれば、チッピングを発生させる応力の進行を、この膜の壁で吸収もしくは緩和させることができ、チッピングを抑止することが期待できる。
他方、窒化物系化合物半導体装置においては、表面保護膜として窒化アルミニウム層を形成する構造も知られている。例えば、特許文献２には、ＡｌＧａＮ層の上側表面上に、表面保護膜としてＡｌＮ層を形成する。この製造方法によれば、ＡｌＧａＮ層の上側表面は、ひび割れが生成する前にＡｌＮ層で被覆されるので、ひび割れのない平坦な表面となることが期待できる。
特開２００６−３０２９３９号公報 特開２００６−１５６４２９号公報
しかしながら、シリコン基板上にエピタキシャル成長された窒化物系半導体層を有する窒化物系半導体デバイスでは、窒化物系半導体層をダイシングするときに、シリコンデバイスやＧａＡｓデバイス以上にチッピングや窒化物系化合物半導体端に結晶欠陥が発生しやすいので、上記のような一般的な対応だけではチッピングや結晶欠陥による不良発生・信頼性劣化を十分に抑制できない場合がある。その理由は、シリコンとＧａＮなどの窒化物系半導体との格子定数や熱膨張係数の違いから、シリコン基板と窒化物系半導体層の界面近傍に大きなストレスが発生していて、このシリコン基板と窒化物系半導体層の界面近傍に、ダイシング時の機械的衝撃が加わると、ここを起点としたクラックや結晶欠陥が発生するためである。
そして、エピタキシャル成長された窒化物系半導体層の膜厚が厚くなるほどストレスも大きくなるので、チッピングや結晶欠陥の発生箇所も増え、チッピングや結晶欠陥の大きさも大きくなる。
図５に、シリコン基板上にエピタキシャル成長された窒化物系半導体層をダイシングした時の平面模式図を示す。図５では、微小なチッピングがダイシングラインに沿って多量に発生しているが、中には図６に示すようにスクライブレーンを超えて素子の表面保護膜に達するチッピングが発生することもあり、その場合、半導体装置の外観も不良となる。
また、窒化物系半導体層をシリコン基板にエピタキシャル成長させる際に用いるバッファ層「窒化アルミニウム」は水分と反応して、ＡｌＮ＋３Ｈ２Ｏ→Ａｌ（ＯＨ）３＋ＮＨ３という反応を起こす。これにより、素子端部から浸入する湿気や水分で特性が劣化するという問題がある。
また、窒化物系半導体素子を樹脂封止する場合（「部品内蔵基板への内蔵」や「フリップチップ実装のアンダー／サイドフィル封止」も含む）は、素子端部に樹脂との密着性の悪い窒化物系半導体エピタキシャル膜が露出することによって封止樹脂との界面で剥離するという問題もある。
ここで、シリコン基板上にエピタキシャル成長された窒化物系半導体層を有する窒化物系半導体デバイスにおいて、スクライブレーン幅をさらに１５０μｍ程度にまで広く設定することによって、半導体素子にチッピングや結晶欠陥や水分浸入が素子の活性領域まで到達するのを抑止することも考えられるが、スクライブレーン幅を広げると、ウェハ１枚あたりから取れるチップ数は少なくなってしまう。
また、スクライブレーンをダイシングする前に、スクライブレーンにおける窒化物系半導体層をドライエッチングなどで除去する方法も考えられるが、５００Ｖ以上の高耐圧の素子を実現するには、導電性であるシリコン基板上に成長する高抵抗の窒化物系半導体層の厚みは４μｍ程度以上必要であるため、このような厚い窒化物系半導体層をエッチング除去することは困難である。
本発明は、このような課題を鑑みてなされたものであって、シリコン基板などの上にエピタキシャル成長された窒化物系半導体層を表面側に有する半導体装置において、スクライブレーン幅を広く設定したり、スクライブレーンの窒化物系半導体層をエッチングしたりしなくても、ダイシング時に発生するチッピングや結晶欠陥を抑止でき、素子端部に窒化アルミニウムが露出しない構造を有する半導体装置を提供することを目的とする。
上記課題を解決するために、本願発明の化合物半導体装置は、化合物半導体チップの土台となるチップ基板と、チップ基板の上方に設けられた窒化アルミニウム層と、窒化アルミニウム層の上方に設けられた化合物半導体層と、を備え、チップ基板の側面の一部、窒化アルミニウム層の側面および化合物半導体層の側面で連続的な斜面が構成され、窒化アルミニウム層の側面に非晶質層もしくは多結晶層が形成されている化合物半導体装置である。
これにより、シリコン基板上にエピタキシャル成長された窒化物系半導体層を有し、スクライブレーンに沿ってダイシングされてなる半導体装置において、チッピングや結晶欠陥や水分浸入を抑止できる。すなわち、スクライブレーンに沿ってダイシングを行ったダイシング面から発生するチッピングや結晶欠陥や水分浸入が広がろうとするときに、スクライブレーンにおける窒化物系半導体層端部に形成されたチッピングや結晶欠陥や水分浸入を抑止する構造体がチッピングや結晶欠陥などの広がりを抑止する。
本願発明の窒化物系の化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置は、スクライブレーンに沿ってダイシングを行ったダイシング面から発生するチッピングや結晶欠陥や水分浸入が広がろうとするときに、スクライブレーンにおける窒化物系半導体層端部に形成されたチッピングや結晶欠陥や水分浸入を抑止する構造体がチッピングや結晶欠陥などの広がりを抑止できる。
図１は、一実施形態に係る半導体装置の平面図である。 図２Ａは、一実施形態に係る半導体装置が複数配列されたダイシング前後の半導体ウェハを示す模式図である。 図２Ｂは、一実施形態に係る半導体装置が複数配列されたダイシング前後の半導体ウェハを示す模式図である。 図２Ｃは、一実施形態に係る半導体装置が複数配列されたダイシング前後の半導体ウェハを示す模式図である。 図３Ａは、ダイシング前のスクライブレーン付近の断面写真を示す図である。 図３Ｂは、図３Ａのスクライブレーンをブレードにより切削した後の切削面の拡大写真を示す図である。 図４Ａは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の断面写真を示す図である。 図４Ｂは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の元素分析結果を示す図である。 図４Ｃは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の断面写真を示す図である。 図４Ｄは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の元素分析結果を示す図である。 図４Ｅは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の断面写真を示す図である。 図４Ｆは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の元素分析結果を示す図である。 図４Ｇは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の断面写真を示す図である。 図４Ｈは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の元素分析結果を示す図である。 図５は、従来の窒化物系半導体層を有する半導体装置をダイシングで形成した後の平面模式図である。 図６は、従来の窒化物系半導体層を有する半導体装置でチッピングによる不良が発生した平面模式図である。
以下、本願発明の化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態に係る半導体装置の平面図である。この半導体装置は、半導体装置が複数配列された半導体ウェハを、ダイシングすることによって作製されたものである。
図２Ａ、図２Ｂ、図２Ｃは、図１に示す半導体装置が複数配列されたダイシング前後の半導体ウェハを示す断面図であって、スクライブレーン１０の近傍を示している。図２Ａ、図２Ｂ、図２Ｃに示すように、半導体装置において、シリコン基板１の表面上全体にはバッファ層を含む窒化物系半導体層２が配設されている。本実施形態では基板はシリコンからなるが、サファイア、シリコンカーバイドならばいずれであってもよい。窒化物系半導体層２は、シリコン基板１上において、半導体素子形成領域とスクライブレーン１０とにまたがって形成されている。窒化物系半導体層２は、シリコン基板１上に窒化物系半導体をエピタキシャル成長させて形成した層である。なお、矩形状の半導体素子領域において、この窒化物系半導体層２には、ＡｌＮやＡｌＧａＮからなるバッファ層や、ＧａＮ、ＡｌＧａＮからなる動作層などが含まれている。
そして、図１および図２Ａ、図２Ｂ、図２Ｃに示すように、窒化物系半導体層２の表面上には、矩形状の半導体素子領域において、表面保護膜３が配設されている。表面保護膜３は、例えばＳｉＮからなり、プラズマＣＶＤで形成される。また、半導体装置の外周部には、この半導体素子領域を取り囲むようにスクライブレーン１０が存在している。そして、図１に示すように、半導体素子領域において、表面保護膜３の上に、第一パッド２１、第二パッド２２、櫛形状の配線２３が、共通の配線金属層４で形成されている。この配線金属層４は、Ｔｉ層４ａとＡｕ層４ｂ（図示せず）とが積層された構造であって、Ａｕ層４ｂは、Ｔｉ層４ａの上にメッキによって形成されたものである。
各層の厚さは、例えば、Ｔｉ層４ａが厚さ０．１μｍ、Ａｕ層４ｂが厚さ５μｍである。下層であるＴｉ層４ａは、窒化物系半導体層２との密着性が良好であり、Ａｕ層４ｂと窒化物系半導体層２との密着を強化する作用がある。
また、窒化物系半導体層２は、その一部が、半導体装置の外周部に存在する環状のスクライブレーン１０に存在し、窒化物系半導体層２のスクライブレーン１０に存在する部分の上には、図２Ａ、図２Ｂ、図２Ｃに示すように、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４が形成されている。図１に示すように、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４は、スクライブレーン１０に沿って形成されている。すなわち、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４は、半導体装置の外周部において環状に形成されている。第１の構造体１１はダイシングのブレードが触れるスクライブレーンの中央周辺に広げて形成することにより、シリコン基板１に接するところに至るバッファ層全体に保護膜を形成できる効果がある。第２の構造体１２はレーザ光によるアブレーション現象で飛散し再付着したものであり、スクライブレーン中央周辺からバッファ層が端部に露出しないような領域まで被覆している。第３の構造体１３はバッファ層端部を被覆するように形成することにより、バッファ層を湿気や水分から保護する効果がある。第４の構造体１４はダイシング後にもチップ端部に残る領域の表面に形成され、樹脂封止する場合（「部品内蔵基板への内蔵」や「フリップチップ実装のアンダー／サイドフィル封止」も含む）に、封止樹脂との界面の密着性を改善するという効果がある。チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４の構造は、シリコン基板１まで到達した溝／リセスである第１の構造体１１、窒化物系化合物半導体層を一部アモルファス化したエリアである第２の構造体１２、「窒化アルミニウム」障壁層を湿気や水分から保護する皮膜である第３の構造体１３、表面を粗化（０．０５〜１．０μｍ）した窒化物系化合物半導体層である第４の構造体１４からなる（図２Ａ、図２Ｂ、図２Ｃ参照）。なお、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４は、環状のスクライブレーン１０に沿って連続する環状に形成しても良いが、図１に示すように、半導体装置のコーナー部分などで分離されていても良い。チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４の幅は、狭くてもチッピング抑止効果を奏するが、幅が広い方がその効果は大きい。ただし、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４の幅が広く設定しすぎるとスクライブレーン幅が広くなってしまう。チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４の幅として適切な幅は５μｍ〜２５μｍであり、より好ましくは１０μｍ〜２０μｍである。
次に、本願発明の化合物半導体装置の製造方法の特徴的工程であるダイシング工程について説明する。
図１に示す半導体装置は、図２Ａ、図２Ｂ、図２Ｃに示す半導体ウェハをスクライブレーン１０に沿ってダイシングして分割することによって作製される。このダイシング工程は、半導体ウェハをダイシングテープに貼り付けた後、ダイシングブレードという円盤状の薄型砥石を高速回転させながら、スクライブレーン１０を窒化物系半導体層２に当てて、図２Ａ、図２Ｂ、図２Ｃにおいて紙面表裏方向に移動して切削加工することによってなされる。このダイシング工程において、用いるブレードの種類、回転数、ダイシングスピード等は、適切に設定する。ダイシングブレードのブレード幅は２０〜３０μｍ程度であり、半導体ウェハにおいて設定されるスクライブレーン１０の幅は５０〜１００μｍ程度である。
次に、ダイシング工程で安定した品質を確保するための手段およびメカニズム等について、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４によるチッピングや結晶欠陥などの抑止効果、すなわち上記構成の窒化物系半導体デバイスにおけるチッピングや結晶欠陥などの抑止効果について説明する。
上記半導体デバイスにおいては、窒化物系半導体層２が、シリコン基板１上において、半導体素子形成領域とスクライブレーン１０とにまたがって形成されているので、スクライブレーン１０に沿って、窒化物系半導体層２およびシリコン基板１をダイシングするときに、ダイシング面からチッピングや結晶欠陥などが発生すると、チッピングや結晶欠陥などが半導体素子形成領域にも広がろうとするが、スクライブレーン１０内において、窒化物系半導体層２上にチッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４が形成されているので、このチッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４によってチッピングや結晶欠陥などの進行は阻止される。
ここで、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４は、窒化物系半導体層の端部に形成されているが、シリコン基板１まで到達した溝／リセスを有するため、ダイシング時のダメージが窒化物系半導体層に伝わりにくく、チッピングや結晶欠陥や水分浸入を抑止する作用も大きい。従って、チッピングや結晶欠陥などが半導体素子側に広がるのを十分に抑えることができる。
そして、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４は、半導体素子形成領域とスクライブレーンとの境界に沿ってライン状に形成されているので、スクライブレーン１０の幅を小さく抑えながらチッピングや結晶欠陥などの防止効果を十分に得ることができる。
次に、窒化物系半導体が成膜（膜厚は４μｍ）されたスクライブレーン１０にレーザ光を照射する方法について説明する。
まず、窒化物系半導体上に表面保護膜３を形成した状態のウェハに、水溶性の保護膜を回転塗布して、スクライブレーン１０に沿ってレーザ光を照射する。本実施形態では、シリコン基板１の（１１１）面に対して垂直な方向にレーザ光を走査（スキャン）するが、他の方向に走査してもよい。この時、レーザ光はスクライブレーンに沿って少しずつ位置をずらしながら複数回走査するとチッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４を幅広く形成することができる。たとえば、レーザ光による１回の走査あたりの加工幅を１０〜３０μｍに設定し、ずらすピッチを５〜２０μｍでスクライブレーンの外側から中央寄りにずらしていけば、複数回走査した仕上がり加工幅は４０〜９０μｍにすることができる。また、この時のレーザ光の条件はパワー固定制御で、パルス周波数４０〜１００ｋＨｚ、出力２〜７Ｗ、送り速度１００〜４００ｍｍ／ｓ、レーザ焦点位置はワーク表面〜その上方０．２ｍｍに設定する。その後、純水でウェハ表面を洗浄することにより、水溶性の保護膜とともに活性領域上に付着した飛散物を除去することができる。この際、チップ端部においてはレーザ光により水溶性の保護膜が除去されているため、チップ端部にだけ選択的に飛散物を保護膜として残すことができる。また、飛散物はレーザ光によるアブレーション現象で飛散し短時間で冷却されるため、表面に平均ピッチ０．０５〜１．０μｍの凹凸を有する非晶質層もしくは多結晶層になる。その後、ウェハをダイシングブレードという円盤状の薄型砥石を高速回転させながら、スクライブレーン１０を窒化物系半導体層２に当てて、図２Ａ、図２Ｂ、図２Ｃにおいて紙面表裏方向に移動して切削加工する。ダイシングブレードのブレード幅は２０〜３０μｍ程度であり、半導体ウェハにおいて設定されるスクライブレーン１０の幅は５０〜１００μｍ程度である。
また、本実施形態は、非晶質層もしくは多結晶層が少なくともシリコンもしくはアルミニウムあるいはそれらの両方を含有する化合物半導体装置である。したがって、シリコンもしくはアルミニウムは水分と反応しても深部までは進行しにくい性質があるため、バッファ層「窒化アルミニウム」を水分から保護する効果がある。
また、本実施形態は、非晶質層もしくは多結晶層がシリコンを１ａｔ％以上含む化合物半導体装置である。したがって、シリコンを１ａｔ％より多く含む材料はさらに水分と反応しても深部までは進行しにくい性質が強くなるため、さらにバッファ層「窒化アルミニウム」を水分から保護する効果が大きくなる。
図３Ａ、図３Ｂは、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４を形成したスクライブレーン１０付近の断面写真である。図３Ａはダイシング前のスクライブレーン１０付近の断面写真であり、図３Ｂは図３Ａのスクライブレーン１０をブレードにより切削した後の切削面の拡大写真である。
また、図４Ａ、図４Ｃ、図４Ｅ、図４Ｇは、レーザ光を用いてシリコン基板１まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の断面写真果である。図４Ｂ、図４Ｄ、図４Ｆ、図Ｈは、レーザ光を用いてシリコン基板まで溶融・反応・アモルファス化させることにより、チッピングや結晶欠陥や水分浸入を抑止する構造体を形成したスクライブレーン付近の元素分析結果である。図４Ａ、図４Ｂに示す第２のスペクトル、および図４Ｅ、図４Ｆに示す第３のスペクトルは第２の構造体１２および第３の構造体１３の元素分析データ（ＥＤＸ法）である。図４Ｃ、図４Ｄに示す第１のスペクトルは窒化物系半導体層２の元素分析データ（ＥＤＸ法）である。図４Ｇ、図４Ｈに示す第４のスペクトルはシリコン基板１の元素分析データ（ＥＤＸ法）である。第２のスペクトルおよび第３のスペクトルから、第２の構造体１２および第３の構造体１３は、シリコンとアルミニウムを含むことが分かる。また、今回のデータではシリコンが主な構成元素となっており、第２のスペクトルで２５．５７ａｔ％、第３のスペクトルでは８１．３５ａｔ％である。
なお、本実施の形態では、シリコン基板１を用いる例を説明したが、サファイア基板やシリコンカーバイド基板などを用いても、それらの上に窒化物系半導体層を成長させると、格子定数や熱膨張係数の違いから大きなストレスを発生させる。したがって、これらの基板を用いた場合にも、上記実施の形態と同様に、スクライブレーンに沿って、チッピングや結晶欠陥や水分浸入を抑止する第１の構造体１１、第２の構造体１２、第３の構造体１３、第４の構造体１４を形成することによって、同様の効果が得られる。
また、レーザ光によってシリコン基板１まで溶融・反応・アモルファス化させる際に、アブレーション現象により窒化アルミニウム層端部に保護皮膜が再付着させる条件（ＹＡＧレーザ３倍波（レーザ光の波長３５５ｎｍ））を選択すると、窒化アルミニウム層端部に保護皮膜の成膜も同時に形成することができるので製造工程数や製造コストの増加を最小限に抑えることができる。
また、本願発明の化合物半導体装置の窒化物系半導体層は、シリコン基板１上において、半導体素子形成領域とスクライブレーンとにまたがって形成されていてもよい。これにより、チッピングや結晶欠陥や水分浸入を抑止する構造体によってチッピングや結晶欠陥などを良好に防止できる。
また、チッピングや結晶欠陥や水分浸入を抑止する構造体は、半導体素子形成領域とスクライブレーンとの境界に沿ってライン状に形成されていることが好ましい。これにより、スクライブレーンの幅を小さく抑えながらチッピングや結晶欠陥などを防止できる。
上記、チッピングや結晶欠陥や水分浸入を抑止する構造体は、アモルファス化した領域を有する、もしくは窒化アルミニウム層端部に保護皮膜を有する、もしくは窒化物系化合物半導体表面を粗化（０．０５〜１．０μｍ）した領域を有する構成とすることもできる。
また、上記チッピングや結晶欠陥や水分浸入を抑止する構造体は、レーザ光によりシリコン基板１まで溶融・反応・アモルファス化させる領域を形成しても同様の効果を得ることができる。
また、上記チッピングや結晶欠陥や水分浸入を抑止する構造体は、プラズマエッチング法を用いても側壁に同様の効果を持つ化合物を再付着させ、同様の効果を得ることもできる。
また、チッピングや結晶欠陥や水分浸入を抑止する構造体は、窒化物系半導体層の端部に形成されているが、シリコン基板１まで到達した溝／リセスを有するため、ダイシング時のダメージが窒化物系半導体層に伝わりにくく、チッピングや結晶欠陥や水分浸入を抑止する作用も大きい。
したがって、基板と窒化物系半導体層との界面近傍でチッピングや結晶欠陥などが発生しても、そのチッピングや結晶欠陥が半導体素子側に広がるのが抑えられ、半導体装置内の半導体素子の電気的不良がなくなると同時に、信頼性が向上し、さらに、半導体装置の歩留りが向上する。また、スクライブレーンの幅を広く設定する必要がないので、ウェハあたりの半導体装置の数も確保できる。
本願発明の窒化物系の化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置によれば、シリコン基板などの半導体ウェハ上に窒化物系半導体層が形成されたものを用いている場合でも、スクライブレーンの幅を広げることなく、ダイシング工程におけるチッピングや結晶欠陥や水分が素子の活性領域まで到達するのを抑止して、半導体装置の電気特性や信頼性を確保できる。従って、高耐圧の電力用半導体デバイスを実現する上で有用な技術である。
１ シリコン基板
２ 窒化物系半導体層
３ 表面保護膜
４ 配線金属層
１０ スクライブレーン
１１ 第１の構造体
１２ 第２の構造体
１３ 第３の構造体
１４ 第４の構造体
２１ 第一パッド
２２ 第二パッド
２３ 配線

Claims (16)

  1. 化合物半導体チップの土台となるチップ基板と、
    前記チップ基板の上方に設けられた窒化アルミニウム層と、
    前記窒化アルミニウム層の上方に設けられた化合物半導体層と、を備え、
    前記チップ基板の側面の一部、前記窒化アルミニウム層の側面および前記化合物半導体層の側面で斜面が構成され、
    前記チップ基板の端面は前記チップ基板の上面に対して垂直な面で構成され、前記チップ基板の前記斜面は前記端面と繋がっており、
    非晶質層もしくは多結晶層が、前記窒化アルミニウム層の前記側面および前記チップ基板の前記斜面に接触して形成されている、
    化合物半導体装置。
  2. 化合物半導体チップの土台となるチップ基板と、
    前記チップ基板の上方に設けられた窒化アルミニウム層と、
    前記窒化アルミニウム層の上方に設けられた化合物半導体層と、を備え、
    前記チップ基板の側面は、前記チップ基板の上面に対して垂直な端面と、前記端面と繋がり前記チップ基板の前記上面に対して傾斜した斜面とで構成され、
    非晶質層もしくは多結晶層が、前記窒化アルミニウム層の側面および前記チップ基板の前記斜面に接触して形成されている、
    電力用の化合物半導体装置。
  3. 化合物半導体チップの土台となるチップ基板と、
    前記チップ基板の上方に設けられた窒化アルミニウム層と、
    前記窒化アルミニウム層の上方に設けられた化合物半導体層と、を備え、
    前記チップ基板の側面は、前記チップ基板の上面に対して垂直な端面と、前記端面と繋がり前記チップ基板の前記上面に対して傾斜した斜面とで構成され、
    非晶質層もしくは多結晶層が、前記窒化アルミニウム層の側面および前記チップ基板の前記斜面に接触して形成され、
    一断面視で、前記窒化アルミニウム層の前記側面に形成された前記非晶質層もしくは前記多結晶層の、前記チップ基板の前記上面に平行な方向の厚みは、前記化合物半導体層の厚みよりも大きい、
    化合物半導体装置。
  4. 前記化合物半導体装置は電力用である、
    請求項１または３に記載の化合物半導体装置。
  5. 前記化合物半導体層の上方に設けられた金属配線層を備える、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  6. 前記化合物半導体層の上方に配置された半導体素子を備える、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  7. 前記化合物半導体層の側面全部は斜面である、
    請求項１に記載の化合物半導体装置。
  8. 前記チップ基板の表面がスクライブレーンに沿った凹部を有し、
    前記非晶質層もしくは前記多結晶層が前記凹部に接触している、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  9. 前記非晶質層もしくは前記多結晶層が、シリコンとアルミニウムの少なくとも一方を含有する、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  10. 前記非晶質層もしくは前記多結晶層がシリコンを１ａｔ％以上含む、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  11. 前記非晶質層もしくは前記多結晶層がその表面に平均ピッチ０．０５〜１．０μｍの凹凸を有する、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  12. 前記チップ基板は、シリコン、シリコンカーバイド、サファイアのいずれかからなる、
    請求項１から３のいずれか１項に記載の化合物半導体装置。
  13. 請求項１から３のいずれか１項に記載の化合物半導体装置の前記非晶質層もしくは前記多結晶層が組立用樹脂剤と接して、モールド樹脂封止、あるいは部品内蔵基板への内蔵、あるいはフリップチップ実装でアンダーフィルもしくはサイドフィルされている、
    樹脂封止型半導体装置。
  14. 化合物半導体チップの土台となるチップ基板と、前記チップ基板の上方に設けられた窒化アルミニウム層と、前記窒化アルミニウム層の上方に設けられた化合物半導体層とを含む構成体を準備する工程と、
    前記構成体の前記チップ基板に対して前記化合物半導体層側から切断領域にレーザ光を照射することにより、前記チップ基板の側面の一部、前記窒化アルミニウム層の側面および前記化合物半導体層の側面で斜面を形成するとともに、前記窒化アルミニウム層の側面に、前記レーザ光の照射によって前記チップ基板、前記窒化アルミニウム層、および、前記化合物半導体層の少なくとも１つを溶融することにより非晶質層もしくは多結晶層を形成する工程と、
    前記チップ基板の切断領域をダイシングブレードで切断する工程と、を含む、
    化合物半導体装置の製造方法。
  15. 化合物半導体チップの土台となるチップ基板と、前記チップ基板の上方に設けられた窒化アルミニウム層と、前記窒化アルミニウム層の上方に設けられた化合物半導体層とを含む構成体を準備する工程と、
    前記構成体の前記チップ基板に対して前記化合物半導体層側から切断領域にレーザ光を照射することにより、前記窒化アルミニウム層、前記化合物半導体層および前記チップ基板の一部を切断するとともに、前記窒化アルミニウム層の側面に、前記レーザ光の照射によって前記チップ基板、前記窒化アルミニウム層、および、前記化合物半導体層の少なくとも１つを溶融することにより非晶質層もしくは多結晶層を形成する工程と、
    前記チップ基板の切断領域をダイシングブレードで切断する工程と、を含む、
    電力用の化合物半導体装置の製造方法。
  16. 化合物半導体チップの土台となるチップ基板と、前記チップ基板の上方に設けられた窒化アルミニウム層と、前記窒化アルミニウム層の上方に設けられた化合物半導体層とを含む構成体を準備する工程と、
    前記構成体の前記チップ基板に対して前記化合物半導体層側から切断領域にレーザ光を照射することにより、前記窒化アルミニウム層の側面に、前記レーザ光の照射によって前記チップ基板、前記窒化アルミニウム層、および、前記化合物半導体層の少なくとも１つを溶融することにより非晶質層もしくは多結晶層を形成し、一断面視で、前記窒化アルミニウム層の前記側面に形成された前記非晶質層もしくは前記多結晶層の、前記チップ基板の上面に平行な方向の厚みを、前記化合物半導体層の厚みよりも大きくする工程と、
    前記チップ基板の切断領域をダイシングブレードで切断する工程と、を含む、
    化合物半導体装置の製造方法。
JP2018105736A 2013-04-17 2018-06-01 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置 Active JP6554676B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013086339 2013-04-17
JP2013086339 2013-04-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015512291A Division JP6357654B2 (ja) 2013-04-17 2014-03-25 化合物半導体装置および樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2018152600A JP2018152600A (ja) 2018-09-27
JP6554676B2 true JP6554676B2 (ja) 2019-08-07

Family

ID=51731040

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015512291A Active JP6357654B2 (ja) 2013-04-17 2014-03-25 化合物半導体装置および樹脂封止型半導体装置
JP2018105736A Active JP6554676B2 (ja) 2013-04-17 2018-06-01 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015512291A Active JP6357654B2 (ja) 2013-04-17 2014-03-25 化合物半導体装置および樹脂封止型半導体装置

Country Status (5)

Country Link
US (3) US9865679B2 (ja)
JP (2) JP6357654B2 (ja)
CN (2) CN108788473B (ja)
DE (1) DE112014002026T5 (ja)
WO (1) WO2014171076A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105706215B (zh) * 2013-11-06 2018-05-22 夏普株式会社 半导体元件的制造方法和半导体元件
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102543869B1 (ko) 2018-08-07 2023-06-14 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
CN113396475B (zh) * 2019-10-21 2022-04-15 新唐科技日本株式会社 半导体装置及单片化方法
US20230023268A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing Process in Packages Comprising Organic Interposers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306872A (ja) 1996-05-14 1997-11-28 Sony Corp 半導体装置
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
JPH11214335A (ja) 1998-01-29 1999-08-06 Kyocera Corp 半導体素子の製造方法
JP2002222777A (ja) * 2001-01-29 2002-08-09 Murata Mfg Co Ltd 半導体装置及びその製造方法
US6399463B1 (en) * 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
JP4072632B2 (ja) * 2002-11-29 2008-04-09 豊田合成株式会社 発光装置及び発光方法
CN100349341C (zh) * 2003-03-25 2007-11-14 松下电器产业株式会社 氮化物半导体元件及其制造方法
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
EP1756857B1 (en) * 2004-06-11 2013-08-14 Showa Denko K.K. Production method of compound semiconductor device wafer
JP4765301B2 (ja) 2004-11-25 2011-09-07 沖電気工業株式会社 半導体装置の製造方法
US20060138443A1 (en) * 2004-12-23 2006-06-29 Iii-N Technology, Inc. Encapsulation and packaging of ultraviolet and deep-ultraviolet light emitting diodes
JP2006302939A (ja) 2005-04-15 2006-11-02 Canon Inc 半導体ウェハーのダイシング方法
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
CN100407461C (zh) * 2005-11-28 2008-07-30 晶元光电股份有限公司 高发光效率的发光元件的制造方法
US7557430B2 (en) * 2006-05-25 2009-07-07 Skyworks Solutions, Inc. Semiconductor seal ring
US8486742B2 (en) * 2006-11-21 2013-07-16 Epistar Corporation Method for manufacturing high efficiency light-emitting diodes
JP2009111204A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 電界効果トランジスタ及びその製造方法
JP5470705B2 (ja) * 2007-12-28 2014-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP5223552B2 (ja) * 2008-05-02 2013-06-26 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2011210915A (ja) * 2010-03-30 2011-10-20 Shindengen Electric Mfg Co Ltd 単結晶基板の切断装置、および単結晶基板の切断方法
JP5370262B2 (ja) * 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
JP2011249384A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体素子およびその製造方法
JP5633289B2 (ja) * 2010-10-04 2014-12-03 日亜化学工業株式会社 半導体レーザ素子の駆動方法及び半導体レーザ装置
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
CN202712260U (zh) * 2012-05-18 2013-01-30 杭州士兰明芯科技有限公司 平面结构白光led芯片

Also Published As

Publication number Publication date
US20190165098A1 (en) 2019-05-30
CN108788473A (zh) 2018-11-13
US20180083100A1 (en) 2018-03-22
US9865679B2 (en) 2018-01-09
WO2014171076A1 (ja) 2014-10-23
US20160035828A1 (en) 2016-02-04
US10224397B2 (en) 2019-03-05
JPWO2014171076A1 (ja) 2017-02-16
JP2018152600A (ja) 2018-09-27
CN108788473B (zh) 2020-08-07
JP6357654B2 (ja) 2018-07-18
DE112014002026T5 (de) 2016-01-14
US10553676B2 (en) 2020-02-04
CN105122441A (zh) 2015-12-02
CN105122441B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
JP6554676B2 (ja) 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
US6812548B2 (en) Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US9362366B2 (en) Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
US10468358B2 (en) Semiconductor device with metal layer along a step portion
JP2007194469A (ja) 半導体装置の製造方法
US11164953B2 (en) Semiconductor device
JP2016009706A (ja) 半導体デバイスの製造方法、半導体基板および半導体デバイス
JP2015146406A (ja) 縦型電子デバイスの製造方法および縦型電子デバイス
TW201711097A (zh) 半導體裝置之製造方法
KR20170089751A (ko) 반도체 장치 및 그 제조 방법
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
JP4491036B2 (ja) 半導体装置の製造方法
JP2017055008A (ja) 半導体装置
JP7135352B2 (ja) 半導体装置の製造方法
CN112713099A (zh) 半导体装置的制造方法
JP7255424B2 (ja) 半導体装置と半導体装置の製造方法
JP2002261050A (ja) 半導体装置の製造方法
JP7491098B2 (ja) 半導体装置
JP2002124686A (ja) 半導体装置の製造方法および半導体装置
WO2012060071A1 (ja) 半導体チップ
JP2009295766A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R151 Written notification of patent or utility model registration

Ref document number: 6554676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151