CN105122441A - 化合物半导体装置及其制造方法以及树脂密封型半导体装置 - Google Patents

化合物半导体装置及其制造方法以及树脂密封型半导体装置 Download PDF

Info

Publication number
CN105122441A
CN105122441A CN201480021714.9A CN201480021714A CN105122441A CN 105122441 A CN105122441 A CN 105122441A CN 201480021714 A CN201480021714 A CN 201480021714A CN 105122441 A CN105122441 A CN 105122441A
Authority
CN
China
Prior art keywords
layer
tectosome
scribe line
semiconductor device
crystal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480021714.9A
Other languages
English (en)
Other versions
CN105122441B (zh
Inventor
水原秀树
松岛芳宏
大桥慎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to CN201811072374.9A priority Critical patent/CN108788473B/zh
Publication of CN105122441A publication Critical patent/CN105122441A/zh
Application granted granted Critical
Publication of CN105122441B publication Critical patent/CN105122441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/361Removing material for deburring or mechanical trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明的目的在于:在具有于硅基板上外延生长而成的氮化物系半导体层的半导体元件中,抑制在通过划片分割成半导体装置时产生的源自元件端部的不良或者可靠性问题的产生。所述半导体装置在硅基板上隔着由氮化铝构成的缓冲层而形成有外延生长而成的化合物半导体层。在半导体装置的外周部,以包围半导体元件区域的方式存在划片槽。沿着划片槽,用保护氮化铝层免受湿气和水分侵害的皮膜覆盖。

Description

化合物半导体装置及其制造方法以及树脂密封型半导体装置
技术领域
本发明涉及在硅基板上隔着由氮化铝构成的缓冲层而形成有外延生长而成的化合物半导体层的化合物半导体装置及其制造方法以及树脂密封型半导体装置。
背景技术
近年来,作为半导体器件的材料,宽带隙半导体即氮化物系半导体材料的开发正在活跃地进行。作为宽带隙半导体的特征,可以列举出绝缘击穿电压与作为通常半导体的硅(Si)相比大1个数量级。
在以往的Si中,为了得到高耐压的功率用半导体器件,需要延长使电子行走的漂移层。与此相对照,在氮化镓(GaN)中,以短的漂移层(Si的大约1/10)便表现出同等的耐压。在此情况下,考虑到在半导体器件中流过电流的状况,漂移层成为电阻层,因而漂移层较短时,半导体器件的导通电阻减小。从理论上说,如果半导体的迁移率和介电常数被设定为同等程度,则显示出某一一定的耐压的半导体器件的导通电阻与半导体材料所具有的绝缘击穿电场的3次方成反比。也就是说,在相同的芯片面积下,GaN器件与Si器件相比,可以实现大约1000分之1的低导通电阻。
另外,氮化物系半导体材料在与GaN、氮化铝(AlN)或氮化铟(InN)之间可以制作各种各样的混晶,因而与以往的砷化镓(GaAs)等砷系半导体材料同样,可以制作异质结。特别地,氮化物系半导体的异质结具有如下的特征:即使在没有杂质掺杂的状态下,也通过自发极化或者压电极化而在其界面产生高浓度的载流子。其结果是,在平行于硅基板的方向流过电流的卧式器件(lateral-typedevice)中,使用GaN/AlGaN的异质结可以实现大电流且低导通电阻的大功率用器件。
再者,氮化物系半导体材料可以在硅基板上隔着由氮化铝构成的缓冲层而外延生长。也就是说,在SiC器件中,即便是相同的宽带隙半导体材料,也有必要使用昂贵的碳化硅(SiC)基板,与此相对照,在氮化物系半导体器件的情况下,由于可以使用硅基板,因而能够实现低成本化以及大口径化。
可是,在硅基板(晶片)上形成有氮化物系半导体层的氮化物系半导体器件与以往的硅器件或GaAs器件同样,通过沿着划片槽(scribelane)进行划片(或切割:dicing)而分割成半导体装置。在该划片工序中,将晶片贴附在划片胶带上之后,一边使划片刀这一圆盘状薄型磨石高速旋转一边沿着划片槽进行切削加工。
在该划片工序中,如果不适当地选择刀种类和转速、划片速度等,则在划片槽中产生被称之为崩裂(chipping)的半导体层的崩碎、裂纹和结晶缺陷。而且在划片槽产生的崩裂和结晶缺陷一旦达到半导体装置内的元件形成区域,则产生电特性的不良、和因水分的浸入而引起的可靠性不良。
一般地说,为了消除因崩裂或结晶缺陷引起的半导体装置的不良发生,可适当地选择刀种类和转速、划片速度,同时设定划片槽的宽度,以便即使产生崩裂或结晶缺陷、或者水分经由缓冲层而浸入,它们也停留在划片槽内。
另外,在硅器件中,在半导体装置内抑制崩裂的构造也是为人所知的。例如,在专利文献1中,公开了在形成于半导体晶片上的多个半导体元件之间的划片槽上形成有膜的构造。根据该构造,可以使产生崩裂的应力的发展被该膜的壁所吸收或者缓和,从而可以期待崩裂的抑制。
另一方面,在氮化物系化合物半导体装置中,形成氮化铝层作为表面保护膜的构造也是为人所知的。例如,在专利文献2中,在AlGaN层的上侧表面上形成有AlN层作为表面保护膜。根据该制造方法,AlGaN层的上侧表面由于在产生裂纹前用AlN层覆盖,因而可以期待成为没有裂纹的平坦的表面。
现有技术文献
专利文献
专利文献1:日本特开2006-302939号公报
专利文献2:日本特开2006-156429号公报
发明内容
然而,在硅基板上具有外延生长而成的氮化物系半导体层的氮化物系半导体器件中,在对氮化物系半导体层进行划片时,由于容易比硅器件或GaAs器件更多地产生崩裂、或者在氮化物系化合物半导体端产生结晶缺陷,因而单凭上述一般的应对,往往不能充分地抑制因崩裂或结晶缺陷引起的不良的发生和可靠性的劣化。其原因在于:由于硅与GaN等氮化物系半导体的晶格常数和热膨胀系数的不同,在硅基板和氮化物系半导体层的界面附近产生较大的应力,当在该硅基板和氮化物系半导体层的界面附近施加划片时的机械冲击时,则产生以此为起点的裂纹和结晶缺陷。
而且外延生长而成的氮化物系半导体层的膜厚越厚,应力也越增大,因而崩裂和结晶缺陷的发生部位也增加,从而崩裂和结晶缺陷的大小也增大。
图5示出了对在硅基板上外延生长而成的氮化物系半导体层进行划片时的示意俯视图。在图5中,微小的崩裂沿着划片线(dicingline)而大量地发生,但如图6所示,其中有时也产生超过划片槽而达到元件的表面保护膜的崩裂,在此情况下,半导体装置的外观也变得不良。
另外,在硅基板上外延生长氮化物系半导体层时,所使用的缓冲层“氮化铝”与水分反应,发生AlN+3H2O→Al(OH)3+NH3这样的反应。由此,存在因从元件端部浸入的湿气或水分而使特性劣化的问题。
另外,在对氮化物系半导体元件进行树脂密封的情况(也包括“往部件内装基板上的内装”和“倒装芯片安装的底面/侧面充胶密封(under/side-fillingsealing)”)下,还存在的问题是:在元件端部,因与树脂的附着力差的氮化物系半导体外延膜露出而在与密封树脂的界面发生剥离。
在此,在硅基板上具有外延生长而成的氮化物系半导体层的氮化物系半导体器件中,也可以认为通过将划片槽宽度更宽地设定至150μm左右,便可在半导体元件中抑制崩裂、结晶缺陷或水分浸入到达元件的有效区域,但如果扩大划片槽宽度,则从每1片晶片上取出的芯片数减少。
另外,在对划片槽进行划片之前,也可以考虑采用干式蚀刻等除去划片槽上的氮化物系半导体层的方法,但为了取得500V以上的高耐压的元件,在导电性的硅基板上生长的高电阻氮化物系半导体层的厚度需要为4μm左右以上,因而难以将这样厚的氮化物系半导体层蚀刻除去。
本发明是鉴于这样的课题而完成的,其目的在于提供一种半导体装置,其是在表面侧具有于硅基板等上外延生长而成的氮化物系半导体层的半导体装置,其中,具有如下的构造:即使不较宽地设定划片槽宽度,或者不对划片槽的氮化物系半导体层进行蚀刻,也可以抑制划片时产生的崩裂和结晶缺陷,且氮化铝不会在元件端部露出。
为了解决上述的课题,本发明的化合物半导体装置是一种具有在基板上经由氮化铝层外延生长而成的化合物半导体层的化合物半导体芯片,是位于化合物半导体层的元件周边的下层的氮化铝层被非晶质层或者多晶层覆盖的化合物半导体装置。
由此,在具有外延生长于硅基板上的氮化物系半导体层、且沿着划片槽进行划片所得到的半导体装置中,可以抑制崩裂、结晶缺陷和水分浸入。也就是说,当从沿着划片槽进行了划片的划片面产生的崩裂、结晶缺陷和水分浸入欲扩散时,用于抑制在划片槽的氮化物系半导体层端部形成的崩裂、结晶缺陷和水分浸入的构造体抑制住崩裂、结晶缺陷等的扩散。
本发明的氮化物系化合物半导体装置及其制造方法以及树脂密封型半导体装置当从沿着划片槽进行了划片的划片面产生的崩裂、结晶缺陷和水分浸入欲扩散时,用于抑制在划片槽的氮化物系半导体层端部形成的崩裂、结晶缺陷和水分浸入的构造体可以抑制住崩裂和结晶缺陷等的扩散。
附图说明
图1是一实施方式的半导体装置的俯视图。
图2A是表示在划片前后的排列着一实施方式的多个半导体装置的半导体晶片的示意图。
图2B是表示在划片前后的排列着一实施方式的多个半导体装置的半导体晶片的示意图。
图2C是表示在划片前后的排列着一实施方式的多个半导体装置的半导体晶片的示意图。
图3A是表示划片前的划片槽附近的断面照片的图。
图3B是表示用刀切削图3A的划片槽后的切削面的放大照片的图。
图4A是表示划片槽附近的断面照片的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4B是表示划片槽附近的元素分析结果的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4C是表示划片槽附近的断面照片的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4D是表示划片槽附近的元素分析结果的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4E是表示划片槽附近的断面照片的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4F是表示划片槽附近的元素分析结果的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4G是表示划片槽附近的断面照片的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图4H是表示划片槽附近的元素分析结果的图,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。
图5是采用划片形成以往的具有氮化物系半导体层的半导体装置后的示意俯视图。
图6是在以往的具有氮化物系半导体层的半导体装置中因崩裂而产生不良的示意俯视图。
具体实施方式
下面参照附图,就本发明的化合物半导体装置及其制造方法以及树脂密封型半导体装置的一实施方式进行说明。
图1是本实施方式的半导体装置的俯视图。该半导体装置是对排列着多个半导体装置的半导体晶片进行划片而制作的。
图2A、图2B以及图2C是表示在划片前后的排列着多个图1所示的半导体装置的半导体晶片的剖视图,它们示出了划片槽10的附近。如图2A、图2B以及图2C所示,在半导体装置中,在硅基板1的整个表面上配设有包含缓冲层的氮化物系半导体层2。在本实施方式中,基板由硅构成,但也可以由蓝宝石、碳化硅之中的任一种构成。氮化物系半导体层2是在硅基板1上,横跨半导体元件形成区域和划片槽10而形成的。氮化物系半导体层2是在硅基板1上使氮化物系半导体外延生长而形成的层。此外,在矩形状的半导体元件区域,该氮化物系半导体层2包括由AlN或AlGaN构成的缓冲层、由GaN或AlGaN构成的工作层等。
而且如图1以及图2A、图2B、图2C所示,在氮化物系半导体层2的表面上,于矩形状的半导体元件区域,配设有表面保护膜3。表面保护膜3例如由SiN构成,采用等离子CVD来形成。另外,在半导体装置的外周部,以包围该半导体元件区域的方式存在划片槽10。而且如图1所示,在半导体元件区域,于表面保护膜3上,采用共同的布线金属层4形成有第一焊盘21、第二焊盘22、梳形状的布线23。该布线金属层4为由Ti层4a和Au层4b(未图示)层叠而成的构造,Au层4b是在Ti层4a上通过镀覆而形成的。
关于各层的厚度,例如Ti层4a的厚度为0.1μm,Au层4b的厚度为5μm。作为下层的Ti层4a与氮化物系半导体层2的附着力良好,具有强化Au层4b与氮化物系半导体层2的附着的作用。
另外,氮化物系半导体层2的一部分存在于在半导体装置的外周部存在的环状划片槽10中,在氮化物系半导体层2的存在于划片槽10中的部分上,如图2A、图2B以及图2C所示,形成有用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14。如图1所示,用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14沿着划片槽10而形成。也就是说,用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14在半导体装置的外周部形成为环状。第1构造体11通过在划片的刀所接触的划片槽的中央周边较宽地形成而具有如下的效果:可以在直至与硅基板1接触的部位的整个缓冲层上形成保护膜。第2构造体12是因激光的烧蚀现象发生飞溅而产生再附着所形成的,覆盖着从划片槽中央周边至缓冲层不会在端部露出的区域的部分。第3构造体13通过以覆盖缓冲层端部的方式形成,具有保护缓冲层免受湿气和水分侵害的效果。第4构造体14也在划片后形成于在芯片端部残留的区域的表面,在进行树脂密封的情况(也包括“往部件内装基板上的内装”和“倒装芯片安装的底面/侧面充胶密封”)下,具有改善与密封树脂的界面的附着力的效果。用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14的构造由到达硅基板1的槽/凹陷即第1构造体11、使氮化物系化合物半导体层一部分非晶化而成的范围即第2构造体12、保护“氮化铝”阻挡层免受湿气和水分侵害的皮膜即第3构造体13、以及使表面粗化(0.05~1.0μm)的氮化物系化合物半导体层即第4构造体14构成(参照图2A、图2B以及图2C)。此外,用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14也可以形成为沿着环状划片槽10连续的环状,但如图1所示,也可以在半导体装置的角落部分等处分离。用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14的宽度即使狭窄也产生崩裂的抑制效果,但宽度较宽者,其效果较大。但是,用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14的宽度如果过宽地设定,则划片槽宽度加宽。作为用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14的宽度,适当的宽度为5μm~25μm,更优选为10μm~20μm。
下面就本发明的化合物半导体装置的制造方法的特征工序即划片工序进行说明。
图1所示的半导体装置通过沿着划片槽10对图2A、图2B以及图2C所示的半导体晶片进行划片分割而制作。该划片工序采用如下的方法进行:将半导体晶片贴附在划片胶带上之后,一边使划片刀这一圆盘状薄型磨石高速旋转,一边使划片槽10紧靠氮化物系半导体层2,并在图2A、图2B以及图2C中的纸面正背面方向移动而进行切削加工。在该划片工序中,所使用的刀的种类、转速、划片速度等可以适当地设定。划片刀的刀宽度为20~30μm左右,在半导体晶片中设定的划片槽10的宽度为50~100μm左右。
接着,就用于在划片工序中确保稳定的品质的手段以及机理等,就由用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14产生的抑制崩裂和结晶缺陷等的效果、即上述构成的氮化物系半导体器件的崩裂和结晶缺陷等的抑制效果进行说明。
在上述半导体器件中,由于氮化物系半导体层2在硅基板1上横跨半导体元件形成区域和划片槽10而形成,因而在沿着划片槽10而对氮化物系半导体层2以及硅基板1进行划片时,如果从划片面发生崩裂或结晶缺陷等,则崩裂和结晶缺陷等也欲向半导体元件形成区域扩散,但由于在划片槽10内,在氮化物系半导体层2上形成了用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14,因而在该用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14的作用下,可以阻止崩裂和结晶缺陷等的发展。
在此,用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14在氮化物系半导体层的端部形成,但由于具有到达硅基板1的槽/凹陷,因而划片时的损害难以传递至氮化物系半导体层,从而用于抑制崩裂、结晶缺陷和水分浸入的作用也大。因此,可以充分地抑制崩裂和结晶缺陷等向半导体元件侧扩散。
而且由于用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14沿着半导体元件形成区域和划片槽的边界而形成为线状,因而可以将划片槽10的宽度抑制在较小的水平,而且可以充分地获得防止崩裂和结晶缺陷等的效果。
下面就向形成了氮化物系半导体膜(膜厚为4μm)的划片槽10照射激光的方法进行说明。
首先,对于在氮化物系半导体上形成有表面保护膜3这种状态的晶片,旋转涂布水溶性保护膜,然后沿着划片槽10照射激光。在本实施方式中,沿着垂直于硅基板1的(111)面的方向扫描(scan)激光,但也可以沿着其它方向扫描。此时,激光如果沿着划片槽一边一点点地错开位置一边进行多次扫描,则可以宽幅地形成用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14。例如,如果将激光的每1次扫描的加工宽度设定为10~30μm,并以5~20μm的错开间距从划片槽的外侧向中央靠近地错开,则多次扫描后的最终加工宽度可以设定为40~90μm。另外,此时激光的条件设定为:功率固定控制方式,脉冲频率:40~100kHz,输出功率:2~7W,输送速度:100~400mm/s,激光焦点位置:工作表面~其上方0.2mm。然后,通过用纯水清洗晶片表面,便可以将附着于有效区域上的飞溅物连同水溶性保护膜一起除去。此时,由于在芯片端部采用激光将水溶性保护膜除去,因而能够仅在芯片端部选择性地使飞溅物作为保护膜残存下来。另外,飞溅物由于因激光的烧蚀现象而发生飞溅,并在短时间内冷却,因而成为在表面具有平均间距为0.05~1.0μm的凹凸的非晶质层或者多晶层。然后,一边使划片刀这一圆盘状薄型磨石高速旋转,一边使划片槽10紧靠氮化物系半导体层2,并在图2A、图2B以及图2C中的纸面正背面方向移动而对晶片进行切削加工。划片刀的刀宽度为20~30μm左右,在半导体晶片中设定的划片槽10的宽度为50~100μm左右。
另外,在本实施方式中,非晶质层或者多晶层是至少含有硅、铝或者它们两者的化合物半导体装置。因此,由于硅或者铝具有即使与水分发生反应也难以发展直至深部的性质,因而具有保护缓冲层“氮化铝”免受水分侵害的效果。
另外,在本实施方式中,非晶质层或者多晶层是含有1原子%以上的硅的化合物半导体装置。因此,含有多于1原子%的硅的材料即使进一步与水分发生反应,也由于难以发展直至深部的性质增强,因而保护缓冲层“氮化铝”免受水分侵害的效果增大。
图3A、图3B是形成有用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14的划片槽10附近的断面照片。图3A是划片前的划片槽10附近的断面照片,图3B是用刀对图3A的划片槽10进行切削后的切削面的放大照片。
另外,图4A、图4C、图4E、图4G是划片槽附近的断面照片,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板1,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。图4B、图4D、图4F、图4H是划片槽附近的元素分析结果,该划片槽通过使用激光而产生熔融、反应以及非晶化直至硅基板,从而形成用于抑制崩裂、结晶缺陷和水分浸入的构造体。图4A、图4B所示的第2谱、以及图4E、图4F所示的第3谱是第2构造体12以及第3构造体13的元素分析数据(EDX法)。图4C、图4D所示的第1谱是氮化物系半导体层2的元素分析数据(EDX法)。图4G、图4H所示的第4谱是硅基板1的元素分析数据(EDX法)。由第2谱和第3谱可知:第2构造体12以及第3构造体13含有硅和铝。另外,在这次的数据中,硅为主要的构成元素,在第2谱中为25.57原子%,在第3谱中为81.35原子%。
此外,在本实施方式中,就使用硅基板1的例子进行了说明,但即便使用蓝宝石基板或碳化硅基板等,当在这些基板上生长氮化物系半导体层时,也因晶格常数和热膨胀系数的不同而产生较大的应力。因此,在使用这些基板的情况下,也与上述实施方式同样,通过沿着划片槽形成用于抑制崩裂、结晶缺陷和水分浸入的第1构造体11、第2构造体12、第3构造体13以及第4构造体14,可以得到同样的效果。
另外,在采用激光而发生熔融、反应以及非晶化直至硅基板1时,如果选择通过烧蚀现象而在氮化铝层端部再附着保护皮膜的条件(3倍YAG激光(激光的波长为355nm)),则由于在氮化铝层端部也可以同时形成保护皮膜的成膜,因而可以将制造工序数和制造成本的增加抑制在最小限度的水平。
另外,本发明的化合物半导体装置的氮化物系半导体层也可以在硅基板1上,横跨半导体元件形成区域和划片槽而形成。由此,借助于用于抑制崩裂、结晶缺陷和水分浸入的构造体,可以良好地防止崩裂和结晶缺陷等。
另外,用于抑制崩裂、结晶缺陷和水分浸入的构造体优选沿着半导体元件形成区域和划片槽的边界而形成为线状。由此,可以将划片槽的宽度抑制在较小的水平,而且可以防止崩裂和结晶缺陷等。
上述用于抑制崩裂、结晶缺陷和水分浸入的构造体也可以设计为具有非晶化的区域、或者在氮化铝层端部具有保护皮膜、或者具有使氮化物系化合物半导体表面粗化(0.05~1.0μm)的区域的构成。
另外,上述用于抑制崩裂、结晶缺陷和水分浸入的构造体即使形成采用激光而发生熔融、反应以及非晶化直至硅基板1的区域,也可以获得同样的效果。
另外,上述用于抑制崩裂、结晶缺陷和水分浸入的构造体即使采用等离子蚀刻法,也在侧壁再附着具有同样效果的化合物,从而也可以获得同样的效果。
另外,用于抑制崩裂、结晶缺陷和水分浸入的构造体在氮化物系半导体层的端部形成,但由于具有到达硅基板1的槽/凹陷,因而划片时的损害难以传递至氮化物系半导体层,从而用于抑制崩裂、结晶缺陷和水分浸入的作用也大。
因此,即使在基板和氮化物系半导体层的界面附近发生崩裂和结晶缺陷等,也可以抑制其崩裂和结晶缺陷等向半导体元件侧扩散,从而半导体装置内的半导体元件的电气不良(electricaldeficiency)得以消除,同时可靠性得以提高,进而半导体装置的成品率得以上升。另外,由于没有必要较宽地设定划片槽的宽度,因而也可以确保每块晶片的半导体装置的数量。
产业上的可利用性
根据本发明的氮化物系化合物半导体装置及其制造方法以及树脂密封型半导体装置,即使当使用在硅基板等半导体晶片上形成有氮化物系半导体层的装置时,不扩展划片槽的宽度而可以抑制划片工序中的崩裂、结晶缺陷和水分到达元件的有效区域,从而可以确保半导体装置的电特性和可靠性。
因此,在实现高耐压的功率用半导体器件方面是有用的技术。
符号说明:
1硅基板2氮化物系半导体层
3表面保护膜4布线金属层
10划片槽11第1构造体
12第2构造体13第3构造体
14第4构造体21第一焊盘
22第二焊盘23布线

Claims (8)

1.一种化合物半导体装置,其具有:
基板,
在所述基板的上方设置的氮化铝层,
在所述氮化铝层的上方设置的化合物半导体层,以及
在所述化合物半导体层的上表面配置的元件;
其中,在所述化合物半导体层的元件配置部周边的下方的所述氮化铝层被非晶质层或者多晶层覆盖。
2.根据权利要求1所述的化合物半导体装置,其中,
所述基板的表面具有沿着划片槽的凹部,
所述非晶质层或者所述多晶层与所述凹部接触。
3.根据权利要求1所述的化合物半导体装置,其中,所述非晶质层或者所述多晶层含有硅和铝之中的至少一种。
4.根据权利要求3所述的化合物半导体装置,其中,所述非晶质层或者所述多晶层含有1原子%以上的硅。
5.根据权利要求1所述的化合物半导体装置,其中,所述非晶质层或者所述多晶层在其表面具有平均间距为0.05~1.0μm的凹凸。
6.根据权利要求1所述的化合物半导体装置,其中,所述基板由硅、碳化硅、蓝宝石之中的任一种构成。
7.一种树脂密封型半导体装置,其特征在于:权利要求1~6中任一项所述的化合物半导体装置的所述非晶质层或者所述多晶层与组装用树脂制剂接触,所述树脂密封型半导体装置通过铸模树脂密封、或者往部件内装基板上的内装、或者倒装芯片安装而进行底面充胶或者侧面充胶。
8.一种化合物半导体装置的制造方法,其特征在于:沿着划片槽照射激光,从而使在化合物半导体层的元件配置部周边的下层的氮化铝层的侧壁被非晶质层或者多晶层覆盖。
CN201480021714.9A 2013-04-17 2014-03-25 化合物半导体装置以及树脂密封型半导体装置 Active CN105122441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811072374.9A CN108788473B (zh) 2013-04-17 2014-03-25 化合物半导体装置及其制造方法以及树脂密封型半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-086339 2013-04-17
JP2013086339 2013-04-17
PCT/JP2014/001691 WO2014171076A1 (ja) 2013-04-17 2014-03-25 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811072374.9A Division CN108788473B (zh) 2013-04-17 2014-03-25 化合物半导体装置及其制造方法以及树脂密封型半导体装置

Publications (2)

Publication Number Publication Date
CN105122441A true CN105122441A (zh) 2015-12-02
CN105122441B CN105122441B (zh) 2018-09-11

Family

ID=51731040

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811072374.9A Active CN108788473B (zh) 2013-04-17 2014-03-25 化合物半导体装置及其制造方法以及树脂密封型半导体装置
CN201480021714.9A Active CN105122441B (zh) 2013-04-17 2014-03-25 化合物半导体装置以及树脂密封型半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811072374.9A Active CN108788473B (zh) 2013-04-17 2014-03-25 化合物半导体装置及其制造方法以及树脂密封型半导体装置

Country Status (5)

Country Link
US (3) US9865679B2 (zh)
JP (2) JP6357654B2 (zh)
CN (2) CN108788473B (zh)
DE (1) DE112014002026T5 (zh)
WO (1) WO2014171076A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180789A (zh) * 2016-03-11 2017-09-19 松下知识产权经营株式会社 元件芯片及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068597A1 (ja) * 2013-11-06 2015-05-14 シャープ株式会社 半導体素子の製造方法および半導体素子
KR102543869B1 (ko) 2018-08-07 2023-06-14 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
CN113396475B (zh) * 2019-10-21 2022-04-15 新唐科技日本株式会社 半导体装置及单片化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227455A1 (en) * 2004-03-29 2005-10-13 Jongkook Park Method of separating layers of material
CN1976067A (zh) * 2005-11-28 2007-06-06 晶元光电股份有限公司 高发光效率的发光元件的制造方法
CN202712260U (zh) * 2012-05-18 2013-01-30 杭州士兰明芯科技有限公司 平面结构白光led芯片
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306872A (ja) 1996-05-14 1997-11-28 Sony Corp 半導体装置
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
JPH11214335A (ja) 1998-01-29 1999-08-06 Kyocera Corp 半導体素子の製造方法
JP2002222777A (ja) * 2001-01-29 2002-08-09 Murata Mfg Co Ltd 半導体装置及びその製造方法
US6399463B1 (en) * 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
JP4072632B2 (ja) 2002-11-29 2008-04-09 豊田合成株式会社 発光装置及び発光方法
WO2004086579A1 (ja) * 2003-03-25 2004-10-07 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
WO2005062389A2 (en) * 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
WO2005122223A1 (en) 2004-06-11 2005-12-22 Showa Denko K.K. Production method of compound semiconductor device wafer
JP4765301B2 (ja) 2004-11-25 2011-09-07 沖電気工業株式会社 半導体装置の製造方法
US20060138443A1 (en) * 2004-12-23 2006-06-29 Iii-N Technology, Inc. Encapsulation and packaging of ultraviolet and deep-ultraviolet light emitting diodes
JP2006302939A (ja) 2005-04-15 2006-11-02 Canon Inc 半導体ウェハーのダイシング方法
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
US7557430B2 (en) * 2006-05-25 2009-07-07 Skyworks Solutions, Inc. Semiconductor seal ring
US8486742B2 (en) * 2006-11-21 2013-07-16 Epistar Corporation Method for manufacturing high efficiency light-emitting diodes
JP2009111204A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 電界効果トランジスタ及びその製造方法
JP5470705B2 (ja) * 2007-12-28 2014-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP5223552B2 (ja) * 2008-05-02 2013-06-26 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Iii族窒化物半導体積層構造体およびその製造方法
JP2011210915A (ja) * 2010-03-30 2011-10-20 Shindengen Electric Mfg Co Ltd 単結晶基板の切断装置、および単結晶基板の切断方法
JP5370262B2 (ja) * 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
JP2011249384A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体素子およびその製造方法
JP5633289B2 (ja) * 2010-10-04 2014-12-03 日亜化学工業株式会社 半導体レーザ素子の駆動方法及び半導体レーザ装置
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227455A1 (en) * 2004-03-29 2005-10-13 Jongkook Park Method of separating layers of material
CN1976067A (zh) * 2005-11-28 2007-06-06 晶元光电股份有限公司 高发光效率的发光元件的制造方法
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
CN202712260U (zh) * 2012-05-18 2013-01-30 杭州士兰明芯科技有限公司 平面结构白光led芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180789A (zh) * 2016-03-11 2017-09-19 松下知识产权经营株式会社 元件芯片及其制造方法

Also Published As

Publication number Publication date
DE112014002026T5 (de) 2016-01-14
JP6357654B2 (ja) 2018-07-18
CN108788473A (zh) 2018-11-13
US10224397B2 (en) 2019-03-05
US20190165098A1 (en) 2019-05-30
JP2018152600A (ja) 2018-09-27
CN108788473B (zh) 2020-08-07
US9865679B2 (en) 2018-01-09
WO2014171076A1 (ja) 2014-10-23
JPWO2014171076A1 (ja) 2017-02-16
US20160035828A1 (en) 2016-02-04
JP6554676B2 (ja) 2019-08-07
CN105122441B (zh) 2018-09-11
US20180083100A1 (en) 2018-03-22
US10553676B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
US9490172B2 (en) Method for preventing delamination and cracks in group III-V wafers
US9362366B2 (en) Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
US10553676B2 (en) Compound semiconductor device, method for producing same, and resin-sealed type semiconductor device
EP3370253B1 (en) Semiconductor wafer dicing crack prevention using chip peripheral trenches
TW201628085A (zh) 半導體裝置及其製造方法
JPH11297980A (ja) のこ引きにより切り離されるメサ構造の半導体チップ
US20140339694A1 (en) Semiconductor Devices Having a Glass Substrate, and Method for Manufacturing Thereof
US20180061671A1 (en) Semiconductor Device with Plated Lead Frame
US11164953B2 (en) Semiconductor device
JP2016018952A (ja) 半導体装置の製造方法および半導体装置
TW201711097A (zh) 半導體裝置之製造方法
TW202004928A (zh) 半導體裝置及其製造方法
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
EP4084043A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
JP2019207984A (ja) 半導体装置およびその製造方法
US11424322B2 (en) Semiconductor device and method of manufacturing the same
US20230268431A1 (en) GaN-Based High Electron Mobility Transistors and Fabrication Method Thereof
CN117981088A (zh) 半导体装置及制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant