JP2009111204A - 電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜１５と、第１の絶縁膜１５の上に形成された第２の絶縁膜１６とを備えている。第２の絶縁膜１６の上には、ゲート電極２１が形成されている。ゲート電極２１の両側方にはソース電極２２及びドレイン電極２２が形成されている。
【選択図】図１

Description

本発明は窒化物半導体を用いた電界効果トランジスタ及びその製造方法に関し、特に高周波用の電界効果トランジスタ及びその製造方法に関する。

近年、窒化ガリウム（ＧａＮ）に代表されるいわゆるIII−Ｖ族窒化物半導体を用いたトランジスタ等の電子デバイスの研究開発が盛んに行われている。ＧａＮは禁制帯幅が大きく、且つ電子の飽和ドリフト速度が大きいため、高出力高周波電子デバイスとして有望である。また窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのへテロ界面においては、自発分極及びピエゾ分極によって電荷が形成され、アンドープ時においても１×１０¹³ｃｍ^-2以上のシートキャリア濃度が得られる。この高濃度の２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を利用して、高速動作可能なヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）が実現されている。

ＨＦＥＴを高速に動作させるためには、ヘテロ界面におけるシートキャリアの濃度を向上させることが必要となる。一方、ＨＦＥＴの相互コンダクタンスを向上させるには、電子供給層であるＡｌＧａＮ層を薄くすることが好ましい。しかし、ＡｌＧａＮ層を薄くすると、シートキャリア濃度が低下してしまう。シートキャリア濃度の低下を防ぐためには、Ａｌ組成を高くすればよい。しかし、Ａｌ組成を高くすると、ＡｌＧａＮ層の結晶性が低下してしまう。

ＡｌＧａＮ層を薄くした場合に、Ａｌ組成比を高くすることなく、シートキャリア濃度を高くする方法として、ゲート電極の下に、ＳｉＮ膜を形成する方法が開示されている（例えば、非特許文献１を参照。）。ＡｌＧａＮとＧａＮとを用いたＨＦＥＴにおいて、ＡｌＧａＮ層の上にＣａｔ−ＣＶＤ（Catalytic Chemical Vapor Deposition）によりＳｉＮ膜を形成する。これにより、ＡｌＧａＮ層の膜厚を薄くしても、ＳｉＮ膜がない場合と比べ３倍近い２．５×１０¹³ｃｍ^-2の高濃度のシートキャリアを誘起することができる。
M.Higashiwaki,N.Hirose and T.Matsui,"AlGaN/GaN Heterostructure Field-Effect Transistors with Current Gain Cut-off Frequency of 152 GHz on Sapphire Substrates", Jpn. J. Appl. Phys.,２００５年,４４巻,ｐ．Ｌ４７５〜Ｌ４７８ 特開２００６−１７３２９４号公報

しかしながら、前記従来の窒化物半導体を用いたＨＦＥＴは、以下のような問題がある。ＳｉＮ膜の上にゲート電極を形成することにより金属−絶縁膜−半導体接合（ＭＩＳ）型のＨＦＥＴとすることができる。しかし、ＣＶＤ法により形成した非晶質のＳｉＮ膜をゲート絶縁膜とした場合には、絶縁性が不十分であり、リーク電流が大きくなってしまう。これを解消するため、ＳｉＯ₂膜との積層膜を用いる方法も知られている（例えば、特許文献１を参照。）。しかし、ＣＶＤ法により形成したＳｉＮ膜とＳｉＯ₂膜とを積層しても、リーク電流の低減は十分ではない。また、ＳｉＮ膜と電子供給層との間に発生する界面準位の影響を受けるため、高周波特性の向上も十分ではない。このため、せっかくシートキャリア濃度を向上させたにもかかわらず、高周波特性が優れたＨＦＥＴを得ることができない。

また、ＳｉＮ膜は絶縁膜であるため、ＭＩＳ型のＨＦＥＴにおいてしか、シートキャリア濃度を向上させることができない。

本発明は、前記従来の問題を解決し、シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は電界効果トランジスタを、電子供給層の上に形成され、結晶性の窒化シリコンからなる絶縁膜を備えている構成とする。

具体的に、本発明に係る第１の電界効果トランジスタは、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、結晶性の窒化シリコンからなる第１の絶縁膜と、第１の絶縁膜の上に形成され、非晶質の第２の絶縁膜と、第２の絶縁膜の上に形成されたゲート電極と、ゲート電極の両側方に形成されたソース電極及びドレイン電極とを備えていることを特徴とする。

第１の電界効果トランジスタは、第２の窒化物半導体層の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜とを備えている。このため、第２の窒化物半導体層が薄く且つアルミニウム組成が低い場合であっても、２次元電子ガス層のシートキャリア濃度を高くすることができる。従って、大きなドレイン電流及び相互コンダクタンスを得ることができ、高周波特性の優れた窒化物半導体電界効果トランジスタを形成することができる。また、ゲート絶縁膜が第２の絶縁膜の上に形成されているため、リーク電流を大幅に低減することができる。従って、シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できる。

第１の電界効果トランジスタにおいて、ソース電極及びドレイン電極は、第１の絶縁膜の上に形成されていてもよい。

第１の電界効果トランジスタにおいて、ソース電極の一部及びドレイン電極の一部は、第１の窒化物半導体層を露出するオーミック電極リセス部に形成され、ソース電極及びドレイン電極のそれぞれにおける第１の絶縁膜の上に形成されている部分の長さは５μｍ以上であってもよい。

第１の電界効果トランジスタにおいて、ソース電極の一部及びドレイン電極の一部は、第２の絶縁膜の上に形成され、ソース電極の残部及びドレイン電極の残部は、第１の窒化物半導体層を露出するオーミック電極リセス部に形成されていてもよい。

本発明の電界効果トランジスタにおいて、第２の窒化物半導体層の上におけるゲート電極の両側方に形成され、ｎ型の不純物を含む第３の窒化物半導体層をさらに備え、ソース電極及びドレイン電極は、第３の窒化物半導体層の上に形成されていることが好ましい。

本発明に係る第２の電界効果トランジスタは、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、結晶性の窒化シリコンからなる第１の絶縁膜と、第１の絶縁膜の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間に形成されたゲート電極とを備えていることを特徴とする。

第１の電界効果トランジスタは、第２の窒化物半導体層の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜を備えている。このため、第２の窒化物半導体層が薄く且つアルミニウム組成が低い場合であっても、２次元電子ガス層のシートキャリア濃度を高くすることができる。従って、大きなドレイン電流及び相互コンダクタンスを得ることができ、高周波特性の優れた窒化物半導体電界効果トランジスタを形成することができる。また、第１の絶縁膜の上に互いに間隔をおいて形成されたソース電極及びドレイン電極とを備えている。このため、ソース電極及びドレイン電極の下側においても２次元電子ガスのシートキャリア濃度を高くすることができる。従って、コンタクト抵抗を大幅に低減することができる。その結果、シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できる。

第２の電界効果トランジスタにおいて、ソース電極の一部及びドレイン電極の一部は、第１の窒化物半導体層を露出するオーミック電極リセス部に形成され、ソース電極及びドレイン電極のそれぞれにおける第１の絶縁膜の上に形成されている部分の長さは５μｍ以上であってもよい
本発明の電界効果トランジスタにおいて、第１の絶縁膜は、膜厚が５ｎｍ以下であることが好ましい。

本発明の電界効果トランジスタにおいて、第２の絶縁膜は、ＳｉＮ、ＳｉＯ₂、ＡｌＮ、ＨｆＯ₂及びＡｌ₂Ｏ₃のうちの少なくとも一つを含んでいてもよい。

本発明の電界効果トランジスタにおいて、第１の窒化物半導体層と第２の窒化物半導体の間に形成され、窒化アルミニウムからなるスペーサ層をさらに備えていてもよい。

本発明に係る第１の電界効果トランジスタの製造方法は、基板上に第１の窒化物半導体層と、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、結晶性の窒化シリコンからなる第１の絶縁膜とを順次結晶成長する結晶成長工程と、第１の絶縁膜の上に非晶質の第２の絶縁膜を形成する絶縁膜形成工程と、第２の絶縁膜の上にゲート電極を形成するゲート電極形成工程と、ゲート電極の両側方にソース電極及びドレイン電極を形成するオーミック電極形成工程とを備えていることを特徴とする。

第１の電界効果トランジスタの製造方法は、基板上に第１の窒化物半導体層と、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、結晶性の窒化シリコンからなる第１の絶縁膜とを順次結晶成長する結晶成長工程を備えている。このため、シートキャリア濃度を向上させることができるだけでなく、第１の絶縁膜と第２の窒化物半導体層との間に酸素等の不純物が混在することを防ぐことができる。従って、第１の絶縁膜と第２の窒化物半導体層との間に界面準位がほとんど発生せず、高周波特性に優れた電界効果トランジスタを実現できる。また、第２の絶縁膜の上にゲート電極を形成するゲート電極形成工程を備えている。このため、ゲートリーク電流を大幅に低減することができる。

第１の電界効果トランジスタの製造方法において、オーミック電極形成工程は、結晶成長よりも後で且つ絶縁膜形成工程よりも前に行い、ソース電極及びドレイン電極を第１の絶縁膜の上に形成する工程であってもよい。

本発明に係る第２の電界効果トランジスタの製造方法は、基板の上に第１の窒化物半導体層と、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、結晶性の窒化シリコンからなる第１の絶縁膜とを順次結晶成長する結晶成長工程と、第１の絶縁膜の上に互いに間隔をおいてソース電極及びドレイン電極を形成するオーミック電極形成工程と、ソース電極とドレイン電極との間にゲート電極を形成するゲート電極形成工程とを備えていることを特徴とする。

第２の電界効果トランジスタの製造方法は、基板の上に第１の窒化物半導体層と、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、結晶性の窒化シリコンからなる第１の絶縁膜とを順次結晶成長する結晶成長工程を備えている。このため、シートキャリア濃度を向上させることができるだけでなく、第１の絶縁膜と第２の窒化物半導体層との間に酸素等の不純物が混在することを防ぐことができる。従って、第１の絶縁膜と第２の窒化物半導体層との間に界面準位がほとんど発生せず、高周波特性に優れた電界効果トランジスタを実現できる。また、第１の絶縁膜の上に互いに間隔をおいてソース電極及びドレイン電極を形成するオーミック電極形成工程を備えている。このため、ソース電極及びドレイン電極の下側においても、シートキャリア濃度を向上させることができ、コンタクト抵抗を低減することができる。

本発明の電界効果トランジスタの製造方法において、結晶成長工程よりも後で且つオーミック電極形成工程よりも前に、第２の窒化物半導体層及び第１の窒化物半導体層を選択的にエッチングして、オーミック電極リセス部を形成するオーミックリセス形成工程をさらに備え、オーミック電極形成工程では、ソース電極の一部及びドレイン電極の一部をオーミック電極リセス部に形成し、ソース電極及びドレイン電極のそれぞれにおける第１の絶縁膜の上に形成された部分の長さを５μｍ以上としてもよい。

本発明の電界効果トランジスタの製造方法において、結晶成長工程は、第１の絶縁膜を選択的に除去して第２の窒化物半導体層が露出した領域を形成する工程と、第２の窒化物半導体層が露出した領域にｎ型の不純物を含む第３の窒化物半導体層を形成する工程を含み、オーミック電極形成工程では、ソース電極及びドレイン電極を第３の窒化物半導体層の上に形成してもよい。

本発明に係る電界効果トランジスタによれば、シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る電界効果トランジスタ（ＦＥＴ）の断面構成を示している。図１に示すように、第１の実施形態のＦＥＴは、ゲート絶縁膜を有するＭＩＳ型のＨＦＥＴである。

具体的には、サファイア等からなる基板１１の上に、窒化アルミニウム（ＡｌＮ）からなるバッファ層１２を介して、ＧａＮからなる第１の窒化物半導体層１３とＡｌＧａＮからなる第２の窒化物半導体層１４とが形成されている。第２の窒化物半導体層１４は、第１の窒化物半導体層１３比べてバンドギャップが大きい半導体層であり、電子供給層として機能する。

第２の窒化物半導体層１４の上には、一方がソース電極となり、他方がドレイン電極となるオーミック電極２２が、互いに間隔をおいて形成されている。第２の窒化物半導体層１４の上における、２つのオーミック電極２２の間の領域には、結晶性の窒化シリコン（ＳｉＮ）からなる第１の絶縁膜１５が形成されている。第１の絶縁膜１５の上には、非晶質のＳｉＮからなる第２の絶縁膜１６が形成され、第２の絶縁膜１６の上にはゲート電極２１が形成されている。

各層の膜厚は、例えばバッファ層１２を１０００ｎｍとし、第１の窒化物半導体層１３を２μｍとし、第２の窒化物半導体層１４を６ｎｍとし、第１の絶縁膜１５を２ｎｍとし、第２の絶縁膜１６を２ｎｍとすればよい。ゲート電極２１及びオーミック電極２２は、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜とすればよい。良好な高周波特性を得るためには、ゲート電極２１をＴ字型ゲート電極とし、ゲート長を１００ｎｍ以下とすることが好ましい。

図１においては、１つのＦＥＴだけを図示しているが、ホウ素（Ｂ）等を注入して形成した高抵抗領域（図示せず）により半導体層を複数の領域に分離すれば、複数のＦＥＴを形成できる。

本実施形態では第２の窒化物半導体層１４のＡｌ組成は０．４とし、厚さを６ｎｍとした。なお、Ａｌ組成とは、窒化アルミニウムガリウムを一般式Ａｌ_xＧａ_1-xＮで表した場合のｘである。ＡｌＧａＮとＧａＮとからなるＨＦＥＴの高周波特性を向上するためには、ゲート長を短縮することが最も有効である。しかし、ゲート長の短縮を進めると、ゲート長と電子供給層であるＡｌＧａＮ層のアスペクト比が低下し、いわゆるショートチャネル効果が起きてしまう。このため、利得の向上と容量の低減を実現の観点からも、電子供給層であるＡｌＧａＮ層の膜厚を薄くすることが有効である。一方、電子供給層を薄くするとシートキャリア濃度が減少し、電子供給層の厚さが６ｎｍで、Ａｌ組成が０．４程度の場合には、シートキャリア濃度が１×１０¹³ｃｍ^-2程度となる。このため、通常は、電子供給層のＡｌ組成比を高くする。しかし、Ａｌ組成を高くすると、電子供給層の結晶性が劣化するという問題がある。

本実施形態のＨＦＥＴは、電子供給層である第２の窒化物半導体層１４の上に、結晶性のＳｉＮからなる第１の絶縁膜１５を形成している。このため、第２の窒化物半導体層１４を薄くし、且つＡｌ組成を抑えて結晶性の劣化を抑えた状態において、通常の約２倍の２．０×１０¹³ｃｍ^-2のシートキャリア濃度を実現することができた。これは、結晶性のＳｉＮからなる第１の絶縁膜１５によってＡｌＧａＮからなる第２の窒化物半導体層１４の表面に正電荷が誘起され、電荷中性条件を満たすよう第２の窒化物半導体層１４と第１の窒化物半導体層１３との界面における電子濃度が上昇することによる。

窒化物半導体層の上にＳｉＮを成長させると、通常は、最安定構造であるα相あるいはβ相の結晶構造、もしくはそれらが混在した非晶質構造を取る。具体的には、図２（ａ）に示すような（０００１）面ウルツ鉱構造のIII−Ｖ族窒化物半導体の上には、図２（ｂ）に示すような結晶構造のβ相ＳｉＮが成長すると考えられる。しかし、窒化物半導体上にＳｉＮをコヒーレント成膜した場合には、ＳｉＮは下地である窒化物半導体によって大きな格子不整合を受けるため、欠陥ウルツ構造と呼ばれる、β相が変形した準安定構造を取る。この構造変化は、高温高圧条件下における、グラファイト＝ダイヤモンド相変態に類似している。この欠陥ウルツ構造は、β相に近い結晶構造を取るものの、内部原子配置の変化などにより、様々な物性値がβ相とは異なる。そのため、欠陥ウルツ構造である結晶状のＳｉＮ膜をＨＦＥＴ構造上に付加すると、半導体表面への効果的なパッシベーション以外にも従来の非晶質のＳｉＮからなる保護膜と比べて、ＦＥＴの特性を改善することができる。

結晶性のＳｉＮからなる第１の絶縁膜１５は、第２の窒化物半導体層１４を結晶成長させた後、連続して結晶成長させることにより形成できる。具体的には、ＡｌＧａＮからなる第２の窒化物半導体層１４を有機金属気相堆積（ＭＯＣＶＤ）法により成長した後、チャンバ内にシリコン源となるモノシラン（ＳｉＨ）及び窒素源となるアンモニア（ＮＨ₃）を導入することにより結晶性のＳｉＮ膜を成膜する。つまり、III−Ｖ族窒化物半導体層を基板の上に成長した後、チャンバ内から基板を取り出すことなくＳｉＮ膜を成膜する。

このように、第１の絶縁膜１５を第２の窒化物半導体層１４と連続して形成することにより、第２の窒化物半導体層１４と第１の絶縁膜１５との界面に酸素等の不純物が混在することを防止できる。界面における酸素の面内密度を１０の１４乗毎平方センチメートル以下とすることにより、III−Ｖ族窒化物半導体のバンドをピンニングする界面準位を界面からほぼなくすことができる。

一般に、Ｃａｔ−ＣＶＤ法等により、非晶質のＳｉＮをIII−Ｖ窒化物半導体層の上に形成した場合には、ＳｉＮ膜とIII−Ｖ窒化物半導体層との間に未結合手に起因する界面準位が存在する。このため、ゲート電極からの電気力線がＳｉＮ膜とIII−Ｖ窒化物半導体層との界面において終端されてしまい、利得の向上が困難となる。しかし、本実施形態のＦＥＴは、結晶性のＳｉＮを形成することにより、窒化物半導体層との界面にほとんど界面準位が存在していないため、ＦＥＴの利得を向上させることができる。また、ＦＥＴの特性を安定させ、信頼性を向上させることもできる。

ＳｉＮ膜をゲート絶縁膜として用いる場合、電子供給層とＳｉＮ膜との界面の状態がゲートリーク電流に大きな影響を及ぼす。このため、ＣＶＤ法等により形成したアモルファスのＳｉＮ膜をゲート絶縁膜として用いると、ＳｉＮとＡｌＧａＮとの界面に多数の未結合手が生じ、界面準位の影響を受けるため、ゲートリーク電流を十分に低減することができない。界面準位がほとんどない結晶性のＳｉＮ膜をゲート絶縁膜として用いれば、ゲートリーク電流を大幅に低減できると期待される。

しかし、第２の窒化物半導体層１４の上に、結晶性のＳｉＮを成長させた場合、格子不整合のために、島状に成長する。ここでいう島状とはVolmer−Weberモードのいわゆる３次元成長のことをさす。このため、結晶性のＳｉＮ膜のみをゲート絶縁膜として用いた場合には、ゲートリーク電流が大きくなる。このため、本実施形態のＨＦＥＴは、結晶性のＳｉＮ膜である第１の絶縁膜１５を覆う非晶質のＳｉＮからなる第２の絶縁膜１６の上にゲート電極２１を形成している。このように結晶性の第１の絶縁膜１５の上に非晶質の第２の絶縁膜１６を形成することにより、第１の絶縁膜１５の間隙を埋めることができる。従って、ゲートリーク電流を低減でき、高周波特性の優れた電界効果トランジスタを得ることができる。

図３は第１の実施形態のＨＦＥＴのゲート電流（Ｉｇ）−ゲート電圧（Ｖｇ）特性を示している。図３においてＡは第２の絶縁膜１６がない場合を示し、Ｂは第２の絶縁膜１６を形成した場合を示している。図３に示すように、結晶性のＳｉＮからなる第１の絶縁膜１５を覆う第２の絶縁膜１６を形成した場合には、第２の絶縁膜１６がない場合と比べて５桁以上ゲート電流を低減できる。図示していないが、非晶質のＳｉＮ膜とＳｉＯ₂膜との積層膜をゲート絶縁膜とした場合と比べてもリーク電流を２桁程度低減できる。

また、オーミック電極とゲート電極との間のいわゆるアクセス領域において第１の絶縁膜１５の間隙部分に第２の絶縁膜１６が形成されるため、ヘテロ接合における間隙の下方の部分においても、高濃度のシートキャリアが誘起され、ソース抵抗を低減できる。このため、さらに高周波特性を向上させることができる。

図４は第１の実施形態のＨＦＥＴについて測定したＳパラメータから換算した電流利得（｜Ｈ₂₁｜）及び最大安定利得（ＭＳＧ：Maximum Stable Gain）又は最大有能利得（ＭＡＧ：Maximum Available Gain）の周波数依存性を示している。図４に示すように、｜Ｈ₂₁｜から求めた電流利得遮断周波数（ｆ_T）は５０ＧＨｚとなり、ＭＡＧ／ＭＳＧから求めた最大発振周波数（ｆ_max）は１９０ＧＨｚとなり、良好な値が得られた。

シートキャリア濃度を向上させるためには、第１の絶縁膜１５及び第２の絶縁膜１６をオーミック電極２２の間の領域全体に形成することが好ましい。しかし、少なくともゲート電極２１の下側に形成すれば、ゲートリーク電流を低減する効果は得られる。

（第２の実施形態）
以下に、第２の実施形態について説明する。図５は第２の実施形態に係るＦＥＴの断面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

本実施形態のＦＥＴは、オーミック電極２２と第２の窒化物半導体層１４との間に、高濃度のｎ型不純物をドープしたＧａＮからなるキャップ層２５を有している。これにより、オーミック電極２２のコンタクト抵抗を低減することができ、ソース抵抗を小さくすることができる。このため、高周波特性をさらに向上させることができる。

キャップ層２５はどのように形成してもよいが、以下のようにして形成することが好ましい。第２の窒化物半導体層１４の上に第１の絶縁膜１５を成長した後、ＳｉＯ₂膜等からなるマスクを用いて第１の絶縁膜１５をドライエッチングにより選択的に除去する。続いて、厚さが５０ｎｍのＳｉがドープされたｎ⁺ＧａＮからなるキャップ層２５を第２の窒化物半導体層１４が露出した部分に再成長する。続いて、マスクとして用いたＳｉＯ₂膜をフッ酸等により除去する。このようにしてキャップ層２５を形成すれば、ゲート電極２１が形成されるゲートリセス部において第２の窒化物半導体層１４がエッチングダメージを受けることがない。

（第３の実施形態）
以下に、第３の実施形態について説明する。図６は第３の実施形態に係るＦＥＴの断面構成を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

本実施形態のＦＥＴは、第１の絶縁膜１５が、オーミック電極２２と第２の窒化物半導体層１４との間にも形成されている。結晶性のＳｉＮからなる第１の絶縁膜１５は、島状に形成される。従って、図７に示すようにオーミック電極２２は、第１の絶縁膜１５の間隙部において第２の窒化物半導体層１４と接している。このため、オーミック電極２２となる金属材料を形成した後、適当な温度でシンタすることにより、オーミック電極２２と第２の窒化物半導体層１４とが接している部分においては、障壁ポテンシャルが低下する。電子はこの低ポテンシャル障壁の金属と半導体との界面を経由して、ヘテロ界面のチャネル層に到達する。

一方、第１の窒化物半導体層１３と第２の窒化物半導体層１４との界面近傍に生じるチャネル層は、第１の絶縁膜１５によりシートキャリア濃度が高くなっている。特に、第１の絶縁膜１５の下側は高キャリア濃度部分３１Ａとなり、間隙の下側の通常部分３１Ｂよりもシートキャリア濃度が高くなっている。このため、第１の絶縁膜１５によるオーミック電極２２と第２の窒化物半導体層１４との接触面積の低下よりも、シートキャリア濃度の上昇の効果が大きくなり、オーミック電極２２のコンタクト抵抗を低減することが可能となる。実際に、コンタクト抵抗を測定したところ、１×１０^-5Ωｃｍ^-2以下という非常に良好な値が得られた。

非晶質のＳｉＮ膜を一様に成膜した場合には、ＳｉＮのバンドギャップが大きいため電子がトンネリングすることができない。このため、シートキャリア濃度を上昇させることができても、オーミック電極のコンタクト抵抗を小さくすることはできない。しかし、本実施形態のＦＥＴのように、結晶性のＳｉＮ膜を形成することにより、オーミック電極と半導体層との接合を確保できるため、シートキャリア濃度を向上させると共に、コンタクト抵抗を低減することができる。

なお、図８に示すようにゲート電極２１を第２の窒化物半導体層１４の上に直接形成すれば、金属−半導体接合（ＭＥＳ）型のＨＦＥＴとすることも可能である。また、この場合には、第２の絶縁膜１６を形成しなくてもよい。

（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図９は第４の実施形態に係るＦＥＴの断面構成を示している。図９において図７と同一の構成要素には同一の符号を附すことにより説明を省略する。

本実施形態のＦＥＴは、オーミック電極２２の一部がリセス部４１に形成されている。リセス部４１は、第１の窒化物半導体層１３と第２の窒化物半導体層１４との界面よりも下側まで達している。このため、オーミック電極２２の一部は、チャネルである２ＤＥＧ層と直接接している。このため、第１の絶縁膜１５による、オーミック電極２２と第２の窒化物半導体層１４との接触面積の低下がコンタクト抵抗に及ぼす影響を小さくすることができる。

この場合、オーミック電極２２は一部が第１の絶縁膜１５を介在させて第２の窒化物半導体層１４の上に形成されていることが好ましい。図１０は、オーミック電極２２における第２の窒化物半導体層１４の上に形成されている部分であるオーバーラップ部ｄの長さと、ドレイン電流との関係を示している。図１０において、縦軸はオーバラップ部ｄの長さが１００μｍの場合のドレイン電流を１として規格化している。図１０に示すように、オーバーラップ部ｄが長くなるに従いドレイン電流は増加し、５μｍ程度のところで飽和している。従って、ｄの長さは５μｍ以上とすることが好ましい。

（第５の実施形態）
以下に、本発明の第５の実施形態について図面を参照して説明する。図１１は第５の実施形態に係るＦＥＴの断面構成を示している。図１１において図９と同一の構成要素には同一の符号を附すことにより説明を省略する。

本実施形態のＦＥＴは、オーミック電極２２の一部が第１の絶縁膜１５及び第２の絶縁膜１６を介在させて第２の窒化物半導体層１４の上に形成されている。この場合、オーミック電極２２における第２の窒化物半導体層１４の上に形成された部分は、２ＤＥＧとのコンタクトにはほとんど寄与しない。しかし、第１の絶縁膜１５の間隙部を第２の絶縁膜１６が埋めるため、シートキャリア濃度をさらに向上させることができる。従って、コンタクト抵抗が小さいオーミック電極を実現することができる。この場合、オーミック電極２２はリセス部のみに形成してもよい。

第４及び第５の実施形態は、ＭＩＳ型のＨＦＥＴを例に説明したが、ＭＥＳ型のＨＦＥＴとすることも可能である。この場合にも、コンタクト抵抗低減の効果が得られる。

第１〜第５の実施形態において第１の絶縁膜の膜厚は、特に限定されないが、あまり厚くなると、形成が困難となり、ゲート電極の制御性も低下する。このため、５ｎｍ以下とすることが好ましい。５ｎｍ以下であれば、結晶成長させた際に表面のラフネスが増大することはほとんどなく、ゲートの変調にばらつきが生じるおそれはほとんどない。また、ゲート電極とチャネルとの間の距離が大きくなると総合コンダクスタンスが減少する。従って、利得を向上する観点からも第１の絶縁膜の膜厚は薄い方が好ましい。

第２の絶縁膜１６は非晶質のＳｉＮ膜としたが、ＳｉＯ₂膜、ＨｆＯ₂膜、Ａｌ₂Ｏ₃膜又はＡｌＮ膜としてもよい。また、同様な効果が得られれば、どのような材料かなる絶縁膜であってもよい。また、単層膜に限らず積層膜であってもよい。なお、利得を向上する観点からは、第２の絶縁膜の膜厚も薄い方が好ましい。

また、第２の窒化物半導体層１４のＡｌ組成を０．４とした例を示したが、適宜変更してかまわない。第１の窒化物半導体層１３と第２の窒化物半導体層１４との間にＡｌＮからなるスペーサ層を形成してもよい。この場合、スペーサ層の厚さは１．５ｎｍ程度とすればよい。

本発明に係る電界効果トランジスタ及びその製造方法は、シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現でき、特に高周波用の電界効果トランジスタ及びその製造方法等として有用である。

本発明の第１の実施形態に係る電界効果トランジスタを示す断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る電界効果トランジスタに用いる結晶性の窒化シリコンを説明するための図であり、（ａ）はIII−Ｖ族窒化物半導体の結晶構造を示し、（ｂ）は窒化シリコンの結晶構造を示す。 本発明の第１の実施形態に係る電界効果トランジスタのゲート電流とゲート電圧との関係を示すグラフである。 本発明の第１の実施形態に係る電界効果トランジスタの高周波特性を示すグラフである。 本発明の第２の実施形態に係る電界効果トランジスタを示す断面図である。 本発明の第３の実施形態に係る電界効果トランジスタを示す断面図である。 本発明の第３の実施形態に係る電界効果トランジスタのオーミック電極部分を拡大して示す断面図である。 本発明の第３の実施形態に係る電界効果トランジスタの変形例を示す断面図である。 本発明の第４の実施形態に係る電界効果トランジスタを示す断面図である。 本発明の第４の実施形態に係る電界効果トランジスタのドレイン電流とオーバーラップ部の長さとの関係を示すグラフである。 本発明の第５の実施形態に係る電界効果トランジスタを示す断面図である。

符号の説明

１１ 基板
１２ バッファ層
１３ 第１の窒化物半導体層
１４ 第２の窒化物半導体層
１５ 第１の絶縁膜
１６ 第２の絶縁膜
２１ ゲート電極
２２ オーミック電極
２５ キャップ層
３１Ａ 高キャリア濃度部分
３１Ｂ 通常部分
４１ リセス部

Claims (15)

1. 基板の上に形成された第１の窒化物半導体層と、
   前記第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、
   前記第２の窒化物半導体層の上に形成され、結晶性の窒化シリコンからなる第１の絶縁膜と、
   前記第１の絶縁膜の上に形成され、非晶質の第２の絶縁膜と、
   前記第２の絶縁膜の上に形成されたゲート電極と、
   前記ゲート電極の両側方に形成されたソース電極及びドレイン電極とを備えていることを特徴とする電界効果トランジスタ。
2. 前記ソース電極及びドレイン電極は、前記第１の絶縁膜の上に形成されていることを特徴とする請求項１に記載の電界効果トランジスタ。
3. 前記ソース電極の一部及びドレイン電極の一部は、前記第１の窒化物半導体層を露出するオーミック電極リセス部に形成され、
   前記ソース電極及びドレイン電極のそれぞれにおける前記第１の絶縁膜の上に形成されている部分の長さは５μｍ以上であることを特徴とする請求項２に記載の電界効果トランジスタ。
4. 前記ソース電極の一部及びドレイン電極の一部は、前記第２の絶縁膜の上に形成され、前記ソース電極の残部及びドレイン電極の残部は、前記第１の窒化物半導体層を露出するオーミック電極リセス部に形成されていることを特徴とする請求項１に記載の電界効果トランジスタ。
5. 前記第２の窒化物半導体層の上における前記ゲート電極の両側方に形成され、ｎ型の不純物を含む第３の窒化物半導体層をさらに備え、
   前記ソース電極及びドレイン電極は、前記第３の窒化物半導体層の上に形成されていることを特徴とする請求項１〜４のいずれか１項に記載の電界効果トランジスタ。
6. 基板の上に形成された第１の窒化物半導体層と、
   前記第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、
   前記第２の窒化物半導体層の上に形成され、結晶性の窒化シリコンからなる第１の絶縁膜と、
   前記第１の絶縁膜の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
   前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを備えていることを特徴とする電界効果トランジスタ。
7. 前記ソース電極の一部及びドレイン電極の一部は、前記第１の窒化物半導体層を露出するオーミック電極リセス部に形成され、
   前記ソース電極及びドレイン電極のそれぞれにおける前記第１の絶縁膜の上に形成されている部分の長さは５μｍ以上であることを特徴とする請求項６に記載の電界効果トランジスタ。
8. 前記第１の絶縁膜は、膜厚が５ｎｍ以下であることを特徴とする請求項１〜７のいずれか１項に記載の電界効果トランジスタ。
9. 前記第２の絶縁膜は、ＳｉＮ、ＳｉＯ₂、ＡｌＮ、ＨｆＯ₂及びＡｌ₂Ｏ₃のうちの少なくとも一つを含むことを特徴とする請求項１〜８のいずれか１項に記載の電界効果トランジスタ。
10. 前記第１の窒化物半導体層と前記第２の窒化物半導体の間に形成され、窒化アルミニウムからなるスペーサ層をさらに備えていることを特徴とする請求項１〜９のいずれか１項に記載の電界効果トランジスタ。
11. 基板上に第１の窒化物半導体層と、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、結晶性の窒化シリコンからなる第１の絶縁膜とを順次結晶成長する結晶成長工程と、
    前記第１の絶縁膜の上に非晶質の第２の絶縁膜を形成する絶縁膜形成工程と、
    前記第２の絶縁膜の上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極の両側方にソース電極及びドレイン電極を形成するオーミック電極形成工程とを備えていることを特徴とする電界効果トランジスタの製造方法。
12. 前記オーミック電極形成工程は、前記結晶成長よりも後で且つ前記絶縁膜形成工程よりも前に行い、前記ソース電極及びドレイン電極を前記第１の絶縁膜の上に形成する工程であることを特徴とする請求項１１に記載の電界効果トランジスタの製造方法。
13. 前記基板の上に第１の窒化物半導体層と、該第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層と、結晶性の窒化シリコンからなる第１の絶縁膜とを順次結晶成長する結晶成長と、
    前記第１の絶縁膜の上に互いに間隔をおいてソース電極及びドレイン電極を形成するオーミック電極形成工程と、
    前記ソース電極とドレイン電極との間にゲート電極を形成するゲート電極形成工程とを備えていることを特徴とする電界効果トランジスタの製造方法。
14. 前記結晶成長工程よりも後で且つ前記オーミック電極形成工程よりも前に、前記第２の窒化物半導体層及び第１の窒化物半導体層を選択的にエッチングして、オーミック電極リセス部を形成するオーミックリセス形成工程をさらに備え、
    前記オーミック電極形成工程では、前記ソース電極の一部及びドレイン電極の一部を前記オーミック電極リセス部に形成し、前記ソース電極及びドレイン電極のそれぞれにおける前記第１の絶縁膜の上に形成された部分の長さを５μｍ以上とすることを特徴とする請求項１２又は１３に記載の電界効果トランジスタの製造方法。
15. 前記結晶成長工程は、前記第１の絶縁膜を選択的に除去して前記第２の窒化物半導体層が露出した領域を形成する工程と、前記第２の窒化物半導体層が露出した領域にｎ型の不純物を含む第３の窒化物半導体層を形成する工程を含み、
    前記オーミック電極形成工程では、前記ソース電極及びドレイン電極を前記第３の窒化物半導体層の上に形成することを特徴とする請求項１１に記載の電界効果トランジスタの製造方法。

Images