CN108987342A - 等离子体蚀刻和等离子体切割的方法 - Google Patents

等离子体蚀刻和等离子体切割的方法 Download PDF

Info

Publication number
CN108987342A
CN108987342A CN201810568915.0A CN201810568915A CN108987342A CN 108987342 A CN108987342 A CN 108987342A CN 201810568915 A CN201810568915 A CN 201810568915A CN 108987342 A CN108987342 A CN 108987342A
Authority
CN
China
Prior art keywords
etching
plasma
main
silicon
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810568915.0A
Other languages
English (en)
Other versions
CN108987342B (zh
Inventor
奥立佛·J·安塞尔
马丁·哈尼辛克
珍妮特·霍普金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of CN108987342A publication Critical patent/CN108987342A/zh
Application granted granted Critical
Publication of CN108987342B publication Critical patent/CN108987342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

根据本发明，提供了一种在附接有背面金属层的硅衬底中等离子体蚀刻一个或多个切割通道的方法，该方法包括以下步骤：使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行主蚀刻，以产生具有圆齿形侧壁的切割通道；和切换到使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行第二蚀刻，直到达到背面金属层，其中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅的量的一半或者更少。本发明还提供了一种对附接有背面金属层的硅衬底进行等离子体切割的方法。

Description

等离子体蚀刻和等离子体切割的方法
技术领域
本发明涉及等离子体蚀刻和等离子体切割的方法。
背景技术
半导体制造通常涉及在单个半导体晶片上并行地处理大量的硅芯片。一旦处理步骤完成，晶片必须被切成独立的芯片。然后，对随后被封装的芯片进行连接。常规地，使用金刚石锯实施切割步骤，该金刚石锯沿着晶片上的划线进行切割。最近，人们对提供用于切割晶片的新方法存在很大的兴趣。这些方法提供了增强性能和降低成本的可能性。这样的方法之一是使用激光来实施晶片的切割。替代的方法是使用等离子体蚀刻来切割晶片。该方法具有如下方面的益处：使裸片边缘损伤最小化，通过使用非常狭窄的划线来使对晶片表面的有效使用最大化，并提供使用非正交划线布局的选择。根据应用要求，等离子体蚀刻可以在晶片的减薄或研磨之前或之后发生。
与其他切割方法(诸如激光切割或刀片切割)相比，等离子体切割具有许多益处，诸如，切屑更少、提高裸片强度/产量和提高每张晶片的裸片密度。晶片通常在框架结构中被安装在胶带上，并使用已知的“博世(Bosch)”工艺各向异性地进行等离子体蚀刻，该工艺是一种使工艺气体在钝化(沉积)气体和蚀刻气体之间交替的技术。通过控制工艺参数，可以以高蚀刻速率获得优异的各向异性分布。博世工艺的后果是侧壁由于其形状而具有被称为圆齿(scallop)的固有粗糙度。
通常，一个背面金属(backside metal，BSM)层或多个背面金属层被附接到晶片，以进行电接触。一些切割技术(诸如锯切或激光划切)可以沿着划线去除BSM。然而，这些金属层的存在在晶片的等离子体切割中可能会有问题，因为用于蚀刻体硅的等离子体化学组成不能很好地适合对背面金属进行蚀刻。在不蚀刻背面金属的情况下，在裸片分割步骤中存在金属撕裂的风险，其中金属碎片被留下且粘附于已分离的裸片的底部上。不良BSM断裂可能会在随后的工作流程中引起问题，因此希望来自暴露的通道中的所有金属在BSM分离过程和裸片剥离后保持粘附到切割胶带上。
US2010/010227A1(以下称为US‘227)公开了一种半导体裸片分割方法。US‘227文献没有提到BSM撕裂的问题，但是提出了当接近硅/BSM界面时，可以通过使用常规的各向异性博世蚀刻或大部分各向同性蚀刻步骤来成功地分离裸片。具体来讲，US‘227公开了当接近BSM层时通过形成更大和更明显的圆齿来增加切割通道的宽度。
本发明的目的是提供一种等离子体蚀刻工艺，该工艺能够快速去除硅并且能够在没有不利地撕裂BSM的情况下进行分割。
发明人已经研究了BSM撕裂的问题，并且发现，存在两个影响BSM分离的干净程度的主要参数：
1、在裸片/BSM界面处的BSM平面与局部裸片侧壁平面之间的角度。
2、沿着裸片底部边缘的规则度。
这些参数与硅/BSM界面处的圆齿形状有关。具体来说，发明人已经发现，在硅/BSM界面处BSM平面与局部裸片侧壁平面之间的角度越大(即，在该界面处侧壁越接近垂直于BSM平面)，BSM分离的越干净。因此，大而深的明显圆齿会增加BSM撕裂的风险，因为它们会导致不规则的裸片底部边缘和在硅/BSM界面处BSM和裸片侧壁之间的小角度。这与US‘227的公开形成了对比。
此外，等离子体蚀刻(和其他蚀刻工艺)的现象是蚀刻速率由于气体传输限制而依赖于蚀刻通道的纵横比。这被称为纵横比决定蚀刻(Aspect Ratio Dependent Etching，ARDE)。具体来讲，通道的交叉点和通道的中心被以不同的蚀刻速率蚀刻，这通常导致交叉点“触地(touching down)”(到达BSM层)更早。这导致BSM层在每个圆齿内的不同位置处截断裸片侧壁，由此产生不规则的裸片底部边缘。这还导致“蚀刻前方”面积减少，这增加了对最后的圆齿的蚀刻速率，使该圆齿甚至更加明显并增加了BSM撕裂问题。
发明内容
根据本发明的第一方面，提供了一种在附接有背面金属层的硅衬底中等离子体蚀刻一个或多个切割通道的方法，所述方法包括以下步骤：
使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行主蚀刻，以产生具有圆齿形侧壁的切割通道；和
切换为使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行第二等离子体蚀刻，直至到达背面金属层；
其中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的一半或者更少。
通过在接近BSM层时去除较少的硅，在第二蚀刻期间形成的圆齿(作为博世工艺的结果)比在主蚀刻期间形成的圆齿更小且更浅。通过在硅/BSM界面处形成小而浅的圆齿，在硅/BSM界面处BSM平面与局部裸片侧壁平面之间的角度更有可能较高。在硅/BSM界面附近蚀刻出小而浅的圆齿也减少了ARDE效应，从而减少了沿着裸片底部边缘的不规则度。此外，通过执行包括主蚀刻和第二蚀刻的多步骤工艺，主蚀刻可在高速率下实施以实现高的处理能力。
设想在主蚀刻期间的蚀刻步骤中去除的硅量将不会在主蚀刻的过程中变化。然而，原则上，在蚀刻步骤中去除的硅量可以在主蚀刻的过程中变化。在那些实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量被理解为相对于在主蚀刻中的每个蚀刻步骤中去除的平均硅量来表示。
在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的三分之一或者更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的四分之一或者更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的五分之一或者更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的六分之一或者更少。
鉴于第二蚀刻工艺去除较少的硅并且因此比主蚀刻工艺慢，所以需要在维持高处理能力和降低BSM撕裂的风险之间找到平衡。因此，优选地，在第二蚀刻期间的一个蚀刻步骤中去除的硅量至少是在主蚀刻期间的一个蚀刻步骤中去除的硅量的四十分之一。在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量至少是在主蚀刻期间的一个蚀刻步骤中去除的硅量的三十分之一。在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤中去除的硅量至少是在主蚀刻期间的一个蚀刻步骤中去除的硅量的二十分之一。
大致上，如果诸如射频功率和气体流等的工艺条件保持在恒定值，则在蚀刻步骤期间去除的硅量与蚀刻步骤的蚀刻时间成正比。因此，为了实现主蚀刻和第二蚀刻之间去除的硅量的特定比例，可以使用相同的蚀刻时间比例。
优选地，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间是主蚀刻期间的一个蚀刻步骤的蚀刻时间的一半或者更少。在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的三分之一或者更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的四分之一或者更少。在其他实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的五分之一或者更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的六分之一或者更少。
如果在第二蚀刻期间的一个蚀刻步骤的蚀刻时间低于在主蚀刻期间的一个蚀刻步骤的蚀刻时间，则需要在维持高处理能力和降低BSM撕裂的风险之间找到平衡。因此，优选地，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间至少是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的四十分之一。在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间至少是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的三十分之一。在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间至少是在主蚀刻期间的一个蚀刻步骤的蚀刻时间的二十分之一。
设想在主蚀刻期间的蚀刻步骤的蚀刻时间将不会在主蚀刻的过程中变化。然而，原则上，蚀刻步骤的蚀刻时间可以在主蚀刻的过程中变化。在那些实施方式中，第二蚀刻期间的蚀刻步骤的蚀刻时间被理解为相对于主蚀刻中的蚀刻步骤的平均蚀刻时间来表示。
在主蚀刻和第二蚀刻之间的切换期间，在每个蚀刻步骤期间去除的硅量可以逐渐减少。切换可以在数个蚀刻周期中发生，一个蚀刻周期被定义为一个沉积步骤和一个蚀刻步骤。例如，在2个蚀刻周期、3个蚀刻周期、4个蚀刻周期、5个蚀刻周期、6个蚀刻周期、7个蚀刻周期或8个蚀刻周期内，随着主蚀刻切换到第二蚀刻，在一个蚀刻步骤中被去除的硅量可以逐渐减少。在切换期间去除的硅量的逐渐减少可以是线性的。
在主蚀刻和第二蚀刻之间的切换期间，每个蚀刻步骤的蚀刻时间可以逐渐减少。切换可以在数个蚀刻周期中发生，一个蚀刻周期被定义为一个沉积步骤和一个蚀刻步骤。例如，在2个蚀刻周期、3个蚀刻周期、4个蚀刻周期、5个蚀刻周期、6个蚀刻周期、7个蚀刻周期或8个蚀刻周期中，随着主蚀刻切换到第二蚀刻，每一个步骤的蚀刻时间可以逐渐减少。在切换期间的蚀刻时间的逐渐减少可以是线性的。
优选地，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间为1.5秒或更少。在一些实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间为1秒或更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间为0.5秒或更少。在其它实施方式中，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间为约0.5秒。
切换到第二蚀刻可以在主蚀刻到达背面金属层之前开始。在一些实施方式中，当主蚀刻与背面金属层相距的距离达到约60μm或更小(即，距离硅和背面金属层之间的界面约60μm或更小)时，开始第二蚀刻。在其它实施方式中，当主蚀刻与背面金属层相距的距离达到约50μm或更小时，开始第二蚀刻。在其它实施方式中，当主蚀刻与背面金属层相距的距离达到约40μm或更小时，开始第二蚀刻。在其它实施方式中，当主蚀刻与背面金属层相距的距离达到约30μm或更小时，开始第二蚀刻。在其它实施方式中，当主蚀刻与背面金属层相距的距离达到约20μm或更小时，开始第二蚀刻。
替代地，在要蚀刻多个相交的切割通道的情况下，当切割通道交叉点(即，切割通道相交的点)到达背面金属层时，可以开始切换到第二蚀刻。与在主蚀刻到达背面金属层之前切换到第二蚀刻相比，该实施方式可以允许更高的处理能力，因为在切换到(较慢的)第二蚀刻工艺之前主蚀刻工艺可以被执行更长时间。此外，切割通道交叉点到达BSM层的点可以使用已知的方法检测，由此提供可开始第二蚀刻的可便利检测的点。
在执行第二蚀刻之后，可以执行平滑化步骤以降低圆齿化(scalloping)，其中，平滑化步骤包括将每个切割通道的侧壁暴露于各向异性等离子体蚀刻，所述各向异性等离子体蚀刻至少部分地蚀刻圆齿以提供平滑的侧壁。
该平滑化步骤是一种高度方向性的蚀刻，其被设计成去除硅/BSM界面处的促使BSM撕裂的尖锐边缘和不规则部分。
主蚀刻和/或第二蚀刻可以是通常称为“博世蚀刻(Bosch etch)”的类型。示例性的参考文献是US 5,501,893、US 7,648,611和US 8,133,349，这些文献的全部内容通过引用并入本文。
典型地，在执行主蚀刻之前在硅衬底上形成掩模，以便限定出一个或多个切割通道。
在本发明的另一方面中，提供了一种在附接有背面金属层的硅衬底中等离子体蚀刻出一个或多个切割通道的方法，所述方法包括以下步骤：
使用交替地重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行主蚀刻，直至达到背面金属层；
执行平滑化步骤以降低圆齿化，其中，平滑化步骤包括将每个切割通道的侧壁暴露于各向异性等离子体蚀刻，该各向异性等离子体蚀刻至少部分地蚀刻圆齿以提供平滑的侧壁。
优选地，各向异性等离子体蚀刻使用由含氟气体产生的等离子体，该含氟气体例如为SF6。
等离子体可以在包括含氟气体和惰性气体的气体混合物中产生，该惰性气体优选为氩气。
优选地，各向异性等离子体蚀刻使用具有500W或更高的射频功率的射频偏压。
优选地，各向异性等离子体蚀刻使用由具有3000W或更高的射频功率的射频信号产生的等离子体。
在本发明的另一方面中，提供了一种对附接有背面金属的硅衬底进行等离子体切割的方法，所述方法包括：
执行本发明的之前方面中任一方面所述的等离子体蚀刻方法；和
沿着切割通道将衬底分割成一个或多个裸片。
技术人员熟知用于分割具有蚀刻的切割通道和一个或多个BSM层的硅衬底的合适方法。
虽然上文描述了本发明，但是本发明可延伸到上文所列出的或下文的描述、附图或权利要求中所列出的特征的任何创造性组合。
附图说明
现在将参考附图仅通过示例的方式描述本发明，在附图中：
图1(a)和图1(b)是典型的切割工艺的示意图。
图2是示出了已使用博世工艺进行蚀刻的两个相邻的裸片110的侧视图的图像。
图3是示出了两个分割开的裸片之间的不良BSM分离的图像。
图4示出了根据第一实施方式的方法的流程图。
图5是示出了在硅/BSM界面的不同的可能位置处的明显深的圆齿和浅而小的圆齿之间的角度(α)的差异。
图6示出了在第二蚀刻期间针对不同蚀刻时间的裸片的侧壁的图像。
图7示出了在执行第一实施方式的方法之后已经分离的裸片的图像。
图8示出了根据第二实施方式的方法的流程图。
图9示出了根据第三实施方式的方法的流程图。
图10示出了平滑化步骤之前的典型的圆齿形特征的图像以及平滑化步骤之后的特征图像。
具体实施方式
图1(a)示出了用于执行已知等离子体蚀刻工艺的典型的起始结构100的示意图。结构100包括覆盖硅衬底104的一侧的图案化的光刻胶层102。背面金属(BSM)层106被粘附到硅衬底104的相反侧。
图1(b)示出了在执行等离子体蚀刻工艺以产生切割通道108之后的结构100的示意图。硅衬底104被蚀刻到到底，但由于等离子体化学组成不适于穿过BSM层106进行蚀刻，所以等离子体蚀刻工艺在BSM层106处停止。
图2是扫描电子显微镜(scanning electron microscope，SEM)图像，其示出了已使用博世工艺进行蚀刻并且随后被分割的两个相邻的裸片110的侧视图。可以看到，作为使用博世工艺来产生切割通道108的结果，每个裸片110的侧壁是圆齿形的。硅/BSM界面表示在图像的底部。
图3示出了两个分割开的裸片之间的不良BSM分离的示例。在图3的两个图像中，裸片被定向成使得BSM层面向上。可以看到，BSM层没有干净地分离，其中，金属残留物粘附在不规则的硅/BSM界面上。
图4示出了根据第一实施方式的方法的流程图。如上文所述且在图1(b)中所示出的，首先使附接有背面金属(BSM)层106的硅衬底104经历主蚀刻工艺。主蚀刻是博世等离子蚀刻，即，包括沉积步骤和等离子蚀刻步骤，该沉积步骤和该等离子蚀刻步骤被交替重复以部分地形成穿过硅衬底104的切割通道108。
在该实施方式和其他实施方式中的沉积步骤和随后的沉积步骤可以使用由合适的源气体(诸如碳氟化合物，例如C4F8)形成的等离子体来执行。在该实施方式和其他实施方式中的蚀刻步骤和随后的蚀刻步骤可以使用由合适的蚀刻气体或气体混合物(诸如含氟气体，例如SF6)形成的等离子体来执行。用于主蚀刻工艺的示例工艺条件在表1中示出。
表1
工艺参数 沉积 去除 蚀刻
时间[s] 1-5 0.5-5 3-10
压力[毫托] 60-120 15-50 100-180
射频功率[W] 4500 4500 5200
偏压功率[W] 0 500-1200 0-100
C4F8[sccm] 200-600 - -
SF6[sccm] - 200-400 750
在通过主蚀刻形成的切割通道到达BSM层之前，第一实施方式的方法从执行主蚀刻工艺切换到执行第二蚀刻工艺。类似于主蚀刻工艺，第二蚀刻工艺也是包括沉积步骤和等离子体蚀刻步骤的博世等离子体蚀刻，该沉积步骤和该等离子体蚀刻步骤被交替重复以继续形成穿过硅衬底104的切割通道108，直到达到BSM层106。第二蚀刻的结束点可以使用已知技术来估计，该已知技术例如为光学发射光谱法(optical emission spectroscopy，OES)或干涉测量法。
主蚀刻和第二蚀刻之间的一个区别在于：在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的一半或者更少。通过这种方式，与由主蚀刻形成的圆齿相比，在第二蚀刻期间形成的侧壁圆齿更小且更浅。
通过在硅/BSM界面处和附近形成小而浅的圆齿，与明显深的圆齿相比，在该界面处BSM平面与局部侧壁之间的角度更可能较高(接近90°)。图5是示意图，示出了在硅/BSM界面的不同可能位置处的明显深的圆齿(在左侧示出)和浅而小的圆齿(在右侧示出)之间的该角度(α)的差异。图5表明，对于明显深的圆齿，在某些硅/BSM界面位置处，BSM平面与局部侧壁之间的角度可以非常低(例如，图中顶部所示的角度)。
大致上，如果射频功率和气体流量保持在恒定值，则在蚀刻步骤期间去除的硅量与蚀刻步骤的蚀刻时间成正比。因此，在蚀刻步骤期间去除较少硅的一种方式是减少蚀刻步骤的蚀刻时间。例如，为了将在一个蚀刻步骤中去除的硅的量减少一半，可以对蚀刻步骤的蚀刻时间减半。
图6示出了在第二蚀刻期间对于每个蚀刻步骤经历1秒和1.5秒的蚀刻时间后的裸片的侧壁的扫描电子显微镜(SEM)图像。可以看到，与更远离BSM层(位于每个图像的底部)的圆齿(在主蚀刻期间形成的)相比，接近BSM层的圆齿更小且更浅。优选地，在第二蚀刻期间的一个蚀刻步骤的蚀刻时间为约0.5秒。
除了蚀刻时间之外，还可以单独或组合地改变其他参数，以减少在蚀刻步骤期间去除的硅量。例如，可以减小射频功率或可以使用更少的蚀刻气体(例如SF6)。
该方法从执行主蚀刻切换到执行第二蚀刻的点需要考虑保持高处理能力并允许可靠的BSM分离的需要。为了保持高的处理能力，理想地是，将执行第二蚀刻所花费的总时间保持在最小值。切换点将取决于估计的主蚀刻的蚀刻速率以及取决于估计的硅衬底厚度或已知的硅衬底厚度。实际上，切换点可以通过利用代表性衬底的试错过程来确定。
从主蚀刻工艺到第二蚀刻工艺的切换可以是逐渐的，即，随着该方法从主蚀刻工艺切换到第二蚀刻工艺，被去除的硅量可以逐渐减少。切换可以在数个蚀刻周期发生(一个周期被定义为一个沉积步骤和一个蚀刻步骤)。在切换期间，在一个蚀刻步骤期间去除的硅量可以线性地减小。
图7示出了在执行第一实施方式的方法之后已经分离的裸片的SEM图像和光学显微镜图像。在图7中，裸片被定向为使得BSM层位于顶部。硅衬底的厚度为约100μm。BSM的厚度为0.370μm，并且BSM由20nm的Ti、50nm的Ni和300nm的Au组成。在第二蚀刻期间的一个蚀刻步骤中去除的硅量是在主蚀刻期间的一个蚀刻步骤中去除的硅量的约三分之一。在第二蚀刻期间的一个蚀刻的蚀刻时间是在主蚀刻期间的一个蚀刻的蚀刻时间的约三分之一。从主蚀刻到第二蚀刻的切换发生在剩余的硅为约30μm(即，距硅和背面金属层之间的界面约30μm)处。主蚀刻工艺和第二蚀刻工艺之间的转换步骤消耗了大约10μm的Si。该图显示，没有金属残留物粘附到裸片的底部边缘，这表明BSM层沿着切割通道已非常干净地分离。
图8示出了根据第二实施方式的方法的流程图。除了第二实施方式的方法在切割通道的交叉点到达BSM层时切换到第二蚀刻工艺之外，第二实施方式与第一实施方式相同。如背景技术部分所提到的，由于ARDE，通道交叉点通常以不同于通道的剩余部分的蚀刻速率被蚀刻。因此，在通道交叉点到达BSM层的点时，切割通道的剩余部分尚未到达BSM层。使用第二蚀刻完成切割通道，直到切割通道的剩余部分到达BSM层。
可以使用已知的方法(诸如光学发射光谱法(optical emission spectroscopy，OES)或干涉测量法)来检测通道交叉点到达BSM层的点。
第二实施方式的方法与第一实施方式的方法相比允许更高的处理能力，因为在切换到(较慢的)第二蚀刻工艺之前可以执行主蚀刻工艺更长时间。此外，如上文所提到的，切割通道交叉点到达BSM层的点可以使用已知方法来检测，由此提供可以开始第二蚀刻的可便利检测的点。
图9示出了根据第三实施方式的方法的流程图。
在第三实施方式的方法中，首先使附接有背面金属(BSM)层106的硅衬底104经历主蚀刻工艺。除了执行主蚀刻工艺直到切割通道到达BSM层之外，主蚀刻工艺与第一实施方式和第二实施方式所述的主蚀刻工艺相同。结束点可以使用诸如光学发射光谱法(OES)或干涉测量法的已知方法来确定。
接下来，执行平滑化步骤以降低侧壁的圆齿化，例如，通过去除圆齿的尖端。可以使用利用由合适的蚀刻气体或气体混合物(诸如含氟气体，例如SF6)形成的等离子体进行的各向异性等离子体蚀刻来执行平滑化步骤。气体混合物可以包括例如SF6的含氟气体和例如氩气的惰性气体。表2中示出了用于使用SF6和氩气的气体混合物进行的平滑化步骤的示例性工艺条件。
表2
工艺参数 平滑化蚀刻
时间[秒] 5-150
压力[毫托] 1-300
射频功率[W] 4000
偏压功率[W] 500-1000
氩气[sccm] 200-400
SF6[sccm] 100-200
第三实施方式的平滑化步骤具有高度方向性并且旨在去除尖锐的边缘以有助于BSM干净分离。
图10示出了在平滑化步骤之前典型的圆齿形特征的SEM图像和平滑化步骤之后的特征的SEM图像。通过执行平滑化步骤，硅/BSM层界面处的不规则的边缘被平滑化，从而在界面处提供更直且更规则的边缘，以有助于BSM分离。
平滑化步骤也可以通过在第二蚀刻之后执行平滑化步骤而与第一实施方式和第二实施方式结合。这将界面处更小且更浅的圆齿的有利效果与硅/BSM层界面处更直且更规则的边缘结合到了一起。

Claims (18)

1.一种在附接有背面金属层的硅衬底中等离子体蚀刻一个或多个切割通道的方法，所述方法包括以下步骤：
使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行主蚀刻，以产生具有圆齿形侧壁的切割通道；和
切换到使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行第二蚀刻，直至达到所述背面金属层；
其中，在所述第二蚀刻期间的一个蚀刻步骤中去除的硅量是在所述主蚀刻期间的一个蚀刻步骤中去除的硅量的一半或者更少。
2.根据权利要求1所述的方法，其中，在所述第二蚀刻期间的一个蚀刻步骤中去除的硅量至少是在所述主蚀刻期间的一个蚀刻步骤中去除的硅量的四十分之一。
3.根据权利要求1或2所述的方法，其中，在所述第二蚀刻期间的一个蚀刻步骤的蚀刻时间是在所述主蚀刻期间的一个蚀刻步骤的蚀刻时间的一半或者更少。
4.根据前述权利要求中任一项所述的方法，其中，在所述第二蚀刻期间的一个蚀刻步骤的蚀刻时间至少是在所述主蚀刻期间的一个蚀刻步骤的蚀刻时间的四十分之一。
5.根据前述权利要求中任一项所述的方法，其中，在所述主蚀刻和所述第二蚀刻之间，在每个蚀刻步骤过程中去除的硅量逐渐减少。
6.根据前述权利要求中任一项所述的方法，其中，在所述主蚀刻和所述第二蚀刻之间，每个蚀刻步骤的蚀刻时间逐渐减少。
7.根据前述权利要求中任一项所述的方法，其中，在所述第二蚀刻期间的一个蚀刻步骤的蚀刻时间为1.5秒或更少，优选为1秒或更少。
8.根据前述权利要求中任一项所述的方法，其中，在所述主蚀刻到达所述背面金属层之前开始所述第二蚀刻。
9.根据权利要求8所述的方法，其中，当所述主蚀刻到达距离所述背面金属层大约60μm或更小的距离时，开始所述第二蚀刻。
10.根据权利要求1至7中任一项所述的方法，其中，将蚀刻出多个交叉的切割通道，并且当切割通道交叉点到达所述背面金属层时切换到所述第二蚀刻。
11.根据权利要求1至10中任一项所述的方法，所述方法进一步包括：
在执行所述第二蚀刻之后，执行平滑化步骤以降低圆齿化，其中，所述平滑化步骤包括将各切割通道的侧壁暴露于各向异性等离子体蚀刻，所述各向异性等离子体蚀刻至少部分地蚀刻圆齿以提供平滑的侧壁。
12.一种在附接有背面金属层的硅衬底中等离子体蚀刻一个或多个切割通道的方法，所述方法包括以下步骤：
使用交替重复沉积步骤和蚀刻步骤的周期性等离子体蚀刻工艺执行主蚀刻，直至达到所述背面金属层，所述主蚀刻产生圆齿形侧壁；
执行平滑化步骤以降低圆齿化，其中，所述平滑化步骤包括将每个切割通道的侧壁暴露于各向异性等离子体蚀刻，所述各向异性等离子体蚀刻至少部分地蚀刻圆齿以提供平滑的侧壁。
13.根据权利要求11或权利要求12所述的方法，其中，所述各向异性等离子蚀刻使用由含氟气体产生的等离子体。
14.根据权利要求13的方法，其中，所述含氟气体是SF6。
15.根据权利要求13或权利要求14所述的方法，其中，所述等离子体在包括含氟气体和惰性气体的气体混合物中产生，所述惰性气体优选为氩气。
16.根据权利要求10至15中任一项所述的方法，其中，所述各向异性等离子体蚀刻使用具有500W或更高的射频功率的射频偏压。
17.根据权利要求10至16中任一项所述的方法，其中，所述各向异性等离子体蚀刻使用由具有3000W或更高的射频功率的射频信号产生的等离子体。
18.一种对附接有背面金属层的硅衬底进行等离子体切割的方法，所述方法包括：
执行前述权利要求中任一项所述的等离子体蚀刻方法；和
沿着所述切割通道将所述衬底分割成一个或多个裸片。
CN201810568915.0A 2017-06-05 2018-06-05 等离子体蚀刻和等离子体切割的方法 Active CN108987342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1708927.7A GB201708927D0 (en) 2017-06-05 2017-06-05 Methods of plasma etching and plasma dicing
GB1708927.7 2017-06-05

Publications (2)

Publication Number Publication Date
CN108987342A true CN108987342A (zh) 2018-12-11
CN108987342B CN108987342B (zh) 2023-07-18

Family

ID=59350031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810568915.0A Active CN108987342B (zh) 2017-06-05 2018-06-05 等离子体蚀刻和等离子体切割的方法

Country Status (7)

Country Link
US (1) US10872775B2 (zh)
EP (1) EP3413341B1 (zh)
JP (1) JP7042165B2 (zh)
KR (1) KR102364952B1 (zh)
CN (1) CN108987342B (zh)
GB (1) GB201708927D0 (zh)
TW (1) TWI791531B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US20210118734A1 (en) * 2019-10-22 2021-04-22 Semiconductor Components Industries, Llc Plasma-singulated, contaminant-reduced semiconductor die
US11658103B2 (en) * 2020-09-11 2023-05-23 Qualcomm Incorporated Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法
US20240071828A1 (en) * 2022-08-31 2024-02-29 Texas Instruments Incorporated Methods of separating semiconductor dies

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691678A2 (en) * 1994-07-08 1996-01-10 Applied Materials, Inc. Process for plasma etching of vias in a dielectric layer with removal of residues
EP0731501A1 (en) * 1995-03-08 1996-09-11 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
US5620525A (en) * 1990-07-16 1997-04-15 Novellus Systems, Inc. Apparatus for supporting a substrate and introducing gas flow doximate to an edge of the substrate
US20080202685A1 (en) * 2007-02-28 2008-08-28 Daniel Fischer High yield plasma etch process for interlayer dielectrics
JP2008217384A (ja) * 2007-03-05 2008-09-18 Hitachi Ltd 回路チップ及びその製造方法、並びにこれを搭載したｒｆｉｄ回路装置
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method
US20150104929A1 (en) * 2013-10-10 2015-04-16 Wei-Sheng Lei Method and apparatus for dicing wafers having thick passivation polymer layer
KR20160029097A (ko) * 2013-07-02 2016-03-14 어플라이드 머티어리얼스, 인코포레이티드 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP2017063145A (ja) * 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
CN104979188A (zh) * 2007-12-21 2015-10-14 苏威氟有限公司 用于生产微机电系统的方法
JP2010259160A (ja) * 2009-04-22 2010-11-11 Sumitomo Precision Prod Co Ltd 発電装置およびシリコン片の製造方法
JP5676941B2 (ja) * 2010-07-06 2015-02-25 キヤノン株式会社 配線基板の製造方法及び配線基板
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
US8450188B1 (en) 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
JP5957926B2 (ja) * 2012-02-09 2016-07-27 セイコーエプソン株式会社 半導体装置の製造方法
GB2499816A (en) 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US9034733B2 (en) 2012-08-20 2015-05-19 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9368404B2 (en) 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
US9153493B1 (en) 2013-01-16 2015-10-06 Micro Processing Technology, Inc. System for separating devices from a semiconductor wafer
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
WO2014137905A2 (en) * 2013-03-06 2014-09-12 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9224615B2 (en) * 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
US8906745B1 (en) 2013-09-12 2014-12-09 Micro Processing Technology, Inc. Method using fluid pressure to remove back metal from semiconductor wafer scribe streets
CN104576506A (zh) 2013-10-22 2015-04-29 中微半导体设备(上海)有限公司 一种刻蚀硅通孔的方法
CN103646917B (zh) * 2013-11-28 2016-04-13 中微半导体设备(上海)有限公司 硅通孔形成方法
US9312177B2 (en) * 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
JP6250429B2 (ja) * 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
US9275902B2 (en) * 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
JP2016018838A (ja) * 2014-07-07 2016-02-01 株式会社リコー シリコン基板の加工方法
EP3012857A1 (en) * 2014-10-21 2016-04-27 ams AG Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620525A (en) * 1990-07-16 1997-04-15 Novellus Systems, Inc. Apparatus for supporting a substrate and introducing gas flow doximate to an edge of the substrate
EP0691678A2 (en) * 1994-07-08 1996-01-10 Applied Materials, Inc. Process for plasma etching of vias in a dielectric layer with removal of residues
EP0731501A1 (en) * 1995-03-08 1996-09-11 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
US20080202685A1 (en) * 2007-02-28 2008-08-28 Daniel Fischer High yield plasma etch process for interlayer dielectrics
JP2008217384A (ja) * 2007-03-05 2008-09-18 Hitachi Ltd 回路チップ及びその製造方法、並びにこれを搭載したｒｆｉｄ回路装置
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method
KR20160029097A (ko) * 2013-07-02 2016-03-14 어플라이드 머티어리얼스, 인코포레이티드 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US20150104929A1 (en) * 2013-10-10 2015-04-16 Wei-Sheng Lei Method and apparatus for dicing wafers having thick passivation polymer layer
JP2017063145A (ja) * 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017073439A (ja) * 2015-10-06 2017-04-13 株式会社ディスコ デバイスの製造方法

Also Published As

Publication number Publication date
CN108987342B (zh) 2023-07-18
US20180350615A1 (en) 2018-12-06
US10872775B2 (en) 2020-12-22
TW201903889A (zh) 2019-01-16
TWI791531B (zh) 2023-02-11
GB201708927D0 (en) 2017-07-19
KR102364952B1 (ko) 2022-02-17
JP7042165B2 (ja) 2022-03-25
KR20180133231A (ko) 2018-12-13
EP3413341B1 (en) 2022-04-27
EP3413341A1 (en) 2018-12-12
JP2018207109A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
CN108987342A (zh) 等离子体蚀刻和等离子体切割的方法
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
US10497621B2 (en) Method for dicing a substrate with back metal
TWI377615B (en) Ultra-thin die and method of fabricating same
CN100499072C (zh) 晶片分割方法
EP1394851A3 (en) Semiconductor chip and fabrication method thereof
JP2003533869A (ja) キャビティをエッチングする方法
JP6441088B2 (ja) シリコンウェーハの製造方法及び半導体装置の製造方法
WO2008005630A2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
JP2005051007A (ja) 半導体チップの製造方法
EP2717298B1 (en) Method of plasma etching
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
Kiihamäki et al. Depth and profile control in plasma etched MEMS structures
Mahorowala et al. Etching of polysilicon in inductively coupled Cl 2 and HBr discharges. I. Experimental characterization of polysilicon profiles
JP6444805B2 (ja) 半導体チップの製造方法
CN105448648A (zh) 一种晶片流片方法
WO2008079691A3 (en) Semiconductor die with separation trench etch and passivation
CN100397586C (zh) 一种提高各向异性的多晶硅脉冲刻蚀工艺
JP2005088455A (ja) ダイヤモンドスクライバー
US10056297B1 (en) Modified plasma dicing process to improve back metal cleaving
Faust Jr Studies on surface preparation
CN108597982A (zh) 晶圆处理方法
KR100518582B1 (ko) 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
US20240105514A1 (en) Method of singulation of dies from a wafer
CN103311109A (zh) 侧墙的形成方法和用侧墙定义图形结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant