JP2017063145A - 炭化珪素半導体装置及びその製造方法 - Google Patents

炭化珪素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017063145A
JP2017063145A JP2015188488A JP2015188488A JP2017063145A JP 2017063145 A JP2017063145 A JP 2017063145A JP 2015188488 A JP2015188488 A JP 2015188488A JP 2015188488 A JP2015188488 A JP 2015188488A JP 2017063145 A JP2017063145 A JP 2017063145A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
region
semiconductor substrate
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015188488A
Other languages
English (en)
Other versions
JP6566812B2 (ja
Inventor
洋介 中西
Yosuke Nakanishi
洋介 中西
博明 岡部
Hiroaki Okabe
博明 岡部
敦司 楢崎
Atsushi Narasaki
敦司 楢崎
直斗 鹿口
Naoto Shikaguchi
直斗 鹿口
泰宏 香川
Yasuhiro Kagawa
泰宏 香川
健介 田口
Kensuke Taguchi
健介 田口
須賀原 和之
Kazuyuki Sugahara
和之 須賀原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015188488A priority Critical patent/JP6566812B2/ja
Publication of JP2017063145A publication Critical patent/JP2017063145A/ja
Application granted granted Critical
Publication of JP6566812B2 publication Critical patent/JP6566812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 炭化珪素半導体基板の裏面側に、レーザアニールにより形成したシリサイド層上の裏面電極は炭化珪素半導体基板に対して密着性が非常に悪く、裏面電極が剥離する場合があった。【解決手段】炭化珪素半導体基板の裏面上に形成された裏面電極を備え、炭化珪素半導体基板と裏面電極との間にシリサイド層を有する第1の領域に対する炭化珪素半導体基板と裏面電極とが直接接触している第2の領域の幅または面積を0.5倍以上1.5倍以下とする。【選択図】 図1

Description

本発明は、炭化珪素で構成される半導体装置とその製造方法に関するものである。
炭化珪素半導体装置は、炭化珪素(SiC)の優れた材料物性から半導体装置動作時の抵抗値を珪素半導体装置よりも低くすることができるため、注目を集めている。現在、炭化珪素半導体装置の分野では、さらなる低損失モジュールの実現を目指して低抵抗炭化珪素半導体装置の開発が精力的に行われている。
炭化珪素半導体装置において、動作時にキャリアが炭化珪素基板を通過して縦方向に走行する半導体装置では、基板厚さを薄くすることにより素子の抵抗を低減できる。半導体装置のさらなる低抵抗化のためには、基板を薄板化した炭化珪素半導体装置が求められる。
基板を薄板化した炭化珪素半導体装置を製造するためには、基板の表面側に表面デバイス構造を作製した後に基板を薄厚にして裏面構造を形成する。この裏面構造を形成する工程では、表面デバイス構造部分を低温に保ったまま、金属膜を堆積させた基板の裏面側だけを1000℃程度の高温でアニールすることで、裏面側のコンタクト電極を形成する。このため、基板の裏面側を局所的に加熱するレーザアニール、特に、パルスレーザを用いたレーザアニールが裏面側のコンタクト電極を形成するために用いられる。
炭化珪素半導体基板に対してレーザアニールを用いてコンタクト電極を形成する方法は、例えば特許文献1、特許文献2により開示されている。
特許文献1には、オーミックコンタクト領域と非オーミックコンタクト領域を形成することが記載されている。また、特許文献2には、ダイシングライン部にレーザを照射しないこと、ダイシングラインに対して傾斜させてレーザ光照射を行なうことにより、ダイシングによって発生する端面のチッピングを抑制できることが記載されている。
特表2007‐534143号公報 特開2013−77593号公報
炭化珪素半導体装置の基板の裏面側にレーザを照射してオーミック電極であるコンタクト電極を形成する場合、照射対象である炭化珪素半導体基板または炭化珪素半導体装置チップの大きさと比較してレーザビームのスポットサイズが小さくなるため、レーザビームを炭化珪素半導体基板の表面上で走査させてコンタクト電極を形成することが多い。しかしながら、発明者らは、レーザビームを重ねるように走査させて全面にレーザを照射すると、炭化珪素半導体基板からコンタクト電極または裏面電極が剥離し、モジュール化した時のコンタクト電極部の抵抗が増大する場合があることを見出した。
そこで本発明は、低抵抗かつ高い密着性の裏面電極を有する炭化珪素半導体装置とその製造方法を提供することを目的とする。
特許文献1には、レーザ照射領域とレーザ非照射領域を形成することは記載されているものの、低抵抗かつ高い密着性の裏面電極の炭化珪素半導体装置については何の記載も無い。
本発明は、上述のような発明者らが見つけた新たな問題を解決するためになされたもので、炭化珪素半導体基板の裏面に形成した金属膜に所定の割合でレーザを照射することにより、炭化珪素半導体基板との接触抵抗が低く、高密着性を有する裏面電極を備えた炭化珪素半導体装置を提供することを目的とする。
本発明にかかる炭化珪素半導体装置は、炭化珪素半導体基板と、炭化珪素半導体基板の第1主面上に形成されたドリフト層と、ドリフト層の表層部および上部に設けられたデバイス構造と、炭化珪素半導体基板の第1主面に対向する第2主面上に形成された裏面電極とを備え、第2の主面において、炭化珪素半導体基板と裏面電極との間にシリサイド層を有する第1の領域と、炭化珪素半導体基板と第2電極層とが直接接している第2の領域とがストライプ状に交互に配置されており、第1の領域の幅が第2の領域の幅に対して0.5倍以上1.5倍以下であるものである。
また、本発明にかかる炭化珪素半導体装置の製造方法は、(a)炭化珪素半導体基板の第1主面に第1の導電型のドリフト層を形成する工程と、(b)ドリフト層表層にデバイス構造を形成する工程と、(c)炭化珪素半導体基板の第1主面に対向する第2主面上に金属膜を形成する工程と、(d)金属膜にレーザ光を照射して金属膜シリサイドを形成することによりシリサイド層を形成する工程と、(e)シリサイド膜上に裏面電極を形成する工程を備え、(c)工程においてレーザ光を照射する領域の幅に対するレーザ光を照射しない領域の幅の比を0.5以上1.5以下にするものである。
本発明にかかる炭化珪素半導体装置、および炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板との抵抗が低く、炭化珪素半導体基板と密着性の高い裏面電極を備えた炭化珪素半導体装置を提供することができる。
この発明の実施の形態1に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の分布を示す平面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置を第2の主面側から見た光学顕微鏡写真を示す図である。 この発明の実施の形態1に係る炭化珪素半導体装置のレーザ非照射領域の長さ/レーザ照射領域の長さに対する抵抗増加量および裏面電極の密着性の関係を示す図である。 この発明の実施の形態1に係る炭化珪素半導体装置の図9のレーザ照射領域の走査電子顕微鏡写真を示す図である。 この発明の実施の形態1に係る整形したレーザビーム形状の例を示す図である。 この発明の実施の形態2に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の分布を示す平面模式図である。 この発明の実施の形態2に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の別の形態の分布を示す平面模式図である。 この発明の実施の形態3に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の分布を示す平面模式図である。 この発明の実施の形態3に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の分布を示す平面模式図である。 この発明の実施の形態3に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の別の形態の分布を示す平面模式図である。 この発明の実施の形態4に係る炭化珪素半導体装置の第2の主面のレーザ照射領域の分布を示す平面模式図である。
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
実施の形態1.
まず、本発明の実施の形態1にかかる炭化珪素半導体装置の構成を説明する。
図1は、実施の形態1にかかる炭化珪素半導体装置である炭化珪素ショットキバリアダイオード(SiC−SBD)を模式的に示す断面模式図である。また、図2は、本実施の形態の炭化珪素半導体装置である炭化珪素ショットキバリアダイオードの第2の主面である裏面側のシリサイド層が形成された領域の分布の様子を示す平面模式図である。
図1に示すように、本実施の形態のSiC−SBD(Schottky Barrier Diode)は、第1導電型の炭化珪素半導体基板11の第1の主面13上の形成された第1導電型のドリフト層12の表層部に所定の幅でリング状に第2導電型のイオン注入領域15が形成され、イオン注入領域15に囲まれたドリフト層12の表面側のショットキ領域16にイオン注入領域15に周辺をはみ出すようにショットキ電極17が形成されている。ショットキ電極17の上面には、配線電極18が形成されており、ショットキ電極17と配線電極18の周囲を覆うようにイオン注入領域15およびドリフト層12上に保護膜19が形成されている。炭化珪素半導体基板11の第1の主面13の反対側の第2の主面14の表面上には所定の間隔でシリサイド層20が形成されている。炭化珪素半導体基板11の第2の主面14のシリサイド層20が形成されている領域(第1の領域)およびシリサイド層20が形成されていない領域(第2の領域)があり、その上側(外側)には裏面電極21が形成されている。
炭化珪素半導体基板11の第2の主面14のシリサイド層20が形成されている領域は、図2に示すように、所定の間隔をおいてストライプ状に配置されており、シリサイド層20が形成されている領域が後述のレーザ照射領域40に対応する。シリサイド層20が形成されていない領域は、後述のレーザ非照射領域50になる。
本実施の形態のSiC−SBDにおいて、炭化珪素半導体基板11は、面方位が<0001>シリコン面から4°または8°オフした4Hのポリタイプを有する低抵抗n型炭化珪素基板であり、ドリフト層12は、不純物濃度が1×1015cm−3〜1×1017cm−3、厚さが5〜50μmである。また、ショットキ電極17は、Ti、Mo、Niなどの材料であり、配線電極18の材料は、Alなどの低抵抗金属材料である。
シリサイド層20は、炭化珪素とオーミックコンタクトするNi、Ti、Mo、W、Ta、Nbのいずれか1つもしくは複数の金属のシリサイドであり、裏面電極21は、NiとAuの積層膜である。Niの厚さは、0.3〜3μm、Auの厚さは0.05μm以上である。Ni及びAuの厚さは、パッケージ化する際に実施するはんだ接合の条件、パッケージ動作温度によって適宜選択すれば良い。
また、シリサイド層20が炭化珪素半導体基板11と裏面電極21との間に形成されているレーザ照射領域40(第1の領域)と、炭化珪素半導体基板11と裏面電極21とが直接接しているレーザ非照射領域50(第2の領域)との幅の割合は、レーザ照射領域40の幅に対するレーザ非照射領域50の幅が0.5倍以上1.5倍以下である。
次に、本発明の実施の形態1にかかる炭化珪素半導体装置の製造方法を図3〜7を用いて順次説明する。図3〜図7は、本実施の形態の炭化珪素半導体装置であるSiC−SBDの製造方法を説明するための各工程のSiC−SBDの断面模式図である。
まず、図3に示すように、厚さが360μm程度の炭化珪素半導体基板11の第1の主面13上にドリフト層12を形成する。ここでは4Hのポリタイプを有するn型(第1導電型)で低抵抗の炭化珪素半導体基板1を用意し、その上に化学気相堆積(CVD:Chemical Vapor Deposition)法によりn型(第1導電型)の炭化珪素エピタキシャル層であるドリフト層12をエピタキシャル成長させる。エピタキシャル層2のn型(第1導電型)不純物濃度は1×1015cm−3〜1×1017cm−3、厚さは5〜50μmとする。
つづいて、ドリフト層12の表面にイオン注入用マスクを形成して所定のドーパントをイオン注入することにより、p型(第2導電型)のイオン注入領域15を形成する。図3ではイオン注入用マスクは省略している。注入するイオンは、例えばAlとし、注入する深さは、ドリフト層12の厚さを超えない0.1〜3μm程度とする。また、イオン注入されたAlの不純物濃度は、1×1017〜1×1019cm-3の範囲でドリフト層12のn型不純物濃度より多いものとする。
次に、イオン注入マスクを除去した後、注入したAlイオンを活性化させるために不活性ガス雰囲気中で1300〜1700℃、30秒〜1時間の熱処理を行なう。この熱処理工程により、p型(第2導電型)のイオン注入領域15が形成される。
つづいて、図4に示すように、イオン注入領域15に囲まれたドリフト層12の表面側のショットキ領域16にイオン注入領域15に周辺をはみ出すようにショットキ電極17を形成し、そのショットキ電極17の上に配線電極18を形成する。ショットキ電極17形成前には、ドリフト層12表面を清浄化しておくとよい。次に、ショットキ電極17と配線電極18の周囲を覆うようにイオン注入領域15およびドリフト層12上に例えばポリイミドからなる保護膜19を形成する。
つづいて、図5に示すように、炭化珪素半導体基板11の第1の主面と反対側を研削機を用いて研削する。研削中、非研削面の第1主面は貼り付けられたテープ、または、ワックスによって貼り付けられたサポート基板により保護されている。研削には、ダイヤモンド砥粒をビトリファイドで結合したものなどを砥石として使用する。研削後の炭化珪素半導体基板11の厚さは、例えば100μm程度など、50μm以上200μm以下になる。
次に、図6に示すように、研削後の炭化珪素半導体基板11の第2の主面上にシリサイド形成用の金属膜22を形成する。つづいて、金属膜22と炭化珪素半導体基板11を反応させてシリサイド層20を形成するために、金属膜22の上からレーザ光30を照射する。
照射するレーザとしては、例えばYVOレーザ、YAGレーザ、エキシマレーザ、YLFレーザなどのパルスレーザが望ましい。照射するレーザ光の波長は、YVOレーザを用いた場合には、その第三高調波である355nmまたは第二高調波である532nmとすれば良い。また、レーザ光照射中に窒素などの不活性ガスをレーザ光照射面に吹き付けながらアニールする。ここでは、355nmの波長のレーザ光を照射した。
また、レーザの照射エネルギー密度については、金属膜22の厚さにも依存するが、1.6〜2.5J/cmの範囲が望ましい。例えば、金属膜22が厚さ100nmのNiである場合は、2.0J/cmのエネルギー密度で照射すれば良い。
レーザ光のビーム形状は、点状またはライン状など、どのような形状でもよく、ここではライン状のビームを用いた。ビームのサイズは、レーザ光の最大強度に対して強度が半分になる領域が180μm×70μmであるものとし、ビーム径が短い(ここでは70μmの)方向に15μmずつビームを移動させることによってビームを重ね合わせて照射させる。
このように、ビーム径が短い方向にビームを重ね合わせてストライプ状にレーザを照射する工程を、ビーム径が大きい(ここでは180μmの)方向に、大きい方のビーム径の0.5以上1.5以下の間隔を空けて、繰り返す。
そうすると、レーザ照射領域40とレーザ非照射領域50がストライプ状に交互に形成され、レーザ照射領域40のみに金属膜22と炭化珪素が反応したシリサイド層20が形成される。
つづいて、図7に示すように、レーザ光を照射した金属膜22の表面に対し、エッチングを行ない、表面酸化膜などを除去する。エッチングは例えば、Ar+イオン等を用いたドライエッチングでもよい。Ar+イオンの場合には、レーザ非照射領域50におけるAr+イオンによる金属膜22のエッチングのレートが非常に速いため、金属膜22が完全に無くなることがあるが、それでも構わない。図7は、レーザ非照射領域50で金属膜22が完全に無くなった場合の例である。
次に、表面酸化膜を除去したシリサイド層20または金属膜22の上に、裏面電極21を形成する。裏面電極21の最も内側(炭化珪素半導体基板11側)の膜は、スパッタ法で形成する。裏面電極21の最も内側(炭化珪素半導体基板11側)の膜をDCスパッタ法で形成することにより、レーザ非照射領域50における炭化珪素半導体基板11と裏面電極21との密着性を高くすることができる。また、裏面電極21は、前述のように積層構造であっても良い。このようにして、図1にその断面図を示す本発明の炭化珪素半導体装置であるSiC−SBDを製造することができる。
図8は、裏面電極21を形成した後の本発明の炭化珪素半導体装置を第2の主面側から見た光学顕微鏡写真である。図8に示すように、レーザ照射領域40ではレーザのビーム径が短い方向にうろこ状の模様が確認できるのに対し、レーザ非照射領域50にはそのようなパターンは見られない。ここで、レーザ照射領域40の幅をa、レーザ非照射領域50の幅をbとする。
つづいて、図9を用いて、レーザ非照射領域50の幅bとレーザ照射領域40の幅aの比率が裏面電極21の抵抗増加率と密着性に及ぼす影響について説明する。
図9は、b/a(レーザ非照射領域50の幅/レーザ照射領域40の幅)値を変えて作成した試料を評価して求めた、b/a値に対する抵抗増加量および裏面電極21の密着性の関係を示す図である。ここで、b/a値がマイナスになっているものがあるが、これは、レーザ非照射領域50が無く、レーザが一部重なっているものを示しており、その値は、レーザの重なり幅をレーザ照射領域40の長さaで除した値をマイナス表示したものである。抵抗増加量は、その接触抵抗を素子を作成して求めたもので、レーザビームが一部重なっているもの、すなわち、b/a値がマイナスの図の左端の点に対する接触抵抗の増加量を示すものである。また、密着性は、表面・界面切削装置(SAICAS:Surface And Interfacial Cutting Analysis System)を用いて評価したものである。
図9に示すように、レーザ非照射領域50が発生しないようにレーザを隙間なく一部重なるように照射すると、裏面電極21の密着性が1.0kN/m以下と非常に低くなっている。裏面電極21の密着性を高くするためには、b/a値を大きくすれば良いが、b/a値が大きくなれば、抵抗増加量が大きくなる。
図9の抵抗増加量と密着性の関係図から、抵抗増加量をあまり大きくしないで、密着性を1.5kN/m以上に高くするためには、b/a値、すなわち、レーザ非照射領域50の幅/レーザ照射領域40の幅を0.5以上1.5以下の範囲、すなわち、図9において、点線で囲った範囲の条件にすれば良いことがわかる。このように、b/a値を0.5以上1.5以下にすることにより、一部重なりがあるレーザ照射の場合と比較して密着性を1.8倍程度に大きく向上させることができる。また、そのときの裏面電極21の接触抵抗の抵抗増加量は、0.1mΩcm未満である。この0.1mΩcm未満の接触抵抗は、最大でもSiC−SBDの順方向抵抗の10%以下と見積もられ、素子抵抗を大幅に増加させる程度のものでは無い。
このように、レーザ非照射領域50の幅/レーザ照射領域40の幅の値を0.5以上1.5以下にすることにより、炭化珪素半導体基板との接触抵抗が低く、密着性の高い電極を備えた炭化珪素半導体装置を得ることができる。
図10は、図8のレーザ光が照射された箇所の裏面電極21上から見た走査電子顕微鏡像である。レーザ光を照射することで形成されるシリサイド層20の表面荒れを裏面電極21の表面まで引き継いで裏面電極21が形成されていることが分かる。なお、裏面電極21を形成する前のシリサイド層20の表面粗さを原子間力顕微鏡で測定したところ、50〜100nmの範囲であった。
このような方法で製造した炭化珪素半導体基板11とドリフト層12の合計厚さが100μm程度の炭化珪素半導体装置は、モジュールのパッケージに搭載して裏面電極21とパッケージ電極部をはんだにより接合した場合においても、裏面電極21と炭化珪素半導体基板11の密着性が高いので、接合界面の剥離を抑制することできる。
なお、ここでは、レーザ光のビーム形状がレーザ光の最大強度に対して強度が半分になる領域が180μm×70μmであるものを間隔を空けて照射する例について主に説明したが、ビーム形状は、500μm×500μm以下のサイズであれば他の形状であっても良く、例えば、図11の右図に示すようなビーム形状を整形したレーザ光を照射して、全体としてレーザ照射領域40の幅に対するレーザ非照射領域50の幅が0.5以上1.5以下になるように照射しても良い。レーザの波長については、4Hの炭化珪素半導体のバンドギャップより小さいものを主にしめしたが、レーザは金属膜22で吸収されるので、4Hの炭化珪素半導体のバンドギャップで吸収されるものより長波長であっても良い。
また、本実施の形態のSiC−SBDにおいて、イオン注入領域15は耐圧を保持するために設けられているが、耐圧保持構造は、単純な構成のイオン注入領域15だけでなくても良く、その外側に更にリング状のJTE(Jucction Termination Extension)領域を設けてもよい。また、例えば終端領域上に絶縁膜が形成されていてもよい。
さらに、本実施の形態のSiC−SBDの製造方法において、イオン注入後の熱処理は、カーボン保護膜を形成して行なってもよい。カーボン保護膜を形成して熱処理を行なうことにより、炭化珪素表面の凹凸発生を抑制することができる。
また、本実施の形態では、炭化珪素半導体装置として第一導電型がn型で第二導電型がp型であるSiC−SBDである例をもとに説明したが、炭化珪素半導体装置は、PN接合ダイオードやJBS(Junction Barrier Schottky) ダイオードであっても良く、また、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)であっても良く、また、第一導電型と第二導電型とが逆であっても良い。
実施の形態2.
実施の形態1では、所定の間隔でストライプ状のレーザ照射領域40とレーザ非照射領域50を繰り返して配置した例を説明したが、このようにすると、レーザ照射領域40に対するレーザ非照射領域50の面積が0.5以上1.5以下になる。本実施の形態では、このレーザ照射領域40に対するレーザ非照射領域50の面積比を限定するものである。その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
図12は、10mm×10mmの炭化珪素半導体装置チップの裏面のレーザ照射領域40の分布を示すものである。この炭化珪素半導体装置チップは、炭化珪素半導体基板11とドリフト層12を合わせた厚さが研削により例えば100μmまで薄くされている。金属膜22にはNiを使用し、レーザ光のビーム形状は、レーザ光の最大強度に対して強度が半分になる領域が180μm×70μmとなっている。この炭化珪素半導体装置チップでは、横15本と縦17本の格子状にライン状レーザを照射した。レーザ照射領域40に対するレーザ非照射領域50の面積の比は、1.0である。
このように、本実施の形態の炭化珪素半導体装置では、レーザ照射領域40に対するレーザ非照射領域50の面積比が0.5以上1.5以下になるようにレーザを照射したので、実施の形態1と同様に、炭化珪素半導体基板との接触抵抗が低く、密着性の高い裏面電極を備えた炭化珪素半導体装置を得ることができる。
なお、ここでは、格子状のレーザ照射の例を説明したが、レーザ非照射領域50/レーザ照射領域40の面積が0.5以上1.5以下であれば、その他の照射方法であってもよい。炭化珪素半導体装置のチップが長方形であれば、図13に示すように、所定の間隔でストライプ状のレーザ照射領域40とレーザ非照射領域50を繰り返して配置すれば、レーザ照射領域40の面積に対するレーザ非照射領域50の面積が0.5以上1.5以下になり、炭化珪素半導体基板との接触抵抗が低く、密着性の高い裏面電極を備えた炭化珪素半導体装置を得ることができる。
実施の形態3.
実施の形態2で述べた通り、本発明の炭化珪素半導体装置では、レーザ照射領域40の面積に対するレーザ非照射領域50の面積が0.5以上1.5以下であればよい。本実施の形態では、レーザ光をライン状に走査する際、レーザをオン、オフする方法、または、レーザ光をミラーにより照射領域上を走査させる方法などにより、ライン状にレーザ照射領域40とレーザ非照射領域50を形成する方法を利用するものである。その他の点については、実施の形態2と同様であるので、詳しい説明は省略する。
図14は、本発明の実施の形態3の炭化珪素半導体装置の裏面のレーザ照射領域40の分布図ある。図14に示すように、レーザ光をオン、オフすることで、ライン状のレーザ照射領域40の一部にレーザ非照射領域50を形成する。また、このライン状の照射パターンを所定の間隔で繰り返す。
ここでは、ステップ送り方向に並ぶ各ラインのレーザ照射領域40、レーザ非照射領域50が一致しているものを示したが、これらが交互に並んでいてもよく、また、ランダムに配置されてもよい。
図15は、図14のライン状の照射パターンを縦方向と横方向に照射するものである。このように照射しても、レーザ照射領域40の面積に対するレーザ非照射領域50の面積が0.5以上1.5以下にすれば、炭化珪素半導体基板との接触抵抗が低く、密着性の高い電極を備えた炭化珪素半導体装置を得ることができる。
さらに、実施の形態1〜3では、レーザ光をライン状に照射する形態のみを説明したが、ミラーによるレーザ光の照射と、レーザ光照射時に炭化珪素半導体装置を回転させることにより、曲線のパターンも描画可能となる。そのため、図16に示すように、炭化珪素半導体装置のチップに対して曲線のパターンでレーザを照射しても、レーザ照射領域40の面積に対するレーザ非照射領域50の面積が0.5以上1.5以下であれば、炭化珪素半導体基板との接触抵抗が低く、密着性の高い裏面電極を備えた炭化珪素半導体装置を得ることができる。
実施の形態4.
実施の形態4では、実施の形態3で説明したように、レーザ照射領域40の一部にレーザ非照射領域50を含むライン状の照射パターンを利用して、炭化珪素半導体装置チップのダイシングライン近傍がレーザ非照射領域50になるようにレーザを照射する。その他の点については、実施の形態3と同様であるので、詳しい説明は省略する。
図17は、本発明の実施の形態4の炭化珪素半導体装置チップの裏面のレーザ照射領域40の分布図ある。図17に示すように、本実施の形態の炭化珪素半導体装置チップにおいては、チップ外周の領域は全てレーザ非照射領域50になっており、チップ中央部にレーザ非照射領域50とレーザ照射領域40とが交互に形成されている。また、レーザ照射領域40の面積に対するレーザ非照射領域50の面積が0.5以上1.5以下である。
図17に示したように、炭化珪素半導体装置チップのダイシングライン近傍にはレーザを照射せず、炭化珪素半導体装置チップの中央部を中心にレーザを照射する場合、炭化珪素半導体装置チップの活性領域のみにレーザを照射することも可能となり、全面に均一な割合でレーザを照射する場合より、炭化珪素半導体装置チップのオン抵抗をより低減できる。また、裏面電極21が剥離が発生しやすいチップ周辺の箇所に積極的にレーザ光を照射しないことにより、抵抗増加量を抑えつつより密着性を高めて裏面電極を形成することができる。
本実施の形態の炭化珪素半導体装置においても、レーザ照射領域40の面積に対するレーザ非照射領域50の面積が0.5以上1.5以下にすることにより、炭化珪素半導体基板との接触抵抗が低く、密着性の高い裏面電極を備えた炭化珪素半導体装置を得ることができる。
11 炭化珪素半導体基板、12 ドリフト層、13 炭化珪素半導体基板の第1の主面、14 炭化珪素半導体基板の第2の主面、15 イオン注入領域、16 ショットキ領域、17 ショットキ電極、18 配線電極、19 保護膜、20 シリサイド層、21 裏面電極、22 金属膜、30 レーザ光、40 レーザ照射領域、50 レーザ非照射領域。

Claims (8)

  1. 炭化珪素半導体基板と、
    前記炭化珪素半導体基板の第1主面上に形成されたドリフト層と、
    前記ドリフト層の表層部および上部に設けられたデバイス構造と、
    前記炭化珪素半導体基板の第1主面に対向する第2主面上に形成された裏面電極と
    を備え、
    前記第2の主面において、前記炭化珪素半導体基板と前記裏面電極との間にシリサイド層を有する第1の領域と、前記炭化珪素半導体基板と前記裏面電極とが直接接している第2の領域とがストライプ状に交互に配置されており、前記第1の領域の幅が前記第2の領域の幅に対して0.5倍以上1.5倍以下であることを特徴とする炭化珪素半導体装置。
  2. 炭化珪素半導体基板と、
    前記炭化珪素半導体基板の第1主面上に形成されたドリフト層と、
    前記ドリフト層の表層部および上部に設けられたデバイス構造と、
    前記炭化珪素半導体基板の第1主面に対向する第2主面上に形成された裏面電極と
    を備え、
    前記第2の主面において、前記炭化珪素半導体基板と前記裏面電極との間にシリサイド層を有する第1の領域と、前記炭化珪素半導体基板と第2電極層とが直接接している第2の領域とが交互に配置されており、前記第1の領域の面積が前記第2の領域の面積に対して0.5倍以上1.5倍以下であることを特徴とする炭化珪素半導体装置。
  3. 前記炭化珪素半導体基板の厚みが200μm以下である
    請求項1または2に記載の炭化珪素半導体装置。
  4. チップ状の炭化珪素半導体装置の外周部には第2の領域だけが形成されている
    請求項1または2に記載の炭化珪素半導体装置。
  5. 前記シリサイド層は、ニッケルシリサイドである
    請求項1ないし3のいずれか1項に記載の炭化珪素半導体装置。
  6. (a)炭化珪素半導体基板の第1主面に第1の導電型のドリフト層を形成する工程と、
    (b)前記ドリフト層表層に第1電極層を有するデバイス構造を形成する工程と、
    (c)前記炭化珪素半導体基板の第1主面に対向する第2主面上に金属膜を形成する工程と、
    (d)前記金属膜にレーザ光を照射して金属膜シリサイドを形成することによりシリサイド層を形成する工程と、
    (e)前記シリサイド膜上に裏面電極を形成する工程を備え、
    前記(c)工程においてレーザ光を照射する領域の幅に対するレーザ光を照射しない領域の幅の比を0.5以上1.5以下であるようにすることを特徴とする炭化珪素半導体装置の製造方法。
  7. (a)炭化珪素半導体基板の第1主面に第1の導電型のドリフト層を形成する工程と、
    (b)前記ドリフト層表層に第1電極層を有するデバイス構造を形成する工程と、
    (c)前記炭化珪素半導体基板の第1主面に対向する第2主面上に金属膜を形成する工程と、
    (d)前記金属膜にレーザ光を照射して金属膜シリサイドを形成することによりシリサイド層を形成する工程と、
    (e)前記シリサイド膜上に裏面電極を形成する工程を備え、
    前記(c)工程においてレーザ光を照射する領域の面積に対するレーザ光を照射しない領域の面積の比を0.5以上1.5以下であるようにすることを特徴とする炭化珪素半導体装置の製造方法。
  8. レーザ光は、パルスレーザのレーザ光である
    請求項5または6に記載の炭化珪素半導体装置の製造方法。
JP2015188488A 2015-09-25 2015-09-25 炭化珪素半導体装置及びその製造方法 Active JP6566812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015188488A JP6566812B2 (ja) 2015-09-25 2015-09-25 炭化珪素半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015188488A JP6566812B2 (ja) 2015-09-25 2015-09-25 炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017063145A true JP2017063145A (ja) 2017-03-30
JP6566812B2 JP6566812B2 (ja) 2019-08-28

Family

ID=58429077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015188488A Active JP6566812B2 (ja) 2015-09-25 2015-09-25 炭化珪素半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6566812B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010964A (zh) * 2017-11-29 2018-05-08 吉林华微电子股份有限公司 一种igbt器件及制造方法
WO2018181619A1 (ja) 2017-03-28 2018-10-04 味の素株式会社 腸内環境改善用食品
US20180301338A1 (en) * 2017-04-12 2018-10-18 Infineon Technologies Ag Semiconductor Device with Metallization Structure and Method for Manufacturing Thereof
CN108987342A (zh) * 2017-06-05 2018-12-11 Spts科技有限公司 等离子体蚀刻和等离子体切割的方法
JP2019021680A (ja) * 2017-07-12 2019-02-07 トヨタ自動車株式会社 半導体装置の製造方法
WO2019189242A1 (ja) * 2018-03-30 2019-10-03 ローム株式会社 半導体装置
JP2020077827A (ja) * 2018-11-09 2020-05-21 トヨタ自動車株式会社 半導体モジュールとその製造方法
JP2020077822A (ja) * 2018-11-09 2020-05-21 トヨタ自動車株式会社 半導体装置の製造方法
JP2020194869A (ja) * 2019-05-28 2020-12-03 京セラ株式会社 配線基板、電子装置及び電子モジュール
WO2021010380A1 (ja) * 2019-07-17 2021-01-21 住友電気工業株式会社 半導体チップ及び半導体チップの製造方法
JP2021027114A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体素子およびその製造方法
JP2021027113A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体装置
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534143A (ja) * 2003-08-14 2007-11-22 クリー インコーポレイテッド 金属−炭化珪素オーミックコンタクトの局所的アニーリングおよびそのようにして形成された素子
JP2009010359A (ja) * 2007-05-30 2009-01-15 Nichia Corp 窒化物半導体素子及びその製造方法
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015115583A (ja) * 2013-12-16 2015-06-22 三菱電機株式会社 炭化珪素半導体装置の製造方法およびレーザアニール装置
US20150263179A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534143A (ja) * 2003-08-14 2007-11-22 クリー インコーポレイテッド 金属−炭化珪素オーミックコンタクトの局所的アニーリングおよびそのようにして形成された素子
JP2009010359A (ja) * 2007-05-30 2009-01-15 Nichia Corp 窒化物半導体素子及びその製造方法
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015115583A (ja) * 2013-12-16 2015-06-22 三菱電機株式会社 炭化珪素半導体装置の製造方法およびレーザアニール装置
US20150263179A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2015176992A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018181619A1 (ja) 2017-03-28 2018-10-04 味の素株式会社 腸内環境改善用食品
WO2018181621A1 (ja) 2017-03-28 2018-10-04 味の素株式会社 腸内環境改善用飼料組成物
US11348789B2 (en) 2017-04-12 2022-05-31 Infineon Technologies Ag Method for manufacturing semiconductor device with metallization structure
US20180301338A1 (en) * 2017-04-12 2018-10-18 Infineon Technologies Ag Semiconductor Device with Metallization Structure and Method for Manufacturing Thereof
JP2018182323A (ja) * 2017-04-12 2018-11-15 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag メタライゼーション構造を備える半導体デバイスおよびその製造方法
DE102017107952B4 (de) 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
CN108987342A (zh) * 2017-06-05 2018-12-11 Spts科技有限公司 等离子体蚀刻和等离子体切割的方法
CN108987342B (zh) * 2017-06-05 2023-07-18 Spts科技有限公司 等离子体蚀刻和等离子体切割的方法
JP2019021680A (ja) * 2017-07-12 2019-02-07 トヨタ自動車株式会社 半導体装置の製造方法
CN108010964A (zh) * 2017-11-29 2018-05-08 吉林华微电子股份有限公司 一种igbt器件及制造方法
CN108010964B (zh) * 2017-11-29 2020-09-08 吉林华微电子股份有限公司 一种igbt器件及制造方法
US11489051B2 (en) 2018-03-30 2022-11-01 Rohm Co., Ltd. Semiconductor device with SiC semiconductor layer and raised portion group
JPWO2019189242A1 (ja) * 2018-03-30 2021-04-08 ローム株式会社 半導体装置
WO2019189242A1 (ja) * 2018-03-30 2019-10-03 ローム株式会社 半導体装置
JP7187539B2 (ja) 2018-03-30 2022-12-12 ローム株式会社 半導体装置
JP7143730B2 (ja) 2018-11-09 2022-09-29 株式会社デンソー 半導体モジュールとその製造方法
JP7063242B2 (ja) 2018-11-09 2022-05-09 株式会社デンソー 半導体装置の製造方法
JP2020077822A (ja) * 2018-11-09 2020-05-21 トヨタ自動車株式会社 半導体装置の製造方法
JP2020077827A (ja) * 2018-11-09 2020-05-21 トヨタ自動車株式会社 半導体モジュールとその製造方法
JP2020194869A (ja) * 2019-05-28 2020-12-03 京セラ株式会社 配線基板、電子装置及び電子モジュール
JP7292977B2 (ja) 2019-05-28 2023-06-19 京セラ株式会社 配線基板、電子装置及び電子モジュール
WO2021010380A1 (ja) * 2019-07-17 2021-01-21 住友電気工業株式会社 半導体チップ及び半導体チップの製造方法
JP7487739B2 (ja) 2019-07-17 2024-05-21 住友電気工業株式会社 半導体チップ及び半導体チップの製造方法
JP7101147B2 (ja) 2019-08-02 2022-07-14 株式会社豊田中央研究所 半導体装置
JP7179696B2 (ja) 2019-08-02 2022-11-29 株式会社豊田中央研究所 半導体素子およびその製造方法
JP2021027113A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体装置
JP2021027114A (ja) * 2019-08-02 2021-02-22 株式会社豊田中央研究所 半導体素子およびその製造方法
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP6566812B2 (ja) 2019-08-28

Similar Documents

Publication Publication Date Title
JP6566812B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014053393A (ja) ワイドギャップ半導体装置およびその製造方法
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
JP2014078660A (ja) ワイドギャップ半導体装置およびその製造方法
JP2014053392A (ja) ワイドギャップ半導体装置およびその製造方法
JP2013211503A (ja) SiC半導体デバイス
JP5735077B2 (ja) 半導体装置の製造方法
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
CN106024850A (zh) 半导体装置
US10453687B2 (en) Method of manufacturing semiconductor device
JP5802333B2 (ja) 半導体装置の製造方法および半導体装置
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
JP2010073857A (ja) 半導体装置の製造方法
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US9887086B2 (en) Method for manufacturing a wide bandgap junction barrier schottky diode
JP2021064672A (ja) 炭化珪素半導体装置およびその製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP6137955B2 (ja) 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP7172327B2 (ja) 炭化珪素半導体装置の製造方法
JP2006228772A (ja) ショットキバリアダイオードとその製造方法
US20130109200A1 (en) Method for manufacturing semiconductor device
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6309211B2 (ja) 炭化ケイ素半導体装置
KR102562658B1 (ko) 반도체 웨이퍼 시닝 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20180112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R150 Certificate of patent or registration of utility model

Ref document number: 6566812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250