TWI791531B - 電漿蝕刻及電漿切割方法 - Google Patents

電漿蝕刻及電漿切割方法 Download PDF

Info

Publication number
TWI791531B
TWI791531B TW107119191A TW107119191A TWI791531B TW I791531 B TWI791531 B TW I791531B TW 107119191 A TW107119191 A TW 107119191A TW 107119191 A TW107119191 A TW 107119191A TW I791531 B TWI791531 B TW I791531B
Authority
TW
Taiwan
Prior art keywords
etch
etching
plasma
main
silicon
Prior art date
Application number
TW107119191A
Other languages
English (en)
Other versions
TW201903889A (zh
Inventor
奧利薇 J 安塞爾
馬汀 哈尼西尼克
珍娜 霍普金斯
Original Assignee
英商Ｓｐｔｓ科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｓｐｔｓ科技公司 filed Critical 英商Ｓｐｔｓ科技公司
Publication of TW201903889A publication Critical patent/TW201903889A/zh
Application granted granted Critical
Publication of TWI791531B publication Critical patent/TWI791531B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

根據本發明，提供一種電漿蝕刻一矽基板中之一或多個切割道之方法，該矽基板具有與其附接之一背側金屬層，該方法包含以下步驟：使用交替地重複一沉積步驟與一蝕刻步驟之一循環電漿蝕刻製程執行一主蝕刻，以產生具有扇形側壁之切割道；及切換至使用交替地重複一沉積步驟與一蝕刻步驟之一循環電漿蝕刻製程執行一二次蝕刻，直至到達該背側金屬層；其中在該二次蝕刻期間在一個蝕刻步驟中移除之矽量為在該主蝕刻期間在一個蝕刻步驟中移除之矽量的一半或小於一半。

Description

電漿蝕刻及電漿切割方法
發明領域 本發明係關於電漿蝕刻及電漿切割之方法。
發明背景 半導體製造通常涉及在單個半導體晶圓上並行處理大量矽晶片。一旦處理步驟完成，晶圓必須切割成離散晶片。接著連接至晶片，隨後封裝。傳統上，切割步驟已使用沿著晶圓上之劃線切割之金剛石鋸進行。最近，提供切割晶圓之新方法非常受關注。此等提供了提高效能及降低成本之可能性。一種此類方法為使用雷射來進行晶圓之切割。替代方法為使用電漿蝕刻來切割晶圓。此有利於減少晶粒邊緣損傷，藉由使用非常狹窄之劃線來最大限度地利用晶圓表面，並提供使用非正交劃線佈局之選項。取決於應用要求，電漿蝕刻可在晶圓之薄化或研磨之前或之後發生。
與其他切割方法(諸如雷射或刀片切割)相比，電漿切割具有許多優點，諸如更少之切屑、提高之晶粒強度/良率及每晶圓之晶粒密度增大。晶圓通常以框架配置安裝在膠帶上，並使用已知之「包希(Bosch)」製程各向異性地電漿蝕刻，在此種技術中，處理氣體在鈍化(沉積)氣體與蝕刻氣體之間交替。藉由控制製程參數，可以高蝕刻速率獲得優異之各向異性分佈。包希製程之一個後果為由於其形狀，側壁具有被稱為扇形之固有粗糙度。
通常，背側金屬(BSM)層或多層背側金屬附接至晶圓以用於電接觸目的。一些切割技術，諸如鋸切或雷射刻劃可沿著劃線進行BSM移除。然而，此等金屬層之存在在晶圓之電漿切割中可能係有問題的，因為用於蝕刻塊體矽之電漿化學品不適合蝕刻背側金屬。在不蝕刻背側金屬之情況下，在晶粒單分步驟中存在金屬撕裂之風險，其中金屬片保持黏附至分離之晶粒之基底上。不良BSM中斷可能會在隨後之工作流程中引起問題，因此希望曝露之道中之所有金屬在BSM分離過程及晶粒剝離後保持附接至切割帶上。
US 2010/010227 A1 (以下稱為US '227)揭示一種半導體晶粒單分方法。US '227檔案未提及BSM撕裂問題，但提出當接近矽/BSM界面時，藉由使用習知各向異性包希蝕刻或大致各向同性蝕刻步驟可達成成功之晶粒分離。詳言之，US '227揭示藉由形成更大且更明顯之扇形來接近BSM層時增大切割道之寬度。
發明概要 本發明之目的為提供一種電漿蝕刻製程，該製程可快速移除矽且使得能夠在不有害地撕裂BSM之情況下進行單分。
發明人已研究了BSM撕裂問題，且發現有兩個主要參數影響BSM分離之乾淨程度： 1. 晶粒/BSM界面處之BSM平面與局部晶粒側壁平面之間的角度。 2. 沿晶粒底邊之規則性。
此等參數與矽/BSM界面處扇形之形狀有關。詳言之，發明人已發現，矽/BSM界面處之BSM平面與局部晶粒側壁平面之間的角度愈高(即，側壁愈接近在界面處垂直於BSM平面)， BSM分離愈乾淨。因此，大而深之明顯扇形會增大BSM撕裂之風險，因為其會導致矽/BSM界面處之BSM與晶粒側壁之間的不規則晶粒邊緣及低角度。此與US '227之揭示形成對比。
此外，電漿蝕刻(及其他蝕刻製程)之現象為蝕刻速率由於氣體傳輸限制而取決於蝕刻道之縱橫比。此被稱為縱橫比相依蝕刻(ARDE)。詳言之，道之交叉點與道中心以不同之蝕刻速率進行蝕刻，此通常導致交點「接觸」(到達BSM層)更早。此導致BSM層在每一扇形內之不同點處截斷晶粒側壁，由此產生不規則之晶粒基底邊緣。此亦導致「蝕刻前」面積減少，此增大最後扇形之蝕刻速率，使其更加明顯且增大BSM撕裂問題。
根據本發明之第一態樣，提供一種電漿蝕刻矽基板中之一或多個切割道之方法，該矽基板具有與其附接之背側金屬層，該方法包含以下步驟： 使用交替地重複沉積步驟與蝕刻步驟之循環電漿蝕刻製程執行主蝕刻，以產生具有扇形側壁之切割道；及 切換為使用交替地重複沉積步驟與蝕刻步驟之循環蝕刻製程執行二次電漿蝕刻，直至到達背側金屬層； 其中在該二次蝕刻期間在一個蝕刻步驟中移除之矽量為在該主蝕刻期間在一個蝕刻步驟中移除之矽量的一半或小於一半。
藉由在接近BSM層時移除較少之矽，在二次蝕刻期間形成之扇形(作為包希製程之結果)比主蝕刻期間形成之扇形更小且更淺。藉由在矽/BSM界面處形成小而淺之扇形，矽/BSM界面處之BSM平面與局部晶粒側壁平面之間的角度更可能為高的。在矽/BSM界面附近蝕刻出小且淺之扇形亦減少了ARDE效應，由此減少沿著晶粒基底邊緣之不規則性。此外，藉由執行包含主蝕刻及二次蝕刻之多步驟製程，主蝕刻可高速進行以達成高生產量。
設想在主蝕刻期間在一蝕刻步驟中移除之矽量將不會在主蝕刻之過程中變化。然而，原則上，在蝕刻步驟中移除之矽量可在主蝕刻之過程中變化。在彼等實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量應理解為相對於在主蝕刻中在每一蝕刻步驟中移除之矽之平均量來表達。
在一些實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之三分之一或小於三分之一。在其他實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之四分之一或小於四分之一。在其他實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之五分之一或小於五分之一。在其他實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之六分之一或小於六分之一。
鑒於二次蝕刻製程移除較少之矽且因此比主蝕刻製程慢，所以需要在維持高生產量與降低BSM撕裂之風險之間找到平衡。因此，較佳地，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之至少四十分之一。在一些實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之至少三十分之一。在一些實施例中，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之至少二十分之一。
大致上，若諸如RF功率及氣流之製程條件維持在恆定值，則在蝕刻步驟期間移除之矽量與蝕刻步驟之蝕刻時間成正比。因此，為了達成主蝕刻與二次蝕刻之間移除之矽量的特定比例，可使用相同之蝕刻時間比率。
較佳地，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之一半或小於一半。在一些實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之三分之一或小於三分之一。在其他實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之四分之一或小於四分之一。在其他實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間對於一個蝕刻步驟之蝕刻時間之五分之一或小於五分之一。在其他實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之六分之一或小於六分之一。
若在二次蝕刻期間一個蝕刻步驟之蝕刻時間低於主蝕刻期間一個蝕刻步驟之蝕刻時間，則需要在維持高生產量與降低BSM撕裂之風險之間找到平衡。因此，較佳地，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之至少四十分之一。在一些實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之至少三十分之一。在一些實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為在主蝕刻期間一個蝕刻步驟之蝕刻時間之至少二十分之一。
設想在主蝕刻期間一蝕刻步驟之蝕刻時間將不會在主蝕刻之過程中變化。然而，原則上，蝕刻步驟之蝕刻時間可在主蝕刻之過程中變化。在彼等實施例中，在二次蝕刻期間一蝕刻步驟之蝕刻時間應理解為相對於主蝕刻中之一蝕刻步驟之平均蝕刻時間來表達。
在主蝕刻與二次蝕刻之間的切換期間，在每一蝕刻步驟期間移除之矽量可逐漸減少。切換可發生在幾個蝕刻循環中，一個蝕刻循環被定義為一個沉積步驟及一個蝕刻步驟。舉例而言，隨著主蝕刻切換至二次蝕刻，在一個蝕刻步驟中移除之矽量可在2個蝕刻循環、3個蝕刻循環、4個蝕刻循環、5個蝕刻循環、6個蝕刻循環、7個蝕刻循環或8個蝕刻循環中逐漸減小。在切換期間移除之矽量之逐漸減少可能為線性的。
在主蝕刻與二次蝕刻之間的切換期間，每一蝕刻步驟之蝕刻時間可逐漸減少。切換可發生在幾個蝕刻循環中，一個蝕刻循環被定義為一個沉積步驟及一個蝕刻步驟。舉例而言，隨著主蝕刻切換至二次蝕刻，每一步驟之蝕刻時間可在2個二次蝕刻循環，3個二次蝕刻循環，4個二次蝕刻循環，5個二次蝕刻循環，6個二次蝕刻循環，7個二次蝕刻循環或8個二次蝕刻循環中逐漸減少。切換期間蝕刻時間之逐漸減少可能為線性的。
較佳地，二次蝕刻期間一個蝕刻步驟之蝕刻時間為1.5秒或更少。在一些實施例中，二次蝕刻期間一個蝕刻步驟之蝕刻時間為1秒或更少。在其他實施例中，在二次蝕刻期間一個蝕刻步驟之蝕刻時間為0.5秒或更少。在其他實施例中，二次蝕刻期間一個蝕刻步驟之蝕刻時間為約0.5秒。
切換至二次蝕刻可在主蝕刻到達背側金屬層之前開始。在一些實施例中，當主蝕刻距離背側金屬層約60 μm或更小之距離(即距離矽與背側金屬層之間的界面約60 μm或更小)時，二次蝕刻開始。在其他實施例中，當主蝕刻到達距背側金屬層約50 μm或更小之距離時，二次蝕刻開始。在其他實施例中，當主蝕刻到達距背側金屬層約40 μm或更小之距離時，二次蝕刻開始。在其他實施例中，當主蝕刻到達距背側金屬層約30 μm或更小之距離時，二次蝕刻開始。在其他實施例中，當主蝕刻到達距背側金屬層約20 μm或更小之距離時，二次蝕刻開始。
或者，在在要蝕刻複數個相交切割道之情況下，當切割道交叉點(即，切割道交越之點)到達背側金屬層時，至二次蝕刻之切換可開始。與在主蝕刻到達背側金屬層之前切換至二次蝕刻相比，此實施例可允許更高之生產量，因為在切換至(較慢之)二次蝕刻製程之前主蝕刻製程可執行更長時間。此外，切割道交叉點到達BSM層之點可使用已知之方法偵測，由此提供可開始二次蝕刻之方便之可偵測點。
在執行二次蝕刻之後，可執行平滑步驟以減少扇形形成，其中平滑步驟包含將每一切割道之側壁曝露於各向異性電漿蝕刻，該各向異性電漿蝕刻至少部分地蝕刻扇形以提供平滑之側壁。
此平滑步驟為一種高度定向性蝕刻，經設計以移除矽/BSM界面處之導致BSM撕裂之尖銳邊緣及不規則性。
主蝕刻及/或二次蝕刻可為通常稱為「包希蝕刻」之類型。例示性參考文獻為US 5,501,893、US 7,648,611及US 8,133,349，其全部內容以引用之方式併入本文中。
通常，在執行主蝕刻之前在矽基板上形成遮罩以便限定一或多個切割道。
在本發明之另一態樣中，提供一種電漿蝕刻矽基板中之一或多個切割道之方法，該矽基板具有與其附接之背側金屬層，該方法包含以下步驟： 使用交替地重複沉積步驟與蝕刻步驟之循環電漿蝕刻製程執行主蝕刻，直至到達背側金屬層； 執行平滑步驟減少扇形形成，其中平滑步驟包含將每一切割道之側壁曝露於各向異性電漿蝕刻，該各向異性電漿蝕刻至少部分地蝕刻扇形以提供平滑之側壁。
較佳地，各向異性電漿蝕刻使用由含氟氣體產生之電漿，例如SF6 。
電漿可在包含含氟氣體及較佳為氬氣的惰性氣體之氣體混合物中產生。
各向異性電漿蝕刻較佳使用RF功率為500 W或更高之RF偏壓。
各向異性電漿蝕刻較佳使用以RF功率為3000 W或更高之RF信號產生之電漿。
在本發明之另一態樣中，提供一種電漿切割矽基板之方法，該矽基板具有與其附接之背側金屬層，該方法包含： 執行本發明之任何一個較早態樣之電漿蝕刻方法；及 沿著切割道將基板單分成一或多個晶粒。
熟習此項技術者熟知用於單分具有蝕刻切割道及一或多個BSM層之矽基板之合適方法。
雖然上文描述了本發明，但其擴展至上文或在下文之描述、附圖或申請專利範圍中陳述之特徵之任何發明性組合。
較佳實施例之詳細說明 圖1(a)展示用於執行已知電漿蝕刻製程之典型起始結構100之示意圖。結構100包含覆蓋矽基板104之一側之經圖案化光致抗蝕劑層102。背側金屬(BSM)層106附接至矽基板104之相對側。
圖1(b)展示在執行電漿蝕刻製程以產生切割道108之後的結構100之示意圖。矽基板104已被蝕刻通，但因為電漿化學品不適於蝕刻穿過BSM層106，因此電漿蝕刻製程在BSM層106處停止。
圖2為SEM (掃描電子顯微鏡)影像，其展示使用包希製程進行蝕刻且隨後被單分之兩個相鄰晶粒110之側視圖。可看出，作為使用包希製程來產生切割道108之結果，每一晶粒110之側壁為扇形的。矽/BSM界面在影像之底部被指示。
圖3展示兩個單分晶粒之間的不良BSM分離之實例。在圖3之兩個影像中，晶粒皆定向成使BSM層面向上。可看出，BSM層並未乾淨地分離，金屬殘留物黏附在不規則之矽/BSM界面上。
圖4展示根據第一實施例之方法之流程圖。如上所述且在圖1(b)中所呈現，具有與其附接之背側金屬(BSM)層106之矽基板104首先經受主蝕刻製程。主蝕刻為包希電漿蝕刻，即包含交替重複之沉積步驟及電漿蝕刻步驟，以部分地形成穿過矽基板104之切割道108。
本實施例及其他實施例中之沉積步驟及後續沉積步驟可使用由合適之源氣體(諸如碳氟化合物，例如C4 F8 )形成之電漿來執行。在此實施例及其他實施例中之蝕刻步驟及後續蝕刻步驟可使用由合適之蝕刻氣體或氣體混合物(諸如含氟氣體，例如SF6 )形成之電漿來執行。主蝕刻製程之實例製程條件在表1中指示。 表1
Figure 107119191-A0304-0001
在由主蝕刻形成之切割道到達BSM層之前，第一實施例之方法自執行主蝕刻製程切換至執行二次蝕刻製程。類似於主蝕刻製程，二次蝕刻製程亦為包含沉積步驟及電漿蝕刻步驟之包希電漿蝕刻，其交替地重複以穿過矽基板104繼續形成切割道108，直至到達BSM層106。二次蝕刻之終點可使用已知技術來估計，諸如光學發射光譜學(OES)或干涉量測法。
主蝕刻與二次蝕刻之間的一個差別在於，在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之一半或小於一半。以此方式，與由主蝕刻形成之扇形相比，在二次蝕刻期間形成之側壁扇形更小且更淺。
藉由在矽/BSM界面處及附近形成小而淺之扇形，與深且明顯之扇形相比，BSM平面與界面處之局部側壁之間的角度更可能較高(接近90°)。圖5為示意圖，其展示在矽/BSM界面之不同可能位置處之深且明顯扇形(示於左側)與淺小扇形(示於右側)之間的此角度(α)之差異。圖5展示，對於深且明顯之扇形，在某些矽/BSM界面位置處，BSM平面與局部側壁之間的角度(例如圖中頂部所示之角度)可能非常低。
大致上，若RF功率及氣體流動速率維持在恆定值，則在蝕刻步驟期間移除之矽量與蝕刻步驟之蝕刻時間成正比。因此，在蝕刻步驟期間移除較少矽之一種方式為減少蝕刻步驟之蝕刻時間。舉例而言，為了將在一個蝕刻步驟中移除之矽量減少一半，蝕刻步驟之蝕刻時間可減半。
圖6展示在二次蝕刻期間，對於每一蝕刻步驟1秒及1.5秒之蝕刻時間，晶粒之側壁之SEM (掃描電子顯微鏡)影像。可看出，與遠離BSM層(在主蝕刻期間形成)之扇形相比，扇形朝向BSM層(位於每一影像之底部)更小且更淺。較佳地，二次蝕刻期間一個蝕刻步驟之蝕刻時間為約0.5秒。
除了蝕刻時間之外，亦可單獨或組合地改變其他參數，以減少在蝕刻步驟中移除之矽量。舉例而言，可減小RF功率或可使用較少蝕刻氣體(例如SF6 )。
該方法自執行主蝕刻切換至執行二次蝕刻之時刻需要考慮維持高生產量與允許可靠BSM分離之需要。為了維持高生產量，理想地將執行二次蝕刻所花費之總時間保持在最小值。切換時刻將取決於主蝕刻之估計蝕刻速率及估計矽基板厚度或已知矽基板厚度。實際上，切換時刻可藉由利用代表性基板之試錯過程來判定。
自主蝕刻製程至二次蝕刻製程之切換可為漸進的，即，隨著該方法自主蝕刻製程切換至二次蝕刻製程，被移除之矽量可逐漸減少。切換可發生在幾個蝕刻循環(一個循環被定義為一個沉積步驟及一個蝕刻步驟)中。在切換期間在一個蝕刻步驟期間移除之矽量可線性減小。
圖7展示在執行第一實施例之方法之後已分離之晶粒的SEM影像及光學顯微鏡影像。在圖7中，晶粒被定向為使得BSM層位於頂部。矽基板厚約100 μm。 BSM厚度為0.370 μm，由20 nm之Ti、50 nm之Ni及300 nm之Au組成。在二次蝕刻期間在一個蝕刻步驟中移除之矽量為在主蝕刻期間在一個蝕刻步驟中移除之矽量之約三分之一。在二次蝕刻期間一二次蝕刻之蝕刻時間為在主蝕刻期間一二次蝕刻之蝕刻時間之約三分之一。自主蝕刻至二次蝕刻之切換發生在約30 μm之剩餘矽(即，距矽與背側金屬層之間的界面約30 μm)處。主蝕刻與二次蝕刻製程之間的轉換步驟消耗約10 μm之Si。該圖展示，無金屬殘留物黏附至晶粒基底之邊緣，此指示BSM層沿著切割道非常乾淨地分離。
圖8展示根據第二實施例之方法之流程圖。第二實施例與第一實施例相同，惟當切割道之交叉點到達BSM層時第二實施例之方法切換至二次蝕刻製程除外。如背景技術部分所述，道交叉點通常由於ARDE而以不同於道剩餘部分之蝕刻速率進行蝕刻。因此，在道交叉點到達BSM層之時刻，切割道之其餘部分尚未到達BSM層。使用二次蝕刻完成切割道，直至切割道之其餘部分到達BSM層。
可使用已知之方法(諸如光學發射光譜學(OES)或干涉量測法)來偵測道交叉點到達BSM層之時刻。
第二實施例之方法可允許比第一實施例之方法更高之生產量，因為在切換至(較慢之)二次蝕刻製程之前可執行較長之主蝕刻製程。此外，如上所提及，切割道交叉點到達BSM層之時刻可使用已知方法來偵測，由此提供便利之可偵測點，在該點可開始二次蝕刻。
圖9展示根據第三實施例之方法之流程圖。
在第三實施例之方法中，首先對其上附接有背側金屬(BSM)層106之矽基板104進行主蝕刻製程。該主蝕刻製程與第一及第二實施例所述之主蝕刻製程相同，惟執行主蝕刻製程直至切割道到達BSM層除外。終點可使用已知之方法來判定，諸如光學發射光譜學(OES)或干涉量測法。
接下來，執行平滑步驟以減少側壁之扇形形成，例如，藉由移除扇形之尖端。可使用由合適之蝕刻氣體或氣體混合物(諸如含氟氣體，例如SF6 )形成之電漿，使用各向異性電漿蝕刻來執行平滑步驟。氣體混合物可包含含氟氣體(例如SF6 )及惰性氣體，例如氬氣。表2中指示使用SF6 與氬氣之混合氣體之平滑步驟之實例製程條件。 表2
Figure 107119191-A0304-0002
第三實施例之平滑步驟具有高度方向性，且旨在移除尖銳邊緣以促進乾淨BSM分離。
圖10展示平滑步驟之前的典型扇形特徵之SEM影像及平滑步驟之後的特徵之SEM影像。藉由執行平滑步驟，矽/BSM層界面處之不規則邊緣得以平滑化，從而在界面處提供更直、更規則之邊緣以促進BSM分離。
藉由在二次蝕刻之後執行平滑步驟，平滑步驟亦可與第一及第二實施例組合。此組合了界面處較小及較淺扇形以及矽/BSM層界面處更直且更規則之邊緣之有利效果。
100‧‧‧起始結構102‧‧‧經圖案化光致抗蝕劑層104‧‧‧矽基板106‧‧‧背側金屬(BSM)層108‧‧‧切割道
現在將參考附圖僅以舉例之方式描述本發明，其中： 圖1(a)及圖1(b)為典型切割製程之示意圖。 圖2為展示已經歷使用包希製程進行蝕刻之兩個相鄰晶粒110之側視圖之影像。 圖3為展示兩個單分晶粒之間的不良BSM分離之影像。 圖4展示根據第一實施例之方法之流程圖。 圖5為示意圖，其展示在矽/BSM界面之不同可能位置處深度明顯扇形及淺小扇形之間的此角度(α)之差異。 圖6展示在二次蝕刻期間的不同蝕刻時間之晶粒之側壁之影像。 圖7展示在執行第一實施例之方法之後已分離的晶粒之影像。 圖8展示根據第二實施例之方法之流程圖。 圖9展示根據第三實施例之方法之流程圖。 圖10展示平滑步驟之前的典型扇形特徵之影像及平滑步驟之後的特徵之影像。

Claims (23)

  1. 一種電漿蝕刻一矽基板中之一或多個切割道(dicing lane)之方法，該矽基板具有與其附接之一背側金屬層，該方法包含以下步驟：使用交替地重複一沉積步驟與一蝕刻步驟之一循環電漿蝕刻製程來執行一主蝕刻，以造成具有扇形側壁(scalloped sidewall)之切割道；及切換至使用交替地重複一沉積步驟與一蝕刻步驟之一循環電漿蝕刻製程來執行一二次蝕刻，直至到達該背側金屬層；其中在該二次蝕刻期間在一個蝕刻步驟中移除之矽量係為在該主蝕刻期間在一個蝕刻步驟中移除之矽量的一半或小於一半。
  2. 如請求項1之方法，其中在該二次蝕刻期間在一個蝕刻步驟中移除之該矽量係為在該主蝕刻期間在一個蝕刻步驟中移除之該矽量的至少四十分之一。
  3. 如請求項1或請求項2之方法，其中在該二次蝕刻期間一個蝕刻步驟之蝕刻時間係為在該主蝕刻期間一個蝕刻步驟之蝕刻時間的一半或小於一半。
  4. 如請求項1或請求項2之方法，其中在該二次蝕刻期間一個蝕刻步驟之該蝕刻時間係為在該主蝕刻期間一個蝕刻步驟之該蝕刻時間的至少四十分之一。
  5. 如請求項1或請求項2之方法，其中在該主蝕刻與該二次蝕刻之間，在每一蝕刻步驟期間移除之該矽 量逐漸(progressively)減少。
  6. 如請求項1或請求項2之方法，其中在該主蝕刻與該二次蝕刻之間，每一蝕刻步驟之該蝕刻時間逐漸減少。
  7. 如請求項1或請求項2之方法，其中在該二次蝕刻期間一個蝕刻步驟之該蝕刻時間為1.5秒或更少。
  8. 如請求項1或請求項2之方法，其中該二次蝕刻係在該主蝕刻到達該背側金屬層之前開始。
  9. 如請求項8之方法，其中當該主蝕刻到達距該背側金屬層約60μm或更小之一距離時，該二次蝕刻開始進行。
  10. 如請求項1或請求項2之方法，其中複數個交叉切割道係待蝕刻，且切換至該二次蝕刻係在該等切割道交叉點到達該背側金屬層時才發生。
  11. 如請求項1或請求項2之方法，其進一步包含：在執行該二次蝕刻之後，執行一平滑步驟以減少扇形形成(scalloping)，其中該平滑步驟包含將每一切割道之該等側壁曝露於一各向異性(anisotropic)電漿蝕刻，該各向異性電漿蝕刻至少部分地蝕刻該等扇形以提供平滑之側壁。
  12. 如請求項11之方法，其中該各向異性電漿蝕刻使用由含氟氣體產生之一電漿。
  13. 如請求項12之方法，其中該含氟氣體 為SF6。
  14. 如請求項13之方法，其中該電漿係在一氣體混合物中產生，該氣體混合物包含該含氟氣體及較佳為氬氣之一惰性(inert)氣體。
  15. 如請求項14之方法，其中該各向異性電漿蝕刻使用一RF功率為500W或更高之一RF偏壓。
  16. 如請求項15之方法，其中該各向異性電漿蝕刻使用以一RF功率為3000W或更高之一RF信號產生之一電漿。
  17. 一種電漿蝕刻一矽基板中之一或多個切割道之方法，該矽基板具有與其附接之一背側金屬層，該方法包含以下步驟：使用交替地重複一沉積步驟與一蝕刻步驟之一循環電漿蝕刻製程來執行一主蝕刻，直至到達該背側金屬層，該主蝕刻會造成扇形側壁；執行一平滑步驟以減少扇形形成，其中該平滑步驟包含將每一切割道之該等側壁曝露於一各向異性電漿蝕刻，該各向異性電漿蝕刻至少部分地蝕刻該等扇形以提供平滑之側壁。
  18. 如請求項17之方法，其中該各向異性電漿蝕刻使用由含氟氣體產生之一電漿。
  19. 如請求項18之方法，其中該含氟氣體為SF6。
  20. 如請求項18或請求項19之方法，其中 該電漿係在一氣體混合物中產生，該氣體混合物包含該含氟氣體及較佳為氬氣之一惰性氣體。
  21. 如請求項18或請求項19之方法，其中該各向異性電漿蝕刻使用一RF功率為500W或更高之一RF偏壓。
  22. 如請求項18或請求項19之方法，其中該各向異性電漿蝕刻使用以一RF功率為3000W或更高之一RF信號產生之一電漿。
  23. 一種電漿切割附接有一背側金屬層之一矽基板之方法，該方法包含：執行前述請求項中任一項之電漿蝕刻之方法；及將該基板沿著該等切割道單分(singulating)成一或多個晶粒。
TW107119191A 2017-06-05 2018-06-04 電漿蝕刻及電漿切割方法 TWI791531B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??1708927.7 2017-06-05
GBGB1708927.7A GB201708927D0 (en) 2017-06-05 2017-06-05 Methods of plasma etching and plasma dicing
GB1708927.7 2017-06-05

Publications (2)

Publication Number Publication Date
TW201903889A TW201903889A (zh) 2019-01-16
TWI791531B true TWI791531B (zh) 2023-02-11

Family

ID=59350031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119191A TWI791531B (zh) 2017-06-05 2018-06-04 電漿蝕刻及電漿切割方法

Country Status (7)

Country Link
US (1) US10872775B2 (zh)
EP (1) EP3413341B1 (zh)
JP (1) JP7042165B2 (zh)
KR (1) KR102364952B1 (zh)
CN (1) CN108987342B (zh)
GB (1) GB201708927D0 (zh)
TW (1) TWI791531B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US20210118734A1 (en) * 2019-10-22 2021-04-22 Semiconductor Components Industries, Llc Plasma-singulated, contaminant-reduced semiconductor die
US11658103B2 (en) * 2020-09-11 2023-05-23 Qualcomm Incorporated Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法
US20240071828A1 (en) * 2022-08-31 2024-02-29 Texas Instruments Incorporated Methods of separating semiconductor dies

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310525A (zh) * 2011-05-12 2013-03-01 Lam Res Corp 在布氏蝕刻製程後獲得平滑之側壁之方法
TW201405646A (zh) * 2012-07-13 2014-02-01 Applied Materials Inc 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method
TW201528352A (zh) * 2013-12-06 2015-07-16 Applied Materials Inc 用於雷射劃線與電漿蝕刻晶圓切割製程的網狀印刷遮罩
EP3012857A1 (en) * 2014-10-21 2016-04-27 ams AG Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
TW201637094A (zh) * 2013-03-06 2016-10-16 帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓之方法和設備

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620525A (en) * 1990-07-16 1997-04-15 Novellus Systems, Inc. Apparatus for supporting a substrate and introducing gas flow doximate to an edge of the substrate
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
EP0731501A1 (en) * 1995-03-08 1996-09-11 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
JP4812512B2 (ja) 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
DE102007009913B4 (de) * 2007-02-28 2012-10-18 Advanced Micro Devices, Inc. Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
JP2008217384A (ja) * 2007-03-05 2008-09-18 Hitachi Ltd 回路チップ及びその製造方法、並びにこれを搭載したｒｆｉｄ回路装置
EP2235742B1 (en) * 2007-12-21 2020-02-12 Solvay Fluor GmbH Process for the production of microelectromechanical systems
JP2010259160A (ja) 2009-04-22 2010-11-11 Sumitomo Precision Prod Co Ltd 発電装置およびシリコン片の製造方法
JP5676941B2 (ja) 2010-07-06 2015-02-25 キヤノン株式会社 配線基板の製造方法及び配線基板
US8450188B1 (en) 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
JP5957926B2 (ja) 2012-02-09 2016-07-27 セイコーエプソン株式会社 半導体装置の製造方法
GB2499816A (en) 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
US9034733B2 (en) 2012-08-20 2015-05-19 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9368404B2 (en) 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
US9153493B1 (en) 2013-01-16 2015-10-06 Micro Processing Technology, Inc. System for separating devices from a semiconductor wafer
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9224615B2 (en) * 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
US8906745B1 (en) 2013-09-12 2014-12-09 Micro Processing Technology, Inc. Method using fluid pressure to remove back metal from semiconductor wafer scribe streets
US9460966B2 (en) * 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
CN104576506A (zh) 2013-10-22 2015-04-29 中微半导体设备(上海)有限公司 一种刻蚀硅通孔的方法
CN103646917B (zh) * 2013-11-28 2016-04-13 中微半导体设备(上海)有限公司 硅通孔形成方法
JP6250429B2 (ja) 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
US9275902B2 (en) * 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
JP2016018838A (ja) 2014-07-07 2016-02-01 株式会社リコー シリコン基板の加工方法
JP6566812B2 (ja) * 2015-09-25 2019-08-28 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP6564670B2 (ja) * 2015-10-06 2019-08-21 株式会社ディスコ デバイスの製造方法
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310525A (zh) * 2011-05-12 2013-03-01 Lam Res Corp 在布氏蝕刻製程後獲得平滑之側壁之方法
TW201405646A (zh) * 2012-07-13 2014-02-01 Applied Materials Inc 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method
TW201637094A (zh) * 2013-03-06 2016-10-16 帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓之方法和設備
TW201528352A (zh) * 2013-12-06 2015-07-16 Applied Materials Inc 用於雷射劃線與電漿蝕刻晶圓切割製程的網狀印刷遮罩
EP3012857A1 (en) * 2014-10-21 2016-04-27 ams AG Method of producing an opening with smooth vertical sidewall in a semiconductor substrate

Also Published As

Publication number Publication date
US20180350615A1 (en) 2018-12-06
EP3413341B1 (en) 2022-04-27
CN108987342A (zh) 2018-12-11
GB201708927D0 (en) 2017-07-19
KR102364952B1 (ko) 2022-02-17
JP7042165B2 (ja) 2022-03-25
CN108987342B (zh) 2023-07-18
KR20180133231A (ko) 2018-12-13
EP3413341A1 (en) 2018-12-12
JP2018207109A (ja) 2018-12-27
US10872775B2 (en) 2020-12-22
TW201903889A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
TWI791531B (zh) 電漿蝕刻及電漿切割方法
US8198705B2 (en) Ultra-thin die and method of fabricating same
JP4662717B2 (ja) 基板をエッチングする方法
TWI600080B (zh) 用於將具有背部金屬基板分割成塊的方法
US20120064642A1 (en) Method to remove sapphire substrate
US11087971B2 (en) Method for manufacturing semiconductor device and manufacturing method of the same
US20130168019A1 (en) System for splitting of brittle materials with trenching technology
CN108682648B (zh) 切割晶圆的方法及半导体芯片
JP2006344816A (ja) 半導体チップの製造方法
US7214568B2 (en) Semiconductor device configured for reducing post-fabrication damage
TW202125607A (zh) 執行晶圓邊緣修整製程的方法
JPH07169715A (ja) 窒化ガリウム系化合物半導体チップの製造方法
TW200524185A (en) Method for production of semiconductor chip and semiconductor chip
US8450185B2 (en) Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
JP2005191551A (ja) 半導体チップ製造方法および半導体チップ
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
JP3772807B2 (ja) 窒化ガリウム系化合物半導体発光素子
TWI810847B (zh) 磷化銦基板
TWI771893B (zh) 陣列式晶片的切割方法
US10056297B1 (en) Modified plasma dicing process to improve back metal cleaving
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
KR20070022355A (ko) 초박형 다이 및 이를 제조하는 방법
CN117790418A (zh) 一种从晶圆切单得到裸片的方法
CN106711023A (zh) Iii族氮化物衬底及其制备方法