JP6546507B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP6546507B2
JP6546507B2 JP2015209706A JP2015209706A JP6546507B2 JP 6546507 B2 JP6546507 B2 JP 6546507B2 JP 2015209706 A JP2015209706 A JP 2015209706A JP 2015209706 A JP2015209706 A JP 2015209706A JP 6546507 B2 JP6546507 B2 JP 6546507B2
Authority
JP
Japan
Prior art keywords
etching
street
wafer
metal member
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015209706A
Other languages
English (en)
Other versions
JP2017084896A (ja
Inventor
栄 松崎
栄 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2015209706A priority Critical patent/JP6546507B2/ja
Publication of JP2017084896A publication Critical patent/JP2017084896A/ja
Application granted granted Critical
Publication of JP6546507B2 publication Critical patent/JP6546507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Description

本発明は、プラズマエッチングによりウエーハを分割してデバイスを製造する方法に関する。
従来、シリコン基板等の板状物を切断・分割するのにプラズマエッチングが用いられている。特許文献1には、ストリートに対応する領域以外にレジスト膜を被覆して、デバイスが形成された表面に保護部材を貼着した状態で裏面を研削してウエーハWを所定の厚さに形成し、裏面に支持部材を貼着すると共に表面から保護部材を取り外してレジスト膜を露出させ、ストリートに対応する領域の表面から裏面にかけてプラズマエッチングしてウエーハを個々のデバイスに分割することが記載されている。
特開2006−114825号公報
一般的に、ウエーハのストリートには、金属等からなるパターン、例えばTEG(テスト・エレメント・グループ)やCMP用のダミーパターンが形成されている。プラズマを用いて金属をドライエッチングすることは困難であるため、TEG等の金属部材を含むパターンがストリートに形成されているウエーハについては、金属部材をレーザ照射または切削ブレードにより切削除去した後、プラズマエッチングを行う。
しかしながら、切削ブレードにより金属を含むパターンを除去するにあたっては、切削ブレードが基板にも一部切り込む場合がある。その際、ストリートを越えて、両側のデバイス領域にクラックが生じる場合がある。また、レーザ照射にともなう入熱により切削ブレードの場合と同様にダメージが入る虞がある。
本発明は、このような点に鑑みてなされたものであり、ストリートに金属を含むパターンが形成されている場合において、金属部材を除去する際に基板にクラックが生じるのを防止することを課題とする。
本発明は、基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、切削ブレードを用いて前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、を含む。
上記デバイスの製造方法においては、前記加工溝の深さを、前記金属部材除去工程において前記切削ブレードが切り込む深さよりも深くするとよい。また、前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程を実施してもよい。
本発明では、ストリートに金属部材が形成されているウエーハについて、金属部材よりもストリートの幅方向両側にストリートに沿って延びる2条の加工溝を形成した後に切削ブレードを用いて2条の加工溝の間を切削して金属部材を除去し、その後、ストリートをプラズマエッチングするため、金属部材の除去時にデバイス領域にクラックが入ることが抑制され、高品質な分割が可能となる。また、エッチングによって加工溝を形成するため、ダメージを低減した分割が可能になる。
本発明の手順を示す工程図である。 デバイスの例を示す模式図である。 デバイスの別の例を示す模式図である。 ウエーハの例を示す斜視図である。 ウエーハの例を示す拡大断面図である。 プラズマエッチング装置の例を示す断面図である。 ストリート上方の絶縁膜をエッチングして除去した状態を示す拡大断面図である。 基板をエッチングしTEGの両側に加工溝を形成した状態を示す断面図である。 加工溝を形成したウエーハのTEGを除去する状態を示す拡大断面図である。 TEGが除去されたストリートをプラズマエッチングしてエッチング溝を形成する状態を示す拡大断面図である。 ウエーハの裏面を研削する状態を示す斜視図である。 ウエーハの裏面を研削する状態を示す拡大断面図である。
(a)デバイス形成工程
図1(a)に示すシリコン等からなる基板10を準備し、その表面10aにデバイスを形成していく。図1(a)には示されていないが、デバイス(デバイスの一部を含む)は、基板10の表面10aにホトリソグラフィー等によるパターン形成工程、成膜工程、イオン注入工程、アニール工程等を経て形成される。本工程は、いわゆる前工程の一部として実施される。各デバイスとしては、通常のメモリ等の半導体素子の他、例えば図2に示すパワーMOSFET101や、図3に示すIGBT102等があり、表裏面に電極を備えるデバイスを含んでよい。本工程では、デバイスのP型領域、N型領域となる領域へのイオン注入・アニール、デバイス表面側に表面側電極を形成するためのメッキ、エッチング等が行われ、ゲート端子となる部分には、酸化膜及び金属膜が形成される。
例えば図4に示すように、このようなデバイスDが多数形成されたウエーハWは、基板10の表面10aにストリートSが格子状に形成され、ストリートSによって複数の領域が区画され、この区画された領域に複数のデバイスDが形成されて構成されている。ストリートSには、金属等を含む材料からなるTEG(Test Element Group)50が形成されている。TEG50は、デバイスDに発生する設計上や製造上の問題を見つけ出すための評価用素子であり、一般的にストリートSの幅方向中央部に配置され、ストリートSの幅よりも幅が狭く形成されている。なお、ストリートSには、CMP(Chemical Mechanical Polishing)用の金属等の材料からなるダミーパターンが形成されていることもある。
(b)絶縁膜成膜・電極形成工程
図1(b)に示すように、基板10の表面10aの上に絶縁膜11を形成し、各デバイスの上方に、各デバイスに対応する表面電極12を形成する。本工程も、いわゆる前工程の一部として実施される。絶縁膜11は、図5に示すように、例えばLow−k膜11a、11bとパッシベーション膜11cとから構成され、Low−k膜11a、11b及びパッシベーション膜11cを部分的に厚さ方向にエッチングし、エッチングにより除去した部分に、図1(b)に示した表面電極12が埋め込まれる。Low−k膜11a、11bは、例えばSiOFやフロロカーボンにより形成される。また、パッシベーション11cは、例えばシリコン窒化(SiN)膜やSiO膜により形成される。なお、図5においては、デバイスDの上方に形成される表面電極12及び表面電極12とデバイスDとを導通させる金属配線の図示を省略している。
図5に示すウエーハWにおけるLow−k膜11a、11bは、ストリートSの上方には形成されていない。したがって、ストリートSの上方にはパッシベーション膜11cのみが被覆されている。ストリートSの上方にLow−k膜11a、11bが存在しないため、パッシベーション膜11cのうちストリートSの上方に位置する部分には凹部110cが形成されている。また、Low-k膜11bの側面110bは、Low-k膜11aの側面110aよりもデバイスDから離れた位置に形成されている。すなわち、Low-k膜11aの側方にはLow-k膜11bによる壁が形成されている。ただし、ウエーハWは、図5に示す積層構成には限定されず、Low−k膜がストリート上にも連続して積層されている構成でもよい。また、絶縁膜は、一以上積層されていればよい。エッチング後の積層状態において、Low−k膜およびパッシベーション膜の端部が溝に露出する構成であってよい。
(c)マスク工程
次に、レジスト材料を、絶縁膜11及び表面電極12を覆うように全面に塗布し、その後、露光用マスクを介して、露光し、その後現像することにより、図1(c)に示すように、ストリートSに対応する開口15aを有し、ストリートSを除く部分を覆うエッチングマスク15を形成する。一例として、全面に形成されたレジストのうちストリートSの上方に位置する部分を露光して、露光した部分を除去してエッチングマスクを形成してよい。本工程は、いわゆるデバイス製造の前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。一般に、ウエーハを長い距離搬送することにより異物(パーティクル)が付着する確率が高くなる。前工程の一部として実施されるとウエーハに異物が付着して後のホトリソグラフィー工程を経て形成されるパターンに欠陥を生じる虞が低減される。また、前工程で行えば、当該マスク工程を実施するためのユーティリティ設備の確保、管理などをより容易に行うことができる。
エッチングマスク15としては、例えば、フェノールノボラック系のレジストを用いることができる。また、カーボン系のレジストを用いてもよい。レジストに対するエッチング対象膜のエッチング選択比を向上させるために多層レジストを用いてもよい。エッチングマスク15を形成する場合には、水銀ランプのi線(λ=365nm)、h線(λ=405nm)、g線(λ=436nm)で露光してもよいし、LED光源を用いて露光してもよい。
(d)加工溝形成工程
エッチングマスク15を形成した後、エッチングマスク15を介してプラズマエッチングを行う。本工程では、例えば図6に示すプラズマエッチング装置9を用いる。プラズマエッチング装置9は、ウエーハWを保持する静電チャック(ESC)90と、ガスを噴出するガス噴出ヘッド91と、静電チャック(ESC)90及びガス噴出ヘッド91を内部に収容したチャンバ92とを備えている。
静電チャック(ESC)90は、支持部材900によって下方から支持されている。静電チャック(ESC)90の内部には電極901が配設されており、この電極901は、整合器94a及びバイアス高周波電源95aに接続されている。
ガス噴出ヘッド91の内部には、ガス拡散空間910が設けられており、ガス拡散空間910の上部にはガス導入口911が連通し、ガス拡散空間910の下部にはガス吐出口912が連通している。ガス吐出口912の下端は、静電チャック(ESC)90側に向けて開口している。
ガス導入口911には、ガス配管913を介してガス供給部93が接続されている。ガス供給部93は、エッチングガスと希ガスとをそれぞれ蓄えている。
ガス噴出ヘッド91には、整合器94を介して高周波電源95が接続されている。高周波電源95から整合器94を介してガス噴出ヘッド91に高周波電力を供給することにより、ガス吐出口912から吐出されたガスをプラズマ化することができる。
チャンバ92の下部には排気管96が接続されており、この排気管96には排気装置97が接続されている。この排気装置97を作動させることにより、チャンバ92の内部を所定の真空度まで減圧することができる。
チャンバ92の側部には、ウエーハWの搬入出を行うための搬入出口920と、この搬入出口920を開閉するゲートバルブ921とが設けられている。
プラズマエッチング装置9は、制御部98を備えており、制御部98による制御の下で、各ガスの吐出量や時間、高周波電力等の条件がコントロールされる。
本工程では、ゲートバルブ921を開け、搬入出口920からウエーハWを搬入し、ウエーハWに貼着された保護部材1側を静電チャック(ESC)90において静電保持する。そして、排気装置97によってチャンバ92内を排気し、チャンバ92内の圧力を、例えば0.10〜0.15Paとするとともに、ガス供給部93に蓄えられたエッチングガスを、ガス配管913及びガス導入口911を介してガス吐出部912から噴出させる。
チャンバ92内にエッチングガスを導入するとともに、静電チャック(ESC)90の温度を、例えば保護部材1からガスが発生しない温度である70℃以下とし、高周波電源95からガス噴出ヘッド91に高周波電力を印加することにより、ガス噴出ヘッド91と静電チャック(ESC)90との間に高周波電界を生じさせ、エッチングガスをプラズマ化させる。
SiOF、フロロカーボン等からなるLow−K膜11a,11bや、SiO、SiN等からなるパッシベーション膜11cからなる絶縁膜11をエッチングするときには、エッチングガスとして、ハロゲン元素を含むガスや塩基性ガス、これらの混合ガス、またはCxFy系ガス若しくはCxHyFz系ガスを用いるとよい。また、プラズマ支援ガスとして、Ar、He等の希ガスを用いてもよい。エッチング対象が直径300mmのウエーハである場合は、例えば、高周波電力の出力を3kW、高周波電力の周波数を13.56MHz、バイアス電力の出力を300W、バイアス電力の周波数を2MHzとするとよい。He等の希ガスは、エッチングガスのプラズマ化をアシストする。なお、チャンバ92への希ガスの導入は、エッチングガスの導入前に行ってもよい。
このようにして、絶縁膜11のうちストリートSの上方に位置する部分を除去して加工溝16を形成し、図7に示すように、基板10を露出させる。
図7に示すように、本工程において形成された加工溝16は、パッシベーション膜11cのみを貫通する幅に形成される。したがって、エッチング溝16の側壁には、パッシベーション膜11cが壁状に残存したパッシベーション壁11dが形成され、このパッシベーション壁11dは、水分などの侵入からデバイスDを守る役割を果たす。また、ウエーハWは、図5に示したような積層構造に限られず、それぞれの絶縁膜の端面がエッチング溝16に露出する構造であってもよい。
本工程では、エッチング溝16からさらに下方にエッチングを進め、基板10をエッチングする。ストリートSにはTEG50が形成されているため、TEG50はエッチングされず、図1(d)及び図8に示すように、絶縁膜11及びTEG50が遮蔽膜となり、TEG50よりもストリートSの幅方向両側に、ストリートSに沿って延びる2条の加工溝51が形成される。この加工溝51の深さdは、少なくとも加工溝51の底面がTEG50の下端よりも低い位置となるよう、例えば基板10の表面10aから5〜10μm程度でよい。
シリコンからなる基板10をエッチングするときは、エッチングガスとして、例えばSF、CF、C、C等のフッ素系ガスを用いるとよい。基板10のエッチングは、以下の条件A,Bによるエッチング−堆積を交互に繰り返すことにより、条件Aではエッチングが進行し、条件Bではエッチング溝16の側壁に保護膜が形成され、高速かつ高アスペクト比でのエッチングが可能となる。基板10が直径300mmのシリコン基板である場合の条件A及びBは以下のとおりである。
(条件A)
エッチングガス: SFガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1500cc/分
プラズマ支援ガス供給量:1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 500W
(条件B)
堆積性ガス: Cガス
プラズマ支援ガス: Arガス
堆積性ガス供給量:1000cc/分
プラズマ支援ガス供給量: 1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 0W
ここで、処理圧力を10Paとし、条件Aを0.6秒間、条件Bを0.4秒間、交互に繰り返して基板10をエッチングする。
なお、基板10のエッチングは、上記条件Aと条件Bとを交互に繰り返すプロセスではなく、絶縁膜11のエッチング時と同様の条件にて行ってもよい。
本工程も、いわゆる前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。上記マスク形成工程が前工程の一部として実施された場合は、本工程を、前工程の一部として実施してもよいし、後工程の一部として実施してもよい。一方、上記マスク形成工程が後工程の一部として実施された場合は、本工程も、後工程の一部として実施されてよい。加工溝16の幅は、エッチングの効率を考慮すると、10μm程度以上あると好ましい。
加工溝16が形成された後、酸素や窒素プラズマを用いたアッシングによってエッチングマスク15を除去する。エッチングマスク15を除去することにより、除去により露出した絶縁膜11を遮蔽膜として、後のエッチング工程を実施することができる。もっとも、この段階ではエッチングマスク15を除去しなくてもよい。エッチングマスク15を除去しない場合は、後のエッチング工程においてエッチングマスク15を遮蔽膜として利用することができる。
マスク形成工程及び加工溝形成工程が前工程において実施された場合は、後工程においてエッチングマスクを形成したり加工溝を形成したりする必要がなくなるため、後工程を簡略化することができる。
(e)金属部材除去工程
2条の加工溝51を形成した後、図1(e)及び図9に示すように、TEG50に切削ブレード41を切り込ませてTEG50を除去さする。このときの切削ブレード41の切込み深さは、切削ブレード41の下端の高さ方向の位置が、加工溝51の底面よりも高くなるようにする。すなわち、加工溝51の深さは、切削ブレード41が切り込む深さよりも深い。このような加工溝51が形成されていることにより、切削ブレード41がTEG50に切り込んだ際に発生するクラックがストリートSを越えてデバイスDに到達するのを抑制することができる。したがって、デバイスDにダメージを与えず、高品質な分割が可能となる。ストリートSにCMP用の金属製のダミーパターンが形成されている場合も、同様の方法によりダミーパターンを除去することができる。なお、切削ブレード41に代えて、レーザ光の照射によりTEG50などの金属部材を除去してもよい。
(f)エッチング工程
次に、TEG50が除去されたストリートSをさらにエッチングし、図1(f)及び図10に示すように、デバイスの仕上がり厚さに相当する深さのエッチング溝52を形成する。加工溝形成工程の最後にエッチングマスク15を除去した場合は、絶縁膜11をマスクとしてエッチングを行う。一方、加工溝形成工程の最後にエッチングマスク15を除去しなかった場合は、エッチングマスク15をマスクとしてエッチングを行う。エッチングマスク15をマスクとしてエッチングを行った場合は、エッチング溝52の形成後、酸素や窒素プラズマを用いてエッチングマスク15をアッシングして除去する。なお、図10は、絶縁膜11をエッチングマスクとする場合について示している。このときのエッチング条件は、加工溝形成工程における基板10のエッチング時と同様でよい。
(g)裏面研削工程
エッチング溝52が形成された後、例えば図11に示す研削装置2を用いてウエーハWの裏面Wbを研削する。この研削装置2は、ウエーハWを保持するチャックテーブル21と、チャックテーブル21に保持されたウエーハWの裏面Wbを研削する研削手段22とを備えている。チャックテーブル21は、回転軸20とともに回転可能である。一方、研削手段22は、回転軸23の下端にマウント24を介して研削ホイール25が連結されて構成されており、この研削ホイール25は、円環状に形成された基台26の下面に砥石27が固着されて構成されている。
ウエーハWの表面Waには保護テープ28が貼着され、保護テープ28側がチャックテーブル21に吸引保持される。そして、チャックテーブル21が例えば矢印A方向に回転するとともに、研削ホイール25が矢印A方向に回転しながら研削手段22が降下し、裏面Wbが研削される。こうして研削が行われ、ウエーハWが所定の厚さに形成されると、図1(g)に示すように、エッチング溝52が表出し、個々のチップCに分割される。
なお、本工程は、「(b)絶縁膜・電極形成工程」の後に実施すればよく、エッチング工程の後には限定されない。本工程がエッチング工程よりも前に実施された場合は、ウエーハWが所定の厚さに形成された段階ではチップには分割されず、上記エッチング工程においてデバイスの仕上がり厚さに相当する深さのエッチング溝が形成された時点でチップに分割される。
プラズマエッチングによってウエーハWを分割する場合、通常は、ストリートSを除く部分にレジスト膜を被覆し、ストリートSに沿って表面から裏面にかけてプラズマエッチングをしているが、かかる方法では、プラズマエッチングの終了後にエッチングマスクを除去する工程が必要となり、いわゆる後工程が複雑化し、ウエーハの取り扱いも煩雑となる。そこで、本実施形態では、レジストマスクを形成することなく、パターン化されたパッシベーション膜11cをマスクとして基板(シリコン)のエッチングを行った。パッシベーション膜11cのエッチングレートおよび金属の表面電極12のエッチングレートに対する基板10のエッチングレートは大きいので、エッチングマスクを形成しなくてよい。このようにレジスト等でエッチングマスクを形成しない場合には、ウエーハWが分割された後、酸素プラズマを用いたアッシング等によりエッチングマスクを除去する必要がなく、デバイスへのプラズマダメージを低減できる。また、マスク形成工程およびマスク除去工程が不要となる。もっとも、レジストを介してエッチング工程を行ってもよく、その場合には、ウエーハWが分割された後、酸素プラズマを用いたアッシング等によりエッチングマスク15を除去する。
また、プラズマエッチングによってウエーハWを分割する場合、通常は、いわゆる後工程において、ストリートSを除く部分へのレジスト膜の被覆を行っているため、かかる観点からも後工程が複雑化している。しかし、本実施形態では、マスク形成工程及び加工溝形成工程を前工程の一部として実施することによって、エッチングマスクとしての機能を有するパッシベーション膜11cが前工程において形成されるため、後工程ではエッチングマスクを形成することなくプラズマエッチングを行うことができ、後工程が簡略化される。
なお、加工溝16が形成された後、TEG50を用いた電気特性などの検査工程を経て、金属部材除去工程以降が実施されてもよい。この場合は、加工溝形成工程が前工程において行われる。
図2、図3に示されるパワーMOSFETやIGBTを製造する場合には、裏面を研削等して薄化した後、スパッタ等のPVDにより裏面電極を形成した後分割する。薄化したウエーハは破損しやすいため、ウエーハ裏面側の外周部にリング状突部を形成すれば、裏面電極を形成する工程にウエーハを搬送するのが容易になる。
本発明は、加工溝形成工程までが施されたウエーハを別の場所に搬送した後に金属部材除去工程以降を実施してもよく、以下の実施態様も含む。
[1]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するにあたり、前記金属部材除去の準備のために前記ストリートに加工溝を形成する加工溝の形成方法であって、
前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、
前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、
を含む
加工溝の形成方法。
[2]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、
前記ストリートの幅方向両端に前記ストリートに沿って延びる2条の加工溝が形成されたウエーハの裏面側を保持する保持工程と、
切削ブレードを用いて前記ウエーハの前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、
前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、
を含むデバイスの製造方法。
[3]
前記加工溝の深さは、前記金属部材除去工程において前記切削ブレードが切り込む深さよりも深い、上記[2]に記載のデバイスの製造方法。
[4]
前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程と、
を含む上記[2]又は[3]に記載のデバイスの製造方法。
[5]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハであって、
前記金属部材よりも前記ストリートの幅方向両側に、前記ストリートに沿って延びる2条の加工溝が形成されたウエーハ。
本発明は、金属部材除去工程までが施されたウエーハを別の場所に搬送した後にプラズマエッチング工程以降を実施してもよく、以下の実施態様も含む。
[6]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するにあたり、前記金属部材を除去する金属部材の除去方法であって、
前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、
前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、
切削ブレードを用いて前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、
を含む金属部材の除去方法。
[7]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、
前記ストリートの幅方向両端に前記ストリートに沿って延びる2条の加工溝が形成され前記2条の加工溝の間の切削により前記金属部材が除去されたウエーハの裏面側を保持する保持工程と、
前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、
を含むデバイスの製造方法。
[8]
前記加工溝の深さは、金属部材が除去された部分の基板の上面よりも深い、上記[7]に記載のデバイスの製造方法。
[9]
前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程と、
を含む上記[7]又は[8]に記載のデバイスの製造方法。
[10]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハであって、
前記ストリートの幅方向両端に、前記ストリートに沿って延びる2条の加工溝が形成され、前記2条の加工溝の間の切削により前記金属部材が除去された
ウエーハ。
W:ウエーハ D:デバイス S:ストリート C:チップ
1:保護部材
10:基板 10a:表面
101:パワーMOSFET 102:IGBT
11:絶縁膜 11a、11b:Low−k膜 11c:パッシベーション膜
110a、110b:側面 110c:凹部 11d:パッシベーション壁
12:表面電極 13:裏面電極 15:エッチングマスク 15a:開口
16:加工溝
2:研削装置
20:回転軸 21:チャックテーブル 22:研削手段 23:回転軸
24:マウント 25:研削ホイール 26:基台 27:砥石 28:保護テープ
50:TEG 51:加工溝 52:エッチング溝
9:プラズマエッチング装置
90:静電チャック(ESC) 900:保持テーブル 901:電極
91:ガス噴出ヘッド 910:ガス拡散空間 911:ガス導入口
912:ガス吐出口 913:ガス配管
92:チャンバ 920:搬入出口 921:ゲートバルブ
93:ガス供給部 94,94a:整合器 95,95a:高周波電源 96:排気管
97:排気装置 98:制御部

Claims (3)

  1. 基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、
    前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、
    前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、
    切削ブレードを用いて前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、
    前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、
    を含むデバイスの製造方法。
  2. 前記加工溝の深さは、前記金属部材除去工程において前記切削ブレードが切り込む深さよりも深い、請求項1に記載のデバイスの製造方法。
  3. 前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程を実施する
    請求項1又は2に記載のデバイスの製造方法。
JP2015209706A 2015-10-26 2015-10-26 デバイスの製造方法 Active JP6546507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015209706A JP6546507B2 (ja) 2015-10-26 2015-10-26 デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015209706A JP6546507B2 (ja) 2015-10-26 2015-10-26 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2017084896A JP2017084896A (ja) 2017-05-18
JP6546507B2 true JP6546507B2 (ja) 2019-07-17

Family

ID=58714377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015209706A Active JP6546507B2 (ja) 2015-10-26 2015-10-26 デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6546507B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339819B2 (ja) * 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108489A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置の製造方法
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP2009152245A (ja) * 2007-12-18 2009-07-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5473879B2 (ja) * 2010-12-06 2014-04-16 パナソニック株式会社 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法

Also Published As

Publication number Publication date
JP2017084896A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6602850B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
KR101925957B1 (ko) 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
JP4288229B2 (ja) 半導体チップの製造方法
TWI641075B (zh) 改善晶圓塗覆
JP2020520118A (ja) 処理された積層ダイ
WO2012157287A1 (ja) 半導体チップの製造方法
JP6302644B2 (ja) ウェーハの加工方法
US10410923B2 (en) Method of processing wafer
JP6556759B2 (ja) プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理
US20190109173A1 (en) Method of processing wafer
TWI744503B (zh) 元件晶片之製造方法
KR101784655B1 (ko) 반도체 디바이스 및 방법
US9490103B2 (en) Separation of chips on a substrate
JP6564669B2 (ja) デバイスの製造方法
JP6564670B2 (ja) デバイスの製造方法
JP6546507B2 (ja) デバイスの製造方法
JP2009283802A (ja) 半導体装置の製造方法
JP6573803B2 (ja) 半導体ウエーハの分割方法
CN114868236A (zh) 用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低的电流泄漏的静电吸盘
JP2016039280A (ja) 加工方法
US9059273B2 (en) Methods for processing a semiconductor wafer
TW202111793A (zh) 晶圓加工方法
JP6740091B2 (ja) ウエーハの加工方法
KR20200067103A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190621

R150 Certificate of patent or registration of utility model

Ref document number: 6546507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250