JP6546507B2 - デバイスの製造方法 - Google Patents
デバイスの製造方法 Download PDFInfo
- Publication number
- JP6546507B2 JP6546507B2 JP2015209706A JP2015209706A JP6546507B2 JP 6546507 B2 JP6546507 B2 JP 6546507B2 JP 2015209706 A JP2015209706 A JP 2015209706A JP 2015209706 A JP2015209706 A JP 2015209706A JP 6546507 B2 JP6546507 B2 JP 6546507B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- street
- wafer
- metal member
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Description
図1(a)に示すシリコン等からなる基板10を準備し、その表面10aにデバイスを形成していく。図1(a)には示されていないが、デバイス(デバイスの一部を含む)は、基板10の表面10aにホトリソグラフィー等によるパターン形成工程、成膜工程、イオン注入工程、アニール工程等を経て形成される。本工程は、いわゆる前工程の一部として実施される。各デバイスとしては、通常のメモリ等の半導体素子の他、例えば図2に示すパワーMOSFET101や、図3に示すIGBT102等があり、表裏面に電極を備えるデバイスを含んでよい。本工程では、デバイスのP型領域、N型領域となる領域へのイオン注入・アニール、デバイス表面側に表面側電極を形成するためのメッキ、エッチング等が行われ、ゲート端子となる部分には、酸化膜及び金属膜が形成される。
図1(b)に示すように、基板10の表面10aの上に絶縁膜11を形成し、各デバイスの上方に、各デバイスに対応する表面電極12を形成する。本工程も、いわゆる前工程の一部として実施される。絶縁膜11は、図5に示すように、例えばLow−k膜11a、11bとパッシベーション膜11cとから構成され、Low−k膜11a、11b及びパッシベーション膜11cを部分的に厚さ方向にエッチングし、エッチングにより除去した部分に、図1(b)に示した表面電極12が埋め込まれる。Low−k膜11a、11bは、例えばSiOFやフロロカーボンにより形成される。また、パッシベーション11cは、例えばシリコン窒化(SiN)膜やSiO2膜により形成される。なお、図5においては、デバイスDの上方に形成される表面電極12及び表面電極12とデバイスDとを導通させる金属配線の図示を省略している。
次に、レジスト材料を、絶縁膜11及び表面電極12を覆うように全面に塗布し、その後、露光用マスクを介して、露光し、その後現像することにより、図1(c)に示すように、ストリートSに対応する開口15aを有し、ストリートSを除く部分を覆うエッチングマスク15を形成する。一例として、全面に形成されたレジストのうちストリートSの上方に位置する部分を露光して、露光した部分を除去してエッチングマスクを形成してよい。本工程は、いわゆるデバイス製造の前工程の一部として実施される場合と、いわゆる後工程の一部として実施される場合とがある。一般に、ウエーハを長い距離搬送することにより異物(パーティクル)が付着する確率が高くなる。前工程の一部として実施されるとウエーハに異物が付着して後のホトリソグラフィー工程を経て形成されるパターンに欠陥を生じる虞が低減される。また、前工程で行えば、当該マスク工程を実施するためのユーティリティ設備の確保、管理などをより容易に行うことができる。
エッチングマスク15を形成した後、エッチングマスク15を介してプラズマエッチングを行う。本工程では、例えば図6に示すプラズマエッチング装置9を用いる。プラズマエッチング装置9は、ウエーハWを保持する静電チャック(ESC)90と、ガスを噴出するガス噴出ヘッド91と、静電チャック(ESC)90及びガス噴出ヘッド91を内部に収容したチャンバ92とを備えている。
(条件A)
エッチングガス: SF6ガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1500cc/分
プラズマ支援ガス供給量:1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 500W
(条件B)
堆積性ガス: C4F8ガス
プラズマ支援ガス: Arガス
堆積性ガス供給量:1000cc/分
プラズマ支援ガス供給量: 1000cc/分
高周波電力の出力: 3kW
バイアス電力の出力: 0W
ここで、処理圧力を10Paとし、条件Aを0.6秒間、条件Bを0.4秒間、交互に繰り返して基板10をエッチングする。
2条の加工溝51を形成した後、図1(e)及び図9に示すように、TEG50に切削ブレード41を切り込ませてTEG50を除去さする。このときの切削ブレード41の切込み深さは、切削ブレード41の下端の高さ方向の位置が、加工溝51の底面よりも高くなるようにする。すなわち、加工溝51の深さは、切削ブレード41が切り込む深さよりも深い。このような加工溝51が形成されていることにより、切削ブレード41がTEG50に切り込んだ際に発生するクラックがストリートSを越えてデバイスDに到達するのを抑制することができる。したがって、デバイスDにダメージを与えず、高品質な分割が可能となる。ストリートSにCMP用の金属製のダミーパターンが形成されている場合も、同様の方法によりダミーパターンを除去することができる。なお、切削ブレード41に代えて、レーザ光の照射によりTEG50などの金属部材を除去してもよい。
次に、TEG50が除去されたストリートSをさらにエッチングし、図1(f)及び図10に示すように、デバイスの仕上がり厚さに相当する深さのエッチング溝52を形成する。加工溝形成工程の最後にエッチングマスク15を除去した場合は、絶縁膜11をマスクとしてエッチングを行う。一方、加工溝形成工程の最後にエッチングマスク15を除去しなかった場合は、エッチングマスク15をマスクとしてエッチングを行う。エッチングマスク15をマスクとしてエッチングを行った場合は、エッチング溝52の形成後、酸素や窒素プラズマを用いてエッチングマスク15をアッシングして除去する。なお、図10は、絶縁膜11をエッチングマスクとする場合について示している。このときのエッチング条件は、加工溝形成工程における基板10のエッチング時と同様でよい。
エッチング溝52が形成された後、例えば図11に示す研削装置2を用いてウエーハWの裏面Wbを研削する。この研削装置2は、ウエーハWを保持するチャックテーブル21と、チャックテーブル21に保持されたウエーハWの裏面Wbを研削する研削手段22とを備えている。チャックテーブル21は、回転軸20とともに回転可能である。一方、研削手段22は、回転軸23の下端にマウント24を介して研削ホイール25が連結されて構成されており、この研削ホイール25は、円環状に形成された基台26の下面に砥石27が固着されて構成されている。
[1]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するにあたり、前記金属部材除去の準備のために前記ストリートに加工溝を形成する加工溝の形成方法であって、
前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、
前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、
を含む
加工溝の形成方法。
[2]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、
前記ストリートの幅方向両端に前記ストリートに沿って延びる2条の加工溝が形成されたウエーハの裏面側を保持する保持工程と、
切削ブレードを用いて前記ウエーハの前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、
前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、
を含むデバイスの製造方法。
[3]
前記加工溝の深さは、前記金属部材除去工程において前記切削ブレードが切り込む深さよりも深い、上記[2]に記載のデバイスの製造方法。
[4]
前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程と、
を含む上記[2]又は[3]に記載のデバイスの製造方法。
[5]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハであって、
前記金属部材よりも前記ストリートの幅方向両側に、前記ストリートに沿って延びる2条の加工溝が形成されたウエーハ。
[6]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するにあたり、前記金属部材を除去する金属部材の除去方法であって、
前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、
前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、
切削ブレードを用いて前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、
を含む金属部材の除去方法。
[7]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、
前記ストリートの幅方向両端に前記ストリートに沿って延びる2条の加工溝が形成され前記2条の加工溝の間の切削により前記金属部材が除去されたウエーハの裏面側を保持する保持工程と、
前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、
を含むデバイスの製造方法。
[8]
前記加工溝の深さは、金属部材が除去された部分の基板の上面よりも深い、上記[7]に記載のデバイスの製造方法。
[9]
前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程と、
を含む上記[7]又は[8]に記載のデバイスの製造方法。
[10]
基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハであって、
前記ストリートの幅方向両端に、前記ストリートに沿って延びる2条の加工溝が形成され、前記2条の加工溝の間の切削により前記金属部材が除去された
ウエーハ。
1:保護部材
10:基板 10a:表面
101:パワーMOSFET 102:IGBT
11:絶縁膜 11a、11b:Low−k膜 11c:パッシベーション膜
110a、110b:側面 110c:凹部 11d:パッシベーション壁
12:表面電極 13:裏面電極 15:エッチングマスク 15a:開口
16:加工溝
2:研削装置
20:回転軸 21:チャックテーブル 22:研削手段 23:回転軸
24:マウント 25:研削ホイール 26:基台 27:砥石 28:保護テープ
50:TEG 51:加工溝 52:エッチング溝
9:プラズマエッチング装置
90:静電チャック(ESC) 900:保持テーブル 901:電極
91:ガス噴出ヘッド 910:ガス拡散空間 911:ガス導入口
912:ガス吐出口 913:ガス配管
92:チャンバ 920:搬入出口 921:ゲートバルブ
93:ガス供給部 94,94a:整合器 95,95a:高周波電源 96:排気管
97:排気装置 98:制御部
Claims (3)
- 基板の表面に格子状に形成されたストリートによって複数の領域が区画され、且つ金属部材が前記ストリートの幅方向の中央部に配置され、当該区画された複数の領域のそれぞれにデバイスが形成されたウエーハを前記ストリートに沿って分割するデバイスの製造方法であって、
前記ウエーハの前記ストリートを除く部分にマスクを形成するマスク工程と、
前記マスクおよび前記金属部材を遮蔽膜として、前記基板をプラズマエッチングし、前記金属部材よりも前記ストリートの幅方向両側に前記ストリートに沿って延びる2条の加工溝を形成する加工溝形成工程と、
切削ブレードを用いて前記2条の加工溝の間を切削して前記金属部材を除去する金属部材除去工程と、
前記ストリートをプラズマエッチングして前記デバイスの仕上がり厚さに相当する深さのエッチング溝を形成するエッチング工程と、
を含むデバイスの製造方法。 - 前記加工溝の深さは、前記金属部材除去工程において前記切削ブレードが切り込む深さよりも深い、請求項1に記載のデバイスの製造方法。
- 前記エッチング工程の後に、前記ウエーハの前記表面側を保持して裏面を研削し、個々のデバイスに分割する裏面研削工程を実施する
請求項1又は2に記載のデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015209706A JP6546507B2 (ja) | 2015-10-26 | 2015-10-26 | デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015209706A JP6546507B2 (ja) | 2015-10-26 | 2015-10-26 | デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017084896A JP2017084896A (ja) | 2017-05-18 |
JP6546507B2 true JP6546507B2 (ja) | 2019-07-17 |
Family
ID=58714377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015209706A Active JP6546507B2 (ja) | 2015-10-26 | 2015-10-26 | デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6546507B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7339819B2 (ja) * | 2019-09-04 | 2023-09-06 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108489A (ja) * | 2004-10-07 | 2006-04-20 | Toshiba Corp | 半導体装置の製造方法 |
JP4288229B2 (ja) * | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
JP2009152245A (ja) * | 2007-12-18 | 2009-07-09 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP5473879B2 (ja) * | 2010-12-06 | 2014-04-16 | パナソニック株式会社 | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 |
-
2015
- 2015-10-26 JP JP2015209706A patent/JP6546507B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017084896A (ja) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6602850B2 (ja) | プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル | |
KR101925957B1 (ko) | 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱 | |
US9236305B2 (en) | Wafer dicing with etch chamber shield ring for film frame wafer applications | |
JP4288229B2 (ja) | 半導体チップの製造方法 | |
TWI641075B (zh) | 改善晶圓塗覆 | |
JP2020520118A (ja) | 処理された積層ダイ | |
WO2012157287A1 (ja) | 半導体チップの製造方法 | |
JP6302644B2 (ja) | ウェーハの加工方法 | |
US10410923B2 (en) | Method of processing wafer | |
JP6556759B2 (ja) | プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理 | |
US20190109173A1 (en) | Method of processing wafer | |
TWI744503B (zh) | 元件晶片之製造方法 | |
KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
US9490103B2 (en) | Separation of chips on a substrate | |
JP6564669B2 (ja) | デバイスの製造方法 | |
JP6564670B2 (ja) | デバイスの製造方法 | |
JP6546507B2 (ja) | デバイスの製造方法 | |
JP2009283802A (ja) | 半導体装置の製造方法 | |
JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
CN114868236A (zh) | 用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低的电流泄漏的静电吸盘 | |
JP2016039280A (ja) | 加工方法 | |
US9059273B2 (en) | Methods for processing a semiconductor wafer | |
TW202111793A (zh) | 晶圓加工方法 | |
JP6740091B2 (ja) | ウエーハの加工方法 | |
KR20200067103A (ko) | 웨이퍼의 가공 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6546507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |