CN114868236A - 用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低的电流泄漏的静电吸盘 - Google Patents

用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低的电流泄漏的静电吸盘 Download PDF

Info

Publication number
CN114868236A
CN114868236A CN202080085254.1A CN202080085254A CN114868236A CN 114868236 A CN114868236 A CN 114868236A CN 202080085254 A CN202080085254 A CN 202080085254A CN 114868236 A CN114868236 A CN 114868236A
Authority
CN
China
Prior art keywords
electrostatic chuck
lift pins
semiconductor wafer
laser
etching apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080085254.1A
Other languages
English (en)
Inventor
S·阿比南德
M·索伦森
K·埃卢马莱
D·拉贾帕克萨
C·孙
J·S·帕帕努
G·梅塔
E·S·白
S·斯如纳乌卡拉苏
O·科拉西达玛雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114868236A publication Critical patent/CN114868236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

描述了具有降低的电流泄漏的静电吸盘和分割半导体晶片的方法。在示例中，蚀刻设备包括腔室及等离子体源，所述等离子体源在所述腔室内或耦合至所述腔室。静电吸盘在所述腔室内。所述静电吸盘包括导电基座，在所述导电基座的圆周边缘处具有多个凹口。所述静电吸盘还包括多个升降销，所述多个升降销对应于所述多个凹口中的每个凹口。

Description

用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低 的电流泄漏的静电吸盘
相关申请的交叉引用
本申请要求于2019年12月10日提交的美国临时申请第16/709,522号的优先权，该临时申请的内容在此通过引用并入本文。
技术领域
本公开的实施例涉及半导体加工领域，并且具体地，涉及用于分割半导体晶片的设备和方法，每个晶片在其上具有多个集成电路。
相关技术说明
在半导体晶片加工中，在由硅或其他半导体材料组成的晶片(也称为基板)上形成集成电路。通常，利用半导、导电或绝缘的各种材料的层来形成集成电路。使用各种众所周知的工艺对所述材料进行掺杂、沉积和蚀刻，以形成集成电路。每个晶片被加工以形成大量含有集成电路的单独区域，即众所周知的管芯(dice)。
在集成电路形成过程之后，将晶片“分割”以将各个芯片彼此分开，以用于封装或用于以未封装的形式在较大电路内使用。用于晶片分割的两种主要技术是刻划(scribing)和锯切(sawing)。通过刻划，沿着预先形成的刻划线跨晶片表面移动金刚石尖端的划片。所述刻划线沿着管芯之间的空间延伸。所述空间通常称为“刻划道(street)”。金刚石划片沿着刻划道在晶片表面中形成浅的刮痕。在(诸如利用辊)施加压力时，晶片沿着刻划线分开。晶片中的断裂遵循晶片基板的晶格结构。刻划可用于厚度约10密耳(千分之一英寸)或更小的晶片。对于更厚的晶片，目前锯切是刻划的优选方法。
通过锯切，以每分钟高转数旋转的金刚石尖端锯接触晶片表面并沿着刻划道锯切晶片。将晶片装设在支撑构件(诸如跨膜框拉伸的粘合膜)上，且将锯反复地施加到垂直和水平刻划道两者。切割或锯切的一个问题是，碎片和切屑可沿着管芯的切断边缘形成。另外，裂纹可形成并从管芯的边缘传播进入基板，并使集成电路无法操作。碎裂和破裂对于刻划尤其是问题，因为只可在晶体结构的<110>方向上刻划正方形或矩形管芯的一侧。因此，劈开管芯的另一侧导致锯齿状的分隔线。由于碎裂和破裂，晶片上的管芯之间需要附加的间隔，以防止损坏集成电路，例如，将碎片和裂纹保持在与实际集成电路相距一距离处。由于间隔的需求，在标准尺寸的晶片上不能形成那么多的管芯，并且浪费了原本可用于电路系统的晶片实际使用面积(real estate)。锯的使用加剧了半导体晶片上实际使用面积的浪费。锯的刀片为近似15微米至60微米厚。这样，为了确保围绕锯所造成的划切的裂纹和其他损坏不会损害集成电路，通常必须将每个管芯的电路系统分开60至3百微米到5百微米。此外，划切后，每个管芯都需要进行实质清洁以移除锯切过程所产生的颗粒和其他污染物。
也使用等离子体分割，但同样具有限制。例如，妨碍等离子体分割的实现的一个限制可能是成本。用于图案化抗蚀剂的标准光刻操作可使实现成本过高。可能妨碍等离子体分割实现的另一限制是在沿着刻划道分割时对常见的金属(例如铜)进行等离子体蚀刻可产生生产问题或产量限制。
发明内容
本公开的实施例包括用于分割半导体晶片的方法及设备。
在一实施例中，蚀刻设备包括腔室及等离子体源，所述等离子体源在所述腔室内或耦合至所述腔室。静电吸盘在所述腔室内。所述静电吸盘包括导电基座，在所述导电基座的圆周边缘处具有多个凹口。所述静电吸盘还包括多个升降销，所述多个升降销对应于所述多个凹口中的凹口。
在另一实施例中，分割具有多个集成电路的半导体晶片的方法包括：在所述半导体晶片上方形成掩模，所述掩模是覆盖和保护所述集成电路的层或包括覆盖和保护所述集成电路的层，并且所述半导体晶片由基板载具支撑。所述方法还涉及使用激光刻划工艺来使所述掩模图案化，以提供具有间隙的图案化掩模，暴露所述集成电路之间的所述半导体晶片的区域。所述方法还涉及穿过所述图案化掩模中的所述间隙来蚀刻所述半导体晶片，以单切所述集成电路，同时所述半导体晶片由所述基板载具支撑，并且所述基板载具由静电吸盘支撑，所述静电吸盘具有导电基座，在所述导电基座的圆周边缘处具有多个凹口。
在另一实施例中，用于分割具有多个集成电路的半导体晶片的系统包括工厂接口。激光刻划设备与所述工厂接口耦合且包括激光。蚀刻设备与所述工厂接口耦合，所述蚀刻设备包括腔室、在所述腔室内或耦合至所述腔室的等离子体源和在所述腔室内的静电吸盘。所述静电吸盘包括导电基座和多个升降销，在所述导电基座的圆周边缘处具有多个凹口，所述多个升降销对应于所述多个凹口中的凹口。
附图简述
图1A图示了根据本公开的实施例的静电吸盘的成角度的横截面图。
图1B图示了根据本公开的实施例的适于在单切处理期间支撑薄晶片的基板载具的平面图。
图2A至图2C图示了根据本公开的实施例的静电吸盘的各个方面和部分的平面图、横截面图和成角度的图。
图3A至图3C图示了根据本公开的实施例的静电吸盘的各个方面和部分的平面图、横截面图和成角度的图。
图4图示了根据本公开的实施例的等离子体蚀刻设备的横截面图。
图5图示了根据本公开的实施例的用于晶片或基板的激光和等离子体分割的工具布局的框图。
图6A至图6C图示了根据本公开的实施例表示分割半导体晶片的方法的各种操作的横截面图。
图7图示了根据本公开的实施例的可在半导体晶片或基板的切割道区域(streetregion)中使用的材料堆叠的横截面图。
图8A至图8D图示了根据本公开的实施例的分割半导体晶片的方法中的各种操作的横截面图。
图9图示了根据本公开的实施例的示例性计算机系统的框图。
具体实施方式
描述了分割半导体晶片的方法和设备。在以下描述中，阐述了许多特定细节，诸如静电吸盘配置、激光刻划条件、及等离子体蚀刻条件和材料方案，以便提供对本公开的实施例的透彻理解。对于本领域技术人员而言将显而易见的是，可在没有这些特定细节的情况下实现本公开的实施例。在其他情况中，未详细描述众所周知的方面(诸如集成电路制造)，以免不必要地混淆本公开的实施例。此外，应理解，附图中所展示的各种实施例是说明性表示，且不一定按比例绘制。
一个或多个实施例特别涉及设计降低用于等离子体分割蚀刻腔室的泄漏电流的静电吸盘(ESC)。实施例可适用于容纳具有ESC的基板载具，所述ESC包括布置成比典型的基板加工ESC直径更大的ESC处的升降销。实施例可应用于激光和蚀刻晶片分割方法以及用于单切或分割电子装置晶片的工具。
为了提供背景，等离子体分割蚀刻腔室中的静电吸盘可为高泄漏电流的源或与高泄漏电流相关联。结果可能在晶片吸附效率、“突破”操作的实作和吸盘寿命方面不利于加工窗部。本文描述的一个或多个实施例可被实现以减轻所述泄漏电流问题以改善处理裕度。特别地，一些实施例涉及标识可直接暴露于等离子体并最终导致电弧/ESC电流泄漏的阴极的金属区域。在标识出此类位置后，所述位置被修改以使得能够使用绝缘体(诸如氧化铝(alumina))来涂覆。在特定实施例中，为了正常操作升降机构，ESC导电基座被修改以包括升降销凹口以代替升降销孔。在另一特定实施例中，为了正常地操作升降机构，ESC边缘绝缘体环被修改以包括升降销孔。
解决上述问题的其他方法可包括将ESC电压表面与RF阴极表面分开。通过这种做法，暴露的金属(暴露于腔室内部的等离子体)只会将RF电源短路到等离子体，而不会短路ESC电压。然而，本文描述的一个或多个实施例可被实现以防止ESC以及RF电压源两者都短路进入等离子体。所述实施例可使得能够防止DC以及RF电压两者都短路进入等离子体。
与下面图1A和图2A至图2C所述的实施例相关联，静电吸盘设计可包括厚的铝(Al)件，所述铝件沿着其厚度具有三个孔。孔被包含以允许升降销穿过孔以辅助晶片升降机构。使用介电材料(诸如氧化铝)喷涂“Al”吸盘的整个主体(由于制造困难而导致升降销孔除外)，以防止在暴露于等离子体腔室中时产生电弧并允许操作作为静电吸盘(ESC)。当吸盘位于等离子体腔室中并运行时，等离子体可通过升降销孔使“Al”吸盘产生电弧，从而产生与ESC电压成比例的稳定ESC电流。结果可能只是边际吸附能力。应理解，理想情况下，ESC电流应为零，实际上，ESC电流应为几微安至10微安。如果电流水平变得更高，例如数百微安，吸附能力将显著降低，从而导致边际吸附。
与下面图3A至图3C所述的实施例相关联，静电吸盘设计涉及通过在容纳升降销所处的位置中从Al吸盘移除三块金属，来将升降销机构与“Al”吸盘分开。由具有陶瓷升降销孔的经修改的ESC边缘绝缘体来填充所述位置。以这种方式，可完全使用氧化铝来喷涂“Al”ESC，从而防止任何“Al”暴露于等离子体，从而可防止ESC电流泄漏。
为了提供进一步的背景，在将晶片单切成各个管芯期间，沿着管芯之间的分割刻划道将晶片划切或分段。传统上，使用机械锯执行分割。移动装置和其他技术驱动器可能需要更先进的单切方法，以减少破裂、分层和碎裂缺陷。激光和蚀刻晶片分割方法可涉及将水溶性保护涂层施加至基板，移除涂层，通过激光刻划移除刻划道区域中的任何装置测试涂层，以使得下方的基板材料(通常是硅(Si))开放。然后，对暴露的Si进行穿过Si的整个厚度的等离子体蚀刻，以将晶片单切成各个管芯。在基于去离子(DI)水的清洁操作中移除保护涂层。由于环境考虑和易于处理，可能需要水溶性保护涂层。所述水溶性涂层可主要在等离子体蚀刻步骤期间用作蚀刻掩模，并且也可用作收集在激光刻划期间生成的任何碎屑的层。
为了提供进一步的背景，在过程的激光刻划部分中优选可为飞秒激光。与纳秒和其他长脉冲激光不同，飞秒激光由于相关联的超短脉冲而几乎没有热效应。飞秒激光的另一优点可能使移除包括吸收性、反射性和透明材料的大多数材料的能力。在典型的晶片上，有反射性和吸收性的金属、透明的电介质、和对大多数激光具有吸收性的硅基板。水溶性保护涂层是全部或大部分透明的，或可为部分吸收的，例如，如果包括染料添加剂的话。可通过飞秒激光来烧蚀这些列出的材料。
应理解，尽管以下描述的许多实施例与飞秒激光刻划相关联，在其他实施例中，具有其他激光束类型的激光刻划也可与本文所述的掩模材料兼容。也应理解，尽管以下描述的许多实施例与具有金属化特征的刻划道相关联，在其他实施例中，也可考虑无金属刻划道。也应理解，尽管以下描述的许多实施例与水溶性分割掩模相关联，在其他实施例中，也可考虑其他掩模材料。
图1A图示了根据本公开的实施例的静电吸盘的成角度的横截面图。
参照图1A，静电吸盘组件100包括遮蔽环或热屏蔽件102和相关联的遮蔽环插件104和遮蔽环载具106。在一个实施例中，所有遮蔽环或热屏蔽件102、遮蔽环插件104和遮蔽环载具106由陶瓷材料(例如氧化铝)组成。如图1A中所描绘，可将基板载具上的基板包括在遮蔽环下方，并且可将基板载具的带框108包括在热屏蔽件下方。带框108可由不锈钢组成。包括可调整的升降销107以用于升降遮蔽环，并且可调整的升降销107可由铝组成。
静电吸盘组件100进一步包括绕着导电基座112的边缘绝缘体环110。底部绝缘体环118在导电基座112下方。边缘绝缘体环110和底部绝缘体环118可由陶瓷材料(诸如氧化铝)组成，并且导电基座112可由铝组成。导电基座112可电耦合至接地和/或至DC电压。
静电吸盘组件100进一步包括等离子体屏区段114和等离子体屏篮116，两者均可由铝组成。静电吸盘组件100进一步包括阴极绝缘体120、设施绝缘体122、和阴极衬垫124。阴极绝缘体120可由二氧化硅组成，并且阴极衬垫124可由铝组成。静电吸盘组件100进一步包括支撑基座126和气体馈通件128，诸如氦气馈通件。
静电吸盘组件100中包括升降销130和升降销指状件132。升降销130可由氧化铝组成，并且升降销指部132可由铝组成。应理解，静电吸盘组件100中可包括多个这样的升降销130。在实施例中，所述多个升降销130位于导电基座112的处理区域的周边的外部。在一个这样的实施例中，多个升降销130被布置为接触基板载具的带框108。
在实施例中，使用陶瓷材料(诸如氧化铝)来涂覆导电基座112的暴露表面160和覆盖表面170。在实施例中，每个升降销130被包括在开口150中。在一个这样的实施例中，开口150是被包括在导电基座112中的孔，如图1A中所描绘并且在下面结合图2A至图2C以更详细地描述。可能没有使用陶瓷材料来涂覆孔，并且孔可为容易受到从静电吸盘组件泄漏的电流影响的位置。在另一这样的实施例中，开口150是被包括在导电基座的圆周边缘处的凹口，如下面结合图3A至图3C所更详细地描述。可使用陶瓷材料来涂覆图3A至图3C的实施例的凹口，并且可相对于图2A至图2C的实施例的孔减轻从静电吸盘组件泄漏的电流。
图2A、图2B和图2C分别图示了根据本公开的实施例的静电吸盘的各个方面和部分的平面图200、横截面图220、和成角度的图240。来自图1A的相同标号如上文结合图1A所述。
参照图2A至图2C，静电吸盘包括导电基座112，在导电基座112圆周边缘附近具有多个孔244。静电吸盘还包括对应于多个孔244中的孔的多个升降销130。在实施例中，使用陶瓷材料(诸如氧化铝)来涂覆导电基座112，但不使用陶瓷材料来涂覆多个孔中的每一者的内表面。
在实施例中，静电吸盘进一步包括侧向地绕着导电基座112的边缘绝缘体环110。在实施例中，静电吸盘进一步包括在导电基座112下方的底部绝缘体环118，底部绝缘体环118具有对应于多个升降销130中的升降销的多个开口(图2B中的222和图2C中的246)。
在实施例中，多个升降销130位于导电基座112的处理区域242的周边的外部，并且多个升降销130被布置为接触基板载具。在实施例中，静电吸盘进一步包括位于多个升降销130上方的遮蔽环或遮蔽环组件，如结合图1B所述。
图3A、图3B和图3C分别图示了根据本公开的另一实施例的静电吸盘的各个方面和部分的平面图300、横截面图320和成角度的图340。来自图1A的相同标号如上文结合图1A所述。
参照图3A至图3C，静电吸盘包括导电基座312，在导电基座312的圆周边缘处具有多个凹口302。静电吸盘还包括对应于多个凹口302中的凹口的多个升降销130。在实施例中，使用陶瓷材料来涂覆导电基座312及多个凹口302的表面。在一个这样的实施例中，其中陶瓷材料是氧化铝或包括氧化铝。
在实施例中，静电吸盘进一步包括侧向地绕着导电基座312的边缘绝缘体环310。边缘绝缘体环310具有对应于多个凹口302中的凹口的多个内突出部362。多个内突出部362中的每一者具有穿过其中以容纳多个升降销130中的对应升降销的开口。
在实施例中，静电吸盘进一步包括在导电基座312下方的底部绝缘体环318。底部绝缘体环312具有对应于多个升降销中的升降销的多个开口(图3B中的322和图3C中的346)。
在实施例中，边缘绝缘体环310和底部绝缘体环318由陶瓷材料(诸如氧化铝)组成，并且导电基座312由铝组成。导电基座312可电耦合至接地和/或DC电压。
在实施例中，多个升降销130位于导电基座312的处理区域342的周边的外部。在一个这样的实施例中，多个升降销130被布置为接触基板载具。在实施例中，静电吸盘进一步包括位于多个升降销130上方的遮蔽环或遮蔽环组件，如结合图1A所述。
在本公开的一方面中，在混合激光烧蚀和等离子体蚀刻单切处理中容纳薄基板(例如，具有近似100微米或更小的厚度)。在一个这样的实施例中，薄基板被支撑在基板载具上。例如，图1B图示了根据本公开的实施例的适用于在单切处理期间用于支撑薄晶片的基板载具的平面图。
参照图1B，基板载具180包括被带环或框184围绕的背带182的层。晶片或基板186(诸如薄晶片或基板)被基板载具180的背带182支撑。在一个实施例中，晶片或基板186通过管芯附着膜附着到背带182。在一个实施例中，带环或框184由不锈钢组成。在实施例中，结合图1A、图2A至图2C或图3A至图3C所述的静电吸盘容纳组件，诸如基板载具180。
在实施例中，可在尺寸适合于接收基板载具(诸如基板载具180)的系统中执行单切处理。在一个这样的实施例中，系统(诸如下面所述的系统400或500)可容纳薄晶片框而不会影响系统覆盖区，而系统覆盖区的大小可容纳未由基板载具支撑的基板或晶片。在一个实施例中，系统400或500的大小可容纳300毫米直径的晶片或基板。如图1B中所描绘，相同系统可容纳近似宽度380毫米乘以长度380毫米的晶片载具。
在本公开的一方面中，在单切处理期间，在蚀刻腔室中容纳基板载具。在实施例中，基板载具上包括薄晶片或基板的组件经受等离子体蚀刻设备，而不会影响(例如，蚀刻)膜框(例如，带环或框184)和膜(例如，背带182)。此外，本公开的方面解决了在蚀刻处理期间传送并支撑由组合膜和膜框(基板载具)支撑的晶片或基板。特别地，蚀刻设备可被配置成容纳由基板载具支撑的薄晶片或基板的蚀刻。例如，图4图示了根据本公开的实施例的蚀刻设备的横截面图。
参照图4，蚀刻设备400包括腔室402。包括终端受动器404以用于将基板载具406传送到腔室402以及从腔室402传送。电感耦合等离子体(ICP)源408位于腔室402上方。腔室402进一步配备有节流阀410和涡轮分子泵412。在实施例中，蚀刻设备400还包括静电吸盘组件414，诸如上文结合图1A、图2A至图2C和图3A至图3C所述的静电吸盘。在实施例中，蚀刻设备400还包括升降销致动器416和/或遮蔽掩模或环致动器1418，如所描绘的。
单个处理工具可被配置成在混合激光烧蚀和等离子体蚀刻单切处理中执行许多或所有操作。例如，图5图示了根据本公开的实施例的用于晶片或基板的激光和等离子体分割的工具布局的框图。应理解，根据下面的公开，在其他实施例中，涂覆/烘烤/清洁(CBC)处理腔室可替代地包括在单独的工具上或作为单独的工具。
参照图5，处理工具500包括工厂接口502(FI)，工厂接口502具有与其耦合的多个装载锁定504。群集工具506与工厂接口502耦合。群集工具506包括一个或多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室508。激光刻划设备510还耦合至工厂接口502。在一个实施例中，处理工具500的整体覆盖区可为近似3500毫米(3.5米)乘以近似3800毫米(3.8米)，如图5中所描绘的。在实施例中，激光刻划设备510被配置成在半导体晶片的集成电路之间执行刻划道的激光烧蚀，并且等离子体蚀刻腔室508被配置成在激光烧蚀之后蚀刻半导体晶片以单切集成电路。
在实施例中，激光刻划设备510安置激光组件，所述激光组件被配置成提供基于飞秒的激光束。在一个这样的实施例中，基于飞秒的激光具有近似小于或等于530纳米的波长，其中激光脉冲宽度近似小于或等于400飞秒。在实施例中，激光适用于执行混合激光和蚀刻单切处理的激光烧蚀部分，诸如下面描述的激光烧蚀处理。在一个实施例中，可移动台架还被包括在激光刻划设备510中，所述可移动台架被配置成相对于激光移动晶片或基板(或其载具)。在特定实施例中，激光也可移动。在一个实施例中，激光刻划设备510的整体覆盖区可为近似2240毫米乘以近似1270毫米，如图5中所描绘的。
在实施例中，一个或多个等离子体蚀刻腔室508被配置成穿过图案化掩模中的间隙来蚀刻晶片或基板，以单切多个集成电路。在一个这样的实施例中，一个或多个等离子体蚀刻腔室508被配置成执行深硅蚀刻处理。在特定实施例中，一个或多个等离子体蚀刻腔室508是可从美国加州Sunnyvale的应用材料公司获得的Applied
Figure BDA0003683982680000101
SilviaTM蚀刻系统。蚀刻腔室可被专门设计以用于深硅蚀刻，深硅蚀刻用于产生安置在单晶硅基板或晶片上或中的刻划的集成电路。在实施例中，高密度等离子体源被包括在(或耦合至)等离子体蚀刻腔室508中以促进高硅蚀刻速率。在实施例中，在处理工具500的群集工具506部分中包括多于一个的蚀刻腔室，以使单切或分割处理能够有高的制造产量。
等离子体蚀刻腔室508可在其中包括静电吸盘。在实施例中，如上所述，静电吸盘包括导电基座，在所述导电基座的圆周边缘处具有多个凹口和对应于多个凹口中的凹口的多个升降销。在一个实施例中，使用陶瓷材料来涂覆静电吸盘的导电基座和多个凹口的表面。在一个实施例中，静电吸盘进一步包括侧向地绕着导电基座(例如312)的边缘绝缘体环(例如310)，边缘绝缘体环具有对应于多个凹口(例如302)中的凹口的多个内突出部(例如362)，多个内突出部中的每一者具有穿过其中以容纳多个升降销中的对应升降销的开口。在一个实施例中，静电吸盘进一步包括导电基座(例如312)下方的底部绝缘体环(例如318)，底部绝缘体环具有对应于多个升降销中的升降销的多个开口(例如346)。在一个实施例中，等离子体蚀刻腔室508的静电吸盘的多个升降销位于导电基座(例如312)的处理区域(例如342)的周边的外部，多个升降销被布置为接触基板载具(例如，被布置为接触结合图1B所述的基板载具组件180的带环或框184)。
工厂接口502可为合适的大气端口以在具有激光刻划设备510的外部制造设施和群集工具506之间对接。工厂接口502可包括具有臂或刀片的机器人，以用于将晶片(或其载具)从存储单元(例如，前开式标准舱)传送到群集工具506或激光刻划设备510的任一者或两者中。
群集工具506可包括适用于执行单切的方法功能的其他腔室。例如，在一个实施例中，包括沉积和/或烘烤腔室512。沉积和/或烘烤腔室512可被配置成用于在晶片或基板的激光刻划之前在晶片或基板的装置层上或上方的掩模沉积。如上所述，可在分割处理之前烘烤所述掩模材料。所述掩模材料可为水溶性的，同样如下所述。
在实施例中，再次参照图5，包括润湿站514。在基板或晶片的激光刻划和等离子体蚀刻单切处理之后，或在仅有激光刻划的单切处理之后，润湿站可适用于清洁执行室温或热水性处理以移除水溶性掩模，如下所述。在实施例中，尽管未描绘，计量站也被包括作为处理工具500的部件。清洁腔室可包括将物理部件添加到清洁处理的雾化雾和/或兆频超声波喷嘴硬件，从而增强了掩模的溶解速率。
在另一方面中，图6A至图6C图示了根据本公开的实施例的表示分割半导体晶片的方法的各种操作的横截面图。
参照图6A，在半导体晶片或基板604上方形成掩模602。掩模602覆盖和保护在半导体晶片604的表面上形成的集成电路606。掩模602还覆盖了在集成电路606中的每一者之间形成的居间刻划道607。
在实施例中，在形成掩模602期间，半导体晶片或基板604由基板载具(诸如结合图1B所述的基板载具)支撑。在实施例中，在半导体晶片604上方形成掩模602包括在半导体晶片604上旋涂掩模602。在特定实施例中，在涂覆之前，执行等离子体或化学预处理以使晶片能够达到更好的润湿性和涂覆。
在实施例中，掩模602是水溶性掩模，因为它易于溶解在水介质中。例如，在一个实施例中，所沉积的水溶性掩模602由可溶于碱性溶液、酸性溶液、或去离子水中的一者或多者的材料组成。在特定的实施例中，所沉积的水溶性掩模602在水溶液中具有近似在每分钟1微米至15微米的范围中的蚀刻或移除速率。在一个实施例中，掩模602是基于聚乙烯醇(PVA)的水溶性掩模。
在实施例中，半导体晶片或基板604由适用于承受制造处理的材料组成，并且可在其上适当地设置半导体处理层。例如，在一个实施例中，半导体晶片或基板604由基于IV族的材料组成，诸如但不限于结晶硅、锗、或硅/锗。在特定实施例中，提供半导体晶片604包括提供单晶硅基板。在特定实施例中，单晶硅基板掺杂有杂质原子。在另一实施例中，半导体晶片或基板604由III-V材料组成，例如，在制造发光二极管(LED)中使用的III-V材料基板。
在实施例中，作为集成电路606的一部分，半导体晶片或基板604在其上或其中设置半导体装置的阵列。所述半导体装置的示例包括但不限于：在硅基板中制造并且在介电层中封装的存储器装置或互补金属氧化物半导体(CMOS)晶体管。多个金属互连可形成在装置或晶体管上方以及周围的介电层中，并且可用于电耦合装置或晶体管以形成集成电路606。构成刻划道607的材料可与用于形成集成电路606的所述材料相似或相同。例如，刻划道607可由介电材料、半导体材料、和金属化的层组成。在一个实施例中，刻划道607中的一者或多者包括与集成电路606的实际装置相似的测试装置。
在可选的实施例中，在掩模的激光图案化之前烘烤掩模602。在实施例中，烘烤掩模602以增加掩模602的抗蚀刻性。在特定实施例中，以近似在50摄氏度到130摄氏度的范围中的相对高温来烘烤掩模602。这种较高温度的烘烤可引起掩模602的交联，从而显著增加抗蚀刻性。在一个实施例中，使用热板技术或从晶片前侧(例如，在使用基板载具的情况下为非带装设面)施加热(光)辐射或其他合适的技术来执行烘烤。
参照图6B，使用激光刻划处理来使掩模602图案化以提供具有间隙610的图案化掩模608，从而暴露出集成电路606之间的半导体晶片或基板604的区域。因此，使用激光刻划处理来移除最初形成在集成电路606之间的刻划道607的材料。根据本公开的实施例，使用激光刻划处理来使掩模602图案化进一步包括部分地形成进入集成电路606之间的半导体晶片604的区域的沟槽612，同样如图6B中所描绘。在实施例中，在激光刻划处理期间，半导体晶片或基板604由基板载具(诸如结合图1B所述的基板载具)支撑。
在实施例中，使用高斯(Gaussian)激光束来使掩模602图案化，然而，也可使用非高斯束。附加地，光束可为静止的或旋转的。在实施例中，基于飞秒的激光被用作激光刻划处理的源。例如，在实施例中，使用具有在可见光谱加上紫外(UV)和红外(IR)范围中(总宽带光谱)的波长的激光以提供基于飞秒的激光，即，具有在飞秒(10-15秒)的数量级的脉冲宽度的激光。在一个实施例中，烧蚀不取决于波长，或基本上不取决于波长，因此适用于复杂的膜，诸如掩模602的膜、刻划道607的膜和半导体晶片或基板604的可能的一部分的膜。
应理解，通过使用具有飞秒范围的贡献的激光束轮廓，相对于更长的脉冲宽度(例如，纳秒处理)，减缓或消除了热损伤问题。激光刻划期间的损伤的消除或减缓可能是由于缺少低能量再耦合或热平衡。也应理解，激光参数选择(诸如光束轮廓)对于开发成功的激光刻划和使碎屑、微裂纹和分层最小化的分割处理以便达成干净的激光切割划切而言至关重要。激光刻划划切越干净，可执行用于最终管芯单切的蚀刻处理就越平滑。在半导体装置晶片中，通常在其上设置许多不同材料类型(例如，导体、绝缘体、半导体)和厚度的功能层。所述材料可包括但不限于有机材料，诸如聚合物、金属、或无机电介质(诸如二氧化硅和氮化硅)。
设置在晶片或基板上的各个集成电路之间的刻划道可包括与集成电路本身相似或相同的层。例如，图7图示了根据本公开的实施例的可在半导体晶片或基板的刻划道区域中使用的材料堆叠的横截面图。
参照图7，刻划道区域700包括硅基板的顶部部分702、第一二氧化硅层704、第一蚀刻停止层706、第一低K介电层708(例如，具有小于二氧化硅的介电常数4.0的介电常数)、第二蚀刻停止层710、第二低K介电层712、第三蚀刻停止层714、未掺杂的二氧化硅玻璃(USG)层716、第二二氧化硅层718和刻划和/或蚀刻掩模720(诸如结合掩模602所述的掩模)。铜金属化722设置在第一蚀刻停止层706和第三蚀刻停止层714之间并且穿过第二蚀刻停止层710。在特定实施例中，第一蚀刻停止层706、第二蚀刻停止层710和第三蚀刻停止层714由氮化硅组成，而低K介电层708和712由碳掺杂的氧化硅材料组成。
在传统的激光辐射(例如基于纳秒的辐射)下，刻划道700的材料在光吸收和烧蚀机制方面表现出很大的不同。例如，在正常条件下，介电层(诸如二氧化硅)对于所有可商购的激光波长基本上是透明的。相对比下，金属、有机物(例如，低K材料)和硅可非常容易地耦合光子，特别是响应于基于纳秒的辐射。在实施例中，使用基于飞秒的激光刻划处理以在烧蚀低K材料层及铜层之前通过烧蚀二氧化硅层来使二氧化硅层、低K材料层、和铜层图案化。
在激光束是基于飞秒的激光束的情况下，在实施例中，合适的基于飞秒的激光处理由高的峰强度(辐射度)表征，所述峰强度通常导致各种材料中的非线性相互作用。在一个这样的实施例中，飞秒激光源具有近似在10飞秒至500飞秒的范围中的脉冲宽度，尽管优选地在100飞秒至400飞秒的范围中。在一个实施例中，飞秒激光源具有近似在1570纳米至200纳米的范围中的波长，尽管优选地在540纳米至250纳米的范围中。在一个实施例中，激光和对应的光学系统在工作表面处提供近似在3微米至15微米的范围中的焦点，尽管优选地近似在5微米至10微米的范围中或在10微米至15微米之间。
在实施例中，激光源具有近似在200kHz至10MHz的范围中的脉冲重复率，尽管优选地近似在500kHz至5MHz的范围中。在实施例中，激光源在工作表面处输送近似在0.5uJ至100uJ的范围中的脉冲能量，尽管优选地近似在1uJ至5uJ的范围中。在实施例中，激光刻划处理沿着工件表面以近似在500mm/sec至5m/sec的范围中的速度来运行，尽管优选地近似在600mm/sec至2m/sec的范围中。
刻划处理可仅以单程或以多程运行，但在实施例中，优选地为1至2程。在一个实施例中，工件中的刻划深度近似在5微米至50微米深的范围中，优选地近似在10微米至20微米深的范围中。在实施例中，所生成的激光束的切口宽度近似在2微米至15微米的范围中，尽管在硅晶片刻划/分割中，优选地近似在6微米至10微米的范围中(在装置/硅接口处测量)。
可选择激光参数的优点和优势，诸如提供足够高的激光强度以实现无机电介质(例如，二氧化硅)的离子化，并且在直接烧蚀无机电介质之前将由底层损坏引起的分层和碎裂最小化。而且，可选择参数以针对工业应用为有意义的处理产量提供具有精确控制的烧蚀宽度(例如切口宽度)和深度。
在可选的实施例中，在激光刻划处理之后并且在等离子体蚀刻单切处理之前，执行中间的掩模开放后清洁操作。在实施例中，掩模开放后清洁操作是基于等离子体的清洁处理。在示例中，如下所述，基于等离子体的清洁处理对由间隙610暴露的基板604的沟槽612呈非反应性。
根据一个实施例，基于等离子体的清洁处理对基板604的暴露区域呈非反应性，因为在清洁处理期间暴露的区域未被蚀刻或仅被可忽略地蚀刻。在一个这样的实施例中，仅使用非反应性气体等离子体清洁。例如，使用Ar或另一非反应性气体(或混合物)以执行高偏压的等离子体处理以用于掩模凝结和刻划开口的清洁两者。所述方法可适用于水溶性掩模，诸如掩模602。在另一此类实施例中，使用单独的掩模凝结(表面层致密化)和刻划沟槽清洁操作，例如，首先执行针对掩模凝结的Ar或非反应性气体(或混合物)高偏压等离子体处理，然后执行激光刻划沟槽的Ar+SF6等离子体清洁。所述实施例可适用于由于掩模材料太厚而Ar清洁不足以进行沟槽清洁的情况。在这种情况下，掩模的金属盐可在包括SF6的等离子体清洁操作期间提供抗蚀刻性。
参照图6C，穿过图案化掩模608中的间隙610来蚀刻半导体晶片604以单切集成电路606。根据本公开的实施例，蚀刻半导体晶片604包括通过蚀刻最初使用激光刻划处理形成的沟槽612而最终蚀刻完全穿过半导体晶片604，如图6C中所描绘的。图案化掩模608在等离子体蚀刻期间保护集成电路。
在实施例中，在等离子体蚀刻处理期间，半导体晶片或基板602由基板载具(诸如结合图1B所述的基板载具)支撑。在一个这样的实施例中，如上面结合图3A至3C所述，基板载具由具有导电基座的静电吸盘支撑，在导电基座的圆周边缘处具有多个凹口。在一个这样的实施例中，使用陶瓷材料来涂覆导电基座和多个凹口的表面，并且陶瓷材料防止蚀刻期间电流从静电吸盘泄漏。
在实施例中，使用激光刻划处理来使掩模602图案化涉及在集成电路之间的半导体晶片的区域中形成沟槽，并且等离子体蚀刻半导体晶片涉及延伸沟槽以形成对应的沟槽扩展端。在一个这样的实施例中，每个沟槽具有宽度，且每个对应的沟槽扩展端具有宽度。
在实施例中，蚀刻半导体晶片604包括使用等离子体蚀刻处理。在一个实施例中，使用穿透硅通孔型蚀刻处理。例如，在特定实施例中，半导体晶片604的材料的蚀刻速率大于每分钟10微米。超高密度等离子体源可用于管芯单切处理的等离子体蚀刻部分。适于执行所述等离子体蚀刻处理的处理腔室的示例是可从美国加州Sunnyvale的应用材料公司获得的Applied
Figure BDA0003683982680000161
SilviaTM蚀刻系统。Applied
Figure BDA0003683982680000162
SilviaTM蚀刻系统组合了电容性和电感性RF耦合，与可能的仅使用电容性耦合相比，即使具有由磁增强提供的改善，所述蚀刻系统也给予远多于对离子密度和离子能量的独立控制。所述组合能够使离子密度与离子能量有效地解耦，从而即使在非常低的压力下也不会有高的、潜在破坏性的DC偏压水平，而达到相对高密度的等离子体。这导致了异常宽的处理窗部。然而，可使用能够蚀刻硅的任何等离子体蚀刻腔室。在示例性实施例中，使用深硅蚀刻以大于传统硅蚀刻速率的近似40％的蚀刻速率来蚀刻单晶硅基板或晶片604，同时维持基本精确的轮廓控制和实际上无扇形(scallop-free)的侧壁。在特定实施例中，使用穿透硅通孔型蚀刻处理。蚀刻处理是基于从反应性气体生成的等离子体，所述反应性气体通常是基于氟的气体，诸如SF6、C4F8、CHF3、XeF2、或能够以相对较快的蚀刻速率来蚀刻硅的任何其他反应物气体。在另一实施例中，结合图6C所述的等离子体蚀刻操作采用传统的Bosch型沉积/蚀刻/沉积处理以蚀刻穿过基板604。通常，Bosch型处理含有三个子操作：沉积、方向性轰击蚀刻、和各向同性(isotropic)化学蚀刻，所述三个自操作运行经历多次迭代(循环)直到硅被蚀刻穿过。
如上所述，在实施例中，半导体晶片或基板602在等离子体蚀刻处理期间由基板载具(例如，结合图1B所述的基板载具)支撑，并且基板载具由具有导电基座的静电吸盘支撑，在所述导电基座的圆周边缘处具有多个凹口。在特定的此类实施例中，在蚀刻之后，使用对应于导电基座的多个凹口中的凹口的多个升降销来从导电基座移除基板载具。
在实施例中，在单切处理之后，移除图案化掩模608。在实施例中，图案化掩模608是水溶性图案化掩模。在实施例中，使用水溶液来移除图案化掩模608。在一个这样的实施例中，通过热水性处理(例如热水处理)来移除图案化掩模608。在特定实施例中，近似在40摄氏度至100摄氏度的范围中的温度下在热水处理中移除图案化掩模608。在特定实施例中，大约在80摄氏度至90摄氏度的温度下在热水处理中移除图案化掩模608。应理解，水的温度越高，热水处理所需的时间越短。根据本公开的实施例，也可在蚀刻之后执行等离子体清洁处理，以帮助移除图案化掩模608。
应理解，其他情况可受益于较低的水处理温度。例如，在用于分割的晶片被支撑在可能受到较高温度的水处理的影响(例如，通过失去附着性)的分割带上的情况下，可采用相对较低的水处理温度，尽管相对较高的水处理温度有较长的持续时间。在一个这样的实施例中，水处理是在室温之间(即，水为未加热的)，但低于近似40摄氏度的温度。在特定的这样的实施例中，大约在35摄氏度至40摄氏度的范围中的温度下在温水处理中移除图案化掩模608。
再次参照图6A至图6C，可通过初始烧蚀以烧蚀穿过掩模、穿过晶片刻划道(包括金属化)并且部分进入硅基板来执行晶片分割。然后可通过随后的穿透硅的深等离子体蚀刻来完成管芯单切。根据本公开的实施例，下面结合图8A至图8D来描述用于分割的材料堆叠的特定示例。
参照图8A，用于混合激光烧蚀和等离子体蚀刻分割的材料堆叠包括掩模802、装置层804、和基板806。掩模802、装置层804、和基板806设置在管芯附着膜808上方，管芯附着膜808被固定至背带810。在其他实施例中，使用直接耦合到标准分割带。在实施例中，掩模802是例如上文结合掩模602所述的掩模。装置层804包括设置在一个或多个金属层(诸如铜层)和一个或多个低K介电层(诸如碳掺杂的氧化物层)上方的无机介电层(诸如二氧化硅)。装置层804也包括被布置在集成电路之间的刻划道，刻划道包括与集成电路相同或相似的层。基板806是块状单晶硅基板。在实施例中，使用热处理或烘烤899来制造掩模802，如上所述。在实施例中，掩模802是水掩模。
在实施例中，在将块状单晶硅基板806固定到管芯附着膜808之前，从背侧将块状单晶硅基板806薄化。可通过背侧研磨处理来执行薄化。在一个实施例中，块状单晶硅基板806被薄化至近似在30微米至200微米的范围中的厚度。重要需注意的是，在实施例中，薄化是在激光烧蚀和等离子体蚀刻分割处理之前执行的。在实施例中，掩模802具有近似在3微米至100微米的范围中的厚度，并且装置层804具有近似在2微米至20微米的范围中的厚度。在实施例中，管芯附着膜808(或能够将经薄化的或薄的晶片或基板接合到背带810的任何合适的替代物，诸如由上粘合剂层和基膜组成的分割带)具有近似在10微米至200微米的范围中的厚度。
参照图8B，使用激光刻划处理812来使掩模802、装置层804和基板806的部分图案化，以在基板806中形成沟槽814。
参照图8C，使用穿透硅的深等离子体蚀刻处理816以将沟槽814向下延伸至管芯附着膜808，从而暴露管芯附着膜808的顶部部分并且单切硅基板806。在穿透硅的深等离子体蚀刻处理816期间，装置层804由掩模802保护。
参照图8D，单切处理可进一步包括使管芯附着膜808图案化，暴露背带810的顶部部分以及单切管芯附着膜808。在实施例中，通过激光处理或通过蚀刻处理来单切管芯附着膜。进一步的实施例可包括随后从背带810移除基板806的经单切的部分(例如，作为各个集成电路)。在一个实施例中，经单切的管芯附着膜808被保持在基板806的经单切的部分的背侧上。在替代实施例中，在基板806比近似50微米薄的情况下，使用激光刻划处理812以完全单切基板806，而不使用附加的等离子体处理。实施例可进一步包括从装置层804移除掩模802。移除掩模802可如上述移除图案化掩模608。
本公开的实施例可被提供作为计算机程序产品或软件，计算机程序产品或软件可包括具有存储于其上的指令的机器可读介质，所述指令可用于对计算机系统(或其他电子装置)进行编程以执行根据本公开的实施例的处理。在一个实施例中，计算机系统与结合图5所述的处理工具500或结合图4所述的蚀刻腔室400耦合。机器可读介质包括用于以可被机器(例如，计算机)读取的形式存储或传送信息的任何机构。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存装置等)、机器(例如，计算机)可读传输介质(电、光、声或其他形式的传播信号(例如，红外光信号、数字信号等))等。
图9以计算机系统900的示例性形式图示了机器的图解表示图，其中可用于在计算机系统900内使机器执行本文所述的方法中的任何一者或多者的指令集。在替代实施例中，机器可连接(例如，联网)至局域网(LAN)、内联网、外联网或因特网中的其他机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的能力操作，或作为点对点(或分布式)网络环境中的对等机器操作。机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络应用设备、服务器、网络路由器、交换器或桥、或能够(依序或以其他方式)执行指令集的任何机器以指定所述机器要采取的动作。此外，虽然仅图示了单个机器，术语“机器”也应被视为包含单个地或联合地执行一个或多个指令集以执行本文描述的方法中的任何一者或多者的任何机器(例如，计算机)的集合。
示例性计算机系统900包含处理器902、主存储器904(例如，只读存储器(ROM)、闪存、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器906(例如，闪存、静态随机存取存储器(SRAM)等)和次级存储器918(例如，数据存储装置)，这些器件彼此经由总线930通信。
处理器902表示一个或多个通用处理装置，例如微处理器、中央处理单元等。更具体地，处理器902可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现其他指令集的处理器、或实现指令集的组合的处理器。处理器902也可为一个或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号系统处理器(DSP)、网络处理器等。处理器902被配置成执行处理逻辑926以用于执行本文描述的操作。
计算机系统900可进一步包含网络接口装置908。计算机系统900也可包含视频显示单元910(例如，液晶显示器(LCD)、发光二极管显示器(LED)、或阴极射线管(CRT))、字母数字输入设备912(例如，键盘)、光标控制装置914(例如，鼠标)和信号发生装置916(例如，喇叭)。
次级存储器918可包含其上存储一个或多个指令集(例如，软件922)的机器可存取存储介质932(或更具体地，计算机可读存储介质)，所述指令集施行本文描述的方法或功能中的任何一者或多者。软件922也可在由计算机系统900执行期间完全或至少部分地驻留在主存储器904内和/或处理器902内，主存储器904和处理器902也构成机器可读存储介质。可进一步经由网络接口装置908在网络920上传送或接收软件922。
虽然在示例性实施例中将机器可存取存储介质932展示为单个介质，术语“机器可读存储介质”应当被视为包含单个介质或存储一个或多个指令集的多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存及服务器)。术语“机器可读存储介质”也应被视为包含能够存储或编码指令集以供机器执行并且使机器执行本公开的方法中的任何一者或多者的任何介质。因此，术语“机器可读存储介质”应被视为包含但不限于固态存储器以及光学和磁性介质。
根据本公开的实施例，机器可存取存储介质具有存储在其上的指令，使数据处理系统执行分割具有多个集成电路的半导体晶片的方法，诸如本文描述的方法中的一者或多者。
因此，已公开了使用激光刻划处理和等离子体蚀刻处理实现具有降低的电流泄漏的静电吸盘的混合晶片分割方法。

Claims (20)

1.一种蚀刻设备，包括：
腔室；
等离子体源，所述等离子体源在所述腔室内或耦合至所述腔室；以及
静电吸盘，所述静电吸盘在所述腔室内，所述静电吸盘包括：
导电基座，在所述导电基座的圆周边缘处具有多个凹口；以及
多个升降销，所述多个升降销对应于所述多个凹口中的凹口。
2.如权利要求1所述的蚀刻设备，其中使用陶瓷材料来涂覆所述导电基座和所述多个凹口的表面。
3.如权利要求2所述的蚀刻设备，其中所述陶瓷材料包括氧化铝。
4.如权利要求1所述的蚀刻设备，所述静电吸盘进一步包括：
边缘绝缘体环，所述边缘绝缘体环侧向地绕着所述导电基座，所述边缘绝缘体环具有对应于所述多个凹口中的凹口的多个内突出部，所述多个内突出部中的每一者具有穿过其中以容纳所述多个升降销中的对应升降销的开口。
5.如权利要求1所述的蚀刻设备，所述静电吸盘进一步包括：
底部绝缘体环，所述底部绝缘体环在所述导电基座下方，所述底部绝缘体环具有对应于所述多个升降销中的升降销的多个开口。
6.如权利要求1所述的蚀刻设备，其中所述多个升降销位于所述导电基座的处理区域的周边的外部，所述多个升降销被布置为接触基板载具。
7.如权利要求1所述的蚀刻设备，所述静电吸盘进一步包括：
遮蔽环，所述遮蔽环位于所述多个升降销上方。
8.一种分割包括多个集成电路的半导体晶片的方法，所述方法包括：
在所述半导体晶片上方形成掩模，所述掩模包括覆盖和保护所述集成电路的层，并且所述半导体晶片由基板载具支撑；
使用激光刻划工艺来使所述掩模图案化，以提供具有间隙的图案化掩模，暴露所述集成电路之间的所述半导体晶片的区域；以及
穿过所述图案化掩模中的所述间隙来蚀刻所述半导体晶片，以单切所述集成电路，同时所述半导体晶片由所述基板载具支撑，并且所述基板载具由静电吸盘支撑，所述静电吸盘包括导电基座，在所述导电基座的圆周边缘处具有多个凹口。
9.如权利要求8所述的方法，其中使用陶瓷材料来涂覆所述导电基座和所述多个凹口的表面，并且其中所述陶瓷材料防止在蚀刻期间电流从所述静电吸盘泄漏。
10.如权利要求8所述的方法，进一步包括：
在所述蚀刻之后，使用多个升降销从所述导电基座移除所述基板载具，所述多个升降销对应于所述导电基座的所述多个凹口中的凹口。
11.一种用于分割包括多个集成电路的半导体晶片的系统，所述系统包括：
工厂接口；
激光刻划设备，所述激光刻划设备与所述工厂接口耦合并且包括一激光；以及
蚀刻设备，所述蚀刻设备与所述工厂接口耦合，所述蚀刻设备包括腔室、在所述腔室内或耦合至所述腔室的等离子体源和在所述腔室内的静电吸盘，所述静电吸盘包括导电基座和多个升降销，在所述导电基座的圆周边缘处具有多个凹口，所述多个升降销对应于所述多个凹口中的每个凹口。
12.如权利要求11所述的系统，其中所述激光刻划设备被配置成在半导体晶片的集成电路之间执行刻划道的激光烧蚀，并且其中所述蚀刻设备被配置成蚀刻所述半导体晶片以在所述激光烧蚀之后单切所述集成电路。
13.如权利要求11所述的系统，其中所述蚀刻设备安置在与所述工厂接口耦合的群集工具上，所述群集工具进一步包括：
沉积腔室，所述沉积腔室被配置成在所述半导体晶片的所述集成电路上方形成掩模层。
14.如权利要求11所述的系统，其中所述蚀刻设备安置在与所述工厂接口耦合的群集工具上，所述群集工具进一步包括：
润湿/干燥站，所述润湿/干燥站被配置成在所述激光烧蚀或蚀刻之后清洁所述半导体晶片。
15.如权利要求11所述的系统，其中所述激光刻划设备包括基于飞秒的激光。
16.如权利要求15所述的系统，其中所述基于飞秒的激光具有近似小于或等于530纳米的波长，其中激光脉冲宽度近似小于或等于400飞秒。
17.如权利要求11所述的系统，其中使用陶瓷材料来涂覆所述蚀刻设备的所述静电吸盘的所述导电基座和所述多个凹口的表面。
18.如权利要求11所述的系统，其中所述蚀刻设备的所述静电吸盘进一步包括边缘绝缘体环，所述边缘绝缘体环侧向地绕着所述导电基座，所述边缘绝缘体环具有对应于所述多个凹口中的凹口的多个内突出部，所述多个内突出部中的每一者具有穿过其中以容纳所述多个升降销中的对应升降销的开口。
19.如权利要求11所述的系统，其中所述蚀刻设备的所述静电吸盘进一步包括底部绝缘体环，所述底部绝缘体环在所述导电基座下方，所述底部绝缘体环具有对应于所述多个升降销中的升降销的多个开口。
20.如权利要求11所述的系统，其中所述蚀刻设备的所述静电吸盘的所述多个升降销位于所述导电基座的处理区域的周边的外部，所述多个升降销被布置为接触基板载具。
CN202080085254.1A 2019-12-10 2020-12-01 用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低的电流泄漏的静电吸盘 Pending CN114868236A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/709,522 2019-12-10
US16/709,522 US11600492B2 (en) 2019-12-10 2019-12-10 Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
PCT/US2020/062745 WO2021118831A1 (en) 2019-12-10 2020-12-01 Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process

Publications (1)

Publication Number Publication Date
CN114868236A true CN114868236A (zh) 2022-08-05

Family

ID=76211032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080085254.1A Pending CN114868236A (zh) 2019-12-10 2020-12-01 用于混合激光刻划与等离子体蚀刻晶片单切处理的具有降低的电流泄漏的静电吸盘

Country Status (8)

Country Link
US (2) US11600492B2 (zh)
JP (1) JP2023505675A (zh)
KR (1) KR20220113761A (zh)
CN (1) CN114868236A (zh)
DE (1) DE112020006067T5 (zh)
GB (1) GB2605315A (zh)
TW (1) TW202125632A (zh)
WO (1) WO2021118831A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232935B2 (ja) * 2019-04-10 2023-03-03 エーエスエムエル ネザーランズ ビー．ブイ． 粒子ビーム装置に適したステージ装置
JP7478776B2 (ja) * 2021-07-07 2024-05-07 アプライド マテリアルズ インコーポレイテッド ゲートスタック形成のための統合湿式洗浄
US20240258940A1 (en) * 2023-01-31 2024-08-01 Applied Materials, Inc. Electrostatic Chuck Having Extended Lifetime

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US5810933A (en) 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
KR100903014B1 (ko) 2007-11-12 2009-06-17 주식회사 테스 기판지지장치
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8371567B2 (en) 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers
JP2013153171A (ja) 2013-02-15 2013-08-08 Panasonic Corp プラズマ処理装置及びプラズマ処理方法
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
CN110050336B (zh) * 2016-12-07 2023-05-23 东京毅力科创Fsi公司 用于制造半导体装置的晶片边缘提升销设计

Also Published As

Publication number Publication date
KR20220113761A (ko) 2022-08-16
TW202125632A (zh) 2021-07-01
JP2023505675A (ja) 2023-02-10
DE112020006067T5 (de) 2022-09-29
GB2605315A (en) 2022-09-28
GB202208230D0 (en) 2022-07-20
WO2021118831A1 (en) 2021-06-17
US20230187215A1 (en) 2023-06-15
US20210175086A1 (en) 2021-06-10
US11600492B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
US9218992B2 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US10661383B2 (en) Mitigation of particle contamination for wafer dicing processes
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
US20220108908A1 (en) Shadow ring kit for plasma etch wafer singulation process
US9130030B1 (en) Baking tool for improved wafer coating process
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination