JP2023505675A - レーザースクライビング及びプラズマエッチングによるハイブリッドなウエハ個片化プロセスのための電流漏れを低減した静電チャック - Google Patents

レーザースクライビング及びプラズマエッチングによるハイブリッドなウエハ個片化プロセスのための電流漏れを低減した静電チャック Download PDF

Info

Publication number
JP2023505675A
JP2023505675A JP2022534754A JP2022534754A JP2023505675A JP 2023505675 A JP2023505675 A JP 2023505675A JP 2022534754 A JP2022534754 A JP 2022534754A JP 2022534754 A JP2022534754 A JP 2022534754A JP 2023505675 A JP2023505675 A JP 2023505675A
Authority
JP
Japan
Prior art keywords
electrostatic chuck
etching apparatus
semiconductor wafer
notches
lift pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022534754A
Other languages
English (en)
Inventor
サイ アビナンド，
マイケル ソレンセン，
カルシック エルマライ，
ディマンサ ラージャパクサ，
チョン スン，
ジェームス エス． パパヌ，
ガウラフ メタ，
エン シェン ペー，
スリ ティルナブカラス，
オンカラ コラシダラマイア，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023505675A publication Critical patent/JP2023505675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

電流漏れを低減した静電チャックと半導体ウエハのダイシング方法とが説明される。一実施例では、エッチング装置が、チャンバ、及びチャンバ内の又はチャンバに結合されたプラズマ源を含む。静電チャックがチャンバ内にある。静電チャックは、周縁エッジに複数のノッチを有する導電性ペデスタルを含む。静電チャックはまた、複数のノッチのそれぞれ対応する複数のリフトピンも含む。【選択図】図３Ｃ

Description

関連出願の相互参照
本出願は、令和１年１２月１０日に出願された米国非仮出願第16/709,522号の優先権を主張し、その全内容は、参照により本明細書に組み込まれる。
本開示の実施形態は、半導体処理の分野に関し、特に、半導体ウエハをダイシングするための装置及び方法に関し、各ウエハは、その上に複数の集積回路を有する。
半導体ウエハの処理では、集積回路が、シリコン又は他の半導体材料から構成されるウエハ（基板とも称される）上に形成される。一般的には、集積回路を形成するために、半導電性、導電性、又は絶縁性のいずれかである、様々な材料の層が利用される。これらの材料は、集積回路を形成するために、様々な周知のプロセスを使用して、ドープされ、堆積され、エッチングされる。各ウエハは、処理されて、ダイとして知られる集積回路を含む多数の個片領域を形成する。
集積回路形成プロセスに続いて、ウエハは、パッケージ化されるため、又は、より大型の回路内でパッケージ化されていない形態で使用されるために、「ダイシングされ（diced）」て、互いとは別個のダイに分離される。ウエハをダイシングするために使用される２つの主な技法は、スクライビングとソーイングである。スクライビングでは、先端がダイヤモンドのスクライバが、予め形成されたスクライブラインに沿って、ウエハ表面の端から端まで移動する。このようなスクライブラインは、ダイ間のスペースに沿って延在する。これらのスペースは、一般的に「ストリート（street）」と称される。ダイヤモンドのスクライバは、ストリートに沿って、ウエハ表面に浅いキズ（scratch）を形成する。ローラーなどで圧力が印加されると、ウエハはスクライブラインに沿って分離する。このウエハの割れは、ウエハ基板の結晶格子構造に沿ったものになる。スクライビングは、厚さが約１０ミル（千分の１インチ）以下のウエハ向けに使用され得る。もっと厚いウエハをダイシングするには、現時点では、ソーイングが好ましい方法である。
ソーイングでは、高い毎分回転数で回転する、先端がダイヤモンドの切断ソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハはフィルムフレームに張り渡された接着フィルムなどの支持部材に装着され、切断ソーが、垂直ストリートと水平ストリートの両方に繰り返し当たる。スクライビングとソーイングのいずれにおいても問題となるのは、ダイの切断エッジに沿って、チップ及び溝が形成され得ることである。加えて、亀裂が形成され、ダイのエッジから基板の中まで伝播して、集積回路が動作不能になる可能性もある。結晶構造の＜１１０＞方向においては、正方形又は長方形のダイの片側しかスクライブできないので、スクライビングに関してはチッピング（欠け）と亀裂形成が特に問題となる。結果として、ダイの別の側の割れ（cleaving）により、ぎざぎざの分離線が生じる。チッピング及び亀裂の形成により、集積回路への損傷を防止するためには、ウエハ上でダイ間が更に離隔する（例えば、チップ及び亀裂が実際の集積回路から一定の距離を保つ）ことが必要になる。この離隔要件の結果として、標準サイズのウエハにあまり多くのダイを形成することができなくなり、回路のために使用できるはずであったウエハの面積が無駄になる。切断ソーを使用することで、半導体ウエハの面積（real estate）の無駄は悪化する。切断ソーのブレードは、約１５から６０ミクロンの厚さである。このため、切断ソーによって生じた切断部周辺の亀裂やその他の損傷によって集積回路が悪影響を受けないようにするためには、しばしば、各ダイの回路を６０から３００～５００ミクロン離さなければならない。更に、切断後、各ダイを十分に洗浄して、ソーイングプロセスによって生じた粒子及び他の汚染物質を取り除く必要がある。
プラズマダイシングも使用されてきたが、これにも制約があり得る。例えば、プラズマダイシングの実装を阻む制約の１つはコストであり得る。レジストをパターニングするための標準的なリソグラフィ工程により、実装費用は大変高額になり得る。プラズマダイシングの実装の障害となる可能性があるもう１つの制約は、ストリートに沿ってダイシングをするときに、一般的に見られる金属（例えば、銅）をプラズマエッチングすることによって、製造上の問題又はスループットの限界が引き起こされ得るということである。
本開示の実施形態は、半導体ウエハをダイシングするための方法及び装置を含む。
一実施形態では、エッチング装置が、チャンバ、及びチャンバ内の又はチャンバに結合されたプラズマ源を含む。静電チャックがチャンバ内にある。静電チャックは、周縁エッジに複数のノッチを有する導電性ペデスタルを含む。静電チャックはまた、複数のノッチのそれぞれに対応する複数のリフトピンも含む。
別の一実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法が、半導体ウエハの上方にマスクを形成することを含み、マスクは、集積回路を覆って保護する層であるか、又はそのような層を含み、半導体ウエハは、基板キャリアによって支持される。該方法はまた、間隙を有するパターニングされたマスクを提供するために、レーザースクライビングプロセスでマスクをパターニングすること、及び集積回路間の半導体ウエハの領域を露出させることも含む。該方法はまた、半導体ウエハが基板キャリアによって支持されている間に、集積回路を個片化するために、パターニングされたマスク内の間隙を通して半導体ウエハをエッチングすることも含み、基板キャリアは、周縁エッジに複数のノッチを有する導電性ペデスタルを有する、静電チャックによって支持される。
別の一実施形態では、複数の集積回路を有する半導体ウエハをダイシングするためのシステムが、ファクトリインターフェースを含む。レーザースクライブ装置が、ファクトリインターフェースと結合され、レーザーを含む。エッチング装置が、ファクトリインターフェースと結合され、エッチング装置は、チャンバ、チャンバ内の又はチャンバに結合されたプラズマ源、及びチャンバ内の静電チャックを含む。この静電チャックは、周縁エッジに複数のノッチを有する導電性ペデスタル、及び複数のノッチのそれぞれに対応する複数のリフトピンを含む。
本開示の一実施形態による、静電チャックの角度付き断面図を示す。 本開示の一実施形態による、個片化プロセス中の薄いウエハの支持に適した基板キャリアの平面図を示す。 本開示の一実施形態による、静電チャックの様々な態様及び部分の平面図を示す。 本開示の一実施形態による、静電チャックの様々な態様及び部分の断面図を示す。 本開示の一実施形態による、静電チャックの様々な態様及び部分の角度付き図を示す。 本開示の一実施形態による、静電チャックの様々な態様及び部分の平面図を示す。 本開示の一実施形態による、静電チャックの様々な態様及び部分の断面図を示す。 本開示の一実施形態による、静電チャックの様々な態様及び部分の角度付き図を示す。 本開示の一実施形態による、プラズマエッチング装置の断面図を示す。 本開示の一実施形態による、ウエハ又は基板をレーザー及びプラズマでダイシングするためのツールレイアウトのブロック図を示す。 図６Ａ～図６Ｃは、本開示の一実施形態による、半導体ウエハをダイシングする方法の様々な工程を表す断面図を示す。 図６Ａ～図６Ｃは、本開示の一実施形態による、半導体ウエハをダイシングする方法の様々な工程を表す断面図を示す。 図６Ａ～図６Ｃは、本開示の一実施形態による、半導体ウエハをダイシングする方法の様々な工程を表す断面図を示す。 本発明の一実施形態による、半導体ウエハ又は基板のストリート領域に使用され得る材料の積層体の断面図を示す。 図８Ａ～図８Ｄは、本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 図８Ａ～図８Ｄは、本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 図８Ａ～図８Ｄは、本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 図８Ａ～図８Ｄは、本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
半導体ウエハをダイシングするための方法及び装置が説明される。以下の説明では、本開示の実施形態の完全な理解を提供するために、静電チャック構成、レーザースクライビング条件、並びにプラズマエッチング条件及び材料レジームなどの、多数の具体的な詳細が説明される。本開示の実施形態が、これらの具体的な詳細がなくとも実施され得ることは、当業者には明らかであろう。他の事例では、本開示の実施形態を不必要に不明瞭にしないために、集積回路の製造といった周知の態様については、詳細に説明していない。更に、図面で示されている様々な実施形態は例示的な表現であり、必ずしも縮尺どおりには描かれていないことが、理解されるべきである。
１以上の実施形態は、特に、プラズマダイシングエッチングチャンバ用の漏れ電流を低減するための静電チャック（ESC）の設計を対象とする。実施形態は、典型的な基板処理ESCよりもESCの直径が大きい位置に配置されたリフトピンを含むESCを有する基板キャリアを収容するのに適している。実施形態は、電子デバイスウエハの個片化又はダイシングのためのレーザー及びエッチングによるウエハダイシングアプローチ及びツーリング向けに適用可能であってよい。
文脈を提供すると、プラズマダイシングエッチングチャンバ内の静電チャックは、高い漏れ電流の供給源であり得、又はそれに関連付けられ得る。その結果は、ウエハチャッキング効率、「ブレークスルー」工程の実施、及びチャック寿命に関して、処理ウインドウに有害であり得る。本明細書で説明される１以上の実施形態は、プロセスマージンを改善するために、そのような漏れ電流問題を軽減するように実装され得る。特に、幾つかの実施形態は、プラズマに直接曝露され、最終的にアーク放電／ESC電流漏れを引き起こす可能性があるカソードの金属領域を特定することに関する。そのような位置を特定すると、アルミナのような絶縁体でのコーティングを可能にするように、それらの位置が修正される。特定の一実施形態では、リフト機構を正常に動作させるために、ESC導電性ペデスタルが、リフトピン孔の代わりにリフトピンノッチを含むように修正される。別の特定の一実施形態では、リフト機構を正常に動作させるために、ESCエッジ絶縁体リングが、リフトピン孔を含むように修正される。
上記の問題に対処するための他のアプローチは、ESC電圧面をRFカソード面から分離することを含んでよい。これを行うことにより、（チャンバ内部のプラズマに）曝露される金属は、RF電源をプラズマに短絡させるだけで、ESC電圧は短絡させないであろう。しかし、本明細書で説明される１以上の実施形態は、ESCならびにRF電圧源の両方がプラズマの中に短絡することを防止するために実装されてよい。そのような実施形態は、DCならびにRF電圧の両方がプラズマの中に短絡するのを防止することを可能にし得る。
以下の図１Ａ及び図２Ａ～図２Ｃに関連して説明される実施形態に関して、静電チャックの設計は、厚さに沿って３つの孔を有するアルミニウム（Al）の厚いピースを含んでよい。孔は、リフトピンがそこを通過してウエハリフト機構を補助するのを可能にするために含まれる。「Al」チャックは、プラズマチャンバ内で露出されたときにアーク放電を防止し、また静電チャック（ESC）としての動作を可能にするために、その本体全体に（製造の困難さのためにリフトピン孔を除いて）誘電材料（アルミナなど）をスプレーコーティングされている。チャックがプラズマチャンバ内に配置され、実行されると、プラズマは、リフトピン孔を通して「Al」チャックをアークし、ESC電圧に比例する定常ESC電流を生成し得る。結果は、限界チャッキング能力のみであり得る。理想的には、ESC電流はゼロでなければならず、実際には、数マイクロアンペアから数十マイクロアンペアでなければならないことを理解されたい。数百マイクロアンペアのように電流レベルが高くなると、チャッキング能力が著しく低下し、その結果、限界チャッキングが生じる。
以下の図３Ａ～図３Ｃに関連して説明される実施形態に関して、静電チャックの設計は、リフトピンが収容される場所において、Alチャックから３つの金属の塊を取り外すことによって、リフトピン機構を「Al」チャックから分離することを含む。これらの場所は、セラミックリフトピン孔を有する修正されたESCエッジ絶縁体によって埋められる。このようにして、「Al」ESCは、アルミナで完全にスプレーコーティングすることができ、それによって、任意の「Al」がプラズマに曝露されることを防止し、ESC電流が漏れるのを防ぐことができる。
更なる文脈を提供すると、ウエハを個々のダイに個片化する最中に、ウエハは、ダイ間のダイシングストリートに沿ってカット又は切断される。従来、ダイシングは、機械式の切断ソーによって実行されてきた。しかし、モバイルデバイス及び他のテクノロジードライバは、亀裂、層間剥離、及びチッピングという欠陥を削減するために、より先進的な個片化アプローチを必要とし得る。レーザー及びエッチングによるウエハダイシングアプローチは、基板に水溶性の保護コーティングを付加し、レーザースクライビングによって除去されるストリート領域内の任意のデバイス試験層を除去して、典型的にはシリコン（Si）である、下にある基板材料を開くことを含んでよい。露出したSiは、次いで、その厚さ全体にわたってプラズマエッチングされ、ウエハが個別のダイへと個片化される。保護コーティングは、脱イオン（DI）水ベースの洗浄工程で除去される。環境を考慮して、及び処理が容易であることから、水溶性の保護コーティングが望ましいだろう。このような水溶性コーティングは、主に、プラズマエッチングステップ中にエッチングマスクとして、また、レーザースクライビング中に発生する任意の破片（デブリ：debris）を収集する層として使用され得る。
また更なる文脈を提供すると、フェムト秒レーザーが、プロセスのレーザースクライビング部分において好適であり得る。ナノ秒や他の長いパルスレーザーとは異なり、フェムト秒レーザーは、関連する超短パルスのために熱効果がほとんどない。フェムト秒レーザーの別の利点は、吸収性、反射性、及び透明な材料を含む大部分の材料を除去する能力であり得る。代表的なウエハには、反射及び吸収性の金属、透明である誘電体、大部分のレーザー光を吸収するシリコン基板がある。水溶性保護コーティングは、完全に若しくはほとんど透明であるか、又は、例えば染料添加剤を含む場合、部分的に吸収性であり得る。これらの列挙された材料は、フェムト秒レーザーによってアブレーションすることができる。
以下で説明する多くの実施形態が、フェムト秒レーザースクライビングに関連しているが、他の実施形態では、他のタイプのレーザービームによるレーザースクライビングもまた、本明細書で説明されるマスキング材料と適合性があるということは、理解すべきである。以下で説明する多くの実施形態がメタライズ（金属化）された特徴を有するスクライビングストリートに関連しているが、他の実施形態では、金属フリーのスクライビングストリートが検討され得ることも、また理解すべきである。また、以下で説明される多くの実施形態は、水溶性ダイシングマスクに関連するが、他の実施形態では、他のマスク材料も考慮することができることを理解されたい。
図１Ａは、本開示の一実施形態による、静電チャックの角度付き断面図を示している。
図１Ａを参照すると、静電チャックアセンブリ１００は、シャドウリング又は熱シールド１０２、並びに関連するシャドウリングインサート１０４及びシャドウリングキャリア１０６を含む。一実施形態では、シャドウリング又は熱シールド１０２、シャドウリングインサート１０４、及びシャドウリングキャリア１０６の全ては、アルミナなどのセラミック材料で構成される。基板キャリア上の基板は、シャドウリングの下方に含まれてよく、基板キャリアのテープフレーム１０８は、図１Ａで描かれているように、熱シールドの下方に含まれてよい。テープフレーム１０８は、ステンレス鋼で構成されてよい。調整可能なリフトピン１０７が、シャドウリングを持ち上げるために含まれ、アルミニウムで構成されてよい。
静電チャックアセンブリ１００は、導電性ペデスタル１１２の周囲にエッジ絶縁体リング１１０を更に含む。下部絶縁体リング１１８が、導電性ペデスタル１１２の下方にある。エッジ絶縁体リング１１０及び下部絶縁体リング１１８は、アルミナなどのセラミック材料で構成されてよく、導電性ペデスタル１１２は、アルミニウムで構成されてよい。導電性ペデスタル１１２は、接地及び／又はDC電圧と電気的に結合されてよい。
静電チャックアセンブリ１００は、更に、プラズマスクリーンセグメント１１４及びプラズマスクリーンバスケット１１６を含み、これらはいずれもアルミニウムで構成されてよい。静電チャックアセンブリ１００は、カソード絶縁体１２０、設備絶縁体１２２、及びカソードライナー１２４を更に含む。カソード絶縁体１２０は、二酸化ケイ素で構成されてよく、カソードライナー１２４は、アルミニウムで構成されてよい。静電チャックアセンブリ１００は、更に、支持ペデスタル１２６、及びヘリウムフィードスルーなどのガスフィードスルー１２８を含む。
リフトピン１３０及びリフトピンフィンガー１３２が、静電チャックアセンブリ１００内に含まれる。リフトピン１３０は、アルミナで構成されてよく、リフトピンフィンガー１３２は、アルミニウムで構成されてよい。複数のそのようなリフトピン１３０が、静電チャックアセンブリ１００内に含まれてよいことを理解されたい。一実施形態では、このような複数のリフトピン１３０が、導電性ペデスタル１１２の処理領域の外周の外側に位置付けられている。このような一実施形態では、複数のリフトピン１３０が、基板キャリアのテープフレーム１０８と接触するように配置される。
一実施形態では、導電性ペデスタル１１２の露出面１６０及び被覆面１７０が、アルミナなどのセラミック材料でコーティングされる。一実施形態では、各リフトピン１３０が、開口部１５０内に含まれる。そのような一実施形態では、開口部１５０が、図１Ａで描かれ、図２Ａ～図２Ｃに関連して以下により詳細に説明されるように、導電性ペデスタル１１２内に含まれる孔である。孔は、セラミック材料でコーティングされていない場合があり、静電チャックアセンブリからの電流漏れの影響を受けやすい場所であり得る。別のそのような一実施形態では、開口部１５０が、図３Ａ～図３Ｃに関連して以下でより詳細に説明されるように、導電性ペデスタルの周縁エッジにおいて含まれるノッチである。図３Ａ～図３Ｃの実施形態のノッチは、セラミック材料でコーティングされてよく、図２Ａ～図２Ｃの実施形態の孔に対して、静電チャックアセンブリからの電流漏れを軽減し得る。
図２Ａ、図２Ｂ、及び図２Ｃは、それぞれ、本開示の一実施形態による、静電チャックの様々な態様及び部分の平面図２００、断面図２２０、及び角度付き図２４０を示している。図１Ａからの同様の番号は、図１Ａに関連して上述した通りである。
図２Ａ～図２Ｃを参照すると、静電チャックは、周縁エッジ近傍に複数の孔２４４を有する導電性ペデスタル１１２を含む。静電チャックはまた、複数の孔２４４のそれぞれに対応する複数のリフトピン１３０も含む。一実施形態では、導電性ペデスタル１１２が、アルミナなどのセラミック材料でコーティングされるが、複数の孔の各々の内面は、セラミック材料でコーティングされない。
一実施形態では、静電チャックが、導電性ペデスタル１１２の周囲側方にエッジ絶縁体リング１１０を更に含む。一実施形態では、静電チャックが、導電性ペデスタル１１２の下方に下部絶縁体リング１１８を更に含み、下部絶縁体リング１１８は、複数のリフトピン１３０のそれぞれに対応する複数の開口部（図２Ｂの２２２及び図２Ｃの２４６）を有する。
一実施形態では、複数のリフトピン１３０が、導電性ペデスタル１１２の処理領域２４２の外周の外側に位置付けられ、複数のリフトピン１３０は、基板キャリアと接触するように配置される。一実施形態では、静電チャックが、図１Ｂに関連して説明されるように、複数のリフトピン１３０の上に配置されたシャドウリング又はシャドウリングアセンブリを更に含む。
図３Ａ、図３Ｂ、及び図３Ｃは、それぞれ、本開示の一実施形態による、静電チャックの様々な態様及び部分の平面図３００、断面図３２０、及び角度付き図３４０を示している。図１Ａからの同様の番号は、図１Ａに関連して上述した通りである。
図３Ａ～図３Ｃを参照すると、静電チャックは、周縁エッジに複数のノッチ３０２を有する導電性ペデスタル３１２を含む。静電チャックはまた、複数のノッチ３０２のそれぞれに対応する複数のリフトピン１３０を含む。一実施形態では、導電性ペデスタル３１２、及び複数のノッチ３０２の表面は、セラミック材料でコーティングされる。そのような一実施形態では、セラミック材料が、アルミナであるか又はアルミナを含む。
一実施形態では、静電チャックが、導電性ペデスタル３１２の周囲側方にエッジ絶縁体リング３１０を更に含む。エッジ絶縁体リング３１０は、複数のノッチ３０２のそれぞれに対応する複数の内側突起３６２を有する。複数の内側突起３６２の各々は、複数のリフトピン１３０のうちの対応するものを収容するための、貫通する開口部を有する。
一実施形態では、静電チャックが、導電性ペデスタル３１２の下方に下部絶縁体リング３１８を更に含む。下部絶縁体リング３１２は、複数のリフトピンのそれぞれに対応する複数の開口部（図３Ｂの３２２及び図３Ｃの３４６）を有する。
一実施形態では、エッジ絶縁体リング３１０及び下部絶縁体リング３１８が、アルミナなどのセラミック材料で構成され、導電性ペデスタル３１２が、アルミニウムで構成される。導電性ペデスタル３１２は、接地及び／又はDC電圧に電気的に結合されてよい。
一実施形態では、複数のリフトピン１３０が、導電性ペデスタル３１２の処理領域３４２の外周の外側に位置付けられている。そのような一実施形態では、複数のリフトピン１３０が、基板キャリアと接触するように配置される。一実施形態では、静電チャックが、図１Ａに関連して説明されるように、複数のリフトピン１３０の上に配置されたシャドウリング又はシャドウリングアセンブリを更に含む。
本開示の一態様では、薄い（例えば、約１００ミクロン以下の厚さを有する）基板が、レーザーアブレーション及びプラズマエッチングによるハイブリッドな個片化プロセスに適合される。そのような一実施形態では、薄い基板が、基板キャリア上で支持される。例えば、図１Ｂは、本開示の一実施形態による、個片化プロセス中に薄いウエハを支持するのに適した基板キャリアの平面図を示している。
図１Ｂを参照すると、基板キャリア１８０は、テープリング又はフレーム１８４によって囲まれた支持テープ（backing tape）１８２の層を含む。薄いウエハ又は基板などのようなウエハ又は基板１８６が、基板キャリア１８０の支持テープ１８２によって支持される。一実施形態では、ウエハ又は基板１８６が、ダイ付着フィルムによって支持テープ１８２に取り付けられる。一実施形態では、テープリング又はフレーム１８４が、ステンレス鋼で構成される。一実施形態では、図１Ａ、図２Ａ～図２Ｃ、又は図３Ａ～図３Ｃに関連して説明される静電チャックが、基板キャリア１８０などのアセンブリを収容する。
一実施形態では、個片化プロセスが、基板キャリア１８０などの基板キャリアを受容するようにサイズ決定されたシステム内で行われ得る。そのような一実施形態では、以下で説明されるシステム４００又は５００などのシステムが、さもなければ基板キャリアによって支持されない基板又はウエハを収容するようにサイズ決定されるシステム設置面積に影響を与えることなしに薄いウエハフレームを収容することができる。一実施形態では、システム４００又は５００が、直径３００ミリメートルのウエハ又は基板を収容するようにサイズ決定される。同じシステムが、図１Ｂで示されているような、幅約３８０ミリメートル×長さ約３８０ミリメートルのウエハキャリアを収容し得る。
本開示の一態様では、個片化処理中に、基板キャリアがエッチングチャンバ内に収容される。一実施形態では、基板キャリア上に薄いウエハ又は基板を含むアセンブリが、フィルムフレーム（例えば、テープリング又はフレーム１８４）及びフィルム（例えば、支持テープ１８２）に影響する（例えば、エッチングする）ことなく、プラズマエッチング装置に曝露される。更に、本開示の態様は、エッチングプロセス中に、フィルム及びフィルムフレーム（基板キャリア）の組み合わせによって支持されるウエハ又は基板の移送及び支持に対処する。特に、エッチング装置は、基板キャリアによって支持された薄いウエハ又は基板のエッチングに適応するように構成されてよい。例えば、図４は、本開示の一実施形態による、エッチング装置の断面図を示している。
図４を参照すると、エッチング装置４００は、チャンバ４０２を含む。エンドエフェクタ４０４が、基板キャリア４０６をチャンバ４０２に出し入れするよう搬送するために含まれる。誘導結合プラズマ（ICP）源４０８が、チャンバ４０２の上方に配置される。チャンバ４０２には、スロットルバルブ４１０及びターボ分子ポンプ４１２が更に設けられる。一実施形態では、エッチング装置４００がまた、図１Ａ、図２Ａ～図２Ｃ、及び図３Ａ～図３Ｃに関連して上述された静電チャックなどの静電チャックアセンブリ４１４も含む。一実施形態では、エッチング装置４００がまた、描かれているように、リフトピンアクチュエータ４１６及び／又はシャドウマスク若しくはリングアクチュエータ４１８も含む。
単一のプロセスツールが、レーザーアブレーション及びプラズマエッチングによるハイブリッドな個片化プロセスにおける工程の多く又は全てを実行するように構成されてよい。例えば、図５は、本開示の一実施形態による、ウエハ又は基板のレーザー及びプラズマによるダイシング用のツールレイアウトのブロック図を示している。以下の開示に照らして、他の実施形態では、コート／ベーク／洗浄（CBC）処理チャンバが、代わりに、別個のツール上に又は別個のツールとして含まれてもよいことを理解されたい。
図５を参照すると、プロセスツール５００が、複数のロードロック５０４が結合されているファクトリインターフェース５０２（ＦＩ）を含む。ファクトリインターフェース５０２に、クラスタツール５０６が結合されている。クラスタツール５０６は、プラズマエッチングチャンバ５０８などの、１以上のプラズマエッチングチャンバを含む。レーザースクライブ装置５１０もまた、ファクトリインターフェース５０２に結合されている。プロセスツール５００の全体設置面積は、一実施形態では、図５で描かれているように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であってよい。一実施形態では、レーザースクライブ装置５１０が、半導体ウエハの集積回路間のストリートのレーザーアブレーションを実行するように構成される。そして、プラズマエッチングチャンバ５０８は、レーザーアブレーションの後で集積回路を個片化するために、半導体ウエハをエッチングするように構成される。
一実施形態では、レーザースクライブ装置５１０が、フェムト秒ベースのレーザービームを提供するように構成されたレーザーアセンブリを収容する。そのような一実施形態では、フェムト秒ベースのレーザーが、レーザーパルス幅が約４００フェムト秒以下で、約５３０ナノメートル以下の波長を有する。一実施形態では、このレーザーが、レーザー及びエッチングによるハイブリッドな個片化プロセスのうちのレーザーアブレーションの部分、例えば以下で説明されるレーザーアブレーションプロセスを実行するのに適している。一実施形態では、レーザースクライブ装置５１０には、レーザーに対してウエハ若しくは基板（又はそのキャリア）を動かすよう構成された、移動可能な載物台もまた含まれる。特定の一実施形態では、レーザーもまた移動可能である。レーザースクライブ装置５１０の全体設置面積が、一実施形態では、図５で描かれているように、約２２４０ミリメートル×約１２７０ミリメートルであってよい。
一実施形態では、１以上のプラズマエッチングチャンバ５０８が、複数の集積回路を個片化するために、パターニングされたマスク内の間隙を通してウエハ又は基板をエッチングするように構成されている。こうした一実施形態では、１以上のプラズマエッチングチャンバ５０８が、ディープシリコンエッチングプロセスを実行するように構成されている。特定の一実施形態では、１以上のプラズマエッチングチャンバ５０８が、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。エッチングチャンバは、単結晶シリコン基板又はウエハの上又は中に収容される個片化された集積回路を作製するのに使用されるディープシリコンエッチング用に、特別に設計されてよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ５０８内に含まれ（又はそれに結合され）、高いシリコンエッチング速度を促進する。一実施形態では、個片化又はダイシングプロセスの製造スループットを高くすることが可能なように、プロセスツール５００のクラスタツール５０６部分に、２つ以上のエッチングチャンバが含まれている。
プラズマエッチングチャンバ５０８は、その中に静電チャックを含んでよい。一実施形態では、静電チャックが、周縁エッジに複数のノッチを有する導電性ペデスタル、及び、上述したように、複数のノッチのそれぞれ対応する複数のリフトピンを含む。一実施形態では、導電性ペデスタル、及び静電チャックの複数のノッチの表面が、セラミック材料でコーティングされる。一実施形態では、静電チャックが、更に、導電性ペデスタル（例えば、３１２）の周囲側方にエッジ絶縁体リング（例えば、３１０）を含み、エッジ絶縁体リングは、複数のノッチ（例えば、３０２）のそれぞれに対応する複数の内側突起（例えば、３６２）を有し、複数の内側突起の各々は、複数のリフトピンのうちの対応するものを収容するために、そこを通る開口部を有する。一実施形態では、静電チャックが、導電性ペデスタル（例えば、３１２）の下方に下部絶縁体リング（例えば、３１８）を更に含み、下部絶縁体リングは、複数のリフトピンのそれぞれに対応する複数の開口部（例えば、３４６）を有する。一実施形態では、プラズマエッチングチャンバ５０８の静電チャックの複数のリフトピンが、導電性ペデスタル（例えば、３１２）の処理領域（例えば、３４２）の外周の外側に位置付けられ、複数のリフトピンは、（例えば、図１Ｂに関連して説明された基板キャリアアセンブリ１８０のテープリング又はフレーム１８４と接触するために）基板キャリアと接触するように配置される。
ファクトリインターフェース５０２は、レーザースクライブ装置５１０を備えた外部製造設備とクラスタツール５０６との間のインターフェースに適した大気ポートであってよい。ファクトリインターフェース５０２は、（前面開口型統一ポッドといった）ストレージユニットから、クラスタツール５０６又はレーザースクライブ装置５１０のいずれかの中へ又はその両方へと、ウエハ（又はそのキャリア）を搬送するためのアーム又はブレードを備えたロボットを含んでよい。
クラスタツール５０６は、個片化の方法における機能を実行するのに適した他のチャンバを含んでよい。例えば、一実施形態では、堆積及び／又はベークチャンバ５１２が含まれる。堆積及び／又はベークチャンバ５１２は、ウエハ又は基板のレーザースクライビングに先立って、ウエハ又は基板のデバイス層の上又は上方にマスクを堆積するように構成されてよい。こうしたマスク材料は、上述されたように、ダイシングプロセスに先立ってベークされてよい。このようなマスク材料は、以下でも説明されるように、水溶性であってよい。
再び図５を参照すると、一実施形態では、湿式ステーション５１４が含まれる。湿式ステーションは、以下で説明されるように、基板若しくはウエハのレーザースクライビング及びプラズマエッチングによる個片化プロセスに続いて、又はレーザースクライビングのみの個片化プロセスに続いて、水溶性マスクを除去するための室温若しくは熱水性処理を実行する洗浄に適していてよい。一実施形態では、描かれていないが、プロセスツール５００の構成要素として、計測ステーションも含まれる。洗浄チャンバが、洗浄プロセスに物理的構成要素を追加してマスクの溶解速度を上げるための、原子化されたミスト及び／又はメガソニックノズルのハードウェアを含み得る。
別の一態様では、図６Ａ～図６Ｃが、本開示の一実施形態による、半導体ウエハをダイシングする方法の様々な工程を表す断面図を示している。
図６Ａを参照すると、半導体ウエハ又は基板６０４の上方にマスク６０２が形成される。マスク６０２は、半導体ウエハ６０４の表面上に形成された集積回路６０６をカバーし、保護する。マスク６０２はまた、集積回路６０６の各々の間に形成された、介在するストリート６０７もカバーする。
一実施形態では、半導体ウエハ又は基板６０４が、マスク６０２の形成中に、基板キャリア（図１Ｂに関連して説明された基板キャリアなど）によって支持される。一実施形態では、半導体ウエハ６０４の上方にマスク６０２を形成することが、半導体ウエハ６０４上にマスク６０２をスピンコートすることを含む。特定の一実施形態では、ウエハの濡れ性を改善してより良いコーティングを可能とするために、コーティングに先立って、プラズマ前処理又は化学的前処理が実行される。
一実施形態では、マスク６０２が、水性媒体に容易に溶解可能であるという点で水溶性マスクである。例えば、一実施形態では、堆積したままの水溶性マスク６０２が、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの１以上に対して可溶性を持つ材料で構成されている。特定の一実施形態では、堆積したままの水溶性マスク６０２が、約１～１５ミクロン／分の範囲の水溶液中のエッチング又は除去速度を有する。一実施形態では、マスク６０２が、ポリビニルアルコール（PVA）ベースの水溶性マスクである。
一実施形態では、半導体ウエハ又は基板６０４が、製造プロセスに耐えるのに適しており且つその上に半導体処理層が適切に堆積され得る材料で構成されている。例えば、一実施形態では、半導体ウエハ又は基板６０４が、IV族系材料、例えば、非限定的に、結晶シリコン、ゲルマニウム、又はシリコン／ゲルマニウムで構成される。特定の一実施形態では、半導体ウエハ６０４を提供することが、単結晶シリコン基板を提供することを含む。特定の一実施形態では、単結晶シリコン基板が、不純物原子でドープされる。別の一実施形態では、半導体ウエハ又は基板６０４が、III-V材料、例えば、発光ダイオード（LED）の製造に使用されるIII-V材料基板などのIII-V材料で構成されている。
一実施形態では、半導体ウエハ又は基板６０４が、表面又は内部に配置された半導体デバイスのアレイを、集積回路６０６の一部分として有する。こうした半導体デバイスの実施例は、限定しないが、シリコン基板内で製造されて誘電体層内に封入された、メモリデバイス又は相補型金属酸化物半導体（CMOS）トランジスタを含む。複数の金属相互接続が、デバイス若しくはトランジスタの上方、及び誘電体層周囲に形成されてよく、デバイス又はトランジスタを電気的に結合して集積回路６０６を形成するのに用いられてよい。ストリート６０７を形成している材料は、集積回路６０６を形成するのに用いられる材料と同様又は同じであってよい。例えば、ストリート６０７は、誘電材料の層、半導体材料の層、及びメタライズ層で構成されてよい。一実施形態では、ストリート６０７のうち１以上に、集積回路６０６の実際のデバイスと同様な試験デバイスが含まれる。
任意選択的な一実施形態では、マスク６０２が、マスクのレーザーパターニングの前にベークされる。一実施形態では、マスク６０２が、マスク６０２のエッチング耐性を高めるためにベークされる。特定の一実施形態では、マスク６０２が、約５０℃から１３０℃の範囲の比較的高温でベークされる。こうした、より高い温度でベークすることによって、マスク６０２は架橋されてよく、それによってエッチング耐性が著しく向上する。一実施形態では、ベーキングが、ホットプレート技法、若しくはウエハの前側（例えば、基板キャリアを使用する場合にはテープ装着されていない側）から印加される熱（光）放射、又は他の適切な技法を用いて実行される。
図６Ｂを参照すると、マスク６０２は、レーザースクライビングプロセスでパターニングされ、間隙６１０を有するパターニングされたマスク６０８を提供し、集積回路６０６間の半導体ウエハ又は基板６０４の領域を露出させる。このように、レーザースクライビングプロセスは、集積回路６０６間に元々形成されているストリート６０７の材料を除去するために使用される。本開示の一実施形態によれば、図６Ｂでも描かれているように、レーザースクライビングプロセスによるマスク６０２のパターニングには、半導体ウエハ６０４の集積回路６０６間の領域に部分的にトレンチ６１２を形成することが更に含まれる。一実施形態によると、半導体ウエハ又は基板６０４は、レーザースクライビングプロセス中に、基板キャリア（図１Ｂに関連して説明された基板キャリアなど）によって支持される。
一実施形態では、マスク６０２が、ガウスレーザービームでパターニングされるが、非ガウスビームを使用することもできる。更に、ビームは、静止していてもよいし又は回転していてもよい。一実施形態では、レーザースクライビングプロセス用のレーザー源として、フェムト秒ベースのレーザーが使用される。例えば、一実施形態では、可視スペクトルに紫外線（UV）と赤外線（IR）の範囲を加えた（合わせて広帯域の光学スペクトルとなる）波長を有するレーザーを使用して、フェムト秒ベースのレーザー、即ちフェムト秒（10-15秒）の大きさのパルス幅を有するレーザーが提供される。一実施形態では、アブレーションが、波長に依存しないか又は本質的に依存しないので、マスク６０２、ストリート６０７、及び場合によっては半導体ウエハ又は基板６０４の一部分のフィルムといったような複合フィルムに適している。
フェムト秒の範囲であることが寄与しているレーザービームのプロファイルを使用することによって、より長いパルス幅の場合（例えばナノ秒の処理）と対比して、熱損傷の問題が軽減されるか又は除去されるということが、理解されるべきである。レーザースクライビング中の損傷が除去又は緩和されるのは、低エネルギーの再結合又は熱平衡の欠如によるものであり得る。チッピング、微小亀裂、及び層間剥離を最小限に抑えるレーザースクライビング及びダイシングプロセスを成功させて、クリーンなレーザースクライビング切断を実現するためには、ビームプロファイルといったようなレーザーパラメータの選択が重要になり得るということも、また理解されるべきである。レーザースクライビング切断がクリーンになればなるほど、最終的なダイ個片化のために実行され得るエッチングプロセスは、より円滑になる。半導体デバイスのウエハでは、通常、その上に種々の材料タイプ（例えば、導体、絶縁体、半導体）及び種々の厚さの、多数の機能層が配置される。こうした材料は、限定しないが、ポリマーといったような有機材料、金属、又は二酸化ケイ素及び窒化ケイ素といったような無機誘電体を含んでよい。
ウエハ又は基板上に配置された個々の集積回路間のストリートは、集積回路自体と同様な又は同じ層を含んでよい。例えば、図７は、本開示の一実施形態による、半導体ウエハ又は基板のストリート領域に使用され得る、材料の積層体の断面図を示している。
図７を参照すると、ストリート領域７００は、シリコン基板の最上部７０２、第１の二酸化ケイ素層７０４、第１のエッチング停止層７０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１の低誘電率（low K）誘電体層７０８、第２のエッチング停止層７１０、第２の低誘電率誘電体層７１２、第３のエッチング停止層７１４、非ドープケイ素ガラス（USG）層７１６、第２の二酸化ケイ素層７１８、並びに（マスク６０２に関連して上述されたマスクなどの）スクライビング及び／又はエッチングマスク７２０を含む。銅メタライゼーション７２２が、第１のエッチング停止層７０６と第３のエッチング停止７１４との間で、第２のエッチング停止層７１０を通して配置されている。特定の一実施形態では、第１のエッチング停止層７０６、第２のエッチング停止層７１０、及び第３のエッチング停止層７１４が、窒化ケイ素で構成される一方、低誘電率誘電体層７０８及び７１２は、炭素がドープされた酸化ケイ素材料で構成される。
従来のレーザー照射（例えば、ナノ秒ベースの照射）の下では、ストリート７００の材料が、光吸収及びアブレーションの機序という点で、かなり異なる挙動を示す。例えば、二酸化ケイ素などの誘電体層は、通常条件下では、商業的に利用可能な全てのレーザー波長に対して本質的に透過性である。対照的に、金属、有機物（例えば低誘電率材料）、及びシリコンは、特にナノ秒ベースの照射に応じて、きわめて容易に光子を結合させ得る。一実施形態では、二酸化ケイ素の層、低誘電率材料の層、及び銅の層について、二酸化ケイ素の層を低誘電率材料の層及び銅の層に先立ってアブレート（除去）することでこれらをパターニングするのに、フェムト秒ベースのレーザースクライビングプロセスが使用される。
レーザービームがフェムト秒ベースのレーザービームがフェムト秒ベースのレーザービームである場合、一実施形態では、適切なフェムト秒ベースのレーザープロセスが、通常、様々な材料において非線形相互作用をもたらす、高いピーク強度（放射照度）によって特徴付けられる。ビームである場合、一実施形態では、適切なフェムト秒ベースのレーザープロセスが、通常、様々な材料において非線形相互作用をもたらす、高いピーク強度（放射照度）によって特徴付けられる。こうした一実施形態では、フェムト秒レーザー源が、約１０フェムト秒から５００フェムト秒の範囲、但し好ましくは１００フェムト秒から４００フェムト秒の範囲のパルス幅を有する。一実施形態では、フェムト秒レーザー源が、約１５７０ナノメートルから２００ナノメートルの範囲、但し好ましくは約５４０ナノメートルから２５０ナノメートルの範囲の波長を有する。一実施形態では、レーザー及びそれに対応する光学システムが、加工面に、約３ミクロンから１５ミクロンの範囲、但し好ましくは約５ミクロンから１０ミクロンの範囲、又は１０～１５ミクロンの間の焦点（focal spot）を提供する。
一実施形態では、レーザー源が、約２００kHzから１０MHzの範囲、但し好ましくは約５００kHzから５MHzの範囲の、パルス繰り返し率（pulse repetition rate）を有する。一実施形態では、レーザー源が、約０．５μJから１００μJの範囲、但し好ましくは約１μJから５μJの範囲の、パルスエネルギーを加工面に供給する。一実施形態では、レーザースクライビングプロセスが、ワークピース面に沿って、約５００mm／秒から５m／秒の範囲、但し好ましくは約６００mm／秒から２m／秒の範囲のスピードで進む。
スクライビングプロセスは、１回のみの通過で、又は複数回の通過で行われ得るが、一実施形態では、好ましくは１～２回の通過によって行われる。一実施形態では、ワークピースのスクライビング深さが、約５ミクロンから５０ミクロンの範囲、好ましくは約１０ミクロンから２０ミクロンの範囲の深さである。一実施形態では、生成されたレーザービームのカーフ幅が、２ミクロンから１５ミクロンの範囲、但し、シリコンウエハのスクライビング／ダイシングにおいては、（デバイス／シリコンのインターフェースで測定して）好ましくは約６ミクロンから１０ミクロンの範囲である。
レーザーパラメータは、例えば、無機誘電体（例えば、二酸化ケイ素）のイオン化を実現し、且つ、無機誘電体が直接アブレートされる前に下層の損傷によって層間剥離及びチッピングが生じるのを最小限に抑えるのに、十分に高いレーザー強度を提供する、といったような利益及び利点によって選択されてよい。また、パラメータは、アブレーションの幅（例えば、カーフ幅など）及び深さを正確に制御することで、産業上の用途にとって有意義なプロセススループットを提供するようにして、選択されてもよい。
任意選択的な一実施形態では、レーザースクライビングプロセスに続いて、且つ、プラズマエッチングによる個片化プロセスに先立って、中間のマスク開口形成後洗浄工程が実施される。一実施形態では、マスク開口形成後洗浄工程が、プラズマベースの洗浄プロセスである。一実施例では、以下で説明されるように、プラズマベースの洗浄プロセスは、間隙６１０によって露出している基板６０４のトレンチ６１２に対して非反応性である。
一実施形態によれば、プラズマベースの洗浄プロセスは、洗浄プロセス中に、露出した領域がエッチングされないか、又はごくわずかしかエッチングされないという点において、基板６０４の露出した領域に対して非反応性である。そうした一実施形態では、非反応性ガスのプラズマによる洗浄のみが使用される。例えば、マスクの凝縮とスクライビングされた開口部の洗浄との両方の目的で、高度にバイアスされたプラズマ処理を実行するために、Ar若しくは別の非反応性ガス（又は混合物）が使用される。このアプローチは、マスク６０２のような水溶性マスクに適しているだろう。別のこうした一実施形態では、別々の、マスク凝縮（表面層の緻密化）工程、及びスクライビングされたトレンチの洗浄工程が使用される。例えば、先ず、マスク凝縮の目的で、高度にバイアスされたAr若しくは非反応ガス（又は混合物）によるプラズマ処理が実行され、続いてレーザースクライビングされたトレンチの、Ar＋SF6によるプラズマ洗浄が実行される。マスク材料が厚すぎてArの洗浄がトレンチの洗浄に十分でない場合では、この実施形態が適切であり得る。この場合、マスクの金属塩は、SF6を含むプラズマ洗浄工程中にエッチング抵抗を提供し得る。
図６Ｃを参照すると、半導体ウエハ６０４が、パターニングされたマスク６０８の間隙６１０を貫通してエッチングされ、集積回路６０６を個片化する。本開示の一実施形態によれば、半導体ウエハ６０４をエッチングすることは、図６Ｃで描かれているように、レーザースクライビングプロセスで最初に形成されたトレンチ６１２をエッチングすることによって、最終的には半導体ウエハ６０４を貫通して完全にエッチングすることを含む。パターニングされたマスク６０８は、プラズマエッチング中に集積回路を保護する。
一実施形態では、半導体ウエハ又は基板６０２が、プラズマエッチングプロセス中に、基板キャリア（図１Ｂに関連して説明された基板キャリアなど）によって支持される。このような一実施形態では、基板キャリアが、図３Ａ～図３Ｃに関連して上述されたように、周縁エッジに複数のノッチを有する導電性ペデスタルを有する、静電チャックによって支持される。そのような一実施形態では、導電性ペデスタル、及び複数のノッチの表面が、セラミック材料でコーティングされ、セラミック材料は、エッチング中に静電チャックから電流が漏れるのを防止する。
一実施形態では、レーザースクライビングプロセスを用いてマスク６０２をパターニングすることが、半導体ウエハの集積回路間の領域内にトレンチを形成することを含み、半導体ウエハをプラズマエッチングすることは、トレンチを延在させて、対応するトレンチ延在部を形成することを含む。こうした一実施形態では、トレンチの各々が幅を有しており、対応するトレンチ延在部の各々が幅を有している。
一実施形態では、半導体ウエハ６０４のエッチングが、プラズマエッチングプロセスを用いることを含む。一実施形態では、シリコン貫通電極式のエッチング処理が使用される。例えば、ある特定の実施形態では、半導体ウエハ６０４の材料のエッチング速度が、毎分１０ミクロンを上回る。ダイ個片化プロセスのプラズマエッチングの部分に、超高密度プラズマ源が用いられてよい。このようなプラズマエッチングプロセスを実施するのに適切な処理チャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。Applied Centura（登録商標）Silvia（商標）Etchシステムは、容量性RF結合と誘導性RF結合を組み合わせたものである。これによって、容量性結合のみで可能であったよりもさらに独立してイオン密度とイオンエネルギーを制御することができ、それと共に磁気強化による改良さえも得ることができる。この組み合わせによって、イオン密度をイオンエネルギーから効果的に切り離して、かなりの低圧においても、潜在的に損傷を与え得る高いDCバイアスレベルを用いることなしに、比較的高密度のプラズマを実現することが可能になる。これにより、並外れて広い処理ウインドウがもたらされる。しかし、シリコンをエッチングできる任意のプラズマエッチングチャンバが使用されてよい。例示的な一実施形態では、本質的に正確なプロファイル制御と実質的にスカロップ（scallop）形成がない側壁とを維持しながら、単結晶シリコン基板又はウエハ６０４を従来のシリコンエッチング速度の約４０％よりも速いエッチング速度においてエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、シリコン貫通電極式のエッチング処理が使用される。エッチングプロセスは、一般的には、SF6、C4F8、CHF3、XeF2といったフッ素ベースのガスである反応ガス、又は比較的速いエッチング速度でシリコンをエッチングすることができる何らかの他の反応ガスから生成される、プラズマに基づいている。別の一実施形態では、図６Ｃに関連して説明されるプラズマエッチング工程が、基板６０４を貫通してエッチングするのに、従来型のボッシュ式の堆積／エッチング／堆積プロセスを採用する。通常、ボッシュ式プロセスは、堆積、指向性ボンバードエッチング、及び等方性化学エッチングという３つのサブ工程で構成され、等方性化学エッチングは、シリコンが貫通エッチングされるまで、多数回の繰り返し（サイクル）で実行される。
上述のように、一実施形態では、半導体ウエハ又は基板６０２が、プラズマエッチングプロセス中に基板キャリア（図１Ｂに関連して説明された基板キャリアなど）によって支持され、基板キャリアは、周縁エッジに複数のノッチを有する導電性ペデスタルを有する静電チャックによって支持される。このような特定の一実施形態では、エッチングに続いて、基板キャリアが、導電性ペデスタルの複数のノッチのそれぞれに対応する複数のリフトピンを使用して、導電性ペデスタルから移動される。
一実施形態では、個片化プロセスに続いて、パターニングされたマスク６０８が除去される。一実施形態では、パターニングされたマスク６０８が、水溶性のパターニングされたマスクである。一実施形態では、パターニングされたマスク６０８が、水溶液を使用して除去される。そのような一実施形態では、パターニングされたマスク６０８が、熱水処理といった熱水性処理（hot aqueous treatment）によって除去される。特定の実施形態では、パターニングされたマスク６０８が、約４０℃～１００℃の範囲の温度で、熱水処理によって除去される。特定の一実施形態では、パターニングされたマスク６０８が、約８０℃～９０℃の範囲の温度で、熱水処理によって除去される。水の温度が高ければ高いほど、熱水処理に必要な時間は少なくてよいということが、理解されるべきである。本発明の一実施形態によれば、パターニングされたマスク６０８の除去を補助するため、エッチング後に、プラズマ洗浄処理もまた実行されてよい。
水処理の温度がより低いと、それによって他の条件が受益し得るということが、理解されるべきである。例えば、ダイシングするウエハが、より高温の水処理によって（例えば粘着力の喪失を通じて）影響され得るダイシングテープ上で支持されている場合では、比較的低い水処理温度が、比較的高い水処理温度の場合と比べてより長い期間にわたって用いられてよい。こうした一実施形態では、水処理は、室温（即ち水が加熱されていない）と約４０℃未満の温度と間で行われる。特定のこうした一実施形態では、パターニングされたマスク６０８が、約３５℃～４０℃の範囲の温度で、温水処理によって除去される。
再び図６Ａ～図６Ｃを参照すると、ウエハダイシングは、マスクを通して、ウエハストリート（メタライゼーションを含む）を通して、部分的にシリコン基板の中にアブレートするために、初期アブレーションによって実行されてよい。次いで、ダイ個片化は、後続のシリコン貫通ディーププラズマエッチングによって完了され得る。ダイシングされる材料積層体の特定の一実施例が、本開示の一実施形態に従って、図８Ａから図８Ｄに関連して後述される。
図８Aを参照すると、レーザーアブレーション及びプラズマエッチングによるハイブリッドなダイシング向けの材料積層体は、マスク層８０２、デバイス層８０４、及び基板８０６を含む。マスク層８０２、デバイス層８０４、及び基板８０６は、支持テープ８１０に固定されたダイ付着フィルム８０８の上方に配置されている。他の実施形態では、標準的なダイシングテープへの直接結合が使用される。一実施形態では、マスク８０２が、マスク６０２に関連して上述されたようなものである。デバイス層８０４は、１以上の金属層（銅層など）の上方に配置された無機誘電体層（二酸化ケイ素など）、及び１以上の低誘電率誘電体層（炭素がドープされた酸化物層など）を含む。デバイス層８０４はまた、集積回路間に配置されたストリートも含み、ストリートは、集積回路と同じか又はそれと同様の層を含む。基板８０６は、バルク単結晶シリコン基板である。一実施形態では、マスク８０２が、上述されたような熱処理又はベーク８９９を使用して製造される。一実施形態では、マスク８０２が水マスクである。
一実施形態では、バルク単結晶シリコン基板８０６が、ダイ付着フィルム８０８に固定される前に、裏側から薄化（thinning）される。薄化は、裏側研削プロセスによって実行され得る。一実施形態では、バルク単結晶シリコン基板８０６が、約３０～２００ミクロンの範囲の厚さまで薄化される。一実施形態では、薄化が、レーザーアブレーション及びプラズマエッチングによるダイシングプロセスに先立って実行されることに留意するのが重要である。一実施形態では、マスク８０２が、約３～１００ミクロンの範囲の厚さを有し、デバイス層８０４は、約２～２０ミクロンの範囲の厚さを有する。一実施形態では、ダイ付着フィルム８０８（又は、上側接着層及びベースフィルムから構成されるダイシングテープといったような、薄化されたか又は薄型のウエハ若しくは基板を支持テープ８１０に接合可能な、任意の適切な代替物）が、約１０～２００ミクロンの範囲の厚さを有する。
図８Ｂを参照すると、マスク８０２、デバイス層８０４、及び基板８０６の一部分が、レーザースクライビングプロセス８１２でパターニングされ、基板８０６内にトレンチ８１４を形成する。
図８Cを参照すると、トレンチ８１４をダイ付着フィルム８０８に至るまで延在させ、ダイ付着フィルム８０８の上部を露出させ、且つ、シリコン基板８０６を個片化するために、シリコン貫通ディーププラズマエッチングプロセス８１６が使用される。シリコン貫通ディーププラズマエッチングプロセス８１６中に、デバイス層８０４が、マスク８０２によって保護される。
図８Ｄを参照すると、個片化プロセスは、ダイ付着フィルム８０８をパターニングすること、支持テープ８１０の上部を露出させること、及びダイ付着フィルム８０８を個片化することを更に含み得る。一実施形態では、ダイ付着フィルムが、レーザープロセス又はエッチングプロセスによって個片化される。更なる実施形態は、その後に、支持テープ８１０から、基板８０６の個片化された部分を（例えば、個々の集積回路として）取り外すことを含み得る。一実施形態では、個片化されたダイ付着フィルム８０８が、基板８０６の個片化された部分の裏側に保持される。代替的な一実施形態では、基板８０６が約５０ミクロンよりも薄い場合では、追加のプラズマプロセスを使用することなしに基板８０６を完全に個片化するために、レーザースクライビングプロセス８１２が用いられる。実施形態は、マスク８０２をデバイス層８０４から除去することを更に含んでよい。マスク８０２の除去は、パターニングされたマスク６０８の除去に関して上述されたようなものであり得る。
本発明の実施形態は、指示命令が記憶されている機械可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供されてよく、これらの指示命令は、コンピュータシステム（又は他の電子デバイス）を、本開示の実施形態によるプロセスを実行するようにプログラミングするために使用されてよい。一実施形態では、コンピュータシステムが、図５に関連して説明されたたプロセスツール５００、又は図４に関連して説明されたエッチングチャンバ４００に結合される。機械可読媒体は、機械（例えば、コンピュータ）によって可読な形態で情報を記憶又は伝送するための任意の機構を含む。例えば、機械可読（例えばコンピュータ可読）媒体は、機械（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ROM：read only memory）、ランダムアクセスメモリ（RAM：random access memory）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、機械（例えば、コンピュータ）可読伝送媒体（電気的形態、光学的形態、音響的形態、又はその他の形態による伝播信号（例えば赤外線信号、デジタル信号など））などを含む。
図９は、本明細書で説明される方法のうちの任意の１以上を機械に実行させるための一組の指示命令が内部で実行され得る、コンピュータシステム９００という例示的な形態を採る機械の概略図を示している。代替的な実施形態では、機械は、ローカルエリアネットワーク（LAN）、イントラネット、エクストラネット、又はインターネットにおいて、他の機械に接続（例えばネットワーク化）されていてよい。機械は、クライアントサーバネットワーク環境においてサーバ若しくはクライアントマシンとして機能してよく、又は、ピアツーピア（若しくは分散）ネットワーク環境においてピアマシンとして機能してよい。この機械は、パーソナルコンピュータ（PC）、タブレットPC、セットトップボックス（STB）、携帯型情報端末（PDA）、携帯電話、ウェブ機器、サーバ、ネットワークルータ、スイッチもしくはブリッジ、又は、当該機械によって実行される動作を規定する（シーケンシャルな若しくはそれ以外の）一組の指示命令を実行可能な任意の機械であってよい。更に、単一の機械が示されているが、「機械」という用語は、本明細書で説明される方法のうちの任意の１以上を実行するために、一組の（又は複数組の）指示命令を、個別に又は合同して実行する、機械（例えば、コンピュータ）の任意の集合体を含んでいるとも解釈されるべきである。
例示的なコンピュータシステム９００には、バス９３０を介して互いに通信し合うプロセッサ９０２、メインメモリ９０４（例えば、読み出し専用メモリ（ROM）、フラッシュメモリ、例えば同期DRAM（SDRAM）やランバスDRAM（RDRAM）といったようなダイナミックランダムアクセスメモリ（DRAM）など）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（SRAM）など）、及び二次的なメモリ９１８（例えば、データストレージデバイス）が含まれる。
プロセッサ９０２は、マイクロプロセッサや中央処理装置などのような１以上の汎用処理デバイスを表している。より具体的には、プロセッサ９０２が、複合指示命令セット演算（CISC）マイクロプロセッサ、縮小命令セット演算（RISC）マイクロプロセッサ、超長命令語（VLIW）マイクロプロセッサ、他の指示命令セットを実装するプロセッサ、又は指示命令セットの組み合わせを実装するプロセッサであり得る。プロセッサ９０２はまた、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、デジタル信号プロセッサ（DSP）、ネットワークプロセッサなどといった、１以上の専用処理デバイスであってもよい。プロセッサ９０２は、本明細書で説明される工程を実行するための処理論理９２６を実行するように構成されている。
コンピュータシステム９００は、ネットワークインターフェースデバイス９０８を更に含んでよい。コンピュータシステム９００はまた、ビデオディスプレイ装置９１０（例えば、液晶ディスプレイ（LCD）、発光ダイオードディスプレイ（LED）、又は陰極線管（CRT））、英数字入力デバイス９１２（例えば、キーボード）、カーソル制御デバイス９１４（例えば、マウス）、及び信号生成デバイス９１６（例えば、スピーカー）を含んでよい。
二次的なメモリ９１８は、本明細書で説明される１以上の任意の方法又は機能を具現化する１以上の組の指示命令（例えば、ソフトウェア９２２）が記憶された機械アクセス可能記憶媒体（又はより具体的にはコンピュータ可読記憶媒体）９３２を含んでよい。このソフトウェア９２２はまた、コンピュータシステム９００によって実行されている最中に、完全に又は少なくとも部分的に、メインメモリ９０４内及び／又はプロセッサ９０２内に存在してもよい。メインメモリ９０４及びプロセッサ９０２もまた、機械可読記憶媒体を構成している。このソフトウェア９２２は更に、ネットワークインターフェースデバイス９０８を介してネットワーク９２０上で送信又は受信されてよい。
例示的な実施形態において、機械アクセス可能記憶媒体９３２を単一の媒体として示したが、「機械可読記憶媒体」という用語は、１以上の組の指示命令を記憶する単一の媒体又は複数の媒体（例えば集中データベース若しくは分散データベース、並びに／又は関連キャッシュ及びサーバ）を含むと理解されたい。「機械可読記憶媒体」という用語は、機械によって実行される一組の指示命令であって、本開示の方法のうちの任意の１以上を機械に実行させる指示命令を、記憶又は符号化することが可能なあらゆる媒体を含むとも解釈すべきである。したがって、「機械可読記憶媒体」という用語は、固体メモリ、光媒体、及び磁気媒体を含むが、それらに限定されないと解釈すべきである。
本開示の一実施形態によれば、機械アクセス可能記憶媒体は、本明細書で説明される方法のうちの１以上などのような、複数の集積回路を有する半導体ウエハをダイシングする方法を、データ処理システムに実行させる指示命令を記憶している。
したがって、電流漏れを減少させる静電チャックを実装するレーザースクライビングプロセス及びプラズマエッチングプロセスを使用するハイブリッドなウエハダイシングアプローチが開示されている。

Claims (20)

  1. チャンバ、
    前記チャンバ内の又は前記チャンバに結合されたプラズマ源、並びに
    前記チャンバ内の静電チャックを備え、前記静電チャックは、
    周縁エッジに複数のノッチを有する導電性ペデスタル、及び
    前記複数のノッチのそれぞれに対応する複数のリフトピンを備える、エッチング装置。
  2. 前記導電性ペデスタル、及び前記複数のノッチの表面が、セラミック材料でコーティングされている、請求項１に記載のエッチング装置。
  3. 前記セラミック材料は、アルミナを含む、請求項２に記載のエッチング装置。
  4. 前記静電チャックは、
    前記導電性ペデスタルの周囲側方にエッジ絶縁体リングを更に備え、前記エッジ絶縁体リングは、前記複数のノッチのそれぞれに対応する複数の内側突起を有し、前記複数の内側突起の各々は、前記複数のリフトピンのうちの対応するものを収容するための、貫通する開口部を有する、請求項１に記載のエッチング装置。
  5. 前記静電チャックは、
    前記導電性ペデスタルの下方に下部絶縁体リングを更に備え、前記下部絶縁体リングは、前記複数のリフトピンのそれぞれに対応する複数の開口部を有する、請求項１に記載のエッチング装置。
  6. 前記複数のリフトピンは、前記導電性ペデスタルの処理領域の外周の外側に位置付けられ、前記複数のリフトピンは、基板キャリアと接触するように配置されている、請求項１に記載のエッチング装置。
  7. 前記静電チャックは、
    前記複数のリフトピンを覆って配置されたシャドウリングを更に備える、請求項１に記載のエッチング装置。
  8. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハの上方にマスクを形成することであって、前記マスクは、前記集積回路を覆って保護する層を含み、前記半導体ウエハは、基板キャリアによって支持される、マスクを形成すること、
    間隙を有するパターニングされたマスクを提供するために、レーザースクライビングプロセスで前記マスクをパターニングし、前記集積回路間の前記半導体ウエハの領域を露出させること、及び
    前記半導体ウエハが前記基板キャリアによって支持されている間に、前記集積回路を個片化するために、前記パターニングされたマスク内の前記間隙を通して前記半導体ウエハをエッチングすることを含み、前記基板キャリアは、周縁エッジに複数のノッチを有する導電性ペデスタルを備える、静電チャックによって支持される、方法。
  9. 前記導電性ペデスタル、及び前記複数のノッチの表面が、セラミック材料でコーティングされ、前記セラミック材料は、前記エッチング中に前記静電チャックから電流が漏れるのを防止する、請求項８に記載の方法。
  10. 前記エッチングに続いて、前記導電性ペデスタルの前記複数のノッチのそれぞれに対応する複数のリフトピンを使用して、前記導電性ペデスタルから前記基板キャリアを移動させることを更に含む、請求項８に記載の方法。
  11. 複数の集積回路を備える半導体ウエハをダイシングするためのシステムであって、
    ファクトリインターフェース、
    前記ファクトリインターフェースに結合され且つレーザーを備えるレーザースクライブ装置、並びに
    前記ファクトリインターフェースに結合されたエッチング装置を備え、前記エッチング装置は、チャンバ、前記チャンバ内の又は前記チャンバに結合されたプラズマ源、並びに前記チャンバ内の静電チャックを備え、前記静電チャックは、周縁エッジに複数のノッチを有する導電性ペデスタル、及び前記複数のノッチのそれぞれに対応する複数のリフトピンを備える、システム。
  12. 前記レーザースクライブ装置は、半導体ウエハの集積回路間のストリートのレーザーアブレーションを実行するように構成され、前記エッチング装置は、前記レーザーアブレーションに続いて、前記集積回路を個片化させるために、前記半導体ウエハをエッチングするように構成されている、請求項１１に記載のシステム。
  13. 前記エッチング装置は、前記ファクトリインターフェースに結合されたクラスタツール上に収容され、前記クラスタツールは、
    前記半導体ウエハの前記集積回路の上方にマスク層を形成するように構成された堆積チャンバを更に備える、請求項１１に記載のシステム。
  14. 前記エッチング装置は、前記ファクトリインターフェースに結合されたクラスタツール上に収容され、前記クラスタツールは、
    前記レーザーアブレーション又は前記エッチングに続いて、前記半導体ウエハを洗浄するように構成された湿式／乾式ステーションを更に備える、請求項１１に記載のシステム。
  15. 前記レーザースクライブ装置は、フェムト秒ベースのレーザーを備える、請求項１１に記載のシステム。
  16. 前記フェムト秒ベースのレーザーは、約４００フェムト秒以下のレーザーパルス幅で、約５３０ナノメートル以下の波長を有する、請求項１５に記載のシステム。
  17. 前記エッチング装置の前記静電チャックの、前記導電性ペデスタル、及び前記複数のノッチの表面が、セラミック材料でコーティングされている、請求項１１に記載のシステム。
  18. 前記エッチング装置の前記静電チャックは、前記導電性ペデスタルの周囲側方にエッジ絶縁体リングを更に備え、前記エッジ絶縁体リングは、前記複数のノッチのそれぞれに対応する複数の内側突起を有し、前記複数の内側突起の各々は、前記複数のリフトピンのうちの対応するものを収容するための、貫通する開口部を有する、請求項１１に記載のシステム。
  19. 前記エッチング装置の前記静電チャックは、前記導電性ペデスタルの下方に下部絶縁体リングを更に備え、前記下部絶縁体リングは、前記複数のリフトピンのそれぞれに対応する複数の開口部を有する、請求項１１に記載のシステム。
  20. 前記エッチング装置の前記静電チャックの前記複数のリフトピンは、前記導電性ペデスタルの処理領域の外周の外側に位置付けられ、前記複数のリフトピンは、基板キャリアと接触するように配置されている、請求項１１に記載のシステム。
JP2022534754A 2019-12-10 2020-12-01 レーザースクライビング及びプラズマエッチングによるハイブリッドなウエハ個片化プロセスのための電流漏れを低減した静電チャック Pending JP2023505675A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/709,522 2019-12-10
US16/709,522 US11600492B2 (en) 2019-12-10 2019-12-10 Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
PCT/US2020/062745 WO2021118831A1 (en) 2019-12-10 2020-12-01 Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process

Publications (1)

Publication Number Publication Date
JP2023505675A true JP2023505675A (ja) 2023-02-10

Family

ID=76211032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022534754A Pending JP2023505675A (ja) 2019-12-10 2020-12-01 レーザースクライビング及びプラズマエッチングによるハイブリッドなウエハ個片化プロセスのための電流漏れを低減した静電チャック

Country Status (8)

Country Link
US (2) US11600492B2 (ja)
JP (1) JP2023505675A (ja)
KR (1) KR20220113761A (ja)
CN (1) CN114868236A (ja)
DE (1) DE112020006067T5 (ja)
GB (1) GB2605315A (ja)
TW (1) TW202125632A (ja)
WO (1) WO2021118831A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020207805A1 (en) * 2019-04-10 2020-10-15 Asml Netherlands B.V. Stage apparatus suitable for a particle beam apparatus

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US5810933A (en) 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
KR100903014B1 (ko) 2007-11-12 2009-06-17 주식회사 테스 기판지지장치
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8371567B2 (en) 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers
JP2013153171A (ja) 2013-02-15 2013-08-08 Panasonic Corp プラズマ処理装置及びプラズマ処理方法
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
KR20190085148A (ko) * 2016-12-07 2019-07-17 티이엘 에프에스아이, 인코포레이티드 반도체 디바이스를 제조하기 위한 웨이퍼 에지 리프트 핀

Also Published As

Publication number Publication date
US11600492B2 (en) 2023-03-07
WO2021118831A1 (en) 2021-06-17
DE112020006067T5 (de) 2022-09-29
GB2605315A (en) 2022-09-28
GB202208230D0 (en) 2022-07-20
KR20220113761A (ko) 2022-08-16
US20230187215A1 (en) 2023-06-15
CN114868236A (zh) 2022-08-05
US20210175086A1 (en) 2021-06-10
TW202125632A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US8912077B2 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR102468060B1 (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 식각 마스크
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
KR20140039049A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US20220108908A1 (en) Shadow ring kit for plasma etch wafer singulation process
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
JP2023531441A (ja) ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
US11764061B2 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231129