JP2008078240A - 半導体素子の配線接続方法および半導体装置 - Google Patents
半導体素子の配線接続方法および半導体装置 Download PDFInfo
- Publication number
- JP2008078240A JP2008078240A JP2006253419A JP2006253419A JP2008078240A JP 2008078240 A JP2008078240 A JP 2008078240A JP 2006253419 A JP2006253419 A JP 2006253419A JP 2006253419 A JP2006253419 A JP 2006253419A JP 2008078240 A JP2008078240 A JP 2008078240A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal material
- semiconductor element
- material layer
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体素子10の表面に形成される素子電極端子に配線30を接続する配線接続方法であって、前記配線30を帯状に形成し、前記配線30の素子電極端子との接続面、および素子電極端子に、前記半導体素子10の耐熱温度以下の温度で溶融する第1の金属材31・14を膜付けし、前記配線10の素子電極端子との接続面と素子電極端子とを突合せた状態で加熱して、前記配線10の素子電極端子との接続面に膜付けされた第1の金属材31と、素子電極端子に膜付けされた第1の金属材14とを融合させることにより、半導体素子10の素子電極端子と配線30とを面接続する、半導体素子10の配線接続方法。
【選択図】 図3
Description
このように、ワイヤボンディングによりパワー系半導体素子の接続を行う場合、大電流用の配線とするためには、ワイヤのトータル断面積を増加させる必要があるが、トータル断面積を増加させるために多数のワイヤをボンディングしていた。特許文献1には、例えばパワー系半導体素子と外部電極端子とをボンディングワイヤにて接続して構成した半導体装置の一例が開示されている。
また、図8に示す半導体装置300においては、半導体素子310上面の素子電極端子313とバスバー370、および半導体素子310下面に接続される配線電極350とバスバー371とを、それぞれ多数のボンディングワイヤ360・360・・・にて接続している。
従って、ワイヤが占めるスペースを小さくするために、テープ状に形成して断面積を増加させたワイヤを超音波接合して、ワイヤの接合スペースを小さくしつつワイヤの断面積を確保することも行われている。
さらに、ボンディングワイヤの溶断電流値を大きくするために、電気抵抗がアルミよりも小さな銅材を、ボンディングワイヤとして用いることも行われている。
また、電気抵抗が小さい銅材をワイヤとして用いた場合も、銅材はアルミよりも硬度が高いため、超音波にて素子電極端子にボンディングするためには、付与する超音波エネルギーを大きくする必要があり、半導体素子にダメージを与える恐れがある。
そこで、本発明においては、半導体素子にダメージを与えることなく、省スペースで大きな接続断面積を確保することができる半導体素子の配線接続方法および半導体装置を提供するものである。
即ち、請求項1記載の如く、半導体素子の表面に形成される素子電極端子に配線を接続する配線接続方法であって、前記配線を帯状に形成し、前記配線の素子電極端子との接続面、および素子電極端子に、前記半導体素子の耐熱温度以下の温度で溶融する第1の金属材を膜付けし、前記配線の素子電極端子との接続面と素子電極端子とを突合せた状態で加熱して、前記配線の素子電極端子との接続面に膜付けされた第1の金属材と、素子電極端子に膜付けされた第1の金属材とを融合させることにより、半導体素子の素子電極端子と配線とを面接続する。
これにより、半導体素子と配線との接続時に半導体素子に与えるダメージを抑えつつ、半導体素子と配線との接続断面積を大きくすることができ、省スペースで溶断電流値を大きくすることが可能となる。
前記両面の素子電極端子に対して、同時に前記配線との面接続を行う。
これにより、配線の半導体装置上面への接続、および下面への接続を別々に行った場合に比べて、生産工程を集約することができ、生産性の向上を図ることができる。
また、配線の半導体素子上下面への接続を、ともに半導体素子の耐熱温度以下の温度で溶融する第1の金属材層を溶融させることで行うといったように、同様の接続手法を用いて行うため、半導体素子上面と配線との接続部、および半導体素子下面と配線との接続部の品質管理を同様の管理項目に基づいて行うなど、品質管理を簡素化することができる。
これにより、第2の金属材として、第1の金属材と合金化することにより第1の金属材よりも高い融点の合金となる金属材を選択することで、半導体素子と配線との接続を低い温度で行って半導体素子へのダメージを低減させつつ、接続後には半導体素子と配線との接続部の耐熱性を向上させることができる。
これにより、半導体素子と配線との接続時第1の金属材を溶融させると、第1の金属材と第2の金属材とが合金化して、第1の金属材よりも高融点の合金が生成することとなるため、半導体素子と配線との接続を低い温度で行って半導体素子へのダメージを低減させつつ、接続後には半導体素子と配線との接続部の耐熱性を向上させることができる。
これにより、半導体素子と配線との接続時に半導体素子に与えるダメージを抑えつつ、半導体素子と配線との接続断面積を大きくすることができ、省スペースで溶断電流値を大きくすることが可能となる。
前記両面の素子電極端子に対して前記配線が面接続されている。
これにより、配線の半導体装置上面への接続、および下面への接続を別々に行った場合に比べて、生産工程を集約することができ、生産性の向上を図ることができる。
また、配線の半導体素子上下面への接続を、ともに半導体素子の耐熱温度以下の温度で溶融する第1の金属材層を溶融させることで行うといったように、同様の接続手法を用いて行うため、半導体素子上面と配線との接続部、および半導体素子下面と配線との接続部の品質管理を同様の管理項目に基づいて行うなど、品質管理を簡素化することができる。
これにより、第2の金属材として、第1の金属材と合金化することにより第1の金属材よりも高い融点の合金となる金属材を選択することで、半導体素子と配線との接続を低い温度で行って半導体素子へのダメージを低減させつつ、接続後には半導体素子と配線との接続部の耐熱性を向上させることができる。
これにより、半導体素子と配線との接続時第1の金属材を溶融させると、第1の金属材と第2の金属材とが合金化して、第1の金属材よりも高融点の合金が生成することとなるため、半導体素子と配線との接続を低い温度で行って半導体素子へのダメージを低減させつつ、接続後には半導体素子と配線との接続部の耐熱性を向上させることができる。
図1に示す半導体装置1は、半導体素子10と、配線30と、該半導体素子10と配線30とを電気的に接続している接合層20とを備えている。
半導体素子10は、回路形成がなされたシリコン素子11と、該シリコン素子11の上面に形成されるアルミ配線層12と、該アルミ配線層12の上面に形成される第2の金属材層13とを備えている。
第2の金属材層13は、例えば銅(Cu)にて構成されているが、銅以外にも、銅合金や、アルミニウム、ニッケル、チタン、またはこれらの何れかを含む合金といった金属材を用いることができる。
また、本例では、配線30に電気伝導度の高い銅材を用いることで、アルミ材を用いた場合などに比べて、該配線30の許容電流値を高めることができ、配線30の数や接続面積を減少させて、低コスト化および生産性向上を図ることが可能となっている。
なお、半導体素子10と接続される配線30の先端側は、前記半導体装置1のバスバー(図示せず)などに接続されている。
このように接合層20を介して接続されている配線30と半導体素子10とは、配線30が帯状に形成されていることにより、面接続されている。
図2に示すように、配線30が接続される前の半導体素子10は、前記シリコン素子11の上面にアルミ配線層12が形成され、該アルミ配線層12の上面に第2の金属材層13がされており、さらに第2の金属材層13の上面に第1の金属材層14が形成されている。
また、前記半導体素子10に接続される前の配線30においては、半導体素子10との接続面に、第1の金属材層31が膜付けされている。
また、前記第1の金属材層14および第1の金属材層31は、半導体素子10の耐熱温度以下の温度で溶融する金属材により構成されている。該金属材としては、例えば錫や、錫を含み錫の融点(232℃)と同等もしくはそれよりも低い温度が融点となる低融点合金が用いられる。
加熱具41は、加圧・加熱治具40を所定の温度に加熱するものであり、例えば高周波誘導加熱装置の高周波加熱コイルやニクロム線などが加圧・加熱治具40の周囲に配置されている。
なお、前記加熱具41は、前記の高周波加熱コイルなどに限られず、加圧・加熱治具40を所望の温度に加熱・制御できるものであればよい。
前記突き合せ面の加熱温度は、前記第1の金属材層14・31の融点よりも高く、半導体素子10の耐熱温度よりも低い温度となる範囲に制御する。
例えば、第1の金属材層14・31が錫にて構成され、半導体素子10の耐熱温度が500℃であった場合には、前記突き合せ面の加熱温度は232℃より高く、500℃よりも低い温度の範囲に、半導体素子10と配線30との突き合せ面の温度がコントロールされる。
ここで、半導体素子10と配線30との突き合せ面がまだ加熱されておらず、第1の金属材層14・31が凝固している状態では、該第1の金属材層14の表面および第1の金属材層31の表面には、第1の金属材層14・31を構成する金属材の酸化物皮膜が形成されている。これにより、前記突き合せ面における第1の金属材層14と第1の金属材層31との境界に酸化物皮膜が介在することとなっている。
これにより、溶融した第1の金属材層14と第1の金属材層31とが融合して一体化し、その後、一体化により単層化した第1の金属材層14・31が冷却されて凝固すると、図1に示す接合層20となる。
そこで、表面の歪みにより、第1の金属材層14と第1の金属材層31との間に生じる隙間を埋めるべく、前記歪みの大きさに応じて第1の金属材層14の膜厚および第1の金属材層31の膜厚を設定している。
例えば、表面の歪みにより、第1の金属材層14と第1の金属材層31との間に生じる隙間の大きさが5μmであった場合には、第1の金属材層14の膜厚および第1の金属材層31の膜厚を共に3μm程度に設定すると、加圧・加熱治具40により第1の金属材層14および第1の金属材層31が加圧された状態で溶融したときに、その隙間を埋めることができ、ボイド欠陥の発生を防止することができる。
錫と銅との合金化速度は、第1の金属材層14および第1の金属材層31の加熱温度が高い方が速くなるが、本例の場合、400℃程度の加熱温度であれば錫と銅とが合金化して、前述の接合層20を形成することが可能である。
半導体素子10と配線30とを接合して接合層20が形成される前の第1の金属材層14・31は、例えば錫や、錫を含む低融点合金にて構成されており、その融点は232℃程度以下となっている。
このように、低融点の金属材を第1の金属材層14・31として用いることで、低い温度で第1の金属材層14・31を溶融させて、半導体素子10と配線30とを接続することができ、半導体素子10へ加わる熱によるダメージを低減させることが可能となっている。
図4、図5に示す半導体装置100は、半導体素子110と、配線130と、配線電極150と、該半導体素子110の上面と配線130とを電気的に接続している接合層120、および半導体素子110の下面と配線電極150とを電気的に接続している接合層140とを備えている。
半導体素子110は、回路形成がなされたシリコン素子111と、該シリコン素子111の上面に形成されるアルミ配線層112と、該アルミ配線層112の上面に形成される第2の金属材層113と、前記シリコン素子111の下面に形成されるアルミ配線層117とを備えている。
第2の金属材層113は、例えば銅(Cu)にて構成されているが、銅以外にも、銅合金や、アルミニウム、ニッケル、チタン、またはこれらの何れかを含む合金といった金属材を用いることができる。
また、前記配線電極150は板状に形成された銅材にて構成される配線部材であり、例えば半導体素子110の下面の面積よりも大きく形成されている。
このように、配線130および配線電極150に電気伝導度の高い銅材を用いることで、アルミ材を用いた場合などに比べて、該配線130の許容電流値を高めることができ、配線130の数や接続面積を減少させて、低コスト化および生産性向上を図ることが可能となっている。
なお、半導体素子110と接続される前記配線130の先端側は、前記半導体装置1のバスバー170に接続され、前記配線電極150は、帯状に形成される電極160・160を介してバスバー171に接続されている。
このように接合層120を介して接続されている配線130と半導体素子110とは、配線130が帯状に形成されていることにより面接続されており、接合層140を介して接続されている配線電極150と半導体素子110とは、配線電極150が板状に形成されていることにより面接続されている。
また、前記シリコン素子111の下面にはアルミ配線層117が形成され、該アルミ配線層117の下面に第1の金属材層119がされている。
また、前記半導体素子110に接続される前の配線130、および配線電極150においては、半導体素子110との接続面に、それぞれ第1の金属材層131および第1の金属材層151が膜付けされている。
また、前記各第1の金属材層114・119・131・151は、半導体素子110の耐熱温度以下の温度で溶融する金属材により構成されている。該金属材としては、例えば錫や、錫を含み錫の融点(232℃)と同等もしくはそれよりも低い温度が融点となる低融点合金が用いられる。
そして、重ね合わせた状態の配線電極150、半導体素子110、および配線130を、加熱治具60上に載置するとともに、前記配線130の上方から前記加圧・加熱治具40を押圧させて、半導体素子110の第1の金属材層114と配線130の第1の金属材層131との付き合わせ面、および半導体素子110の第1の金属材層119と配線端子150の第1の金属材層151との付き合わせ面を加圧する。
加熱具61は、前記加熱治具60を所定の温度に加熱するものであり、例えば高周波誘導加熱装置の高周波加熱コイルやニクロム線などにて構成される。
この加熱具61により加熱治具60を加熱することにより、該加熱治具60は、半導体素子110と配線電極150との突き合せ面を所定の温度に加熱することができるホットプレートとなる。
なお、前記加熱具61は、前記の高周波加熱コイルなどに限られず、加圧・加熱治具60を所望の温度に加熱・制御できるものであればよい。
この場合、前記両突き合せ面の加熱温度は、前述の第1の実施形態の場合と同様に、前記第1の金属材層114・119・131・151の融点よりも高く、半導体素子110の耐熱温度よりも低い温度となる範囲に制御する。
ここで、半導体素子110と配線130および配線電極150との突き合せ面がまだ加熱されておらず、各第1の金属材層114・119・131・151が凝固している状態では、該各第1の金属材層114・119・131・151表面には、各金属材の酸化物皮膜が形成されている。これにより、前記突き合せ面における第1の金属材層114と第1の金属材層131との境界、および第1の金属材層119と第1の金属材層151との境界に酸化物皮膜が介在することとなっている。
これにより、溶融した第1の金属材層114と第1の金属材層131、および金属材層119と第1の金属材層151とが融合してそれぞれ一体化し、その後、一体化により単層化した第1の金属材層114と第1の金属材層131、および第1の金属材層119と第1の金属材層151とが冷却されて凝固すると、それぞれ図4に示す接合層120および接合層140となる。
また、半導体素子110と配線130および配線電極150との接続時に、各第1の金属材層114・119・131・151が溶融すると、該各第1の金属材層114・119・131・151の表面の酸化物皮膜が小片に分解されて内部に分散することとなるので、大気雰囲気中で半導体素子110と配線130および配線電極150との接続を行ったとしても、前記酸化物皮膜の影響を受けることなく良好な接合を行うことが可能となっている。
錫と銅との合金化速度は、各第1の金属材層114・119・131・151の加熱温度が高い方が速くなるが、本例の場合、400℃程度の加熱温度であれば錫と銅とが合金化して、前述の接合層120および接合層140を形成することが可能である。
従って、本例の場合も、低融点の金属材を第1の金属材層114・119・131・151として用いることで、低い温度で第1の金属材層114・119・131・151を溶融させて半導体素子110と配線130および配線電極150との接続を行うことができ、半導体素子110へ加わる熱によるダメージを低減させるとともに、高融点の接合層120・140により半導体素子110と配線130および配線電極150との接続部の耐熱性を向上させることが可能となる。
しかし、本例では、第1の金属材層114の下層に銅材で構成される第2の金属材層113を設けており、錫材に対する銅原子の分散量を増加させて、錫と銅との合金化速度を増加させている。
また、配線130の半導体素子110上面への接続、および配線電極150の半導体素子110下面への接続を、ともに半導体素子110の耐熱温度以下の温度で溶融する第1の金属材層114・119・131・151を溶融させることで行うといったように、同様の接続手法を用いて行っているため、半導体素子110上面と配線130との接続部、および半導体素子110下面と配線電極150との接続部の品質管理を同様の管理項目に基づいて行うなど、品質管理を簡素化することができる。
10・110 半導体素子
11・111 シリコン素子
12・112・117 アルミ配線層
13・113 第2の金属材層
14・31・114・119・131・151 第1の金属材層
20・120・140 接合層
30・130 配線
40 加圧・加熱治具
60 加熱治具
150 配線電極
Claims (8)
- 半導体素子の表面に形成される素子電極端子に配線を接続する配線接続方法であって、
前記配線を帯状に形成し、
前記配線の素子電極端子との接続面、および素子電極端子に、前記半導体素子の耐熱温度以下の温度で溶融する第1の金属材を膜付けし、
前記配線の素子電極端子との接続面と素子電極端子とを突合せた状態で加熱して、
前記配線の素子電極端子との接続面に膜付けされた第1の金属材と、素子電極端子に膜付けされた第1の金属材とを融合させることにより、半導体素子の素子電極端子と配線とを面接続する、
ことを特徴とする半導体素子の配線接続方法。 - 前記素子電極端子は半導体素子の両面に形成されており、
前記両面の素子電極端子に対して、同時に前記配線との面接続を行う、
ことを特徴とする請求項1に記載の半導体素子の配線接続方法。 - 前記配線に膜付けされる第1の金属材の下層、および前記半導体素子に膜付けされる第1の金属材の下層の少なくとも一方には、
第1の金属材が溶融している温度で、該第1の金属材と合金化する第2の金属材が膜付けされる、
ことを特徴とする請求項1または請求項2に記載の半導体素子の配線接続方法。 - 前記第1の金属材は、錫または錫を含む合金であり、
前記第2の金属材は、アルミニウム、ニッケル、銅、チタン、またはこれらの何れかを含む合金である、
ことを特徴とする請求項1〜請求項3の何れかに記載の半導体素子の配線接続方法。 - 半導体素子の表面に形成される素子電極端子に配線を接続した半導体装置であって、
表面に前記半導体素子の耐熱温度以下の温度で溶融する第1の金属材を膜付けした素子電極端子と、帯状に形成され、前記素子電極端子との接続面に前記第1の金属材を膜付けした配線とを、突合せた状態で加熱して、
前記配線に膜付けされた第1の金属材と、素子電極端子に膜付けされた第1の金属材とを融合させることにより、前記半導体素子の素子電極端子と配線とが面接続されている、
ことを特徴とする半導体装置。 - 前記素子電極端子は半導体素子の両面に形成されており、
前記両面の素子電極端子に対して前記配線が面接続されている、
ことを特徴とする請求項5に記載の半導体装置。 - 前記配線に膜付けされた第1の金属材の下層、および前記半導体素子に膜付けされた第1の金属材の下層には、
第1の金属材が溶融している温度で、該第1の金属材と合金化する第2の金属材が膜付けされている、
ことを特徴とする請求項5または請求項6に記載の半導体装置。 - 前記第1の金属材は、錫または錫を含む合金であり、
前記第2の金属材は、アルミニウム、ニッケル、銅、チタン、またはこれらの何れかを含む合金である、
ことを特徴とする請求項5〜請求項7の何れかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006253419A JP2008078240A (ja) | 2006-09-19 | 2006-09-19 | 半導体素子の配線接続方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006253419A JP2008078240A (ja) | 2006-09-19 | 2006-09-19 | 半導体素子の配線接続方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078240A true JP2008078240A (ja) | 2008-04-03 |
Family
ID=39350031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006253419A Pending JP2008078240A (ja) | 2006-09-19 | 2006-09-19 | 半導体素子の配線接続方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078240A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242220A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体装置 |
JP2002043508A (ja) * | 2000-07-25 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002110726A (ja) * | 2000-10-04 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2003017658A (ja) * | 2001-06-28 | 2003-01-17 | Toshiba Corp | 電力用半導体装置 |
JP2005303018A (ja) * | 2004-04-13 | 2005-10-27 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2006114822A (ja) * | 2004-10-18 | 2006-04-27 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
-
2006
- 2006-09-19 JP JP2006253419A patent/JP2008078240A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242220A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体装置 |
JP2002043508A (ja) * | 2000-07-25 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002110726A (ja) * | 2000-10-04 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2003017658A (ja) * | 2001-06-28 | 2003-01-17 | Toshiba Corp | 電力用半導体装置 |
JP2005303018A (ja) * | 2004-04-13 | 2005-10-27 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2006114822A (ja) * | 2004-10-18 | 2006-04-27 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5794577B2 (ja) | ヒータチップ及び接合装置及び接合方法並びに導体細線と端子の接続構造 | |
JP6320556B2 (ja) | パワーモジュール | |
JP6765426B2 (ja) | パワー半導体装置 | |
JP2013514188A (ja) | 伝導性複合コンポーネント及びその製造方法 | |
JP2008177307A (ja) | 半導体素子の配線接合方法 | |
JP6217226B2 (ja) | 熱式質量流量計、質量流量制御装置、及び熱式質量流量計の製造方法 | |
WO2018173264A1 (ja) | センサ素子、及び、センサ素子の製造方法 | |
US20110031301A1 (en) | Joining of Electrical Generator Components | |
JP2013544438A (ja) | 回路基板の内部または上に部品を実装する方法、および回路基板 | |
JP2004363293A (ja) | 太陽電池モジュール及びその製造方法 | |
JP2013131434A (ja) | 可撓導体および可撓導体の製造方法 | |
JP2011181189A (ja) | 接続端子およびその製造方法 | |
WO2018159310A1 (ja) | 接合体およびその製造方法 | |
JP2008078240A (ja) | 半導体素子の配線接続方法および半導体装置 | |
WO2021200154A1 (ja) | 電子部品、リード部の接続構造及びリード部の接続方法 | |
JP3179002B2 (ja) | 導体間の接合方法及び導体間の接合構造 | |
US10632571B2 (en) | Metal joining using ultrasonic and reaction metallurgical welding processes | |
JP3943838B2 (ja) | 金属同士の接合方法 | |
JP7348119B2 (ja) | 溶接方法及び電池モジュールの製造方法 | |
JP5613097B2 (ja) | ヒュージング方法 | |
JP2017224641A (ja) | 抵抗器及びヒータ | |
JP2013031858A (ja) | 溶接装置 | |
JP2018114536A (ja) | 接合方法および接合体 | |
JP2008071700A (ja) | 電気接続部材 | |
JP3017142B2 (ja) | プリント配線板の回路断線修理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110524 |