JP2013544438A - 回路基板の内部または上に部品を実装する方法、および回路基板 - Google Patents
回路基板の内部または上に部品を実装する方法、および回路基板 Download PDFInfo
- Publication number
- JP2013544438A JP2013544438A JP2013539089A JP2013539089A JP2013544438A JP 2013544438 A JP2013544438 A JP 2013544438A JP 2013539089 A JP2013539089 A JP 2013539089A JP 2013539089 A JP2013539089 A JP 2013539089A JP 2013544438 A JP2013544438 A JP 2013544438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- conductive
- conductive layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
アルミニウム−銅(80/20)
アルミニウム−ニッケル(70/30)
銅−ニッケル(60/40)
銅−亜鉛(75/25)
銅−ニッケル−銅(40/20/40)
【発明の名称】回路基板の内部または上に部品を実装する方法、および回路基板
【技術分野】
【0001】
本発明は、金属材料で作られた少なくとも1つの導電層を含む回路基板の内部または上に少なくとも1つの金属表面を有する素子または部品を実装する方法であって、素子の少なくとも1つの金属表面と回路基板の少なくとも1つの導電層との間の接続は超音波溶接または高周波摩擦溶接を用いて形成される方法と、金属材料で作られた少なくとも1つの導電層を含む回路基板であって、回路基板は少なくとも1つの金属表面を有する素子または部品を含み、素子または部品の金属表面は、超音波溶接または高周波摩擦溶接を用いて回路基板の少なくとも1つの導電層に接続されるかまたは接続可能である回路基板と、に関する。
【背景技術】
【0002】
回路基板の内部または上への少なくとも1つの金属表面を有する素子または部品の実装に関して、半田付けまたは接着などの様々な方法が知られている。回路基板の金属材料で作られた金属表面または導電層の半田付けは、比較的多くの作業入力を要するという欠点を伴う。さらに、半田付け手順は、部分的には極端に複雑であり、特に異なる材料で構成された平面または表面に接続されるとき、部分的にはほとんど実行不可能である。接続されるこのような平面または表面を接着するとき、高いかまたは広範な応力の下で接着接続が十分な安全性および強度を容易に保証または提供しないことは、不都合となる場合が多い。加えて、熱的または電気的に良好な導電性接着接続は、たとえば、特別な伝導率を有する接着剤を用いるときでさえ、実現不可能、または容易には実現不可能である。
【0003】
先に論じられたような、半田付けの不都合を部分的に回避するために、最初に言及された方法ならびに最初に言及された回路基板に対応して、回路基板を作成するときの金属層またはプライの間の接続のために、超音波溶接または高周波摩擦溶接の使用が、米国特許出願公開第2009/0314522号明細書または米国特許出願公開第2008/0150132号明細書によって提案された。
【0004】
類似の実施形態は、たとえば米国特許出願公開第2006/0078715号明細書、独国特許出願公開第102008050798号明細書、米国特許第3670394号明細書、または米国特許第5354392号明細書から取り上げられてもよい。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許出願公開第2009/0314522号明細書
【特許文献2】米国特許出願公開第2008/0150132号明細書
【特許文献3】米国特許出願公開第2006/0078715号明細書
【特許文献4】独国特許出願公開第102008050798号明細書
【特許文献5】米国特許第3670394号明細書
【特許文献6】米国特許第5354392号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、回路基板および回路基板の導電層の内部または上に実装される部品または素子の金属表面の接続に伴う、周知の先行技術の問題を回避、または少なくとも低減することを目指し、具体的には適切な伝導率を提供する、確実で機械的に搭載可能な接続の形成を可能にすることを、目的とする。
【課題を解決するための手段】
【0007】
これらの目的を解決するために、先に定義されたような方法は基本的に、回路基板の内部または上に実装された素子は二元または三元金属基板によって形成され、回路基板の伝導材料の少なくとも1つの層に対向する素子の層は、銅またはCu含有合金で形成されることを、特徴とする。回路基板および回路基板の少なくとも1つの導電層の内部または上に実装される、二元または三元金属基板によって形成されている素子または部品の少なくとも1つの金属表面を接続するための超音波溶接または高周波摩擦溶接の使用は、互いに接続される平面または表面の間の機械的に安定した接続を提供するのみならず、発生した接続はまた、適切に良好な電気的、および必要に応じて熱的伝導率も、保証することになる。このような超音波溶接または高周波摩擦溶接作業において、接続するのに必要とされる熱は、接続される部品または平面または表面の間の分子および界面摩擦から生じる高周波機械的振動によって、得られる。必要な高周波振動は、たとえば、接続される素子または部品に圧力がかかった状態で振動が伝達される、ソノトロードまたは高周波振動ヘッドによって、供給される。このとき、互いに接続される素子の少なくとも表面が、結果的な摩擦によって加熱され始めるが、接続される部品の平面または表面は溶融するまで加熱されることはなく、互いに接続される平面または表面の接続は通常、特に酸化物層の破壊時に、素子の表面、または互いに接続される表面の連結によって、実質的に提供される。回路基板に接続される部品または素子、ならびに随意的に既存の回路基板の構造を注意深く扱いながら、回路基板の少なくとも1つの導電層の、そこに接続される素子または部品への機械的に安全な接続を、提供することが可能である。回路基板の伝導または導電層との特に確実で良好な結合を保証するために、本発明によれば、回路基板の内部または上に実装された素子は、二元または三元金属基板によって形成されることが提案され、ここで回路基板の伝導材料の少なくとも1つの層に対向する素子の層は、銅またはCu含有合金で形成されている。
【0008】
外部部品、またはたとえばこのような外部部品の接続または接触部位との結合のため、好適な実施形態によれば、回路基板の伝導材料の少なくとも1つの層に対向する層の反対側の素子の層は、銅とは異なる金属、具体的にはアルミニウムまたはアルミニウム合金によって形成されることが、提案される。
【0009】
特に高い温度応力および高い温度差に曝される回路基板において、確実で安定した機械的接続を支持するために、および/またはこのように異なる温度での接続の分離または破壊を回避するために、さらに好適な実施形態によれば、回路基板素子は、実質的に類似または同一の高い熱伝導率を有する金属によって形成されることが、提案される。
【0010】
望ましい伝導率および機械的に安定した接続を提供するために、好適な実施形態によれば、素子の金属表面と回路基板の導電層との間に実質的な全面接続が形成されることが、提案される。
【0011】
素子または部品を回路基板に挿入するとき、および/または、やはり基本的に回路基板の外部表面に配置されてもよい、このような素子または部品を埋め込むために、回路基板の導電層に接続された素子の少なくとも部分的な被覆または埋め込みは、本発明による方法のさらに好適な実施形態にしたがって、素子の金属表面および回路基板の導電層を接続した後に、形成されることが提案される。
【0012】
回路基板の内部または上に実装される素子は、たとえばラジエータまたはヒートシンクに熱を運搬または熱を放散するのに役立ち得る一方で、回路基板の内部または上での付加的な接点が設けられた部品の埋め込みまたは受容が、頻繁に提供される。超音波溶接または高周波摩擦溶接を用いる本発明によって提供されるような実装に続く接触接続または接合のため、さらに好適な実施形態によれば、回路基板の導電層に接続される素子の接合は、それ自体周知の方式で、特に接続を、および特に素子の被覆または埋め込みを形成した後で、実行されることが提案される。
【0013】
素子または部品と回路基板の伝導または導電層との間の直接結合に加えて、たとえば、回路基板の伝導または導電層に使用される材料とは異なる材料で形成された接続部位または接点が設けられた外部部品との接続を確立するために、このような異なる材料の結合を可能にする、多層合成素子を提供する必要がある。本発明による方法の文脈において、および素子または部品と回路基板の伝導または導電層との間に良好な伝導率を有する機械的に安定した接続を考慮して、本発明による方法のさらに好適な実施形態によれば、素子は、異なる伝導材料、具体的には金属の、少なくとも2つの層またはプライを含む、またはこれらからなる回路基板素子によって形成されることが、提案される。外部素子または部品への結合のため、さらに好適な実施形態によれば、金属表面、または回路基板の内部または上に実装された素子のプライが外部部品に接続されることが、提案される。
【0014】
この点に関して、さらに好適な実施形態によれば、具体的には接続される随意的に異なる材料または金属に関して、回路基板の内部または上に実装される素子の、金属表面、または少なくとも1つの層またはプライは、純物質またはその合金としての、銅、アルミニウム、ニッケル、スズ、亜鉛、チタン、銀、金、パラジウム、バナジウム、クロム、マグネシウム、鉄、鋼、ステンレス鋼、およびインジウムからなる群より選択されることが、提案される。
【0015】
先に定義された目的を解決するために、最初に言及されたタイプの回路基板は基本的に、回路基板の内部または上に実装された素子が二元または三元金属基板で形成され、ここで回路基板の伝導材料の層に対向する層は、銅またはCu含有合金で形成されていることを特徴とする。すでに上記で指摘されたように、回路基板の内部または上に実装される、二元または三元金属基板で形成されている素子または部品の金属表面との機械的に安定した接続のみならず、このような接続の適切に良好な伝導率もまた、確実で簡単な方式で提供されることになる。回路基板の伝導または導電層との特に良好な結合のため、本発明によれば、回路基板の内部または上に実装された素子は二元または三元金属基板で形成されることが提案され、ここで回路基板の、伝導材料で作られた層に対向する層は、銅またはCu含有合金で形成されている。
【0016】
特に回路基板に付加的に結合される外部部品の材料に応じて、さらに、好ましくは、回路基板の伝導材料の少なくとも1つの層に対向する層の反対側の回路基板素子の層は、銅とは異なる金属、具体的にはアルミニウムまたはアルミニウム合金で形成されることが、提案される。
【0017】
特に様々な温度応力の下でおよび/または高い温度差で、安定した機械的接続を維持するために、回路基板素子は、本発明による回路基板のさらに好適な実施形態に対応して、実質的に類似または同一の高い熱伝導率を有する金属で形成されることが、さらに提案される。
【0018】
接続の良好な機械的強度、および、所望の伝導率を提供するために場合により付加的に必要とされる広い接続表面積を実現するために、さらに好適な実施形態によれば、素子の金属表面と回路基板の導電層との間に実質的な全面接続が設けられることが、提案される。
【0019】
特に、回路基板の伝導または導電層の材料とは異なる材料を随意的に含む外部部品との結合のため、さらに好適な実施形態によれば、素子は、異なる伝導材料、具体的には金属の、少なくとも2つの層またはプライを含む、またはこれらからなる回路基板素子を含むことが、提案される。
【0020】
さらに、回路基板の少なくとも1つの伝導または導電層との特に確実で良好な結合を保証するために、回路基板の内部または上に実装される素子の、金属表面、または少なくとも1つの層またはプライは、本発明による回路基板のさらに好適な実施形態に対応して、純物質またはその合金としての、銅、アルミニウム、ニッケル、スズ、亜鉛、チタン、銀、金、パラジウム、バナジウム、クロム、マグネシウム、鉄、鋼、ステンレス鋼、およびインジウムからなる群より選択されることが、さらに提案される。
【0021】
以下、本発明は、添付図面に模式的に示される例示的な実施形態により、さらに詳細に説明される。
【図面の簡単な説明】
【0022】
【図1a】本発明による回路基板を作成するために回路基板の内部または上に部品または素子を実装するための、本発明による方法の一ステップを示す図である。
【図1b】本発明による回路基板を作成するために回路基板の内部または上に部品または素子を実装するための、本発明による方法の一ステップを示す図である。
【図1c】本発明による回路基板を作成するために回路基板の内部または上に部品または素子を実装するための、本発明による方法の一ステップを示す図である。
【図1d】本発明による回路基板を作成するために回路基板の内部または上に部品または素子を実装するための、本発明による方法の一ステップを示す図である。
【図2a】本発明の方法を用いた、本発明による回路基板の内部または上への多層素子の実装の、模式図である。
【図2b】本発明の方法を用いた、本発明による回路基板の内部または上への多層素子の実装の、模式図である。
【図3】やはり本発明の方法によって回路基板に実装される多層素子または部品を用いる、外部エネルギー供給源との結合のための、本発明による回路基板の変形実施形態を示す図である。
【発明を実施するための形態】
【0023】
図1において、模式的に1で示される回路基板の小領域が各々示されているが、回路基板1の多層構造は、伝導または導電層2、絶縁または非導電層3、および伝導または導電層4の提供によってのみ示されており、ここで素子または部品5は、以下により詳細に論じられるように、回路基板1の伝導または導電層4の小領域に接続されることになる。
【0024】
使用目的、または詳細に示されていない先の製造ステップにおける回路基板1の随意的に提供される製造に応じて、相応に大きい数の層またはプライが回路基板1に設けられてもよい。
【0025】
回路基板1の伝導または導電層4と、回路基板1の伝導または導電層4と部品5の金属表面6との間の部品または素子5との間の接続は、超音波溶接または高周波摩擦溶接によってなされる。このとき、詳細に示されないソノトロードまたは高周波振動ヘッドによって、互いに接続される部品または層または表面4に振動が印加され、ここで互いに接続される層4および6の温度の上昇は、前記振動によって発生する分子または界面摩擦によって実現される。通常は互いに接続される表面4および6の溶融まで実行されないこのような加熱は、図1bに示されるように、互いに接続される表面4および6の連結を実質的に行う。
【0026】
高周波振動ヘッドは、たとえば、20kHzの周波数で、たとえば5μmの偏位で、動作してもよい。
【0027】
摩擦溶接または超音波溶接は、回路基板1の伝導または導電層4と、そこに結合される部品または素子5の金属表面または層6との間に確実な機械的接続を生じ、こうして互いに接続される層4および6の間の安全な機械的接続、およびたとえば、電気的および熱的伝導接続も、提供する。
【0028】
素子または部品5の実装に続いて、特に部品5の保護のため、および随意的に回路基板1のさらなる層またはプライへの埋め込みのため、図1cに示されるような部品5のクラッディングまたは被覆が実行されるが、これは詳細には図示されない。図示される実施形態において、部品5は、絶縁材料10によって実質的に完全に被覆され、その上に、このような被覆10の形成の後に、回路基板1の付加的な導電層またはプライ9を用いて、部品または素子5の接点7と接点8との間の接合が行う。
【0029】
このため高周波摩擦溶接または超音波溶接により、表面4および6の機械的に安定した確実な接続、ならびに随意的に必要とされる適切に高い熱的および電気的伝導率を提供することが、可能である。
【0030】
図2aおよび図2bは各々、11で示される回路基板の変形実施形態を示す図である。
【0031】
それぞれ多層回路基板素子12または13を含む各素子は、回路基板11の上または内部に実装され、その接続は各々、回路基板11の模式的に図示される伝導または導電層14、またはその小領域を通じて、確立される。模式的に示されるように、回路基板11の内部または上に実装される素子または回路基板素子12または13は、異なる層またはプライ12−1および12−2または13−1および13−2をそれぞれ含み、これらは異なる伝導材料、具体的には金属で作られる。層またはプライ12−1および13−1は、簡単で確実な方式で回路基板11の伝導または導電層14との接続を得るために、たとえば銅または銅含有合金で作られ、このような伝導または導電層14は通常、銅で作られている。
【0032】
たとえば図3に示されるような、さらなる外部部品の接続のため、回路基板素子12の層またはプライ12−2、または回路基板素子13の層13−2は、以下に、特に図3を参照して詳細に論じられるように、外部部品と実質的に接続または結合されるために、たとえばアルミニウムまたはアルミニウム合金など、銅または銅含有材料とは異なる材料で作られる。
【0033】
図2による実施形態において、回路基板11の伝導または導電層14への層12−1または13−1の接続は、高周波摩擦溶接または超音波溶接によってなされ、こうして再び良好な伝導率を有する機械的に安定した接続を提供する。
【0034】
図3は多層回路基板21を描写し、ここで個別の導電層またはこれのプライは23で示され、その間に位置して非導電または絶縁材料で作られた層またはプライは24で示される。電池25などのエネルギー供給源と結合するため、電池25の電極27と接続するために多層素子または回路基板素子26が再び設けられ、その一方で第二電極28との結合は、半田接合またはL字型半田プロファイル29を通じて実現される。
【0035】
アルミニウムまたはアルミニウム合金で作られた電極27の結合のため、素子または回路基板素子26はやはり、銅または銅含有材料の層またはプライ26−1、およびアルミニウムまたはアルミニウム含有材料の層またはプライ26−2を含み、こうして簡単で確実な方式で、アルミニウムの電極27と回路基板21の伝導または導電領域23との結合または接続を可能にするが、それに対して回路基板21の銅層23とアルミニウムの電極27との間の、たとえば半田付けによる機械的接続は、実現可能ではないだろう。
【0036】
たとえばニッケルで作られるかまたはこれで被覆された電極28との接続または結合のために使用される半田接合29の代わりに、多層回路基板素子26と類似の方式で、さらなる素子または回路基板素子が回路基板21に組み込まれることが可能であり、ここで銅または銅含有材料の第一の層またはプライは再び回路基板21の導電層23に接続され、その一方で、ニッケルで作られるかまたはこれで被覆された電極28との直接結合のため、この多層回路基板素子の第二の層またはプライは、ニッケルまたはニッケル含有材料を含む。
【0037】
機械的に安定した良好な伝導または導電接続のため、やはり図3による実施形態における多層回路基板素子を含む部品または素子26の実装は、図1aから図1dによる実施形態と類似の方式で、高周波摩擦溶接または超音波溶接によって実行される。
【0038】
以下の材料は、それぞれ素子または回路基板素子12、13、または26の、部品5の表面または金属層、および層またはプライ12−1および12−2、13−1および13−2、ならびに26−1および26−2の材料として、選択されてもよい。すなわち、銅、アルミニウム、ニッケル、スズ、亜鉛、チタン、銀、金、パラジウム、バナジウム、クロム、マグネシウム、鉄、鋼、ステンレス鋼、およびインジウムである。
【0039】
純物質の代わりに、上述の材料の合金もまた、使用されることが可能である。
【0040】
多層素子または回路基板素子12、13、または26に使用される材料の選択は、特に、それぞれ回路基板11または21において、素子またはこれに接続される小領域、ならびにこれに接続または結合される外部部品25を考慮してなされ、ここでたとえば、このような多層回路基板素子12、13、または26について、以下の材料組み合わせが採用されてもよく、追加データはこのような多層回路基板素子の重量パーセントで表される:
アルミニウム−銅(80/20)
アルミニウム−ニッケル(70/30)
銅−ニッケル(60/40)
銅−亜鉛(75/25)
銅−ニッケル−銅(40/20/40)
【0000】
部品または半導体部品5または電池15など、図示される部品または素子または外部部品に加えて、具体的には、特に多層回路基板素子12、13、または26を通じて、たとえば以下の外部または追加部品との結合を行うことが、可能である。すなわちアルミニウムおよび/または銅で作られた電池ラグ付きのLiイオン蓄電池およびフィルム電池、ESDダイオードなどの半導体部品、特にアルミニウム端面またはアルミニウム接点が設けられたコンデンサなど、冷却素子、あるいは一般的には、たとえばLED、MOSFETなどのように高い放熱レベルを有する部品を含む、回路基板からの熱消散を強化するための装置である。
【0042】
さらに、特に多層素子または回路基板素子12、13、または26を使用するとき、電極およびこれに接続される多層素子または回路基板素子の金属表面の適切な材料または材料の組み合わせを用いて、高周波摩擦溶接または超音波溶接によって同様に、たとえば電池25の電極27または28などの追加外部部品の結合または接続または実装、ならびに回路基板11または21のそれぞれの伝導または導電層14または23と、これに接続されて回路基板の内部または上に実装される部品または素子12、13、または26のそれぞれの対向する金属表面12−1、13−1、または26−1との間の結合または接続も、実行することが可能である。
Claims (17)
- 金属材料で作られた少なくとも1つの導電層(4、14、23)を含む回路基板(1、11、21)の内部または上に少なくとも1つの金属表面(6、12−1、13−1、26−1)を有する素子または部品(5、12、13、26)を実装する方法であって、素子(5、12、13、26)の少なくとも1つの金属表面(6、12−1、13−1、26−1)と回路基板(1、11、21)の少なくとも1つの導電層(4、14、23)との間の接続は超音波溶接または高周波摩擦溶接を用いて形成されることを特徴とする、方法。
- 素子(5、12、13、26)の金属表面(6、12−1、13−1、26−1)と回路基板(1、11、21)の導電層(4、14、23)との間に実質的な全面接続が形成されることを特徴とする、請求項1に記載の方法。
- 素子(5)の金属表面(6)と回路基板(1)の導電層(4)とを接続した後に、回路基板(1)の導電層(4)に接続された素子(5)の少なくとも部分的な被覆または埋め込み(10)が形成されることを特徴とする、請求項1または2に記載の方法。
- 回路基板(1)の導電層(4)に接続された素子(5)の接合(7、8、9)が、それ自体周知の方式で、特に接続を、および特に素子の被覆または埋め込みを形成した後で実行されることを特徴とする、請求項1、2、または3に記載の方法。
- 素子が、異なる伝導材料、特に金属の、少なくとも2つの層またはプライ(12−1、12−2、13−1、13−2、26−1、26−2)を含む、またはこれらからなる回路基板素子(12、13、26)によって形成されることを特徴とする、請求項1から4のいずれか一項に記載の方法。
- 回路基板の内部または上に実装された素子(12、13、26)の金属表面(12−1、12−2、13−1、13−2、26−1、26−2)またはプライは外部部品(25)に接続されることを特徴とする、請求項1から5のいずれか一項に記載の方法。
- 回路基板(1、11、21)の内部または上に実装された素子(5、12、13、26)の金属表面(6)、または少なくとも1つの層またはプライ(12−1、12−2、13−1、13−2、26−1、26−2)が、純物質またはその合金としての、銅、アルミニウム、ニッケル、スズ、亜鉛、チタン、銀、金、パラジウム、バナジウム、クロム、マグネシウム、鉄、鋼、ステンレス鋼、およびインジウムからなる群より選択されることを特徴とする、請求項1から6のいずれか一項に記載の方法。
- 回路基板(11、21)の内部または上に実装された素子(12、13、26)が二元または三元金属基板によって形成され、回路基板(11、21)の伝導材料の少なくとも1つの層(14、23)に対向する素子(12、13、26)の層(12−1、13−1、26−1)は銅またはCu含有合金によって形成されることを特徴とする、請求項5から7のいずれか一項に記載の方法。
- 回路基板(11、21)の伝導材料の少なくとも1つの層(14、23)に対向する層(12−1、13−1、26−1)の反対側の素子(12、13、26)の層(12−2、13−2、26−2)が、銅とは異なる金属、具体的にはアルミニウムまたはアルミニウム合金によって形成されることを特徴とする、請求項8に記載の方法。
- 回路基板素子(12、13、26)が、実質的に類似または同一の高い熱伝導率を有する金属によって形成されることを特徴とする、請求項8または9に記載の方法。
- 金属材料で作られた少なくとも1つの導電層(4、14、23)を含む回路基板であって、回路基板(1、11、21)は少なくとも1つの金属表面(6、12−1、13−1、26−1)を有する素子または部品(5、12、13、26)を含み、素子(5、12、13、26)または部品の金属表面(6、12−1、13−1、26−1)は、超音波溶接または高周波摩擦溶接を用いて回路基板(1、11、21)の少なくとも1つの導電層(4、14、23)に接続されるか、または接続可能であることを特徴とする、回路基板。
- 素子(5、12、13、26)の金属表面(6、12−1、13−1、26−1)と回路基板(1、11、21)の導電層(4、14、23)との間に実質的な全面接続が設けられることを特徴とする、請求項11に記載の回路基板。
- 素子が、異なる伝導材料、具体的には金属の、少なくとも2つの層またはプライ(12−1、12−2、13−1、13−2、26−1、26−2)を含む、またはこれらからなる回路基板素子(12、13、26)を含むことを特徴とする、請求項11または12に記載の回路基板。
- 回路基板(1、11、21)の内部または上に実装された素子(5、12、13、26)の金属表面(6)、または少なくとも1つの層またはプライ(12−1、12−2、13−1、13−2、26−1、26−2)が、純物質またはその合金としての、銅、アルミニウム、ニッケル、スズ、亜鉛、チタン、銀、金、パラジウム、バナジウム、クロム、マグネシウム、鉄、鋼、ステンレス鋼、およびインジウムからなる群より選択されることを特徴とする、請求項11、12、または13に記載の回路基板。
- 回路基板(11、21)の内部または上に実装された素子(12、13、26)が二元または三元金属基板で形成され、回路基板(11、21)の伝導材料の層(14、28)に対向する層(12−1、13−1、26−1)は銅またはCu含有合金で形成されることを特徴とする、請求項13または14に記載の回路基板。
- 回路基板(11、21)の伝導材料の少なくとも1つの層(14、23)に対向する層(12−1、13−1、26−1)の反対側の回路基板素子(12、13、26)の層(12−2、13−2、26−2)が、銅とは異なる金属、具体的にはアルミニウムまたはアルミニウム合金によって形成されることを特徴とする、請求項13、14、または15に記載の回路基板。
- 回路基板素子(12、13、26)が、実質的に類似または同一の高い熱伝導率を有する金属で形成されることを特徴とする、請求項13から16のいずれか1項に記載の回路基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ATGM709/2010 | 2010-11-19 | ||
ATGM709/2010U AT13430U1 (de) | 2010-11-19 | 2010-11-19 | Verfahren zum festlegen eines bauteils in bzw. an einer leiterplatte sowie leiterplatte |
PCT/AT2011/000464 WO2012065202A1 (de) | 2010-11-19 | 2011-11-16 | Verfahren zum festlegen eines bauteils in bzw. an einer leiterplatte sowie leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013544438A true JP2013544438A (ja) | 2013-12-12 |
Family
ID=45346111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013539089A Pending JP2013544438A (ja) | 2010-11-19 | 2011-11-16 | 回路基板の内部または上に部品を実装する方法、および回路基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9462701B2 (ja) |
EP (1) | EP2641457B1 (ja) |
JP (1) | JP2013544438A (ja) |
CN (1) | CN103210705B (ja) |
AT (1) | AT13430U1 (ja) |
WO (1) | WO2012065202A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT513047B1 (de) * | 2012-07-02 | 2014-01-15 | Austria Tech & System Tech | Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte |
CN105934823A (zh) | 2013-11-27 | 2016-09-07 | At&S奥地利科技与系统技术股份公司 | 印刷电路板结构 |
US9713717B2 (en) * | 2013-12-09 | 2017-07-25 | Boston Scientific Neuromodulation Corporation | Implantable stimulator device having components embedded in a circuit board |
AT515101B1 (de) | 2013-12-12 | 2015-06-15 | Austria Tech & System Tech | Verfahren zum Einbetten einer Komponente in eine Leiterplatte |
AT515447B1 (de) | 2014-02-27 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte |
US11523520B2 (en) | 2014-02-27 | 2022-12-06 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for making contact with a component embedded in a printed circuit board |
KR102454815B1 (ko) * | 2018-02-21 | 2022-10-17 | 삼성전자주식회사 | 브라켓과 용량성 결합을 형성하고, 상기 브라켓에 배치된 복수의 회로 기판들의 접지부들과 전기적으로 연결된 도전성 부재를 포함하는 전자 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003123733A (ja) * | 2001-10-18 | 2003-04-25 | Sony Corp | 電池用電極及びリチウムイオンポリマ電池、並びにそれらの製造方法 |
JP2009272435A (ja) * | 2008-05-07 | 2009-11-19 | Fujitsu Ltd | 部品内蔵基板及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE758871A (fr) * | 1969-11-13 | 1971-05-12 | Philips Nv | Procede pour relier des emplacements de contact metalliques de composants electriques avec des conducteurs metalliques d'un substratflasque |
US5354392A (en) * | 1992-01-24 | 1994-10-11 | Matsushita Electric Industrial Co., Ltd. | Method for connecting a wiring arranged on a sheet with another wiring arranged on another sheet by ultrasonic waves |
JP3179002B2 (ja) * | 1995-10-12 | 2001-06-25 | 矢崎総業株式会社 | 導体間の接合方法及び導体間の接合構造 |
TWI246175B (en) * | 2004-10-11 | 2005-12-21 | Ind Tech Res Inst | Bonding structure of device packaging |
DE102006004322A1 (de) | 2006-01-31 | 2007-08-16 | Häusermann GmbH | Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung |
US20080150132A1 (en) * | 2006-12-21 | 2008-06-26 | Tom Hu | Stack up pcb substrate for high density interconnect packages |
DE102008050798A1 (de) * | 2008-10-08 | 2010-04-15 | Infineon Technologies Ag | Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren |
-
2010
- 2010-11-19 AT ATGM709/2010U patent/AT13430U1/de not_active IP Right Cessation
-
2011
- 2011-11-16 CN CN201180055369.7A patent/CN103210705B/zh active Active
- 2011-11-16 US US13/988,385 patent/US9462701B2/en active Active
- 2011-11-16 JP JP2013539089A patent/JP2013544438A/ja active Pending
- 2011-11-16 WO PCT/AT2011/000464 patent/WO2012065202A1/de active Application Filing
- 2011-11-16 EP EP11794620.2A patent/EP2641457B1/de active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003123733A (ja) * | 2001-10-18 | 2003-04-25 | Sony Corp | 電池用電極及びリチウムイオンポリマ電池、並びにそれらの製造方法 |
JP2009272435A (ja) * | 2008-05-07 | 2009-11-19 | Fujitsu Ltd | 部品内蔵基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012065202A1 (de) | 2012-05-24 |
US9462701B2 (en) | 2016-10-04 |
EP2641457B1 (de) | 2014-10-15 |
CN103210705B (zh) | 2017-06-13 |
US20130233603A1 (en) | 2013-09-12 |
CN103210705A (zh) | 2013-07-17 |
EP2641457A1 (de) | 2013-09-25 |
AT13430U1 (de) | 2013-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013544438A (ja) | 回路基板の内部または上に部品を実装する方法、および回路基板 | |
KR100478314B1 (ko) | 다층구조의 플렉시블 배선판과 그 제조방법 | |
JP6498272B2 (ja) | 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部 | |
JP5672324B2 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2011521458A (ja) | プリント回路基板の製造方法および使用ならびにプリント回路基板 | |
JP4894528B2 (ja) | 半導体素子の配線接合方法 | |
TWI446603B (zh) | 熱電模組及其製造方法 | |
US11090750B2 (en) | Method for producing a cooling device, a cooling device and a cooling arrangement | |
TW200810668A (en) | Circuit board with cooling functionality | |
CN106797701B (zh) | 具有连接元件的电子的器件 | |
JP2013051389A5 (ja) | ||
US20130269987A1 (en) | Electrical component | |
JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
JP2006156975A (ja) | 接合体、パワーモジュール用基板、及び、パワーモジュール並びに接合体の製造方法 | |
TW201131718A (en) | Junction structure and manufacturing method thereof | |
JP7039933B2 (ja) | 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法 | |
KR20120053427A (ko) | 인쇄회로기판과 히트싱크 접합 방법 | |
JP2018157080A (ja) | 半導体装置の製造方法 | |
TW201126662A (en) | Circuit board forming diffusion bonded wall of vapor chamber | |
JP2010082668A (ja) | 接合構造及びその製造方法 | |
TW201014490A (en) | Welding machine, and method of manufacturing multilayer printed wiring board | |
JP2001351944A (ja) | 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法 | |
TWI473545B (zh) | Combination of Flexible Circuit Board and Hard Circuit Board and Its Method | |
TWI617053B (zh) | 發光二極體結構 | |
TWI578566B (zh) | 發光二極體結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |