CN103210705A - 用于在电路板中或电路板上安置构件的方法及电路板 - Google Patents

用于在电路板中或电路板上安置构件的方法及电路板 Download PDF

Info

Publication number
CN103210705A
CN103210705A CN2011800553697A CN201180055369A CN103210705A CN 103210705 A CN103210705 A CN 103210705A CN 2011800553697 A CN2011800553697 A CN 2011800553697A CN 201180055369 A CN201180055369 A CN 201180055369A CN 103210705 A CN103210705 A CN 103210705A
Authority
CN
China
Prior art keywords
circuit board
layer
metal
metal surface
conducting shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800553697A
Other languages
English (en)
Other versions
CN103210705B (zh
Inventor
G·魏克塞尔贝格尔
D·德罗费尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Esellschaft At & S Austria Tec
Original Assignee
Esellschaft At & S Austria Tec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esellschaft At & S Austria Tec filed Critical Esellschaft At & S Austria Tec
Publication of CN103210705A publication Critical patent/CN103210705A/zh
Application granted granted Critical
Publication of CN103210705B publication Critical patent/CN103210705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种用于在电路板（1）中或者在电路板上安置具有至少一个金属表面（6）的元件或者构件（5）的方法，该电路板包含至少一个由金属材料制成的传导层（4），在该方法中规定，通过超声焊接或者高频摩擦焊接实施在元件（5）的所述至少一个金属表面（6）和电路板（1）的所述至少一个传导层（4）之间的连接，以便提供机械上稳定的和有抵抗能力的而且具有良好传导能力的连接或者安置。此外，提供一种电路板（1），其中，至少一个具有金属表面（6）的元件或者构件与电路板（1）的传导层或者说有传导能力的层（4）通过超声焊接或者高频摩擦焊接相连接或者能连接。

Description

用于在电路板中或电路板上安置构件的方法及电路板
技术领域
本发明涉及一种用于在电路板中或者在电路板上安置具有至少一个金属表面的元件或者构件的方法，该电路板包含至少一个由金属材料制成的传导层，以及本发明涉及一种电路板，该电路板包含至少一个由金属材料制成的传导层。
背景技术
与在电路板中或者在电路板上安置具有至少一个金属表面的元件或者构件有关地已知不同的方法实施方案，如例如钎焊或者粘接。在钎焊电路板的金属表面或者由金属材料制成的传导层时不利的是相对高的劳动耗费。此外，钎焊过程特别是在由不同材料制成的、要相互连接的面或者表面时有时候是极其复杂的并且有时候几乎不可实施。在粘接这种要相互连接的面或者表面时不利的经常是，在提高的或者持续时间长的负荷时通过粘接不能无问题地确保或者提供足够的安全性和强度。此外，例如通过粘接即使在使用具有特殊传导能力的胶粘剂时良好导热或导电的连接也是不可能的或者不是无问题地可能的。
发明内容
本发明的目的在于，避免或者至少减少在连接要安置在电路板中或者在电路板上的构件或者元件的金属表面和电路板的传导层时已知现有技术的问题，其中，特别是目的在于能实现可靠的、可承受机械负荷的并且提供相应传导能力的连接。
为了解决该目的，开头所述类型的方法基本上特征在于，通过超声焊接或者高频摩擦焊接实施在所述元件的所述至少一个金属表面和电路板的所述至少一个传导层之间的连接。通过使用超声焊接或者高频摩擦焊接来连接要安置在电路板中或者在电路板上的元件或者构件的至少一个金属表面和电路板的所述至少一个传导层，不仅提供在要相互连接的面或者表面之间的机械上稳定的连接，而且通过所制造的连接也能够提供相应良好的电传导能力也和必要时所需的热传导能力。在这种超声焊接或者高频摩擦焊接时，对于连接所必需的热量通过高频机械振动达到，该热量在要相互连接的构件或者面或表面之间通过分子摩擦和界面摩擦产生。所需的高频振动例如利用超声焊极或者高频振动头来提供，其中，振动在压力下被传递到要相互连接的元件或者构件上。在此，至少要相互连接的元件的表面通过产生的摩擦开始受热，其中，构件的要相互连接的面或者表面不被加热直至熔化并且通常特别是在氧化层破裂时基本上通过要相互连接的表面或者元件的表面的联锁来提供要相互连接的面或者表面的连接。在相应地爱护要与电路板连接的构件或者元件时而且必要时在相应地爱护电路板的存在的结构时，能够提供电路板的至少一个传导层和要与此连接的元件或者构件的机械上安全的连接。
为了提供所希望的传导能力而且为了机械上稳定的连接，按照一种优选的实施形式提出，在所述元件的金属表面和电路板的传导层之间构成基本上整面的连接。
在将也基本上可以设置在电路板上的位于外部的表面上的元件或者构件插入到电路板中和/或为了嵌入这种元件或者构件而提出，在在元件的金属表面和电路板的传导层之间连接之后，构成与电路板的传导层连接的元件的至少部分的包套或者嵌入，如这与按照本发明的方法的另一种优选的实施形式相应。
要安置在电路板中或者在电路板上的元件例如能够用于散热或者到冷却体的导出，而通常在电路板中或者在电路板上设有配设有附加触点的构件的嵌入部或者容纳部。对于在按照本发明规定的、通过超声焊接或者高频摩擦焊接来安置之后的接触导通，按照另一种优选的实施形式提出，特别是在连接之后、特别是在与电路板的传导层连接的元件的包套或者嵌入之后，以本身已知的方式进行元件的接触导通。
除了在元件或者构件和电路板的传导层或者说有传导能力的层之间的直接耦联之外，例如为了提供与外部构件的连接，该构件配设有由与用于电路板的传导层或者说有传导能力的层的材料不同的材料形成的连接部位或者触点，例如需要提供多层的连接元件，这些连接元件能实现与这种不同的材料的耦联。与按照本发明的方法相关地，鉴于在元件或者构件和电路板的传导层或者说有传导能力的层之间的、机械上稳定并且具有良好的传导能力的连接，根据按照本发明的方法的一种进一步优选的实施形式提出，所述元件由如下的电路板元件形成，该电路板元件包括至少两个由不同传导材料、特别是金属制成的层或覆层，或者由至少两个由不同传导材料、特别是金属制成的层或覆层构成。为了与外部元件或者构件耦联，在此按照一种进一步优选的实施形式提出，把安置在电路板中或者在电路板上的元件的金属表面或覆层与外部构件连接。
特别是根据必要时不同的相互要组合的材料或者金属，在此方面按照一种进一步优选的实施形式提出，安置在电路板中或者在电路板上的元件的金属表面或者至少一个层或覆层选自如下的组，该组包括铜、铝、镍、锡、锌、钛、银、金、钯、钒、铬、镁、铁、钢、不锈钢和铟作为纯材料或者这些材料的合金。
为了与电路板的传导层或者说有传导能力的层特别可靠且良好地耦联，此外提出，安置在电路板中或者在电路板上的元件由双金属基体或者三金属基体形成，其中，所述元件的朝电路板的所述至少一个由传导材料制成的层指向的层由铜或含铜的合金形成，如这点与按照本发明的方法的一种进一步优选的实施形式相应。
为了与外部的构件或者例如与这种外部构件的连接部位或接触部位耦联，按照另一种优选的实施形式提出，所述元件的与朝电路板的所述至少一个由传导材料制成的层指向的层相背离的层由与铜不同的金属、特别是由铝或铝合金形成。
特别是在遭受高的温度负荷和高的温差的电路板中为了支持可靠的且稳定的机械连接，和/或为了避免在这种不同的温度时连接的松开或者毁坏，按照一种进一步优选的实施形式提出，电路板元件由带有高的、基本上相似或者相同的热传导能力的金属形成。
为了解决上面给出的目的，包含至少一个由金属材料制成的传导层的电路板基本上特征在于，所述电路板包括具有至少一个金属表面的元件或者构件，其中，所述元件或者构件的金属表面与电路板的所述至少一个传导层通过超声焊接或者高频摩擦焊接相连接或者能连接。如上面已经所阐述的，以可靠和简单的方式不仅能够提供与要安置在电路板中或者电路板上的元件或者构件的金属表面的机械上稳定的连接，而且能够提供这种连接的相应良好的传导能力。
为了达到连接的良好的机械强度而且达到必要时附加必需的用于提供所希望的传导能力的大的连接表面，按照一种进一步优选的实施形式提出，在所述元件的金属表面和电路板的传导层之间设有基本上整面的连接。
特别是为了与外部构件耦联，这些构件必要时由与电路板的传导层或者说有传导能力的层的材料所不同的材料制成，按照一种进一步优选的实施形式提出，所述元件由如下的电路板元件形成，该电路板元件包括至少两个由不同传导材料、特别是金属制成的层或覆层，或者由至少两个由不同传导材料、特别是金属制成的层或覆层构成。
为了与电路板的所述至少一个传导层或者说有传导能力的层特别可靠地耦联，此外提出，安置在电路板中或者在电路板上的元件的金属表面或者至少一个层或覆层选自如下的组，该组包括铜、铝、镍、锡、锌、钛、银、金、钯、钒、铬、镁、铁、钢、不锈钢和铟作为纯材料或者这些材料的合金，如这与按照本发明的电路板的一种进一步优选的实施形式相应。
为了与电路板的传导层或者说有传导能力的层耦联，按照一种进一步优选的实施形式提出，安置在电路板中或者在电路板上的元件由双金属基体或者三金属基体形成，其中，朝电路板的由传导材料制成的层指向的层由铜或含铜的合金形成。
特别是根据附加地要与电路板耦联的外部构件的材料此外优选地提出，所述电路板元件的与朝电路板的所述至少一个由传导材料制成的层指向的层相背离的层由与铜不同的金属、特别是由铝或铝合金形成。
为了特别是在交变的温度负荷和/或高的温差时保持机械的稳定的连接，此外提出，所述电路板元件由带有高的、基本上相似的或者相同的热传导能力的金属形成，如这与按照本发明的电路板的一种进一步优选的实施形式相应。
附图说明
以下借助在附图中示意性示出的实施例更详细地阐述本发明。图中：
图1a至1d示出一种按照本发明的用于在电路板中或者在电路板上安置构件或者元件来制造按照本发明的电路板的方法的不同步骤；
图2a和2b示出在使用按照本发明的方法的情况下将多层的元件安置在按照本发明的电路板中或者在按照本发明的电路板上的示意图；以及
图3示出在使用也是多层的元件或者构件情况下一个用于与外部能源供应装置耦联的按照本发明的电路板的一种变化的实施形式，该元件或者构件根据按照本发明的方法已被安置在电路板上。
具体实施方式
在图1中分别示出一个示意性地以1标记的电路板的一个部分区域，其中，电路板1的多层的结构仅通过设有一个传导层或者说有传导能力的层2、一个绝缘层或者说非传导层3以及一个传导层或者说有传导能力层4来表示，其中，如这点以下将进行探讨，一个元件或者构件5要与电路板1的传导层或者说有传导能力的层4的部分区域连接。
根据电路板1的使用目的或者必要时在先前的、未更详细地示出的制造步骤中所规定的制造，可以设有用于电路板1的相应更多数量的层或覆层。
在电路板1的传导层或者说有传导能力的层4和构件或者元件5之间的连接在电路板1的传导层或者说有传导能力的层4和构件5的金属表面6之间通过超声焊接或者高频摩擦焊接进行。在此，通过未更详细示出的超声焊极或者高频振动头将振动施加到要相互连接的构件或者层或面4上，其中，通过由振动产生的分子摩擦和界面摩擦达到要相互连接的层4和6的温度提高。通过通常不实施直至要相互连接的表面4和6熔化的加热，基本上实现要相互连接的表面或者层4和6的联锁，如这在图1b中所示。
在此，高频振动头能够在20kHz的频率和例如5μm的偏移量时运行。
通过摩擦焊接或者超声焊接实现在电路板1的传导层或者说有传导能力的层4和与此要耦联的构件或者元件5的金属表面或者层6之间的可靠的机械连接，由此提供在要相互连接的层4和6之间的安全的机械连接、而且例如提供有导电能力的并且有导热能力的连接。
在安置元件或者构件5之后，特别是为了保护构件5和必要时为了嵌入到电路板1的其他的、未更详细示出的层或覆层中，进行构件5的包罩或者包套，如这在图1c中所示。在此，在所示的实施形式中，构件5基本上完全被绝缘材料10包套，之后接在这种包套10的构成之后，在构件或者元件5的触点7和触点8之间的接触导通以电路板1的附加的传导层或覆层9实现。
因此能够通过高频摩擦焊接或者超声焊接提供面4和6的机械上稳定的且可靠的连接，而且提供相应高的、必要时必需的热传导能力和电传导能力。
在图2a和2b中示出分别以11标记的电路板的变化的实施形式。
在电路板11上或者在电路板中，将分别由多层的电路板元件12或者13形成的元件安置在电路板11中或者在电路板上，其中，分别通过示意性示出的传导层或者说有传导能力的层14或者电路板11的此处的部分区域进行连接。要安置在电路板11中或者在电路板上的元件或者说电路板元件12或者13，如这示意性表示地，通过由不同的传导材料、特别是金属制成的、不同的覆层或者层12-1和12-2或者13-1和13-2构成。例如层或覆层12-1和13-1由铜或者含铜的合金制成，以便以简单和可靠的方式达到与电路板11的传导层或者说有传导能力的层14的连接，其中，这种传导层或者说有传导能力的层14通常由铜制成。
为了与其他的外部构件连接，如这点例如在图3中所示，电路板元件12的层或覆层12-2或者电路板元件13的层13-2由与铜或者含铜的材料所不同的材料、如例如铝或者铝合金制成，以便接下来与外部构件连接和耦联，如这点特别是参照图3详细地被讨论。
在按照图2的实施方式中，在层12-1或者13-1与电路板11的传导层或者说有传导能力的层14之间的连接通过高频摩擦焊接或者超声焊接进行，由此又提供机械上稳定的和具有良好传导能力的连接。
在图3中示出一种多层的电路板21，其中，该电路板的个别传导层或覆层以23标记，以及位于其间的、由非传导材料或者说绝缘材料制成的层或覆层以24标记。为了与能源供应装置、例如电池25耦联，设有一个也是多层的元件或者电路板元件26用于与电池25的电极27连接，而与第二电极28的耦联通过焊接部位或者L形的焊接型材29进行。
为了耦联由铝或者铝合金制成的电极27，元件或者电路板元件26也通过由铜或者含铜的材料制成的层或覆层26-1以及由铝或者含铝的材料制成的层或覆层26-2构成，由此以简单和可靠的方式能实现由铝制成的电极27与电路板21的传导层或者说有传导能力的区域23的耦联或者连接，而与此相对地，在电路板21的由铜制成的层23和由铝制成的电极27之间例如通过钎焊将不可能实现机械连接。
代替用于与例如由镍制成的或者以镍涂层的电极28连接或者耦联的焊接部位29，可以与多层的电路板元件26类似地将另一个元件或者电路板元件集成到电路板21中，其中，一个由铜或者含铜的材料制成的第一层或覆层也与电路板21的一个传导层23连接，而为了与由镍制成的或者以镍涂层的电极28直接耦联，这种多层的电路板元件的第二层或覆层由镍或者含镍的材料制成。
为了机械上稳定的和良好传导的或者说有传导能力的连接，也在按照图3的实施形式中通过高频摩擦焊接或者超声焊接与按照图1a至1d的实施形式类似地进行由多层的电路板元件形成的构件或者元件26的安置。
可以选择以下的材料作为构件5的表面或金属层的材料和元件或者说电路板元件12、13或者26的层或覆层12-1或者12-2、13-1或者13-2以及26-1或者26-2的材料：铜、铝、镍、锡、锌、钛、银、金、钯、钒、铬、镁、铁、钢、不锈钢和铟。
代替纯材料也可以使用上面列举材料的合金。
用于多层的元件或者说电路板元件12、13或26的材料的选择特别是鉴于在电路板11或者21中的与此要连接的元件或者部分区域以及与此要连接或者要耦联的外部构件25的元件或者部分区域来进行，其中，例如对于这种多层的电路板元件12、13或26可以使用如下的材料组合，其中，附加的说明涉及这种多层的电路板元件的重量百分比：
铝-铜（80/20）
铝-镍（70/30）
铜-镍（60/40）
铜-锌（75/25）
铜-镍-铜（40/20/40）
除了在附图中所示的构件或者元件或外部构件、如例如构件或半导体部件5或电池15之外，特别是通过多层的电路板元件12、13或26能够进行例如与如下的外部构件或者附加构件的耦联：带有由铝和/或铜制成的单元接线片（Zellfahne）的锂离子蓄电池和薄膜电池，半导体部件、如例如静电保护二极管、电容器或类似物（它们特别是配设有铝端表面或铝触点），冷却元件，或者一般来说用于改善电路板散热的装置，该电路板例如包括带有高的损耗热量的部件、如例如发光二极管、MOSFET或类似物。
此外，特别是在使用多层的元件或者电路板元件12、13或26时，除了在电路板11或者21的传导层或者说有传导能力的层14或者23和与此要连接的、要安置在电路板中或者在电路板上的构件或者元件12、13或26的面向的金属表面12-1、13-1或26-1之间的耦联或者连接之外，在电极和多层的元件或者电路板元件的与此要连接的金属表面的合适的材料或者合适的材料组合时，同样通过高频摩擦焊接或超声焊接进行附加的外部构件、如例如电池25的电极27或28的耦联或者连接或安置。

Claims (17)

1.用于在电路板（1、11、21）中或者在电路板上安置具有至少一个金属表面（6、12-1、13-1、26-1）的元件或者构件（5、12、13、26）的方法，该电路板包括至少一个由金属材料制成的传导层（4、14、23），其特征在于，通过超声焊接或者高频摩擦焊接实施在所述元件（5、12、13、26）的所述至少一个金属表面（6、12-1、13-1、26-1）和电路板（1、11、21）的所述至少一个传导层（4、14、23）之间的连接。
2.按照权利要求1所述的方法，其特征在于，在所述元件（5、12、13、26）的金属表面（6、12-1、13-1、26-1）和所述电路板（1、11、21）的传导层（4、15、23）之间构成基本上整面的连接。
3.按照权利要求1或2所述的方法，其特征在于，在所述元件（5）的金属表面（6）和所述电路板（1）的传导层（4）之间连接之后，构成与电路板（1）的传导层（4）连接的元件（5）的至少部分的包套或者嵌入（10）。
4.按照权利要求1、2或3所述的方法，其特征在于，特别是在连接之后、特别是与所述电路板（1）的传导层（4）连接的元件（5）的包套或者嵌入（10）之后，以本身已知的方式进行元件的接触导通（7、8、9）。
5.按照权利要求1至4之一所述的方法，其特征在于，所述元件由如下的电路板元件（12、13、26）形成，该电路板元件包括至少两个由不同传导材料、特别是金属制成的层或覆层（12-1、12-2、13-1、13-2、26-1、26-2），或者由至少两个由不同传导材料、特别是金属制成的层或覆层构成。
6.按照权利要求1至5之一所述的方法，其特征在于，把安置在电路板中或者在电路板上的元件（12、13、26）的金属表面（12-1、12-2、13-1、13-2、26-1、26-2）或覆层与外部构件（25）连接。
7.按照权利要求1至6之一所述的方法，其特征在于，安置在电路板（1、11、21）中或者在电路板上的元件（5、12、13、26）的金属表面（6）或者至少一个层或覆层（12-1、12-2、13-1、13-2、26-1、26-2）选自如下的组，该组包括铜、铝、镍、锡、锌、钛、银、金、钯、钒、铬、镁、铁、钢、不锈钢和铟作为纯材料或者这些材料的合金。
8.按照权利要求5至7之一所述的方法，其特征在于，安置在电路板（11、21）中或者在电路板上的元件（12、13、26）由双金属基体或者三金属基体形成，其中，所述元件（12、13、26）的朝电路板（11、21）的所述至少一个由传导材料制成的层（14、23）指向的层（12-1、13-1、26-1）由铜或含铜的合金形成。
9.按照权利要求8所述的方法，其特征在于，所述元件（12、13、26）的与朝电路板（11、21）的所述至少一个由传导材料制成的层（14、23）指向的层（12-1、13-1、26-1）相背离的层（12-2、13-2、26-2）由与铜不同的金属、特别是由铝或铝合金形成。
10.按照权利要求8或9所述的方法，其特征在于，所述电路板元件（12、13、26）由带有高的、基本上相似或者相同的热传导能力的金属形成。
11.电路板，该电路板包含至少一个由金属材料制成的传导层（4、14、23），其特征在于，所述电路板（1、11、21）包括具有至少一个金属表面（6、12-1、13-1、26-1）的元件或者构件（5、12、13、26），其中，所述元件（5、12、13、26）或者构件的所述金属表面（6、12-1、13-1、26-1）与电路板（1、11、21）的所述至少一个传导层（4、14、23）通过超声焊接或者高频摩擦焊接相连接或者能连接。
12.按照权利要求11所述的电路板，其特征在于，在所述元件（5、12、13、26）的金属表面（6、12-1、13-1、26-1）和所述电路板（1、11、21）的传导层（4、14、23）之间设有基本上整面的连接。
13.按照权利要求11或12所述的电路板，其特征在于，所述元件由如下的电路板元件（12、13、26）形成，该电路板元件包括至少两个由不同传导材料、特别是金属制成的层或覆层（12-1、12-2、13-1、13-2、26-1、26-2），或者由至少两个由不同传导材料、特别是金属制成的层或覆层构成。
14.按照权利要求11、12或13所述的电路板，其特征在于，安置在电路板（1、11、21）中或者在电路板上的元件（5、12、13、26）的金属表面（6）或者至少一个层或覆层（12-1、12-2、13-1、13-2、26-1、26-2）选自如下的组，该组包括铜、铝、镍、锡、锌、钛、银、金、钯、钒、铬、镁、铁、钢、不锈钢和铟作为纯材料或者这些材料的合金。
15.按照权利要求13或14所述的电路板，其特征在于，安置在电路板（11、21）中或者在电路板上的元件（12、13、26）由双金属基体或者三金属基体形成，其中，朝电路板（11、21）的由传导材料制成的层（14、28）指向的层（12-1、13-1、26-1）由铜或含铜的合金形成。
16.按照权利要求13、14或15所述的电路板，其特征在于，所述电路板元件（12、13、26）的与朝电路板（11、21）的所述至少一个由传导材料制成的层（14、23）指向的层（12-1、13-1、26-1）相背离的层（12-2、13-2、26-2）由与铜不同的金属、特别是由铝或铝合金形成。
17.按照权利要求13至16之一所述的电路板，其特征在于，所述电路板元件（12、13、26）由带有高的、基本上相似的或者相同的热传导能力的金属形成。
CN201180055369.7A 2010-11-19 2011-11-16 用于在电路板中或电路板上安置构件的方法及电路板 Active CN103210705B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATGM709/2010U AT13430U1 (de) 2010-11-19 2010-11-19 Verfahren zum festlegen eines bauteils in bzw. an einer leiterplatte sowie leiterplatte
ATGM709/2010 2010-11-19
PCT/AT2011/000464 WO2012065202A1 (de) 2010-11-19 2011-11-16 Verfahren zum festlegen eines bauteils in bzw. an einer leiterplatte sowie leiterplatte

Publications (2)

Publication Number Publication Date
CN103210705A true CN103210705A (zh) 2013-07-17
CN103210705B CN103210705B (zh) 2017-06-13

Family

ID=45346111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180055369.7A Active CN103210705B (zh) 2010-11-19 2011-11-16 用于在电路板中或电路板上安置构件的方法及电路板

Country Status (6)

Country Link
US (1) US9462701B2 (zh)
EP (1) EP2641457B1 (zh)
JP (1) JP2013544438A (zh)
CN (1) CN103210705B (zh)
AT (1) AT13430U1 (zh)
WO (1) WO2012065202A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
US9713717B2 (en) * 2013-12-09 2017-07-25 Boston Scientific Neuromodulation Corporation Implantable stimulator device having components embedded in a circuit board
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
KR102454815B1 (ko) * 2018-02-21 2022-10-17 삼성전자주식회사 브라켓과 용량성 결합을 형성하고, 상기 브라켓에 배치된 복수의 회로 기판들의 접지부들과 전기적으로 연결된 도전성 부재를 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612534A (en) * 2004-10-11 2006-04-16 Ind Tech Res Inst Bonding structure of device packaging
US20080150132A1 (en) * 2006-12-21 2008-06-26 Tom Hu Stack up pcb substrate for high density interconnect packages
CN101379894A (zh) * 2006-01-31 2009-03-04 霍泽尔曼有限公司 带附加功能性元件的印刷电路板及其制造方法与应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758871A (fr) * 1969-11-13 1971-05-12 Philips Nv Procede pour relier des emplacements de contact metalliques de composants electriques avec des conducteurs metalliques d'un substratflasque
US5354392A (en) 1992-01-24 1994-10-11 Matsushita Electric Industrial Co., Ltd. Method for connecting a wiring arranged on a sheet with another wiring arranged on another sheet by ultrasonic waves
JP3179002B2 (ja) * 1995-10-12 2001-06-25 矢崎総業株式会社 導体間の接合方法及び導体間の接合構造
JP2003123733A (ja) * 2001-10-18 2003-04-25 Sony Corp 電池用電極及びリチウムイオンポリマ電池、並びにそれらの製造方法
JP5176676B2 (ja) 2008-05-07 2013-04-03 富士通株式会社 部品内蔵基板の製造方法
DE102008050798A1 (de) * 2008-10-08 2010-04-15 Infineon Technologies Ag Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612534A (en) * 2004-10-11 2006-04-16 Ind Tech Res Inst Bonding structure of device packaging
CN101379894A (zh) * 2006-01-31 2009-03-04 霍泽尔曼有限公司 带附加功能性元件的印刷电路板及其制造方法与应用
US20080150132A1 (en) * 2006-12-21 2008-06-26 Tom Hu Stack up pcb substrate for high density interconnect packages

Also Published As

Publication number Publication date
EP2641457A1 (de) 2013-09-25
US20130233603A1 (en) 2013-09-12
EP2641457B1 (de) 2014-10-15
WO2012065202A1 (de) 2012-05-24
CN103210705B (zh) 2017-06-13
US9462701B2 (en) 2016-10-04
JP2013544438A (ja) 2013-12-12
AT13430U1 (de) 2013-12-15

Similar Documents

Publication Publication Date Title
CN103210705A (zh) 用于在电路板中或电路板上安置构件的方法及电路板
KR101956932B1 (ko) 배터리 팩, 회로기판 및 회로기판의 연결 방법
KR101886478B1 (ko) 보호 소자용 퓨즈 소자 및 그것을 이용한 회로 보호 소자
KR100705868B1 (ko) 반도체 장치 및 그 제조 방법
JP2007027135A (ja) 発熱反応性部材を有する反応性ヒューズ素子
KR101776427B1 (ko) 파워모듈용 접합재를 이용한 파워모듈 접합방법
JP2007157863A (ja) パワー半導体装置及びその製造方法
CN102473653A (zh) 半导体装置的制造方法以及半导体装置
JP6580259B2 (ja) 電力用半導体装置
EP2860737B1 (en) Bus bar assembly comprising a memory metal composition
JP5702937B2 (ja) 半導体装置
CN106797701A (zh) 具有连接元件的电子的器件
WO2010050896A1 (en) Insulated metal substrate and method of forming the same
CN100566512C (zh) 电路基板
US20120122278A1 (en) Method Of Manufacturing Semiconductor Package Board
JP2010232602A (ja) 回路基板
CN1855321B (zh) 具有电线圈的电子装置
JP2005294092A (ja) 発熱体
KR20170100463A (ko) 파워모듈용 접합재를 이용한 파워모듈 접합방법
JP2019512860A (ja) 電磁誘導コンロ、及び電磁誘導コンロの作製方法
CN101323056B (zh) 锡球及使用该锡球的电连接器
CN112753289B (zh) 电路板及其制造方法、电路板组件的制造方法
WO2015072019A1 (ja) 電気製品の製造方法
CN111988871A (zh) 一种耐高温无磁电加热片
CN116261234A (zh) 一种结合电路板结构的石墨烯涂层制热片及其应用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant