JP2006156975A - 接合体、パワーモジュール用基板、及び、パワーモジュール並びに接合体の製造方法 - Google Patents
接合体、パワーモジュール用基板、及び、パワーモジュール並びに接合体の製造方法 Download PDFInfo
- Publication number
- JP2006156975A JP2006156975A JP2005309708A JP2005309708A JP2006156975A JP 2006156975 A JP2006156975 A JP 2006156975A JP 2005309708 A JP2005309708 A JP 2005309708A JP 2005309708 A JP2005309708 A JP 2005309708A JP 2006156975 A JP2006156975 A JP 2006156975A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power module
- juncture
- joined body
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】ＡＬ層とセラミックス層とを変形させずに接合するとともに、その後のはんだ付け作業においても接合状態を維持できる接合体及びパワーモジュール用基板並びに接合体の製造方法を提供する。
【解決手段】パワーモジュール１は、二つのＡＬ回路基板（ＡＬ層）２、３の間に、ＡＬＮからなる絶縁セラミックス層（セラミックス層）５が挟まれて接合された第一接合体（接合体、パワーモジュール用基板）６及び第二接合体（接合体）７と、第二接合体７のＡＬ回路基板２に配線されたＳｉチップ（大電力半導体素子）８とを備えている。ＡＬ回路基板２、３と絶縁セラミックス層５とはＡｌ−Ｓｉ系のロウ材を介して、第一接合体６と第二接合体７とは、Ｎｉ−Ｓｎ化合物層１０を介してそれぞれ接合されている。
【選択図】図１
【解決手段】パワーモジュール１は、二つのＡＬ回路基板（ＡＬ層）２、３の間に、ＡＬＮからなる絶縁セラミックス層（セラミックス層）５が挟まれて接合された第一接合体（接合体、パワーモジュール用基板）６及び第二接合体（接合体）７と、第二接合体７のＡＬ回路基板２に配線されたＳｉチップ（大電力半導体素子）８とを備えている。ＡＬ回路基板２、３と絶縁セラミックス層５とはＡｌ−Ｓｉ系のロウ材を介して、第一接合体６と第二接合体７とは、Ｎｉ−Ｓｎ化合物層１０を介してそれぞれ接合されている。
【選択図】図１
Description
本発明は、接合体、パワーモジュール用基板、及び、パワーモジュール並びに接合体の製造方法に関する。
絶縁セラミックスを間に挟んで両面にアルミニウム（以下、「ＡＬ」と称する。）からなる回路基板を備えるパワーモジュール用基板にシリコン（以下、「Ｓｉ」と称する。）チップを搭載したパワーモジュールが知られている。さらにＳｉチップ直下の熱容量を大きくし、過渡熱抵抗を低減するために、回路の一部にＡＬをロウ材を用いて接合したり、ＡＬ回路にめっきを施した後に、Ｃｕブロック等のヒートブロックをはんだ付けしたりする構造が知られている。（例えば、特許文献１参照。）
特開平５−０２１６６７号公報
しかしながら、上記従来のパワーモジュール用基板では、回路基板であるＡＬ材とＣｕブロックとを３６０℃以上ではんだ付けした際に、又は、Ｓｉチップも同時にはんだ付けする際に、Ｃｕブロックとセラミックス層との両者の熱膨張率が異なることによって変形が生じ、ＡＬ層やセラミックス層に反りを生じてしまう問題がある。
本発明は上記事情に鑑みて成されたものであり、ＡＬ層とセラミックス層とを変形させずにＡＬ回路上にもヒートブロックを接合するとともに、その後のはんだ付け作業においても接合状態を維持できる接合体、パワーモジュール用基板、及び、パワーモジュール並びに接合体の製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係る接合体は、二つのアルミニウム（ＡＬ）層の間にセラミックス層が挟まれて接合されてなり、ＡＬ材がニッケル−スズ（以下、「Ｎｉ−Ｓｎ」と称する。）化合物層を介して前記二つのＡＬ層の少なくとも一方に接合されていることを特徴とする。
本発明に係る接合体は、二つのアルミニウム（ＡＬ）層の間にセラミックス層が挟まれて接合されてなり、ＡＬ材がニッケル−スズ（以下、「Ｎｉ−Ｓｎ」と称する。）化合物層を介して前記二つのＡＬ層の少なくとも一方に接合されていることを特徴とする。
この接合体は、配線のはんだ付け時の温度環境下でＮｉ−Ｓｎ化合物層が溶融しないので、ＡＬ材同士を接合する場合にＮｉ−Ｓｎ化合物層を介することによって、ＡＬ層とセラミックス層との剥離を好適に抑えてＡＬ層にはんだ付けをすることができる。なお、本発明において、ＡＬ材とは純度９９．９９％以上の高純度Ａｌに限らず、ＡＬ合金を含むものである。
また、本発明に係る接合体は、前記接合体であって、前記Ｎｉ−Ｓｎ化合物層の組成が、Ｎｉ：２７〜２９ｗｔ％、Ｓｎ：７１〜７３ｗｔ％、とされていることを特徴とする。
この接合体は、はんだ付けの際にＮｉ−Ｓｎ化合物層の溶融を抑えてＡＬ層とセラミックス層との接合を好適に維持することができる。
この接合体は、はんだ付けの際にＮｉ−Ｓｎ化合物層の溶融を抑えてＡＬ層とセラミックス層との接合を好適に維持することができる。
本発明に係るパワーモジュール用基板は、本発明に係る接合体を備えていることを特徴とする。
このパワーモジュール用基板は、基板を構成する各層を好適に接合することができる。
このパワーモジュール用基板は、基板を構成する各層を好適に接合することができる。
本発明に係るパワーモジュールは、本発明に係るパワーモジュール用基板と、前記接合体の前記ＡＬ層に装着された大電力半導体素子とを備えていることを特徴とする。
このパワーモジュールは、本発明に係るパワーモジュール用基板を備えているので、基板を構成する各層の接合状態を好適に維持してはんだ付け作業を行うことができる。
このパワーモジュールは、本発明に係るパワーモジュール用基板を備えているので、基板を構成する各層の接合状態を好適に維持してはんだ付け作業を行うことができる。
本発明に係る接合体の製造方法は、二つのアルミニウム（ＡＬ）層の間にセラミックス層が挟まれて接合されてなり、ＡＬ材がニッケル−スズ（Ｎｉ−Ｓｎ）化合物層を介して前記二つのＡＬ層の少なくとも一方に積層されてなる接合体の製造方法であって、前記ＡＬ材と該ＡＬ材が積層される前記ＡＬ層との接合面にそれぞれＮｉを含む層を形成する工程と、前記Ｎｉを含む層を対向させ、その間にＳｎを含む接合材を接触させる工程と、前記ＡＬ材と該ＡＬ材が積層される前記ＡＬ層とを圧接した状態で加熱する工程とを備えていることを特徴とする。
この接合体の製造方法は、接合材がＳｎを含む低融点材料なので、比較的低温で溶融させることができる。また、Ｎｉを含む層が形成されたＡＬ層とＡＬ材との間にＳｎを含む接合材を圧接した状態で加熱するので、接合面にＮｉとＳｎとが拡散したＮｉ−Ｓｎ化合物層を生成することができる。したがって、はんだ付け時等の温度環境下とされてもＡＬ層とＡＬ材とを好適に接合し続けることができる。なお、上述と同様に、本発明において、ＡＬ材とは純度９９．９９％以上の高純度Ａｌに限らず、ＡＬ合金を含むものである。
本発明によれば、基板上のはんだ付け配線作業の際に、基板の変形等を抑えて後戻りをなくし、作業効率を向上させることができる。
本発明に係る第１の実施形態について、図１を参照して説明する。
本実施形態に係るパワーモジュール１は、二つのＡＬ回路基板（ＡＬ層、ＡＬ材）２、３の間に、窒化アルミニウム（以下、「ＡＬＮ」と称する。）からなる絶縁セラミックス層（セラミックス層）５が挟まれて接合された第一接合体（接合体、パワーモジュール用基板）６及び第二接合体（接合体）７と、第二接合体７のＡＬ回路基板２に配線されたＳｉチップ（大電力半導体素子）８とを備えている。
ＡＬ回路基板２、３と絶縁セラミックス層５とは、Ａｌ−Ｓｉ系等のロウ材９によって、及び、第一接合体６と第二接合体７とは、Ｎｉ−Ｓｎ化合物層１０を介してそれぞれ接合されている。
ここで、ＡＬ回路基板２、３としては、純度９９．９９％以上の高純度Ａｌや純Ａｌ（１０５０、１１００：ＪＩＳ規格）、Ａｌ−Ｃｕ合金（２０１１：ＪＩＳ規格）、Ａｌ−Ｓｉ−Ｍｇ合金（６０６３、６０６１：ＪＩＳ規格）、Ａｌ−Ｍｎ合金（３００３、３００４：ＪＩＳ規格）、Ａｌ−Ｍｇ合金（５００５：ＪＩＳ規格）等を適用できる。
本実施形態に係るパワーモジュール１は、二つのＡＬ回路基板（ＡＬ層、ＡＬ材）２、３の間に、窒化アルミニウム（以下、「ＡＬＮ」と称する。）からなる絶縁セラミックス層（セラミックス層）５が挟まれて接合された第一接合体（接合体、パワーモジュール用基板）６及び第二接合体（接合体）７と、第二接合体７のＡＬ回路基板２に配線されたＳｉチップ（大電力半導体素子）８とを備えている。
ＡＬ回路基板２、３と絶縁セラミックス層５とは、Ａｌ−Ｓｉ系等のロウ材９によって、及び、第一接合体６と第二接合体７とは、Ｎｉ−Ｓｎ化合物層１０を介してそれぞれ接合されている。
ここで、ＡＬ回路基板２、３としては、純度９９．９９％以上の高純度Ａｌや純Ａｌ（１０５０、１１００：ＪＩＳ規格）、Ａｌ−Ｃｕ合金（２０１１：ＪＩＳ規格）、Ａｌ−Ｓｉ−Ｍｇ合金（６０６３、６０６１：ＪＩＳ規格）、Ａｌ−Ｍｎ合金（３００３、３００４：ＪＩＳ規格）、Ａｌ−Ｍｇ合金（５００５：ＪＩＳ規格）等を適用できる。
次に、本実施形態に係るパワーモジュール１の製造方法、及び、作用・効果について説明する。
まず、第一接合体６及び第二接合体７を製造する。
この工程では、ＡＬ回路基板２、３及び、絶縁セラミックス層との接合面にそれぞれＡｌ−Ｓｉ系ロウ材９を挟み、荷重０．５ＭＰａ〜５ＭＰａの荷重で圧接した状態で６３０℃、真空中にて加熱する。
まず、第一接合体６及び第二接合体７を製造する。
この工程では、ＡＬ回路基板２、３及び、絶縁セラミックス層との接合面にそれぞれＡｌ−Ｓｉ系ロウ材９を挟み、荷重０．５ＭＰａ〜５ＭＰａの荷重で圧接した状態で６３０℃、真空中にて加熱する。
次に、第一接合体６と第二接合体７とを接合した接合体１５を製造する。
この製造工程は、第一接合体６に係るＡＬ回路基板２と第二接合体７に係るＡＬ回路基板３との接合面にそれぞれＮｉを含む層を形成する第一工程と、このＮｉを含む層を対向させ、その間にＳｎ−３．５Ａｇはんだ（接合材）を接触させる第二工程と、第一接合体６に係るＡＬ回路基板２と第二接合体７に係るＡＬ回路基板３とを圧接した状態で加熱する第三工程とを備えている。以下、詳細を説明する。
この製造工程は、第一接合体６に係るＡＬ回路基板２と第二接合体７に係るＡＬ回路基板３との接合面にそれぞれＮｉを含む層を形成する第一工程と、このＮｉを含む層を対向させ、その間にＳｎ−３．５Ａｇはんだ（接合材）を接触させる第二工程と、第一接合体６に係るＡＬ回路基板２と第二接合体７に係るＡＬ回路基板３とを圧接した状態で加熱する第三工程とを備えている。以下、詳細を説明する。
第一工程では、第一接合体６に係るＡＬ回路基板２と第二接合体７に係るＡＬ回路基板３との接合面に、厚さ１μｍ〜２０μｍの好ましくは１０μｍの不図示の無電解Ｎｉ−Ｐめっき層をそれぞれ形成する。
次に、第二工程では、第一接合体６のＡＬ回路基板２に係るめっき層と第二接合体６のＡＬ回路基板３に係るめっき層との間に、Ｓｎ−３．５Ａｇの厚さ約２０μｍの不図示の圧延箔をはんだとして挟む。
そして、第三工程では、積層方向の最外層となる第一接合体６のＡＬ回路基板３と第二接合体７のＡＬ回路基板２との両方から０．０５ＭＰａ〜１ＭＰａの荷重をかけた状態で３０分間、２８０℃に保持する。
次に、第二工程では、第一接合体６のＡＬ回路基板２に係るめっき層と第二接合体６のＡＬ回路基板３に係るめっき層との間に、Ｓｎ−３．５Ａｇの厚さ約２０μｍの不図示の圧延箔をはんだとして挟む。
そして、第三工程では、積層方向の最外層となる第一接合体６のＡＬ回路基板３と第二接合体７のＡＬ回路基板２との両方から０．０５ＭＰａ〜１ＭＰａの荷重をかけた状態で３０分間、２８０℃に保持する。
この結果、めっき層に含まれるＮｉと圧延箔に含まれるＳｎとが化合するとともにＡＬに一部が拡散し、ＡＬ回路基板２、３同士が、厚さ１５μｍのＮｉ−Ｓｎ化合物層１０で接合される。
このＮｉ−Ｓｎ化合物層１０の組成は、Ｎｉ：２７〜２９ｗｔ％、Ｓｎ：７１〜７３ｗｔ％、とされており、上述しためっき層やＳｎ−３．５Ａｇの圧延箔の厚さは、上述の範囲内となるように調整されている。
このＮｉ−Ｓｎ化合物層１０の組成は、Ｎｉ：２７〜２９ｗｔ％、Ｓｎ：７１〜７３ｗｔ％、とされており、上述しためっき層やＳｎ−３．５Ａｇの圧延箔の厚さは、上述の範囲内となるように調整されている。
その後、第二接合体７のＡＬ回路基板２上にＳｉチップ８をはんだ付けする。
このとき、ＡＬ回路基板２が４３０℃の温度に加熱されるが、Ｎｉ−Ｓｎ化合物層１０の溶融はなく、接合状態を維持できる。
こうして、パワーモジュール１を得る。
このとき、ＡＬ回路基板２が４３０℃の温度に加熱されるが、Ｎｉ−Ｓｎ化合物層１０の溶融はなく、接合状態を維持できる。
こうして、パワーモジュール１を得る。
この接合体１５の製造方法によれば、ＡＬ回路基板２、３同士の接合材がＳｎを含む低融点の圧延箔なので、２８０℃といった比較的低温で溶融させることができる。この際、ＡＬ回路基板２、３を圧接した状態で加熱するので、接合面にＮｉとＳｎとが拡散したＮｉ−Ｓｎ化合物層を生成することができる。したがって、パワーモジュール１を製造する際に、第二接合体７がはんだ付け時に４３０℃という温度環境下とされても、第一接合体６と第二接合体７とを好適に接合し続けることができ、ＡＬ回路基板２にＳｉチップ８を好適にはんだ付けすることができる。
次に、第２の実施形態について図２を参照しながら説明する。
なお、上述した第１の実施形態と同様の構成要素には同一符号を付すとともに説明を省略する。
第２の実施形態と第１の実施形態との異なる点は、本実施形態に係るパワーモジュール２０は、第二接合体７の代わりに、ＡＬ厚板（ＡＬ材）２１が第一接合体６のＡＬ回路基板２に接合され、ＡＬ厚板２１にＳｉチップ８がはんだ付けされた接合体２５を備えているとした点である。
なお、上述した第１の実施形態と同様の構成要素には同一符号を付すとともに説明を省略する。
第２の実施形態と第１の実施形態との異なる点は、本実施形態に係るパワーモジュール２０は、第二接合体７の代わりに、ＡＬ厚板（ＡＬ材）２１が第一接合体６のＡＬ回路基板２に接合され、ＡＬ厚板２１にＳｉチップ８がはんだ付けされた接合体２５を備えているとした点である。
ＡＬ厚板２１は、Ｓｉチップ８のヒートスプレッダとされている。ここで、ＡＬ厚板２１としては、上述と同様に、純度９９．９９％以上の高純度Ａｌや純Ａｌ、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｍｇ合金、Ａｌ−Ｍｎ合金、Ａｌ−Ｍｇ合金等を適用できる。
この接合体２５も、ＡＬ厚板２１と第一接合体６のＡＬ回路基板２とを接合する際に、第１の実施形態と同様の製造方法にて行う。
この接合体２５によれば、第１の実施形態に係る接合体１５と同様の製造方法にて、第一接合体６とＡＬ厚板２１とを接合させることができ、ＡＬ厚板２１にＳｉチップ８をはんだ付けしてパワーモジュール２０を製造する際に上述と同様の作用・効果を得ることができる。
この接合体２５も、ＡＬ厚板２１と第一接合体６のＡＬ回路基板２とを接合する際に、第１の実施形態と同様の製造方法にて行う。
この接合体２５によれば、第１の実施形態に係る接合体１５と同様の製造方法にて、第一接合体６とＡＬ厚板２１とを接合させることができ、ＡＬ厚板２１にＳｉチップ８をはんだ付けしてパワーモジュール２０を製造する際に上述と同様の作用・効果を得ることができる。
次に、第３の実施形態について図３を参照しながら説明する。
なお、上述した他の実施形態と同様の構成要素には同一符号を付すとともに説明を省略する。
第３の実施形態と第２の実施形態との異なる点は、本実施形態に係るパワーモジュール３０は、第一接合体６のＡＬ回路基板２に、Ｓｉチップ８とＡＬ端子（ＡＬ材）３１とが装着されているとした点である。
なお、上述した他の実施形態と同様の構成要素には同一符号を付すとともに説明を省略する。
第３の実施形態と第２の実施形態との異なる点は、本実施形態に係るパワーモジュール３０は、第一接合体６のＡＬ回路基板２に、Ｓｉチップ８とＡＬ端子（ＡＬ材）３１とが装着されているとした点である。
ＡＬ端子３１は、Ｓｉチップ８等の端子とされており、第一接合体６とＡＬ端子３１とで接合体３５を構成している。ここで、ＡＬ端子３１としては、上述と同様に、純度９９．９９％以上の高純度Ａｌや純Ａｌ、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｍｇ合金、Ａｌ−Ｍｎ合金、Ａｌ−Ｍｇ合金等を適用できる。
この接合体３５も、ＡＬ端子３１とＡＬ回路基板２とを接合する際に、第１の実施形態と同様の製造方法にて行う。
この接合体３５によれば、第一接合体６とＡＬ端子３１とを接合させることができ、ＡＬ回路基板２にＳｉチップ８をはんだ付けしてパワーモジュール３０を製造する際に上述と同様の作用・効果を得ることができる。
この接合体３５も、ＡＬ端子３１とＡＬ回路基板２とを接合する際に、第１の実施形態と同様の製造方法にて行う。
この接合体３５によれば、第一接合体６とＡＬ端子３１とを接合させることができ、ＡＬ回路基板２にＳｉチップ８をはんだ付けしてパワーモジュール３０を製造する際に上述と同様の作用・効果を得ることができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、Ｎｉを含む層として無電解Ｎｉ−Ｐめっき層を接合面となるＡＬ回路基板２、３に形成させているが、ＡＬ表面の酸化膜を除去する工程を追加することによって、めっきの代わりにスパッタリング法や蒸着法によってＮｉを含む層を形成させても構わない。
例えば、上記実施形態では、Ｎｉを含む層として無電解Ｎｉ−Ｐめっき層を接合面となるＡＬ回路基板２、３に形成させているが、ＡＬ表面の酸化膜を除去する工程を追加することによって、めっきの代わりにスパッタリング法や蒸着法によってＮｉを含む層を形成させても構わない。
また、セラミックス層の材料としてＡＬＮとしているが、ＡＬＮに限らず、Ｓｉ３Ｎ４、Ａｌ２Ｏ３であっても構わない。
さらに、第一接合体６のＡＬ回路基板３にＡＬ等からなる放熱体を配してパワーモジュール用基板、若しくは、パワーモジュールとしても構わない。
また、ロウ材は、Ａｌ−Ｓｉ系ロウ材に限らず、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｎ系ロウ材であっても構わない。
さらに、第一接合体６のＡＬ回路基板３にＡＬ等からなる放熱体を配してパワーモジュール用基板、若しくは、パワーモジュールとしても構わない。
また、ロウ材は、Ａｌ−Ｓｉ系ロウ材に限らず、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｎ系ロウ材であっても構わない。
Ｎｉ−Ｓｎ化合物層１０の組成を表１に示すように変化させてパワーモジュール１を作成した。いずれの場合も、ＡＬ回路基板２、３間の接合状態を好適に維持した状態でＳｉチップ８のはんだ付けを行うことができた。なお、ＡＬ回路基板２、３として、高純度Ａｌの他に上述した１０５０材や６０６３材のようなＡｌ合金を用いても、ＡＬ回路基板２、３の表面にめっき処理が施されているので、Ｎｉ−Ｓｎ接合層の組成は同等となった。
なお、表２に示すように、本発明による場合と、Ｎｉ−Ｓｎ化合物層１０の代わりに接合層としてもＡｌ−Ｓｉ系ロウ材９を使用した場合、及び、Ｐｂ−１０Ｓｎはんだにて３６０℃ではんだ付けした場合とを、例えば、５０ｍｍ角の基板の反り量によって比較した。これらの場合には、Ｓｉチップ８のはんだ付けの際に、接合面にて溶融や剥がれ、変形の跡が見られた。
１、２０、３０ パワーモジュール
２、３ ＡＬ回路基板（ＡＬ層、ＡＬ材）
５ 絶縁セラミックス層（セラミックス層）
６ 第一接合体（接合体、パワーモジュール用基板）
７ 第二接合体（接合体）
８ Ｓｉチップ（大電力半導体素子）
１０ Ｎｉ−Ｓｎ化合物層
１５、２５、３５ 接合体
２１ ＡＬ厚板（ＡＬ材）
３１ ＡＬ端子（ＡＬ材）
２、３ ＡＬ回路基板（ＡＬ層、ＡＬ材）
５ 絶縁セラミックス層（セラミックス層）
６ 第一接合体（接合体、パワーモジュール用基板）
７ 第二接合体（接合体）
８ Ｓｉチップ（大電力半導体素子）
１０ Ｎｉ−Ｓｎ化合物層
１５、２５、３５ 接合体
２１ ＡＬ厚板（ＡＬ材）
３１ ＡＬ端子（ＡＬ材）
Claims (5)
- 二つのアルミニウム（ＡＬ）層の間にセラミックス層が挟まれて接合されてなり、
ＡＬ材がニッケル−スズ（Ｎｉ−Ｓｎ）化合物層を介して前記二つのＡＬ層の少なくとも一方に接合されていることを特徴とする接合体。 - 前記Ｎｉ−Ｓｎ化合物層の組成が、
Ｎｉ：２７〜２９ｗｔ％、
Ｓｎ：７１〜７３ｗｔ％、
とされていることを特徴とする請求項１に記載の接合体。 - 請求項１又は２に記載の接合体を備えていることを特徴とするパワーモジュール用基板。
- 請求項３に記載のパワーモジュール用基板と、
前記接合体の前記ＡＬ層に装着された大電力半導体素子とを備えていることを特徴とするパワーモジュール。 - 二つのアルミニウム（ＡＬ）層の間にセラミックス層が挟まれて接合されてなり、ＡＬ材がニッケル−スズ（Ｎｉ−Ｓｎ）化合物層を介して前記二つのＡＬ層の少なくとも一方に積層されてなる接合体の製造方法であって、
前記ＡＬ材と該ＡＬ材が積層される前記ＡＬ層との接合面にそれぞれＮｉを含む層を形成する工程と、
前記Ｎｉを含む層を対向させ、その間にＳｎを含む接合材を接触させる工程と、
前記ＡＬ材と該ＡＬ材が積層される前記ＡＬ層とを圧接した状態で加熱する工程とを備えていることを特徴とする接合体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005309708A JP4951932B2 (ja) | 2004-10-25 | 2005-10-25 | パワーモジュール用基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004309288 | 2004-10-25 | ||
| JP2004309288 | 2004-10-25 | ||
| JP2005309708A JP4951932B2 (ja) | 2004-10-25 | 2005-10-25 | パワーモジュール用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006156975A true JP2006156975A (ja) | 2006-06-15 |
| JP4951932B2 JP4951932B2 (ja) | 2012-06-13 |
Family
ID=36634812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005309708A Active JP4951932B2 (ja) | 2004-10-25 | 2005-10-25 | パワーモジュール用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4951932B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164413A (ja) * | 2008-01-08 | 2009-07-23 | Mitsubishi Materials Corp | パワーモジュール用基板及びパワーモジュール |
| JP2016167502A (ja) * | 2015-03-09 | 2016-09-15 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板及びパワーモジュール |
| WO2019188884A1 (ja) * | 2018-03-27 | 2019-10-03 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
| JP2020027878A (ja) * | 2018-08-10 | 2020-02-20 | 株式会社豊田中央研究所 | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0951060A (ja) * | 1995-08-09 | 1997-02-18 | Mitsubishi Materials Corp | パワーモジュール用基板の端子構造 |
| JP2000323630A (ja) * | 1999-03-11 | 2000-11-24 | Mitsubishi Materials Corp | 半導体装置 |
| JP2001010874A (ja) * | 1999-03-27 | 2001-01-16 | Nippon Hybrid Technologies Kk | 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品 |
| JP2001035982A (ja) * | 1998-09-22 | 2001-02-09 | Mitsubishi Materials Corp | パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置 |
| JP2002001520A (ja) * | 2000-06-16 | 2002-01-08 | Uchihashi Estec Co Ltd | はんだ付け方法及びはんだ付け構造 |
| JP2004152971A (ja) * | 2002-10-30 | 2004-05-27 | Mitsubishi Materials Corp | ヒートシンク付セラミック回路基板及びその製造方法 |
| JP2004152972A (ja) * | 2002-10-30 | 2004-05-27 | Mitsubishi Materials Corp | ヒートシンク付セラミック回路基板及びその製造方法 |
| JP2004296493A (ja) * | 2003-03-25 | 2004-10-21 | Mitsubishi Materials Corp | 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法 |
-
2005
- 2005-10-25 JP JP2005309708A patent/JP4951932B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0951060A (ja) * | 1995-08-09 | 1997-02-18 | Mitsubishi Materials Corp | パワーモジュール用基板の端子構造 |
| JP2001035982A (ja) * | 1998-09-22 | 2001-02-09 | Mitsubishi Materials Corp | パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置 |
| JP2000323630A (ja) * | 1999-03-11 | 2000-11-24 | Mitsubishi Materials Corp | 半導体装置 |
| JP2001010874A (ja) * | 1999-03-27 | 2001-01-16 | Nippon Hybrid Technologies Kk | 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品 |
| JP2002001520A (ja) * | 2000-06-16 | 2002-01-08 | Uchihashi Estec Co Ltd | はんだ付け方法及びはんだ付け構造 |
| JP2004152971A (ja) * | 2002-10-30 | 2004-05-27 | Mitsubishi Materials Corp | ヒートシンク付セラミック回路基板及びその製造方法 |
| JP2004152972A (ja) * | 2002-10-30 | 2004-05-27 | Mitsubishi Materials Corp | ヒートシンク付セラミック回路基板及びその製造方法 |
| JP2004296493A (ja) * | 2003-03-25 | 2004-10-21 | Mitsubishi Materials Corp | 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164413A (ja) * | 2008-01-08 | 2009-07-23 | Mitsubishi Materials Corp | パワーモジュール用基板及びパワーモジュール |
| JP2016167502A (ja) * | 2015-03-09 | 2016-09-15 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板及びパワーモジュール |
| WO2019188884A1 (ja) * | 2018-03-27 | 2019-10-03 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
| US11289390B2 (en) | 2018-03-27 | 2022-03-29 | Mitsubishi Materials Corporation | Insulation circuit board with heat sink |
| JP2020027878A (ja) * | 2018-08-10 | 2020-02-20 | 株式会社豊田中央研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4951932B2 (ja) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI702693B (zh) | 附冷卻器電力模組用基板及其製造方法 | |
| KR102224535B1 (ko) | 파워 모듈용 기판의 제조 방법 | |
| JP5403129B2 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
| KR101610973B1 (ko) | 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법, 그리고 히트 싱크가 부착된 파워 모듈, 파워 모듈용 기판 | |
| KR102220852B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
| KR102154889B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
| JP2009065144A (ja) | パワーモジュール用基板及びその製造方法並びにパワーモジュール | |
| WO2014103955A1 (ja) | パワーモジュール | |
| WO2015163232A1 (ja) | 接合体の製造方法、パワーモジュール用基板の製造方法 | |
| JP5725061B2 (ja) | パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板 | |
| JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP6750422B2 (ja) | 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール | |
| JP2014039062A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
| TWI744474B (zh) | 陶瓷／鋁接合體、絕緣電路基板、ｌｅｄ模組、陶瓷構件、陶瓷／鋁接合體之製造方法、絕緣電路基板之製造方法 | |
| JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
| JP6790945B2 (ja) | 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法 | |
| JP6819299B2 (ja) | 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
| JP6561886B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
| JP2005019694A (ja) | パワーモジュール | |
| JP6819385B2 (ja) | 半導体装置の製造方法 | |
| JP2014167984A (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
| JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
| JP6561883B2 (ja) | 回路基板の製造方法 | |
| JP6673635B2 (ja) | 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法、及び、接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク | |
| JP6780561B2 (ja) | 接合体の製造方法、絶縁回路基板の製造方法、及び、接合体、絶縁回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4951932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |