JP3207395B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に固相成長による単結晶および
多結晶の形成に関する。

【０００２】

【従来の技術】現在、ＬＳＩの集積度を上げるために半
導体素子の微細化はもとより、回路素子の積層化が積極
的に試みられている。例えば、積層化によって、単に演
算や記憶回路のみを作成するのではなく、上層から順
に、受光部分、信号転送部分、ＢｉＭＯＳ等による高速
演算処理部分からなる複合素子、積層キャパシタ等の構
築も提案されている。このように素子の積層化は、多層
構造の新しい多機能素子への展開や、製造工程の短縮へ
の応用など多くの可能性を得ており、今や内外で研究開
発が繰り広げられている。

【０００３】このような積層化素子を作成するための基
本構造として、ＳＯＩ（Ｓｉ ｏｎＩｎｓｕｌａｔｏ
ｒ）基板構造がある。この積層化を具体的に実現するた
めのプロセス技術としては、今までに、（１）ウエハ張
り付け法、（２）ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ
ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）法、（３）固
相成長法等がある。（３）の固相成長法とは、例えば、
図１３４（ａ）に示すように予め３００〜６００℃程度
の低温で非晶質の半導体膜３（例えば非晶質Ｓｉ）を必
要部分（例えばシリコン基板１上に形成された酸化シリ
コン膜２（絶縁膜Ｉｎｓｕｌａｔｏｒ））に堆積させ、
ＳＯＩを形成し、これを同じく例えば、５００〜６００
℃程度の低温で熱処理し固相状態で単結晶化させ図１３
４（ｂ）に示すように単結晶シリコン４を形成するもの
である。２は自然酸化によって形成された酸化シリコン
膜である。このＳＯＩ工程の温度範囲から分かる様に、
非常に低温であり、このＳＯＩ工程に至る迄に基板等に
導入した不純物の再分布は、殆ど有り得ない。この固相
成長ＳＯＩ技術は以上述べた様に実際の工程に馴染みや
すく、従って容易に積層化できる利点を持っている。

【０００４】しかし、固相成長法は、このような多くの
利点がありながら、今なお利用されにくいのはいくつか
の欠点があるためである。

【０００５】即ち、従来技術では、固相成長距離が、１
〜２μｍ程度であり、素子を搭載するには寸法が不足す
ること、また固相成長距離をさらに伸ばそうとすると、
従来技術の範囲では、予め非晶質膜に１０<sup>２０</s
up>／ｃｍ^３程度もの不純物を導入しなけれ
ばならず、これでは、この領域に素子を形成するのは適
格でないこと、さらには、従来技術では、固相成長領域
の結晶性が必ずしも良くなく、例えばＭＯＳ素子を作成
した時、その移動度はエンハンスメント型のｎ−ＭＯＳ
で２００〜４００ｃｍ^２／ｖｓｅｃであ
り、通常の単結晶基板上に作成したものに比べて、１／
２〜１／３であること、また、現状では、固相成長距離
は熱現象に起因する要素に多々依存している。すなわち
種部から固相成長させている最中に、未結晶領域では、
そのプロセス温度における特有の頻度で非晶質膜を構成
する各原子は離合集散を繰り返している。ところがある
確率で、その集合体が一定の大きさ以上になるとそれを
種としてすみやかに成長が進行し始める。こうなるとせ
っかく本来の種からのびてきた結晶はこれにぶつかって
のびないか結晶性が悪くなる。またこのように熱的な因
子によるので、固相成長距離自体に確率的とも見られる
分布があり、数百万個或いはそれ以上の個数の再結晶化
領域を作成する場合、ばらつきが発生しやすく信頼性に
懸念がある。

【０００６】また、従来技術では、膜を厚くする方が良
好な結晶が得られると考えられており、実験的にも種を
使った横方向固相成長による単結晶化膜形成において、
厚い膜の方が広い領域を単結晶化できるという報告もな
されている。さらにまた、熱処理だけで物質の形状を変
えるほど原子を動かそうとすると、ほとんど融点近くの
高温まであげなければならず、克服すべき問題が非常に
多かった。さらに、固相成長の現象自身もほとんど理解
が進んでおらず、新しいプロセスの構築、あるいは新し
い利用展開もできない状況であり、せいぜい多結晶シリ
コンによるロードトランジスタとしての利用や、多結晶
シリコンによるヒューズＲＯＭとしての利用程度であっ
た。

【０００７】

【発明が解決しようとする課題】このように固相成長で
は １．固相成長距離の不足を改善し、長くすること ２．固相成長領域の結晶性を改善すること ３．確実で再現性の高い固相成長を行うこと（信頼性の
向上） が必須の課題である。

【０００８】上記２つの課題を解決すれば、固相成長法
を用い、低温下で結晶性の良好な単結晶を提供すること
ができる。

【０００９】本発明では、例えば上記固相成長法を用
い、占有面積が小さくかつ表面積の大きな電極を形成
し、微細でかつ大容量のキャパシタを提供することを目
的とする。

【００１０】本発明では、例えば上記固相成長法を用
い、結晶性が良好で信頼性の高い半導体装置および半導
体集積回路装置を提供することを目的とする。

【００１１】また、本発明では例えば特性の良好なダイ
オードを提供することを目的とする。

【００１２】さらに本発明では、特性のばらつきが少な
く信頼性の高い薄膜トランジスタおよびトランジスタ集
積回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】そこで本発明では、非晶
質半導体薄膜を基板あるいは絶縁膜上に堆積するにあた
り、その膜を構成する主元素からなる非晶質膜の平均原
子間隔分布をあらかじめ変化させることにより、再結晶
化時の形状・膜質を所望に制御するものである。特に、
その膜を構成する主元素からなる非晶質膜の平均原子間
隔をほぼ単結晶に等しい状態で再結晶化させるものであ
る。

【００１４】本発明の第１では、非晶質半導体薄膜を基
板あるいは絶縁膜上に堆積するにあたり、特に、その膜
を構成する主元素からなる非晶質膜の平均原子間隔分布
が、単結晶の平均原子間隔分布にほぼ一致するように形
成し、これに結晶化エネルギーを付与し固相成長を行い
単結晶半導体薄膜を形成する。

【００１５】すなわち本発明は、非晶質半導体薄膜を、
結晶化前後で同程度の密度に保つようにし、これによ
り、結晶化に際し、従来にない低応力化を達成すること
ができ、大幅な結晶化寸法の拡大および膜質の向上など
をはかるものである。

【００１６】この単結晶における原子間距離とほぼ同程
度、すなわち単結晶における原子間距離の０．９８倍か
ら１．０２倍までの非晶質膜を用いるのが望ましく、さ
らに望ましくは０．９９５倍から１．００５倍とするの
が望ましく、このような平均原子間距離を持つ非晶質膜
を得るには、堆積速度および膜厚などの成膜条件が大き
く支配するものであり、例えばシリコンの場合には、温
度及びガス組成を変化させて種々の実験を行った結果、
成膜速度Ｒが下式を満たす条件下でおこなった場合に、
平均原子間距離が１．０２よりも小さい膜が得られるこ
とがわかった。

【００１７】ｌｏｇＲ（Ａ／ｍｉｎ）＜−１０６１４／
Ｔ（Ｋ）＋１４．８５７ また、単結晶における原子間距離にほぼ等しい平均原子
間距離を持つ非晶質膜を得るにはその他、熱処理の温度
における不純物濃度、熱処理の下地材質、非晶質膜の膜
質等が挙げられる。

【００１８】すなわち（１）それぞれの熱処理の温度に
おける特定の範囲の堆積速度で堆積すること、（２）そ
れぞれの熱処理の温度における特定の範囲の膜厚を用意
すること、 （３）それぞれの熱処理の温度における特
定の範囲の膜厚と特定の範囲のドーパント不純物濃度を
用意すること、（４）それぞれの熱処理の温度における
下地材質と特徴づけられる特定の範囲の膜厚を用意する
ことなどが挙げられる。また、結晶化エネルギーは熱エ
ネルギーの他、エレクトロンビームの照射や紫外光の照
射など、熱エネルギー以外のエネルギーによってもよ
く、これらを同時に用いても良い。

【００１９】また、本発明では、基本的には、共有結合
を主体にした半導体や半導体非晶質に適用した例を中心
に示すが、金属などにも若干の修正を加えれば適用する
ことが可能である。

【００２０】例えば本発明の方法の第２では、基板上
に、非晶質薄膜を、該薄膜の主構成元素の平均原子間隔
を測定しつつ、該元素の単結晶における平均原子間隔と
ほぼ一致するように堆積条件を制御して、非晶質薄膜を
堆積し、この非晶質薄膜に結晶化エネルギーを付与する
ことにより固相成長を行い単結晶を形成するようにして
いる。この平均原子間隔の測定には例えば、ラマン散乱
法を用いる。

【００２１】また本発明の方法の第４では、基板上に、
非晶質シリコン薄膜を堆積したのち該非晶質シリコン薄
膜中に、例えばシリコンイオンをイオン注入して単結晶
における平均原子間隔とほぼ一致させ、この非晶質シリ
コン薄膜に結晶化エネルギーを付与することにより固相
成長を行いシリコン単結晶を形成するようにしている。

【００２２】本発明の方法の第５では、基板表面を覆う
絶縁膜の開口部に、主構成元素の平均原子間隔が、該元
素の単結晶における平均原子間隔とほぼ一致した非晶質
薄膜を堆積し、該非晶質薄膜に結晶化エネルギーを付与
して形成した単結晶半導体薄膜と、前記単結晶半導体薄
膜内に形成されたソース・ドレイン領域を含むＭＯＳ型
素子とを具備するようにしている。

【００２３】本発明の第６では、同一基板上にＭＯＳ型
半導体素子とバイポーラ型半導体素子とが混在する半導
体装置において、前記バイポーラ素子は、前記ＭＯＳ型
半導体素子を覆う絶縁膜の開口部に露呈する前記ＭＯＳ
型半導体素子のドレイン領域からの固相成長により形成
された単結晶半導体薄膜の一部をベース領域とし、該ベ
ース領域は、前記開口部を介して前記ＭＯＳ型半導体素
子のドレイン領域と電気的に接続されるようにしてい
る。

【００２４】

【作用】本発明者らは、固相成長法を用いて非晶質半導
体薄膜を基板あるいは絶縁膜上に堆積するにあたり、そ
の膜を構成する主元素からなる非晶質膜の平均原子間間
隔分布を予め変化させることにより、再結晶化時の形
状、膜質を所望に制御する方法（以下、「本発明に関連
する方法」という）をはじめて見出した。本発明に関連
する方法において、第１は、特に、その膜を構成する主
元素からなる非晶質膜の平均原子間隔分布が、単結晶の
平均原子間隔分布の１．０２倍以上となるような成膜条
件で成膜し、さらに平均原子間隔分布を単結晶の場合の
１．０２倍以上に維持した状態で再結晶化エネルギーを
付与し固相成長を行い単結晶半導体薄膜を形成する。第
２は、その膜を構成する主元素からなる非晶質膜の平均
原子間隔をほぼ単結晶に等しい状態で再結晶化させるも
のである。

【００２５】また、本発明に関連する第１の方法では、
非晶質半導体薄膜を、その堆積温度における単結晶の平
均原子間隔の１．０２倍以上となるような堆積速度で成
膜し、熱処理等の再結晶化エネルギー付与によって再結
晶化の直前まで原子間隔の緩んだ状態を維持しておき、
熱処理時点で一気に再結晶化させることを特徴とするも
ので、このような状態を形成する方法としていくつかの
方法がある。この単結晶における原子間距離の１．０２
倍以上となる平均原子間距離を持つ非晶質膜を得るに
は、熱処理の温度における堆積速度および膜厚が大きく
支配するものであり、例えばシリコンの場合には、温度
及びガス組成を変化させて種々の実験を行った結果、成
膜速度Ｒが下式を満たす条件下でおこなった場合に、平
均原子間距離が１．０２以上の膜が得られることがわか
った。

【００２６】ｌｏｇＲ（Å／ｍｉｎ）≧−１０６１４／
Ｔ（Ｋ）＋１４．８５７ また、単結晶における原子間距離の１．０２倍以上とな
る平均原子間距離を持つ非晶質膜を得るにはその他、熱
処理の温度における不純物濃度、熱処理の下地材質、非
晶質膜の膜質等が挙げられる。

【００２７】すなわち（１）それぞれの熱処理の温度に
おける特定の範囲の堆積速度で堆積すること、（２）そ
れぞれの熱処理の温度における特定の範囲の膜厚を用意
すること、 （３）それぞれの熱処理の温度における特
定の範囲の膜厚と特定の範囲のドーパント不純物濃度を
用意すること、（４）それぞれの熱処理の温度における
下地材質と特徴づけられる特定の範囲の膜厚を用意する
ことなどが挙げられる。またさらには（５）非晶質表面
に、上記原子間隔の緩んだ状態を維持させるため、非晶
質膜の表面を清浄表面にする雰囲気とする手段を組み合
わせること（６）非晶質表面上に、上記原子間隔の緩ん
だ状態を維持あるいは一層増幅させるため、非晶質膜表
面上に別の膜を被着させ熱処理する手段もある。

【００２８】なお、非晶質薄膜を形成した後、一旦温度
を降下し、再び熱処理を行うようにしてもよいが、熱処
理等の再結晶化エネルギーの付与に際して、非晶質薄膜
が単結晶における原子間距離の１．０２倍以上となる平
均原子間距離をもつように、表面を清浄状態にするなど
の条件を整える必要がある。また、再結晶化エネルギー
は熱エネルギーの他、エレクトロンビームの照射や紫外
光の照射など、熱エネルギー以外のエネルギーによって
もよい。

【００２９】また、本発明に関連する第１の方法では、
基本的には、共有結合を主体にした半導体や半導体非晶
質に適用した例を中心に示すが、金属などにも若干の修
正を加えれば適用することが可能である。

【００３０】例えば、本発明に関連する第３の方法で
は、開口を有する絶縁膜の形成された基板表面に膜厚８
０ｎｍ以下（さらに望ましくは２０ｎｍ以下）の非晶質
薄膜を堆積して、単結晶における原子間距離の１．０２
倍以上となる平均原子間距離を持つ非晶質薄膜を得、こ
の非晶質薄膜表面を非酸化性雰囲気中で清浄状態に維持
しつつ結晶化エネルギーを付与して、固相成長により単
結晶化し、単結晶薄膜を形成するようにしている。望ま
しくはこの熱処理は、真空度１０^−４Ｔｏ
ｒｒ以下さらに望ましくはの１０^−６Ｔｏ
ｒｒ以下の高真空下で行うようにしている。また望まし
くはこの熱処理は、高純度のアルゴン、窒素、ヘリウム
などの不活性ガス雰囲気で行うようにしている。また望
ましくはこの熱処理温度は、４５０度乃至６００℃とす
るようにしている。さらに望ましくは非晶質薄膜堆積工
程と熱処理工程を、同一チャンバー内で真空を破ること
なく連続的に行うようにしている。

【００３１】また本発明に関連する第４の方法では、開
口を有する絶縁膜が表面に形成された基板上に、表面か
ら絶縁膜との界面までの距離が、前記界面まで表面の自
由原子が到達しうる程度に薄い膜厚を有する非晶質薄膜
を堆積して、単結晶における原子間距離の１．０２倍以
上となる平均原子間距離を持つ非晶質薄膜を得、この非
晶質薄膜表面を、表面の自由原子が界面まで自由に到達
しうる程度の、自由表面状態に維持しつつ非酸化性雰囲
気中で結晶化エネルギーを付与し、固相成長により単結
晶化し、単結晶薄膜を形成するようにしている。但しこ
のときの平均原子間隔はシリコン基板の上に別途設けら
れたＳｉＯ_２上に堆積した非晶質シリコン
膜でモニタした。

【００３２】また本発明に関連する第５の方法では、基
板表面を覆う絶縁膜に開口部を形成して基板表面を露出
させ、この基板表面に膜厚２０ｎｍ以下の第１の非晶質
薄膜を堆積して、単結晶における原子間距離の１．０２
倍以上となる平均原子間距離を持つ非晶質薄膜を得、こ
の第１の非晶質薄膜表面を非酸化性雰囲気中で自由表面
状態に維持しつつ結晶化エネルギーを付与し、固相成長
により前記基板を結晶種として単結晶化し、第１の単結
晶薄膜を形成し、さらにこの後単結晶薄膜上に膜厚８０
ｎｍ以下の第２の非晶質薄膜を堆積し、第２の非晶質薄
膜表面を非酸化性雰囲気中で自由表面状態に維持しつつ
結晶化エネルギーを付与し、固相成長により前記基板を
結晶種として単結晶化し、単結晶薄膜を形成するように
している。望ましくは、この第１の非晶質半導体薄膜を
結晶化エネルギーを付与する工程は、１０<sup>−４</s
up>Ｔｏｒｒ以下さらに望ましくは１０^−６
Ｔｏｒｒ以下の高真空下で加熱する工程である。さらに
望ましくは、該第１の非晶質半導体に対して電気的に活
性な元素を含有せしめるようにしている。さらに、第１
の非晶質薄膜の堆積に先立ち、絶縁膜表面に、該第１の
非晶質薄膜に対して電気的に活性な元素を含有せしめる
ようにしている。さらに望ましくは第２の非晶質薄膜に
対しても同様に行う。

【００３３】また、本発明に関連する第６の方法では、
絶縁膜表面に前記式に示した堆積速度条件を満たすよう
に非晶質薄膜を堆積して、単結晶における原子間距離の
１．０２倍以上となる平均原子間距離を持つ非晶質薄膜
を得、結晶化エネルギーを付与し、結晶化と同時に原子
を凝集させ、粒状の単結晶を形成する。望ましくはこの
表面を自由な状態に保ち、原子が膜内で自由に動けるよ
うにし、ケミカルポテンシャル（ギプス自由エネルギ
ー）の変化に注目し、結晶化と同時にシリコン原子を動
かし、原子を凝集させ、粒状の単結晶を形成する。

【００３４】また本発明に関連する方法の第７では、基
板表面を覆う絶縁膜の開口部からの固相成長により前記
絶縁膜上に形成された単結晶半導体薄膜に、ソース・ド
レイン領域を形成しＭＯＳ型半導体装置を形成してい
る。また、基板表面を覆う絶縁膜の開口部からの固相成
長により開口部から遠い位置まで伸びるように形成した
単結晶半導体薄膜内に、複数個の素子を形成するように
している。すなわち、基板表面を覆う絶縁膜の開口部か
らの固相成長により前記絶縁膜上に形成された単結晶半
導体薄膜と、前記単結晶半導体薄膜内に形成され、それ
ぞれ半導体素子を構成する複数の素子領域とを備えた半
導体集積回路において、前記開口部の数が前記素子領域
の数よりも少なくなるようにしてもよい。

【００３５】次に、本発明に関連する方法の第８では、
基板あるいは基板上に形成された薄膜上に、粒径よりも
粒間距離が小さくなるように粒状の半導体もしくは絶縁
体を各々分離形成して、これを素子領域として用いるよ
うにしている。

【００３６】また、本発明に関連する方法の第９では、
基板あるいは基板上に形成された薄膜上に、粒径よりも
粒間距離が小さくなるように粒状の単結晶シリコンを各
々分離形成して、これを素子領域として用いるようにし
ている。

【００３７】本発明に関連する方法の第１０では、単結
晶シリコンは、下地の基板あるいは薄膜表面に対する垂
直軸がほぼ＜１００＞方向に配向するように構成してい
る。

【００３８】本発明に関連する方法の第１１の半導体装
置では、粒状の単結晶シリコンは、最も出現頻度の高い
粒径を中心に、その粒径の±２０％以内に、９０％以上
の粒が含まれる粒径分布を有する。

【００３９】本発明に関連する方法の第１２では、基板
表面に形成された第１の導電型の半導体領域と、その上
層に形成された第２の導電型の粒状単結晶シリコンとで
ｐｎ接合を形成してダイオードを構成している。

【００４０】本発明に関連する方法の第１３では、第１
の導電型の半導体領域を含む基板上に、所定の厚さの絶
縁膜を介して、非晶質シリコン薄膜を堆積し、第２の導
電型のシリコン薄膜を形成し、ついでこの非晶質シリコ
ン薄膜に熱処理を施すことにより固相成長を行い第２の
導電型の粒状単結晶シリコンを形成し、さらに該絶縁膜
を熱処理により収縮せしめて前記第１の導電型の半導体
領域と前記粒状単結晶シリコンとを接触せしめｐｎ接合
を形成し、ダイオードを形成するようにしたことを特徴
とする。

【００４１】さらに本発明に関連する方法の第１４で
は、キャパシタの下部電極を第１の導電層とこの上層に
形成された粒状の第２の導電層とによって構成し、この
上層にキャパシタ絶縁膜と第２の電極とを形成し、第２
の導電層の粒状表面に起因する表面の凹凸によりキャパ
シタ面積の増大をはかるようにしている。

【００４２】本発明に関連する方法の第１５では、表面
に絶縁膜を有する第１の導電層を形成し、この上層に、
非晶質薄膜を堆積し、該非晶質薄膜に熱処理を施すこと
により固相成長を行い粒状単結晶を形成し、さらに熱処
理により該絶縁膜を収縮せしめ前記第１の導電層と前記
粒状単結晶とを電気的に導通せしめることにより第１の
導電層と粒状単結晶とからなる第１の電極を形成し、こ
の上層にキャパシタ絶縁膜、第２の電極を形成するよう
にしている。ここで非晶質薄膜は該薄膜の主構成元素の
平均原子間隔が、該元素の単結晶における平均原子間隔
の１．０２倍以上となるようにする。また該元素の単結
晶における平均原子間隔とほぼ一致するように非晶質薄
膜を堆積しても良い。

【００４３】望ましくは、熱処理に際し、この非晶質薄
膜表面を非酸化性雰囲気中で清浄状態に維持しつつ加熱
し、固相成長により単結晶化し、単結晶薄膜を形成する
ようにしている。望ましくはこの熱処理は、真空度１０
^−４Ｔｏｒｒ以下特に望ましくは、１０<su
p>−６</sup>Ｔｏｒｒ以下の高真空下で行うようにして
いる。また望ましくはこの熱処理は、高純度のアルゴ
ン、窒素、ヘリウムなどの不活性ガス雰囲気あるいは水
素など還元性ガス雰囲気で行うようにしている。また望
ましくはこの熱処理温度は、４５０度乃至６００℃とす
るようにしている。さらに望ましくは非晶質薄膜堆積工
程と熱処理工程を、同一チャンバー内で真空を破ること
なく連続的に行うようにしている。

【００４４】本発明に関連する方法の第１６では、基板
表面を覆う絶縁膜上に形成され、粒界が下地基板表面に
対する垂直軸に沿うように形成された多結晶シリコン膜
内に、ソース・ドレイン領域を形成して薄膜トランジス
タを構成している。

【００４５】本発明に関連する方法の第１７では、基板
上を覆う絶縁膜上に、非晶質薄膜を堆積して、この非晶
質薄膜に熱処理を施すことにより固相成長を行い粒界が
下地の基板表面に対する垂直軸に沿うように形成された
多結晶シリコン膜を形成し、この多結晶シリコン膜内に
ソース・ドレイン領域を備えた薄膜トランジスタを形成
する。

【００４６】ところで、非晶質から単結晶に再結晶化し
て行く過程では、不随意に結晶核が発生したり成長する
部分があると、結晶性が不良になるばかりでなく、再結
晶化寸法が伸びない等の不都合が生じる。結晶性の改善
及び結晶化距離（単結晶の形成される範囲）の伸長を目
指すには、出来るだけ高速で再結晶化させることであ
る。

【００４７】本発明者等は、鋭意検討し、種々の実験を
重ねた結果、原子間距離に着目した全く新しい方法を見
出だした。この方法は、固相成長における非晶質半導体
中の個々の原子の動きを制御しようとするもので、今ま
でにない現象を応用しているため、作用は、学問的には
まだ完全に解明されるに至っていないが、本発明者が鋭
意調べた結果に基づいて説明する。

【００４８】非晶質膜を高速で堆積する際、表面を清浄
にし、膜厚を薄くしておくと、原子が一応結合している
が、原子間の結合が緩んだ状態を作り出すことができ
る。これが結果的には、本発明の骨子である平均原子間
距離の寸法増大につながるわけである。そして平均原子
間距離の増大を保ったまま、熱処理等のエネルギー付与
を行うと表面の原子は動き易くなる。もし、非晶質膜
が、所謂「種」になる単結晶露出部分に接触している
と、その「種」結晶から、不随意に再結晶化する部分が
発生する迄に、一気に高速で再結晶化するようにすれ
ば、再結晶化寸法領域を拡大できる事を見いだした。

【００４９】また、他方、もし、非晶質膜が、所謂
「種」になる単結晶露出部分に接触していないと、一定
の膜厚以下の薄い膜を用意した場合、非晶質部分は、結
晶成長しながら凝集し、欠陥の無い粒状の単結晶とする
こともできることを見いだした。このとき一つ一つの粒
は単結晶になるが、本発明者等は、更に、膜厚や温度、
下地などを選ぶことでこの粒を、任意の大きさに揃える
ことができることも見いだした。

【００５０】さらに、結晶化熱処理温度の低温化や、熱
処理時間の短縮、欠陥の低減、結晶方位の制御など原子
が動き易いことで多くの制御が可能になった。

【００５１】また、厚い膜を用いた従来の固相成長法で
は、図１３５に示すように、低い温度で結晶成長を進め
るため、エピタキシャル成長のように自由な原子の移動
ができず、一部の原子に格子の不整合が起きると結晶欠
陥としてこの不整合が残ってしまう。そこでシリコン成
長に伴う原子位置のずれが歪として残り、これによって
双晶などの欠陥が多数発生してしまうということ、ある
いは酸化物等の物質が介在することによってもその周辺
の歪のきっかけが与えられ、そこから容易に欠陥が生じ
てしまうという結果になっていたことを発見した。

【００５２】本発明は、結晶欠陥を生じないようにしな
がら結晶化を進めるためには、この不整合、歪等を緩和
するために非晶質膜３中の原子を低温下でも自由に動け
るようにすればよいとし、図１に示すように非晶質膜表
面を清浄なまま固相成長させることにより、表面の原子
を自由にしておくようにし、歪などのもとになる過剰な
原子を表面から逃がしたり、不足した原子を表面から補
うようにすることがポイントである。したがって表面を
自由表面とするだけでなく、この表面状態が結晶成長界
面まで伝わる膜厚８０ｎｍ以下望ましくは数十ｎｍ以下
に非晶質半導体膜を形成することも重要なポイントであ
る。これにより６００℃以下で固相成長を行うときの歪
等を表面から逃がし、欠陥のない単結晶層を形成するこ
とを可能にした。

【００５３】例えば本発明に関連する方法の第３によれ
ば、半導体基板上に膜厚８０ｎｍ以下の薄い非晶質薄膜
を堆積し、この非晶質薄膜表面を非酸化性雰囲気中で自
由表面状態に維持しつつ加熱し、固相成長により単結晶
化し、単結晶シリコン薄膜を形成すれば、欠陥のない良
好な単結晶薄膜を形成することができる。またこの膜の
膜厚の下限は、成膜限界を考慮すると特にないが、理論
的に超薄膜が形成可能であるとすると格子半径の数倍以
上であるのが望ましい。

【００５４】このように原子の自由な移動を可能にしつ
つ、熱処理を行うことにより、原子位置の歪による欠陥
の発生を抑制し、膜質の良好な単結晶薄膜を形成するよ
うにしている。なお、この６００℃以下の温度では不純
物の拡散は極めて遅く単結晶中の不純物は移動すること
ができないので下地基板から非晶質中へあるいは単結晶
化の進んだ非晶質膜から下地基板へ不純物が移動したり
することはない。

【００５５】従来の方法では固相成長前に非晶質半導体
膜を大気にさらすため表面に自然酸化膜が形成され、表
面の原子が酸素との結合により、固定されてしまってい
る。また大気にさらすことがなくても固相成長のための
熱処理雰囲気において表面原子が酸化され、固定され
て、原子が押さえ付けられた状態で固相成長せしめられ
るのが通常であった。

【００５６】従来、この固相成長時の熱処理雰囲気につ
いてあまり議論されたことはなく、通常の真空度１０<s
up>−３</sup>Ｔｏｒｒ程度までの真空下や、不活性ガ
ス雰囲気中で熱処理が行われることもあったが、真空度
１０^−３Ｔｏｒｒ程度までの真空下や、通
常の不活性ガス雰囲気中には、微量の酸素が含有されて
おり、薄い自然酸化膜が形成されていた。

【００５７】そこで本発明者らは、熱処理雰囲気を高真
空にしたり、特に高純度に制御された不活性雰囲気を用
いるようにしたりして、雰囲気から酸素を完全に近い状
態に遮断して熱処理を行うことにより、自由表面を維持
し、欠陥のない単結晶膜を形成することに成功した。ま
た、非晶質薄膜の形成と固相成長とを別のチャンバーで
行う場合には、固相成長に先立ち還元性雰囲気中で自然
酸化膜を除去しておくようにすることが必要である。

【００５８】なお、非晶質半導体膜には下地基板と異な
る濃度の不純物をあらかじめ添加しておくこともでき、
これによって基板表面の非常に浅い領域に不純物濃度の
異なる単結晶層を形成することができる。また非晶質膜
の材料そのものを変えて異なる材料の単結晶層を形成す
るようにすることもできる。

【００５９】ここで、非晶質膜中の導電性不純物の濃度
を制御するには以下の方法を用いる。気体の熱分解を用
いる場合には成膜時、半導体材料を含む気体と同時に導
電性不純物を含む気体を流して膜中にこの導電性不純物
を取り込ませる。また下地基板に不純物が存在する場合
にはむしろ不純物を含まない非晶質膜を成膜することに
より、ｐ型あるいはｎ型基板上に表面近傍の数十ｎｍに
限定してイントリンシックな層を形成することができ、
半導体装置に微細化への利用価値は高い。他の方法とし
て半導体材料のターゲットを蒸発させて高真空中に維持
した基板表面に蒸着させる方法であるＵＨＶ法も有効で
ある。また蒸発させる方法としてヒータで加熱する方
法、電子ビームなどエネルギービームをあてて加熱す
る、アルゴンイオンなどのイオンを加速してぶつけター
ゲットの原子をたたきだすスパッタリング法等がある。
いずれの方法を用いても同時に半導体材料以外の導電性
不純物をターゲットとして用いて一緒に蒸着させれば下
地基板と不純物濃度の異なる非晶質膜を形成することが
できる。あるいはまた導電性不純物を含む半導体材料を
ターゲットにしてもよいことはいうまでもない。

【００６０】この方法において望ましくは、この熱処理
を、真空度１０^−４Ｔｏｒｒ以下の高真空
下で行うようにすれば、酸素濃度が極めて微量となり、
表面酸化膜の形成を抑制することができ、膜質の良好な
単結晶を形成することが可能となる。

【００６１】また望ましくはこの熱処理を、高純度のア
ルゴン、窒素、ヘリウムなどの不活性ガス雰囲気で行う
ようにすれば酸素濃度が極めて微量となり、表面酸化膜
の形成を抑制することができ、膜質の良好な単結晶薄膜
を形成することが可能となる。 またこの方法において
望ましくはこの熱処理温度を、４５０度乃至６００℃と
することにより、不純物の拡散をほとんど皆無とするこ
とができ、界面特性を良好にすることができる。

【００６２】さらにこの方法において望ましくは非晶質
薄膜堆積工程と熱処理工程を、同一チャンバー内で真空
を破ることなく連続的に行うようにすれば、極めて容易
に良好な単結晶薄膜を形成することが可能となる。

【００６３】また本発明に関連する第４の方法では、半
導体基板上に、表面から半導体基板との界面までの距離
が、前記界面まで表面の自由原子が到達しうる程度に薄
い膜厚を有する非晶質薄膜を堆積し、この非晶質薄膜表
面を、表面の自由原子が界面まで自由に到達しうる程度
に、自由表面状態に維持しつつ非酸化性雰囲気中で加熱
し、固相成長により単結晶化し、単結晶を形成するよう
にしているため、表面の原子は自由に動くことができ、
歪のない良好な単結晶薄膜を形成することができる。

【００６４】また本発明に関連する第５の方法では、半
導体基板表面に形成された絶縁膜の開口部を形成して基
板表面を露出させ、この基板表面に膜厚２０ｎｍ以下の
第１の非晶質薄膜を堆積し、非晶質薄膜表面を非酸化性
雰囲気中で自由表面状態に維持しつつ加熱し、固相成長
により前記基板を結晶種として単結晶化し、第１の単結
晶薄膜を形成することにより自由に原子が移動して結晶
性の良好な膜を得ることができ、さらにこの後単結晶半
導体薄膜上に膜厚８０ｎｍ以下の第２の非晶質薄膜を堆
積し、第２の非晶質薄膜表面を非酸化性雰囲気中で自由
表面状態に維持しつつ加熱し、固相成長により前記基板
を結晶種として単結晶化し、第２の単結晶薄膜を形成す
るようにしているため、ここでも自由に原子が移動して
結晶性の良好な膜を得ることができ、ブランケット形状
の半導体層を低温下で良好に形成することができる。

【００６５】この方法において望ましくは、この第１の
非晶質半導体薄膜を加熱する工程は、１０<sup>−６</s
up>Ｔｏｒｒ以下の高真空下で行うようにすれば、表面
の原子がよりマイグレートし易い状態になり単結晶化が
促進されて、シードとなる開口部表面から遠く離れた位
置まで広範囲の単結晶化が可能となる。

【００６６】また、さらに該第１の非晶質半導体に対し
て電気的に活性な元素を含有せしめることにより、単結
晶化速度が増大する。

【００６７】さらに、第１の非晶質半導体薄膜の堆積に
先立ち、絶縁膜表面に、該第１の非晶質半導体に対して
電気的に活性な元素を含有せしめることによっても単結
晶化速度が増大する。

【００６８】また本発明に関連する方法の第６では、絶
縁膜表面に非晶質薄膜を堆積して、単結晶における原子
間距離の１．０２倍以上となる平均原子間距離を持つ非
晶質薄膜を形成し、この結晶化と同時に原子を凝集させ
粒状の単結晶を形成することにより、極めて結晶性が良
好で粒径の揃った単結晶粒が、リソグラフィの精度に依
存することなく容易に形成される。

【００６９】本発明に関連する方法の第７では、結晶性
の良好な単結晶薄膜が、基板と開口部を介して電気的に
接続されており、ドレイン近傍で発生するインパクトイ
オン化による電流を基板に流すことができ、素子動作の
安定したＭＯＳトランジスタを得ることができる。ま
た、チャネル領域を結晶性の良好な超薄膜とすることが
できるため、高速動作が可能である。さらにチャネル領
域に不純物のほとんど入っていない層（ｉ層）を形成す
ることができるためキャリアの走行が不純物によって妨
げられることのない高移動度のトランジスタを得ること
ができる。さらには、１個の開口部（種）から結晶性の
良好な単結晶薄膜を遠くまで延ばすことができるため、
基板表面を覆う絶縁膜の開口部からの固相成長により開
口部から遠い位置まで単結晶半導体薄膜を延ばし、複数
個の素子を形成するようにすれば、他の素子領域からの
制限を受けることなく、結晶性の良好な薄膜形成を行う
ことができる。ここで単結晶薄膜の形成に際しては、本
発明に関連する方法の第１、第２、本発明の第１、第
２、などの方法を用いる。

【００７０】本発明に関連する方法の第８では、基板あ
るいは基板上に形成された薄膜上に、粒径よりも粒間距
離が小さくなるように粒状の半導体もしくは絶縁体を各
々分離形成して、これを素子領域として用いるようにし
ているため、特性が良好で信頼性の高い半導体装置を得
ることができる。粒の形成に際しては本発明に関連する
方法の第１、第２、本発明の第1、第２などの方法を用
いる。

【００７１】本発明に関連する方法の第９では、基板あ
るいは基板上に形成された薄膜上に、粒径よりも粒間距
離が小さくなるように粒状の単結晶シリコンを各々分離
形成して、これを素子領域として用いるようにしている
ため、特性が良好で信頼性の高い半導体装置を得ること
ができる。粒の形成に際しては本発明に関連する方法の
第１、第２、本発明の第１、第２などの方法を用いる。

【００７２】本発明に関連する方法の第１０では、単結
晶シリコンは、下地の基板あるいは薄膜表面に対する垂
直軸がほぼ＜１００＞方向に配向するように構成してい
るため、微細な素子を形成する際にも特性にばらつきが
なく信頼性の高いものとなる。

【００７３】本発明に関連する方法の第１１の半導体装
置では、粒状の単結晶シリコンは、最も出現頻度の高い
粒径を中心に、その粒径の±２０％以内に、９０％以上
の粒が含まれる粒径分布を有するため、微細な素子を形
成する際にも特性にばらつきがなく信頼性の高いものと
なる。

【００７４】本発明に関連する方法の第１２では、基板
表面に形成された第１の導電型の半導体領域と、その上
層に形成された第２の導電型の粒状単結晶シリコンとで
極めて良好なｐｎ接合を形成しているため、特性が極め
て良好でかつばらつきの小さいダイオードを得ることが
できる。

【００７５】本発明に関連する方法の第１３では、種々
の実験の結果、表面に絶縁膜を有する導電層上に粒状の
第２の導電層を形成するのが容易であるが、これをダイ
オードに用いる場合、粒状の第２導電層を第１の半導体
領域（導電層）に導通させる必要があるが、熱処理を行
うことにより、絶縁膜が収縮し、導通することがわかっ
た。この点に着目してなされたもので、第１の導電型の
半導体領域を含む基板上に、所定の厚さの絶縁膜を介し
て、非晶質シリコン薄膜を堆積し、第２の導電型のシリ
コン薄膜を形成し、ついでこの非晶質シリコン薄膜に熱
処理を施すことにより固相成長を行い第２の導電型の粒
状単結晶シリコンを形成し、前記第１の導電型の半導体
領域と前記粒状単結晶シリコンとの間の該絶縁膜を熱処
理により収縮消失せしめ、接触せしめてｐｎ接合を形成
し、ダイオードを形成するようにしているため、微細で
かつ特性が極めて良好でかつばらつきの小さいダイオー
ドを得ることができる。この粒状の単結晶シリコンも本
発明に関連する方法の第１、第２、本発明の第１、第２
などの方法を用いることによって容易に得られる。

【００７６】本発明に関連する方法の第１４では、キャ
パシタの下部電極を粒状の導電層で構成しているため、
表面の凹凸によってキャパシタ面積の増大をはかること
ができる。

【００７７】また本発明に関連する方法の第１５では、
粒状の第２導電層を第１の導電層に導通する必要がある
が、熱処理を行うことにより、絶縁膜が収縮し、導通す
ることがわかった。この発明はこの結果に基づいてなさ
れたもので、極めて容易に容量の大きいキャパシタを形
成することができる。この粒状の第２導電層も本発明の
第１、第２、本発明に関連する方法の第１、第２などの
方法を用いることによって容易に得られる。

【００７８】本発明に関連する方法の第１６では、基板
表面を覆う絶縁膜上に形成され、粒径がほぼ均一で粒界
が下地基板表面に対する垂直軸に沿うように形成された
多結晶シリコン膜内に、ソース・ドレイン領域を形成し
て薄膜トランジスタを構成しているため、チャネル内の
粒界の数を揃えることができ、特性のばらつきが小さく
安定した動作特性を得ることができる。

【００７９】本発明に関連する方法の第１７では、基板
上を覆う絶縁膜上に、非晶質薄膜を堆積して、この非晶
質薄膜に熱処理を施すことにより固相成長を行い粒界が
下地の基板表面に対する垂直軸に沿うように形成された
多結晶シリコン膜を形成し、この多結晶シリコン膜内に
薄膜トランジスタを形成するようにしているため、容易
に特性のばらつきが小さく安定した動作特性を得ること
ができる。凹凸のある絶縁膜の表面に非晶質膜を堆積す
るようにすれば、より自由に原子が移動することがで
き、結晶方位が揃い易い。

【００８０】さらにまた、本発明者らは、検討の結果、
従来の方法で成長距離が遠くまで伸びないことおよび成
長距離に確率的な分布が見られることに関しては、成長
端（非晶質と結晶との界面）が一定の速度で進まず波打
っていることに起因していることをを発見した。

【００８１】また結晶性が悪い原因に関しては、１μｍ
程度以上延ばすと双晶などが急激に増えていることを見
つけた。とくに現状のプロセスでは、比較的良好な結晶
性をもつ領域は１μｍ程度であり、能動デバイスを作成
するためには寸法不足であることがわかった。

【００８２】そこで、本発明者等は、鋭意検討し、種々
の実験を重ねた結果、原子間距離に着目した全く新しい
方法を見出だした。すなわち、高分解能の透過電子顕微
鏡および顕微ラマン分光法をなどを用いてこの原因を調
べ、結晶性の良好な単結晶を確実に得ることのできる方
法を見出だした。また、さらには新しい応用として完全
に配向した単結晶粒を提供する方法を見出だした。

【００８３】具体的には、小型電気炉を用いて横方向固
相成長の成長距離時間依存性を調べ、るとともに、透過
電子顕微鏡を用いてその成長端を詳細に評価し、顕微ラ
マン法を用いて膜内の応力分布を測定した。その結果、
本発明者らは成長距離と優先成長面、結晶欠陥および残
留応力の間に非常に重要な関連性があることを把握し、
この知見をもとに固相成長伸長策および単結晶の結晶性
向上策を発見し、さらには完全配向単結晶粒の形成をも
行い、実験的にも確認した。

【００８４】特に、結晶化に際し低応力化をはかるため
に、原子間距離をほぼ単結晶のそれに等しくするには、
それぞれの熱処理温度における原子密度が大きく支配す
るものであり、その他それぞれの熱処理温度における不
純物濃度それぞれの熱処理温度における表面状態それぞ
れの熱処理温度における下地膜の材料および構造などが
挙げられる。

【００８５】すなわち、非晶質から単結晶に結晶化して
いく過程で、非晶質と単結晶の平均原子間距離が異なる
と結晶化に伴って応力が生じ、さらにこのような応力が
結晶化界面の面方位を変化させ、さらには結晶欠陥を誘
起し、また単結晶化寸法が伸びないなどの不都合を生じ
るということを発見し、この不都合を防ぐために、非晶
質膜の平均原子間隔を単結晶の平均原子間隔とほぼ同程
度（０．９８倍以上１．０２を越えない程度望ましくは
１．０１以下）とすることで、結晶化に際しての応力を
抑制し結晶性の改善および単結晶化距離の伸長を可能に
した。また、これにより表面から自己単結晶を成長させ
得ることをも見出だし、これにより完全単結晶粒を得
た。

【００８６】この方法による作用は、今までにない現象
を応用しているため、学問的にはまだ完全に解明される
に至っていないのが現状である。

【００８７】本発明の第１によれば、双晶など結晶欠陥
のない結晶性の良好な単結晶を遠くまで伸長せしめるこ
とができる。

【００８８】また本発明の第２では、基板上に、非晶質
薄膜を、ラマン散乱法等を用いて該薄膜の主構成元素の
平均原子間隔を測定しつつ、該元素の単結晶における平
均原子間隔とほぼ一致するように堆積条件を制御して、
非晶質薄膜を堆積しているため、結晶化に際して密度変
化が小さいため、応力の発生を抑制し、良好な単結晶を
得ることができる。

【００８９】また本発明の方法の第３では、堆積された
非晶質シリコン薄膜中のシリコンの平均原子間隔を測定
する等の方法で、注入値を決定し、この値に基づき、シ
リコン単結晶における平均原子間隔に近づけるようにシ
リコンイオンをイオン注入して単結晶における平均原子
間隔とほぼ一致させ、この非晶質シリコン薄膜に熱処理
等を施すことにより、第２と同様結晶化に際して密度変
化が小さいため、応力の発生を抑制し、良好な単結晶を
得ることができる。

【００９０】ところで、種から近い所から再結晶化して
いくため、遠いところでは、原子間隔が大きくなってい
く。そこでこの点に着目し、本発明の方法の第４では再
結晶化に先立ち、所定の領域に選択的にイオン注入する
ようにしている。すなわち堆積された非晶質シリコン薄
膜中のシリコンの平均原子間隔を領域ごとに測定し、こ
の値に基づき、所定の平均原子間隔となるように領域ご
とに算出された量のシリコンイオンをイオン注入して単
結晶における平均原子間隔とほぼ一致させ、この非晶質
シリコン薄膜に熱処理を施すことにより、結晶化に際し
て密度変化が小さいため、応力の発生を抑制し、良好な
単結晶を得ることができる。

【００９１】さらに本発明の第５では、表面に凹凸を有
する基板（絶縁膜、半導体膜、導電膜）上に、非晶質薄
膜を該薄膜の主構成元素の平均原子間隔が、該元素の単
結晶における平均原子間隔とほぼ一致するように非晶質
薄膜を堆積し、該非晶質薄膜に結晶化エネルギーを付与
することにより固相成長を行い単結晶を形成するように
しているため、歪の発生が抑制されて結晶性が良好で、
配向性の良い単結晶が形成される。ここでこの凹凸は２
０〜４０ｎｍ程度とするのが望ましい。

【００９２】本発明の第６では、バイポーラ素子を、Ｍ
ＯＳ型半導体素子を覆う絶縁膜の開口部に露呈するＭＯ
Ｓ型半導体素子のドレイン領域からの固相成長により形
成された単結晶半導体薄膜の一部をベース領域とし、該
ベース領域が、前記開口部を介して前記ＭＯＳ型半導体
素子のドレイン領域と電気的に接続されるように形成し
ているため、接続部の結晶性が極めて良好で、接触抵抗
が小さい上、積層構造であるにもかかわらず低温下で形
成でき、下地側の素子の劣化を生じることがない。また
電流値をバイポーラ素子で増幅することができるため、
下側のＭＯＳ型半導体素子の電流値を増幅して、出力を
大電流とすることにより高速動作を可能とすることがで
きる。

【００９３】本発明に関連する方法の第１７では、基板
上を覆う絶縁膜上に、非晶質薄膜を堆積して、この非晶
質薄膜に熱処理を施すことにより固相成長を行い粒界が
下地の基板表面に対する垂直軸に沿うように形成された
多結晶シリコン膜を形成し、この多結晶シリコン膜内に
薄膜トランジスタを形成するようにしているため、容易
に特性のばらつきが小さく安定した動作特性を得ること
ができる。凹凸のある絶縁膜の表面に非晶質膜を堆積す
るようにすれば、より自由に原子が移動することがで
き、結晶方位が揃い易い。

【００９４】本発明者らが提案する主旨は、前述した通
りであるが、その指摘するところに従って作成した半導
体薄膜が、上記の様に、従来膜質をはるかに越えた良質
な膜を提供する理由についてはまだ十分な解析が進んで
いないのが現状である。

【００９５】しかし、本発明者らは、鋭意検討し計算物
理学に則り、今までにない新しいしかも厳密な計算機シ
ミュレータを作成しその原理を推測できる域に達した。
以下に本発明者らが、新しく作成したシミュレータを説
明し、同シミュレータによる解折を説明する。

【００９６】このシミュレータシステム中で最も重要な
のは、Ｓｉ原子間に働く力の算出と、さらには原子のポ
テンシャルの算出である。本発明者は、どのようなポテ
ンシャルを採用するのが最もＳｉ半導体にふさわしいか
を予め十分に調査した。その結果、本発明者が対象とし
ている問題、即ち再結晶化現象や非晶質を含む系には、
基本的にはＴｅｒｓｏｆｆのポテンシャルを用いるのが
良いと考えた。本発明者らは、Ｔｅｒｓｏｆｆのポテン
シャルに独自の改良を加えるとともに、数学的にも今ま
でにない厳密な変形導出を加えた。ポテンシャルの大き
さが分かれば、そこから粒子に加わる力や、速度等は容
易に求められることになる。

【００９７】本発明者によれば、独自に改良したＴｅｒ
ｓｏｆｆに従い、ｉ番目のＳｉに関する全ポテンシャル
は Σ(１/２)(Ｖ_ｉｊ＋Ｖ_ｊｉ) …（１） で記述できる。本発明者による改良型Ｔｅｒｓｏｆｆの
ポテンシャルは３体以上の粒子間の力を考慮しているの
で、上記（１）式に於いてＶ_ｉｊ≠Ｖ_ｊｉである。着目するＳｉ粒子の位置番号をｉと
し、その周辺の他の粒子番号をｊとすると、上記Ｖ<sub
>ｉｊ</sub>は Ｖ_ｉｊ＝ｆ_ｃ(ｒ_ｉｊ){ａ_{ｉｊ</sub >ｆ_Ｒ(ｒ_ｉｊ)＋ｂ_ｉｊｆ_Ａ(ｒ _ｉｊ)} …（２） である。ここでｒは粒子間の距離である。また、ｆ<sub
>ｃ}(ｒ_ｉｊ)は、カットオフ関数と呼
ばれ、ｆ_Ｒ(ｒ_ｉｊ)は斥力を示
し、またｆ_Ａ(ｒ_ｉｊ)は引力を
示す。ａ_ｉｊは配位数を考慮したカットオ
フ係数、ｂ_ｉｊも配位数を考慮したカット
オフ係数である。本発明者による改良型Ｔｅｒｓｏｆｆ
では、配位数に特殊なパラメタを持たせることによっ
て、陰に３体以上の力の効果を取り入れている。ｆ<sub
>Ｒ</sub>とｆ_Ａは、Ｍｏｒｓｅ型のポテン
シャルを変形したもので、 ｆ_Ｒ(ｒ)＝Ａｅｘｐ(−λ_１ｒ)、ｆ_Ａ(ｒ )＝−Ｂｅｘｐ(−λ_２ｒ) である。

【００９８】この内、λ_１とλ<sub>２</su
b>は定数であり、その大きさは原子間距離程度の値の逆
数である。

【００９９】これらを代入すると Ｖ_ｉｊ＝ｆ_ｃ(ｒ_ｉｊ){ａ<sub>ｉｊ</sub >Ａｅｘｐ(−λ_１ｒ)−ｂ_ｉｊＢｅｘｐ(−λ<sub>２</s ub>ｒ)} となる。

【０１００】ところで、カットオフ関数ｆ<sub>ｃ</sub
>(ｒ_ｉｊ)は、 ｆ_ｃ(ｒ)＝１ （ｒ≦Ｒ−Ｄ） ｆ_ｃ(ｒ)＝１／２−１／２ｓｉｎ{(π／２)(ｒ−Ｒ)／Ｄ} （ Ｒ−Ｄ＜ｒ＜＋Ｄ） ｆ_ｃ(ｒ)＝０ （ｒ≧Ｒ＋Ｄ） …（３） であり、ここに、Ｒは、通常対象とする構造の第一隣接
ゾーンだけを含むようにその寸法を選ぶ。その値は大体
２〜３オングストロームである。

【０１０１】次に、実効配位数ｂ_ｉｊであ
るが、ここでも上記カットオフ関数を使う。その定義
は、本発明者による改良型Ｔｅｒｓｏｆｆによれば、 ｂ_ｉｊ＝(１＋β^ｎζ_ｉｊ^ｎ) ^{−１／２ｎ} …（４） ここに ζ_ｉｊ＝Σｆ_Ｃ(ｒ_ｉｋ)ｇ(θ_{ｉｊ ｋ})ｅｘｐ{λ_３^３(ｒ_ｉｊ−ｒ_ｉｋ)^３｝ …（５） である。Σ記号はｋ≠ｉ、ｊで回す。ここで分かる様
に、ζ_ｉｊの意味は第３の原子ｋが入るこ
とによる環境因子であるので、ｉ原子から見た場合とｋ
原子から見た場合、互いに大きさは異なる。即ち、ζ<s
ub>ｉｊ</sub>≠ζ_ｊｉである。

【０１０２】従って、ｂ_ｉｊ≠ｂ_ｊｉであり、さらに、上記（１）式で述べた様に、Ｖ
_ｉｊ≠Ｖ_ｊｉである。

【０１０３】また、ｇ（θ）はボンド角因子であり、 ｇ(θ)＝１＋(ｃ^２／ｄ^２)−ｃ^２／(ｄ<s up>２</sup>＋ｃｏｓθ^２) …（６） である。ここで、θは図１３６の様に取るものとする。
θを求めるに当たり、実際の直交座標を用いて表現して
みる。

【０１０４】即ち ｒ_ｉｊ＝[{(ｘ_ｊ−ｘ_ｉ)^２＋ (ｙ_ｊ−ｙ_ｉ)^２＋(ｚ_ｊ−ｚ<su b>ｉ</sub>)^２}]^１／２ …（７） であり、ｒ_ｉｋも同様の手続きで求められ
る。

【０１０５】そうすると内積をＰ_ｉｊｋと
すると、 Ｐ_ｉｊｋ＝(ｘ_ｊ−ｘ_ｉ)(ｘ<sub>ｋ</sub >−ｘ_ｉ)＋(ｙ_ｊ−ｙ_ｉ)(ｙ_ｋ −ｙ_ｉ)＋(ｚ_ｊ−ｚ_ｉ)(ｚ_ｋ− ｚ_ｉ) …（８） である。

【０１０６】これらを用いて ｃｏｓθ_ｉｊｋ＝Ｐ_ｉｊｋ／(ｒ_ｉｊｒ<s ub>ｉｋ</sub>） …（９） となる。

【０１０７】ここで、上記各式に於ける定数を示す。即
ち、 Ｒ＝３.０Å、Ｄ＝０.２Å、Ａ＝３２６４.７ｅＶ、Ｂ＝９５.３７３ｅＶ、Ｃ ＝４.８３８１、 λ_１＝３.２３９４Å、λ_２＝１.３２５８Å、λ<sub >３</sub>＝λ_２、 …（１０） β＝０.３３６７５、ｎ＝２２.９５６、ｄ＝２.０４１７ である。

【０１０８】以上の準備をした後、本発明者は、Ｓｉ原
子間に働く力の算出と、運動の速度の算出について、今
までに類をみない厳密に計算を進めた。ポテンシャルの
（２）式を位置の座標で微分すると力になる。 即ち −(１／２)(∂Ｖ_ｉｊ／∂ｘ_ｉ) …（１１） −(１／２)(∂Ｖ_ｉｊ／∂ｘ_ｊ) …（１２） がそれぞれ粒子ｉ，ｊに働く力のベクトルのｘ成分であ
る。しかし実際にはこれを求めるに当たり、本発明者は
各変数の寄与を慎重に詰め、厳密な高階偏微分式を作成
した。

【０１０９】角度成分や動径成分を計算するにあたり、
その順序を図１３７に示す様に整理して考えてみた。

【０１１０】（１１）式及び（１２）式で述べた式の値
を、偏微分方程式の公式と、図１３７の呼応関係図を頼
りに求めてみた。即ち、 −(１／２)(∂Ｖ_ｉｊ／∂ｘ_ｉ)＝(１／２)[(∂Ｖ<sub >ｉｊ</sub>／∂ｒ_ｉｊ)(∂ｒ_ｉｊ／∂ｘ_ｉ )＋(∂Ｖ_ｉｊ／∂ζ_ｉｊ){(∂ζ_ｉｊ／∂ｒ _ｉｊ)(∂ｒ_ｉｊ／∂ｘ_ｉ)＋Σ(∂ζ_{ｉ ｊ}／∂ｒ_ｉｋ)(∂ｒ_ｉｋ／∂ｘ_ｉ)＋ Σ(∂ζ_ｉｊ／∂ｃｏｓ_ｉｊｋ)(∂ｃｏｓθ_ｉｊｋ／∂ｘ_ｉ)}] …（１３） また、ｊに関する偏微分方程式の変形は、同様に下の様
になる。特に、上記との対応が分かる様に、空白部分は
空白のままにして置いた。

【０１１１】 −(１／２)(∂Ｖ_ｉｊ／∂ｘ_ｊ)＝(１／２)[(∂Ｖ<sub >ｉｊ</sub>／∂ｒ_ｉｊ)(∂ｒ_ｉｊ／∂ｘ_ｊ )＋(∂Ｖ_ｉｊ／∂ζ_ｉｊ){(∂ζ_ｉｊ／∂ｒ _ｉｊ)(∂ｒ_ｉｊ／∂ｘ_ｊ)＋Σ(∂ζ_{ｉ ｊ}／∂ｃｏｓ_ｉｊｋ)(∂ｃｏｓθ_ｉｊｋ／∂ｘ<s ub>ｊ</sub>)}] …（１４） また、ｋに関する偏微分方程式の変形も、同様に下の様
になる。上記（１３）式との対応が分かる様に、空白部
分は空白のままにして置いた。

【０１１２】 −(１／２)(∂Ｖ_ｉｊ／∂ｘ_ｋ)＝(１／２)[(∂Ｖ<sub >ｉｊ</sub>／∂ζ_ｉｊ){(∂ζ_ｉｊ／∂ｒ<sub>ｉｋ</s ub>)(∂ｒ_ｉｋ／∂ｘ_ｋ)＋(∂ζ_ｉｊ／∂ｃ ｏｓθ_ｉｊｋ)(∂ｃｏｓθ_ｉｊｋ／∂ｘ_ｋ) }] …（１５） と分解する。

【０１１３】そしてＶ_ｉｊについては
（２）式を用いて偏微分式を実際に求めてみると、 ∂Ｖ_ｉｊ／∂ｒ_ｉｊ＝(∂ｆ_ｃ(ｒ_{ｉ ｊ})／∂ｒ_ｉｊ){Ａｅｘｐ(−λ_１ｒ_{ｉｊ</s ub>)−ｂ_ｉｊＢｅｘｐ(−λ_２ｒ_ｉｊ)}＋ｆ _ｃ(ｒ_ｉｊ){−λ_１Ａｅｘｐ(−λ_{１</ sub>ｒ_ｉｊ)＋λ_２ｂ_ｉｊＢｅｘｐ(−λ<su b>２}ｒ_ｉｊ)} ＝Ａｅｘｐ(−λ_１ｒ_ｉｊ){(∂ｆ_ｃ(ｒ_ｉｊ)／∂ｒ_ｉｊ)−λ_２ｆ<sub >ｃ}(ｒ_ｉｊ)}−Ｂｅｘｐ(−λ_２ｒ<sub>ｉｊ</su b>){(∂ｆ_ｃ(ｒ_ｉｊ)／∂ｒ_ｉｊ)−λ_２ｆ_ｃｒ_ｉｊ)}ｂ_ｉｊ …（１６ ） となる。

【０１１４】 ところで、∂ｆｃ(ｒｉｊ)／∂ｒｉｊは ∂ｆｃ(ｒｉｊ)／∂ｒｉｊ＝(−π／４Ｄ )ｃｏｓ{(π／２)(ｒ−Ｒ)／Ｄ} （Ｒ−Ｄ＜ｒ＜Ｒ＋Ｄ） ∂ｆｃ(ｒｉｊ)／∂ｒｉｊ＝０ （そ の他の場合） …（１７） また、 ∂Ｖｉｊ／∂ζｉｊ＝(∂Ｖｉｊ／∂ｂ<s ub>ｉｊ</sub>)(∂ｂｉｊ／∂ζｉｊ) ＝−Ｂｆｃ(ｒｉｊ)ｅｘｐ(−λ２ ｒｉｊ)(−１／２ｎ)(１＋βｎζｉｊ</sub >ｎ)−１／２ｎ−１βｎζｉｊ ｎ−１ ＝Ｂｆｃ(ｒｉｊ)ｅｘｐ(−λ２</ sub>ｒｉｊ)ｂｉｊ(βζｉｊ)<sup>ｎ</sup >／[２{１＋(βζｉｊ)ｎ}ζｉｊ] …（ １８） さらに ∂ζｉｊ／∂ｒｉｊ＝３λ３<sup>３</su p>Σｆｃ(ｒｉｋ)ｇ(θｉｊｋ)ｅｘｐ{λ<s ub>３３(ｒｉｊ−ｒｉｋ)<sup>３</s up>}(ｒｉｊ−ｒｉｋ)２ …（１９） ∂ζｉｊ／∂ｒｉｋ＝(ｄｆｃ(ｒｉ ｊ／ｄｉｊ)ｇ(θｉｊｋ)ｅｘｐ{λ３</sub >３(ｒｉｊ−ｒｉｋ)３}−３λ ３３ｆｃ(ｒｉｋ)ｇ(θｉ ｊｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒ<sub >ｉｋ)３}(ｒｉｊ−ｒｉｋ)２< /sup> …（２０） ∂ζｉｊ／∂ｃｏｓθｉｊｋ＝ｆｃ(ｒ<s ub>ｉｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒ< sub>ｉｋ</sub>)３}ｄｇ(θｉｊｋ)／ｄｃｏｓθ ｉｊｋ ＝ｆｃ(ｒｉｋ)ｅｘｐ{λ３ ３(ｒｉｊ−ｒｉｋ)３}[ ２ｃ２ｃｏｓθｉｊｋ／{ｄ２＋ｃｏｓ<sup >２θｉｊｋ}２] …（２１） そして最後に ∂ｒｉｊ／∂ｘｉ＝(ｘｉ−ｘ<sub>ｊ</s ub>)／ｒｉｊ ＝−∂ｒｉｊ／∂ｘｊ …（２２） さらに ∂ｒｉｋ／∂ｘｉ＝(ｘｉ−ｘ<sub>ｋ</s ub>)／ｒｉｋ ＝−∂ｒｉｊ／∂ｘｋ …（２３） ｃｏｓθｉｊｋ／∂ｘｉ＝{１／(ｒｉｊ ｒｉｋ)}∂Ｐｉｊｋ／∂ｘｉ＋Ｐｉｊ ｋ[(１／ｒｉｋ){∂／∂ｘｉ(１／ｒ<sub>ｉｋ</ sub>)}＋(１／ｒｉｊ{∂／∂ｘｉ(１／ｒ<sub>ｉｋ</su b>)}] ＝{１／(ｒｉｊｒｉｋ)}(ｘ<sub>ｉ</ sub>−ｘｋ＋ｘｉ−ｘｊ}−Ｐ<sub>ｉｊｋ< /sub>[{(ｘｉ−ｘｊ)／(ｒｉｋｒｉｊ ３)}＋{(ｘｉ−ｘｋ)／(ｒｉｊ ｒｉｋ３)}] ＝(１／ｒｉｋ)[{(ｘｉ−ｘｊ</ sub>／ｒｉｊ}−{(ｘｉ−ｘｋ)／(ｒ ｉｋｃｏｓθｉｊｋ}]＋(１／ｒｉｊ)[{(ｘ ｉ−ｘｋ)／ｒｉｋ}−{(ｘｉ−ｘ<su b>ｊ)／ｒｉｊｃｏｓθｉｊｋ}] …（２４） ∂ｃｏｓθｉｊｋ／∂ｘｊ＝(−１／ｒ<sub>ｉｊ</su b>)[{(ｘｉ−ｘｋ／ｒｉｋ}−{(ｘ<sub>ｉ< /sub>−ｘｊ)／(ｒｉｊｃｏｓθｉｊｋ}] …（２５） ∂ｃｏｓθｉｊｋ／∂ｘｋ＝(−１／ｒ<sub>ｉｋ</su b>)[{(ｘｉ−ｘｊ／ｒｉｊ}−{(ｘ<sub>ｉ< /sub>−ｘｋ)／(ｒｉｋｃｏｓθｉｊｋ}] …（２６） 以上はｘ方向について演算したものなので、これらの他
にｙ方向や、ｚ方向のものも用意する必要がある。その
場合それぞれの最終変形式に於けるｘを単にｙやｚに変
化させれば良い。

【０１１５】さらに、本発明者は計算を進めた。定積計
算とは、原子の運動があっても系の全体体積を一定に保
つものである。上記今まで述べてきた手法は、定積計算
であり、体積変化には格段の注意を払っていない。しか
し、例えば再結晶化固相成長はおおむね体積変化を伴
う。この場合、一般的には、運動エネルギからなる内部
エネルギと、さらにポテンシャルエネルギと、エントロ
ピ及び体積等を考慮したラグランジアンに戻り、ラグラ
ンジアンに対する運動方程式を立てる必要がある。ラグ
ランジアンは次の様に記述できる。

【０１１６】即ち、 Ｌ(ｒ_ｉ、∂_ｔ、Ｖ、∂Ｖ／∂ｔ)＝(１／２)Σｍ(∂ ｒ_ｉ／∂ｔ)^２＋{(１／２)Ｍ(∂Ｖ／∂ｔ)<sup>２</sup >}−Ｐ_ＥＶ である。

【０１１７】ここでＰＥは外部圧力であり、定圧計算の
場合は、内部圧力がこれに等しくなる様に体積Ｖが変動
する。またＭは仮想質量である。これを基にラグランジ
アンに対する運動方程式を立てる。

【０１１８】即ち (∂Ｌ(ｑｊ，ｑ´ｊ)／∂ｑｊ)−ｄ(∂Ｌ／∂ｑ´ｊ)／
ｄｔ)＝０ である。

【０１１９】この式を基に計算を進めれば良い。本発明
者はこの部分についても厳密な作業を進めた。

【０１２０】本システムは上述したように個々のＳｉ原
子の運動を厳密に調べるものである。従って基本的な出
力は個々粒子の各時間における、位置、速度、力等であ
るが、もっとマクロ的な諸量を算出することもできる。
即ち、その一例として、熱伝導率をも求めることが出来
る。本発明者はこの熱伝導率を算出する事によってその
精度及び基本動作を検討した。また、このシステムでは
単結晶を有限の温度として扱える様に工夫した。従来の
演算方式では単結晶を絶対零度とするものがあったがこ
れでは熱流束が無限大となり、正確な伝導率の計算は出
来なかった。今回、本発明者は「熱浴」を結晶の両端に
付加し得るようにし、エネルギのやりとりを管理した。
計算の結果、図１３８に示す様に、１８０Ｗａｔｔ／ｍ
ｅｔｅｒ／Ｋｅｌｖｉｎの値を得ている。これは一般の
文献によれば１４８〜１５０Ｗａｔｔ／ｍｅｔｅｒ／Ｋ
ｅｌｖｉｎであるので、２０％程度の誤差範囲内でほぼ
満足な値である。

【０１２１】まず、このシミュレータを用いて、酸化膜
上の非晶質薄膜の各粒子の時々刻々の運動を克明に検討
した。例えば、６００℃において結晶成長が進んでいる
最中の成長端の各粒子の運動を図１３９に示す。非晶質
薄膜中の原子密度が成長端の付近で低くなっていること
がわかる。

【０１２２】上記シミュレータを用いて解析した結果を
以下に記す。

【０１２３】まずこのシミュレータを用いて、酸化膜上
の非晶質薄膜の各粒子の時々刻々の運動を克明に検討し
た。その結果を表１に示す。

【０１２４】 特に計算では、Ｓｉ原子の搖れの分布からまず、算術平
均寸法を求め、この値からのズレの２乗和の平方根を∂
ｘで表現してみた。この∂ｘの値の深さ方向の平均が、
上述してきた平均原子間距離に相当するものである。ま
た、表１は非晶質薄膜の再結晶化直前の表面層からほぼ
１オングストローム程度の深さまでの粒子を対象にして
算出したものである。表１からわかる様に、例えば６０
０℃においては、∂ｘは０．３１３５オングストローム
であり、他方、非晶質薄膜上に酸化膜を被着させた状態
での再結晶化直前の∂ｘの値を求めたのが、下段の値で
ある。即ち、６００℃では０．１７９２オングストロー
ムである。ここでも、表面層からほぼ１オングストロー
ム程度の深さまでの粒子を対象にして算出したものであ
る。

【０１２５】上記２つの値から比較するとわかる様に、
明らかに酸化膜が表面に被着していると、原子の揺らぎ
寸法は小さくなっていることがよく分かる。この∂ｘの
変動の影響範囲を求めたところ、６００℃程度であれ
ば、ほぼ２００オングストローム程度まで残存すること
が分かった。

【０１２６】さらに計算を進め、５２５℃で表１に示す
様に、表面酸化膜が被着していない時は、∂ｘ＝０．３
０１１オングストロームであり、表面酸化膜が被着して
いる時は、∂ｘ＝０．１７００オングストロームであ
る。さらに４００℃では、表１に示す様に、表面酸化膜
が被着していない時は、∂ｘ＝０．２７８２オングスト
ロームであり、表面酸化膜が被着している時は、∂ｘ＝
０．１５４２オングストロームである。

【０１２７】このシミュレーション結果の指摘するとこ
ろに従って作成した解析してみると次の様に解釈でき
る。即ち、半導体薄膜が、上記の様に、薄くなると、平
均原子間距離が増大し、原子が非常に動き易い状態にな
るのである。従って、この様な状態では、「種」部から
非常に高速に再結晶化するだけでなく、非常に良質な結
晶が得られるわけである。図６（ａ）および（ｂ）に本
発明による、膜厚と平均原子間隔の算出値と実行値を示
す。図６の横軸は膜厚の深さ方向を示し、縦軸は平均原
子間隔距離を示している。膜厚が薄くなるほど、平均原
子間距離が大きくなるのがわかる。

【０１２８】また、「種」部が無い状態の場合には、非
晶質膜は、順次凝固して行き粒状になることが確認でき
た。このとき、本発明者らの計算によれば、非晶質膜が
一端、凝固を始め、粒状になり出すと、内部エネルギの
はけ口が無くなるので、その分だけ、温度が若干上昇
し、再結晶化が一層促進されることが見いだされた。

【０１２９】試作したシミュレータの予想では、再結晶
化前では、膜厚が薄くなるほど、非晶質膜表面及び膜中
は結合状態が「緩んで」おり、下地界面のみが、その構
造情報を与えている。

【０１３０】また、本発明者等は、なぜこのように、粒
状になるかについても、上記シミュレータを用いて解折
した。その結果、内部エネルギを小さくしようとする力
によるものであることが確認できた。

【０１３１】以上のことから、本発明者の検討結果で
は、得られる単結晶膜の膜質と成膜ガス中の酸素分圧と
の関連は全くなく、別の現象であることを突き止めた。
本発明者等の提案する方法によれば、非常に良好な単結
晶が得られており、双晶等は全く認められていない。

【０１３２】また、「種」部がない状態の場合には本発
明者らの計算によれば、表面側から結晶化が始まり、下
方に向かって結晶化が進行し、結晶成長端の先に、低原
子密度領域が発生することが見出だされた。また同時に
シミュレータを用い、低原子密度領域で引っ張り歪みが
発生していることも見出だした。

【０１３３】さらにまた、非晶質薄膜を６００℃程度の
温度に加熱すると再結晶化が開始される。このとき成長
端付近の非晶質中には原子密度が低い領域が形成され
る。もともと非晶質膜が一般的成膜条件のＣＶＤ法など
において成膜されると単結晶よりも密度が低く、平均原
子間隔が大きくなる。再結晶化の際には、もとの状態よ
りも密度を高める必要があるため、非晶質膜側の原子が
結晶側に多めに引き寄せられるためである。結晶化が進
むほど、結晶化端での低密度化は顕著になる。しかしあ
らかじめ、単結晶とほぼ等しい平均原子間隔の非晶質を
用意すると、低密度領域は出現しないことになる。従っ
て結晶化距離が遠くまで伸長することになる。

【０１３４】これを証明するために、次に示すような実
験を行った。まず図１４０に示すように（１００）シリ
コン基板上に絶縁膜を形成しこの一部を開口しシリコン
基板を種とした試料を用い、従来の堆積条件で５２５
℃、ＳｉＨ_４分圧１Ｔｏｒｒで膜厚２００
ｎｍのアモルファスシリコン膜を堆積し、６００℃の熱
処理をおこない［１００］方向の成長について測定し
た。

【０１３５】これを光学顕微鏡で測定した結果を図１４
１（ａ）に示す。この図は試料を真上から撮影した典型
的な光学顕微鏡写真であるが、白い領域がすでに結晶化
が進み単結晶になった領域である。１μｍまで再現性よ
く「種」から均一に伸びるが、さらに長く熱処理を行う
と成長端が波状になってくることがわかった。図１４１
（ｂ）は６００℃５分間の熱処理後写真撮影を行う手順
を数回繰り返し、横方向に固相成長していく時の成長端
の移動から求めた典型的な成長距離の時間依存性を示
す。図中の直線は原点を通らないが、成長のはじめにま
ず「種」から真上に伸び、次に横にのびはじめるため、
上に伸びている時間だけ横に伸び始めるのが遅れている
と考えられる。図中にひいた各々の直線の傾きから成長
速度を求めると、ａおよびｂで多少ばらつきがみられる
が、１．５〜２．０μｍまでは成長速度１００ｎｍ／分
で進み、その後その１／４まで成長速度が遅くなる。一
旦成長が遅れ始めた場所では成長速度は回復せず成長端
は波状になる。そして最後は「種」以外のところから発
生した結晶とぶつかって成長が止まる。

【０１３６】次に、この成長途中の成長端（アモルファ
スシリコンと結晶との界面）を断面の透過電子顕微鏡観
察（ＴＥＭ）で詳細に解析した。典型的な例として０．
５μｍまで成長させたものと２μｍまで成長させたもの
成長端の断面写真を図１４２，１４３，１４４，１４５
に示す。この結果これらはそれぞれ（１１０）シリコン
面優先成長モードと（１１１）シリコン面優先成長モー
ドであることを見出だした。

【０１３７】これを図１４６に模式図で示す。すなわち
［１００］方向に横方向成長するに従い優先成長面が変
化していくことを見出だした。

【０１３８】さらに本発明者らは、この膜内の応力を顕
微ラマン法を用いて測定した。この結果図１４７に示す
ように、「種」ではほとんど応力がみられず「種」から
１μｍ程度離れたところで３×１０^９ｄｙ
ｎ／ｃｍ^２にまで達していることがわかっ
た。

【０１３９】これらの事実から、（１１０）シリコン面
から（１１１）シリコン面への優先成長面の変化につい
て以下のように考察した。

【０１４０】まず、シリコンの剪断降伏応力については
この結晶化を進めている温度では、２〜３×１０^９ｄｙｎ／ｃｍ^２と思われる。この
値は「種」から０．５μｍ以上横に成長した位置で発生
するとみられる。この応力によって（１１１）シリコン
面のずれが起こり（１１１）シリコン面の優先成長に変
化していくと考えた。とくにこの考えでは成長が進む
と、（１１１）双晶が引き続き起こるので、１μｍ以降
では応力は一定値になり、しかも結晶性は回復しないは
ずである。事実、断面ＴＥＭで観察すると図２６で示し
たように双晶が見えている。また若干寸法位置に誤差は
あるが、成長速度の変化する点が（１１１）面優先成長
モードの発生位置に相当している。

【０１４１】このように膜中の応力が結晶成長に極めて
不利であることを発見し、この応力を低減すべく、応力
発生の原因を種々考察した。この結果、応力は「種」部
にはみられず成長に伴い増加している。そこで膜が結晶
化するときの体積変化がその原因の１つであることに気
付きこれに着目した。

【０１４２】膜が成長するに従い体積が変化するという
ことは、同じ元素で構成されていても単結晶状態と非晶
質状態で原子間の結合距離が変わる事によると考えられ
る。そこで非晶質状態でも単結晶の状態と同じ平均原子
間隔にしておけば応力が生じないはずであると考えた。

【０１４３】このような予測から、単結晶の平均原子間
隔にほぼ一致するような原子間隔の非晶質薄膜を形成し
て横方向固相成長を行ったところ、予測通り（１１０）
面優先成長が１０μｍ以上も続き、双晶など結晶欠陥が
なく結晶性の良好な単結晶薄膜を得ることができた。

【０１４４】このように、非晶質膜が、所謂「種」にな
る単結晶露出部分に接触していると、その「種」結晶か
ら、一気に高速で再結晶化し、不随意に再結晶化する部
分が発生する迄に、再結晶化寸法領域を拡大できるわけ
である。

【０１４５】また、他方、非晶質膜が、所謂上記「種」
になる単結晶露出部分に接着していない場合は、一定の
膜厚以下の薄い膜を用意した場合、非晶質部分は、個々
に、結晶成長しながら凝集し、粒状の欠陥の無い単結晶
になる。

【０１４６】本発明は、原子間距離に着目した全く新し
い方法を提供している。この方法による効果は、今まで
にない現象を応用しているので、学問的にはまだ完全に
解明されるに至っていないが、現段階では、上記の様に
説明できる。

【０１４７】

【実施例】以下に本発明の実施例について図面を参照し
つつ詳細に説明する。

【０１４８】まず、第１の参考例ではＳｉ単結晶薄膜を
得るにあたり、非晶質Ｓｉ膜の平均原子間隔を、予め、
Ｓｉ単結晶の平均原子間隔の１．０２倍以上からなる膜
を用い、非晶質膜の表面に酸化膜の成長付着を抑止し固
相成長直前まで原子間隔を緩めるため、非酸化性雰囲気
であるＮ_２雰囲気にして、熱処理した。

【０１４９】図２は、本発明の第１の参考例の薄膜形成
装置の概略を示す図である。この装置は、チャンバー１
０１と、膜堆積用の原料ガス導入口１０２と、排気口１
０３と、薄膜を形成すべき試料を載置する試料台１０４
とを具備している。本参考例では、例えば原料ガスとし
て水素Ｈ_２やＳｉＨ_４あるいは
ジシラン等を導入するようになっており、また必要に応
じてドーピングガスも導入可能である。図では簡略化の
ため、導入口は１つになっているが、これも必要に応じ
て試料台近傍まで別々に導入するようにしても良い。試
料台１０４は加熱機構を具備しており、温度は適宜上昇
あるいは降下できるようになっている。さらにここでは
結晶性を判定するための評価装置（特殊ＲＥＥＨＤ装
置）を具備しており、試料表面にビームを照射するビー
ム照射手段１０５と、試料表面からの反射電子を受ける
受光管１０６とによって、「平均原子間隔」を高精度に
モニタすることができるようになっている。このビーム
照射手段および受光管は、試料表面に非常に小さい角度
で入射及び反射させることができ、また適宜角度を変更
できる。さらに上方には、結晶性評価装置の一つであ
る、特殊ラマン分光器１０７が設けられている。この装
置を用いて薄膜形成を行う方法について説明する。図３
（ａ）および（ｂ）は、本発明の第１の参考例の膜堆積
のシーケンスの概略を示す図である。図３中横軸は時刻
であり、縦軸は温度である。図４（ａ）乃至（ｃ）は薄
膜形成工程を示す図である。ここで縦軸の温度は図２の
試料台１０４に付着させた熱電対で測定した。勿論上記
熱電対は十分較正をしたものを用いている。

【０１５０】まず、図４（ａ）に示すように、ｐ型の単
結晶（１００）シリコン基板２０１表面に予め酸化シリ
コン膜２０２を堆積させ、フォトリソグラフィにより開
口部２０３を作成した。そして薄膜の堆積に先立ち、図
３（ａ）および（ｂ）の点Ｔ１以前の時点で基板等の清
浄化を行うため、所定の温度及びガス組成で処理をし
た。

【０１５１】引き続き、図４（ｂ）に示すように膜厚３
１５オングストロームの非晶質シリコン膜２０４を堆積
する。図３では点Ｔ１から点Ｔ２の間が所謂成膜工程に
相当し、例えばこの参考例１では５２５℃であった。

【０１５２】そしてこの後窒素Ｎ_２雰囲気
中で再結晶化のための熱処理を行う。これは図３中時点
Ｔ３からＴ４に相当し温度は例えば６００℃であった。
しかる後に温度を降下させ、時点Ｔ５以降で取りだす。
このようにして図４（ｃ）に示すように単結晶シリコン
膜２０５が得られる。ここで、点１から点Ｔ２の成膜
を、温度及びガス組成を変化させて行った結果、成膜速
度Ｒが下式を満たす条件下でおこなった場合に、平均原
子間距離が１．０２以上の膜が得られた。

【０１５３】ｌｏｇＲ（Å／ｍｉｎ）≧−１０６１４／
τ（Ｋ）＋１４．８５７ この条件が示す領域を図５に記す。この条件以外の領域
では、平均原子間隔が１．０２を上回る膜は成膜できな
かった。

【０１５４】本参考例では、平均原子間隔を、シリコン
単結晶の１．０２倍以上を保持するため、非晶質シリコ
ン膜２０４の表面に酸化膜が付着しないように、図２に
示すチャンバ１０１内で、真空排気した状態で保持し
た。そして、そのまま図３のＴ３からＴ４に示す時点に
相当する６００℃で再結晶化させた。

【０１５５】図３（ｂ）には、例えばここで用いた膜質
の変遷の概略を示す。膜質は例えば図２に示した、特殊
ＲＨＥＥＤ装置１０５、１０６及び特殊ラマン分光器１
０７を用いて評価した。測定した結果を図３（ｂ）に示
す。横軸は時間の経過を示し、縦軸は平均原子間隔を示
す。Ｔ２すなわち成膜終了の時点では、酸化シリコン膜
２０２上の非晶質シリコン膜２０４の平均原子間隔は、
シリコン単結晶に比較して１．０２倍であった。また時
点Ｔ５は、再結晶化した後に相当し、平均原子間隔は、
シリコン単結晶に比較して１．００となっている。

【０１５６】この後、図２のチャンバ内でその膜質がど
のようになっているかを評価した。評価結果を図６に示
す。図６（ａ）は測定原理を示す図である。図６（ｂ）
から明らかなように、平均原子間距離は表面から８０ｎ
ｍ程度までは１．０２以上であり、さらに深くなると極
めて小さくなることがわかる。また横方向固相成長速度
の測定結果を図７に示す。横軸は再結晶化時間をしめ
す。これは換言すれば、図３の時点Ｔ３からＴ４に相当
するものである。縦軸は横方向再結晶化距離である。こ
の横方向距離の寸法は、長ければ長いほどＳＯＩ素子と
しての利用に適するわけである。そしてまた、この再結
晶化領域に結晶欠陥が極力少ない方が、ＳＯＩ素子への
応用展開に有利になるわけである。図７の図中の曲線ａ
は、上記示してきた参考例に相当するものである。図７
中の曲線ｂ、ｃ、ｄは、比較の為に作成した、従来方法
に依るもので、いずれも膜厚２００ｎｍの非晶質膜を堆
積し、格段の注意は払わず、途中で大気に曝した。その
後、別の炉に入れ、Ｎ_２雰囲気でアニール
し、６００℃１時間の熱処理を行ったものである。この
時の平均原子間隔は１．００１であった。このようにし
て再結晶化された従来例の場合、再結晶化速度が遅く双
晶も多く含んでいた。

【０１５７】図からあきらかなように、本発明参考例の
方法によれば、従来例の結果に比べて、約１．７倍の勾
配で成長している。この勾配、即ち成長速度が早ければ
早いほど、結晶性が良く、遠くまでのびるわけである。

【０１５８】既に作用の項で述べたように、非晶質から
単結晶に再結晶化して行く過程では、不随意に結晶核が
発生する部分があると、結晶性が不良になるばかりでな
く、再結晶化寸法が伸びない等の不都合が生じる。従っ
て、結晶性の改善及び結晶距離の伸長を目指すには、出
来るだけ高速で再結晶化させることである。本発明の参
考例の結果は、上記データでもわかる様に、「高速性」
と、「結晶性」の両面に大きな成果を見出している。従
来方法では、不純物を高濃度に添加したり、圧力を加え
たりする手段を用いているが、本発明者等は、原子間距
離に着目した全く新しい方法を提供している。

【０１５９】このように非晶質シリコン膜表面を清浄に
し、膜厚等を予め薄くすることにより、原子が一応結合
しているが、原子間の結合が緩んだ自由な状態を作り出
しており、これが結果的には、平均原子間距離の寸法増
大につながる。そして平均原子間距離の増大を保ったま
ま、熱処理を行うと非晶質シリコン膜表面の原子は動き
易くなる。そして、「種」になる単結晶露出部分から、
一気に高速で再結晶化し、不随意に再結晶化する部分が
発生する迄に再結晶化寸法領域を拡大することができ
た。

【０１６０】なお、本参考例では、再結晶化工程に於い
て、その雰囲気をＮ_２としたが、これを水
素雰囲気やアルゴン雰囲気としても良い。また、本参考
例では固相成長温度を堆積温度よりも高温としたが逆に
固相成長温度を低温として長時間熱処理してもよく、ま
た光で固相成長を促進させてもよい。また熱処理以外に
ＥＢなどを用いても良い。

【０１６１】次に本発明の第２の参考例について説明す
る。

【０１６２】集積回路の微細化にともない半導体素子の
大きさは限界に近づき、単に２次元的に縮小するだけで
なく３次元的な配慮、すなわちチャネル領域の縮小を単
にソースとドレインの間隔を狭めるというだけでなく、
深さ方向にも縮小することが必要になってきた。例えば
ＭＯＳでは、チャネルの間隔が〜０．１μｍ程度に狭く
なってくると、実際に電流の流れるチャネルの表面近傍
だけを低濃度層にする必要も生じてきており、今後のデ
バイスサイズの縮小にはこのような極薄い単結晶層の形
成技術が不可欠となってくる。さらに、バイポーラート
ランジスタにおいてもベース領域を薄くすることで高速
動作が可能となるなど本発明の応用範囲は広い。

【０１６３】図８は本発明の第２の参考例としてバイポ
ーラトランジスタのベース領域に用いることができる薄
い単結晶シリコン層の製造方法を示したものである。

【０１６４】まず図８（ａ）に示すように、シリコン基
板の表面を０．１％ＨＦ水溶液で洗浄して、表面の自然
酸化膜２を除去し、基板の表面を清浄にする。この基板
を図２の装置に移す。

【０１６５】つぎに、水素ガスを１００００ＳＣＣＭ、
１Ｔｏｒｒ流しながら５２５℃に温度を上げる。そし
て、５２５℃に保持したままシランガス５００ＳＣＣ
Ｍ、３Ｔｏｒｒを２分間流し、シランガスの熱分解反応
により基板上に非晶質膜を堆積した。このときの非晶質
膜の平均原子間隔は単結晶の１．０２倍となった。但し
この平均原子間隔は別途基板上に設けた酸化シリコン膜
の上に堆積した非晶質膜を用いてモニターした。非晶質
膜３の膜厚を８０ｎｍ以下にすると平均原子間隔は単結
晶の１．０２倍から徐々に増大した。

【０１６６】またシランガスと同時にジボランを流すと
ｐ型の半導体層ができ、ホスフィンを同時に流すとｎ型
の半導体膜ができる。ここではシランガスのみを流した
場合を示す。

【０１６７】このようにして、シランガスを流し非晶質
シリコン膜３を成膜した後、再び高純度の水素ガスを流
して非晶質シリコン膜の表面が酸化されないようにしな
がら６００℃に昇温し、１０時間保持した。なお、水素
ガスの代わりにアルゴンガス、ヘリウムガス、窒素ガス
などの高純度ガスを用いても同様であり、さらに、１０
^−４Ｔｏｒｒ以下の高真空に維持しても良
い。このように、６００℃の非酸化性雰囲気で熱処理し
ている間に図８（ｃ）に示すように固相成長により下地
シリコン基板から結晶化が起こり、非晶質シリコン３は
単結晶シリコン層４になる。この時、非晶質シリコンの
平均原子間隔は単結晶の１．０２倍と緩んだ状態にあ
り、図１に示したように非晶質表面からシリコン原子が
自由に動いて、固相成長するに従って余ったシリコン原
子が表面に抜けたり、足りないシリコン原子が表面から
補われるため、結晶欠陥の無い高品質の単結晶を成長さ
せることができたものと思われる。

【０１６８】ここでシリコン原子の移動できる範囲、表
面から補給の届く範囲、あるいは表面の活性なシリコン
原子の結合ポテンシャルの及ぶ範囲を測定するため、膜
厚を変化させて非晶質膜の平均原子間隔を変化させ、他
の条件はまったく同様にして欠陥密度を測定した。すな
わち非晶質シリコン膜の成長と固相成長は同一のチャン
バー内で行うようにし表面に酸化膜の無い状態で固相成
長させた場合の単結晶膜と、種々の膜厚の非晶質シリコ
ン膜を成膜し従来通り一旦別の反応炉に移して表面に自
然酸化膜を形成した後固相成長した場合との単結晶膜の
欠陥密度の差を測定した。その結果を図９に示す。この
図からあきらかなように、非晶質シリコン膜の膜厚を８
０ｎｍ以下にするのが望ましく、８０ｎｍ以上にすると
これらの効果が及ばなくなり結晶欠陥がみられるように
なる。

【０１６９】次に、膜厚を変えて非晶質膜の平均原子間
隔を変化させ、酸化膜のない自由表面を維持した場合
（曲線ａ）と、非晶質膜成膜後一旦大気中に取り出した
り、固相成長中の雰囲気を酸化雰囲気にしたりすること
で非晶質膜表面に酸化膜が存在する場合（曲線ｂ）と、
エレクトロンモビリティと非晶質膜の膜厚との関係を測
定した結果を図１０に示す。この場合酸化膜が存在しな
い形成方法である本参考例の膜厚が８０ｎｍ以下の場
合、すなわち非晶質膜の平均原子間隔が単結晶の１．０
２倍以上の場合には、エレクトロンモビリティは大き
く、これを越えると小さくなるのに対し、表面に酸化膜
が存在する従来の形成方法の場合はエレクトロンモビリ
ティが小さい。この図から酸化膜の存在しないこと、平
均原子間隔を単結晶の１．０２倍以上に保つことがエレ
クトロンモビリティに極めて重要な役割をはたすことが
わかる。比較のため図１３４に非晶質膜の表面が酸化さ
れており、平均原子間隔が単結晶の１．０２倍より小さ
い場合の固相成長の様子を説明したものを示したがこの
場合、非晶質膜は原子がランダムに配置されており、結
晶成長が進むと規則性のある結晶格子位置にそれぞれの
原子が収まっていく。この時、ランダムな配置をしてい
る原子の数と規則性のある格子位置に入っている原子の
数は一致していない。これは局所的にはさらにひどく、
図１３５に示したように結晶成長に伴い格子の間に余っ
たり、格子位置にあるべき原子が足りなくなったりして
しまう。にもかかわらず、それぞれの原子は非晶質とい
えども互いに結晶をもっておりモビリティは小さく全く
自由に動けるわけではない。そこで、これらは格子歪や
結晶欠陥、双晶などとして単結晶膜に残ってしまう。こ
のため従来の方法の場合では、非晶質成膜後、固相成長
で結晶化をすると単結晶中に多数の結晶欠陥存在する。
これらは双晶や積層欠陥と呼ばれるものであり、点欠陥
や転位ネット、らせん転位なども多く含む。

【０１７０】次に第３の参考例について説明する。なお
前記参考例では水素雰囲気中で非晶質シリコン膜を成長
したが、この例ではターボ分子ポンプを使って１×１０
^−４Ｔｏｒｒの高真空に排気しながら、熱
処理して単結晶化する。すなわちシランガスの熱分解を
用い、圧力３Ｔｏｒｒ、流量２００ｓｃｃｍ、５２５℃
において堆積速度１０ｎｍ／分で非晶質シリコンを堆積
し、５分間シランガスを流し、シランガスを止めた後、
ターボ分子ポンプを使って１×１０^−４Ｔ
ｏｒｒの真空に排気しながら、６００℃、１０時間熱処
理して単結晶化し５０ｎｍの単結晶薄膜を成膜した。従
来はロータリーポンプを用いて１０^−２Ｔ
ｏｒｒ程度に排気しており、微量の酸素が自然酸化膜を
形成していたが、ターボ分子ポンプの導入により極めて
高真空を得ることができる。

【０１７１】この場合、透過電子顕微鏡（ＴＥＭ）で
は、結晶欠陥が観察されず、膜厚を変化させたが、膜厚
が８０ｎｍ以下で、平均原子間隔が単結晶の１．０２倍
以上の膜ではいずれもＴＥＭで結晶欠陥が観察されなか
った。

【０１７２】次に第４の参考例について説明する。

【０１７３】この例では、キャリア濃度１×１０^１７ｃｍ^−３になるように、非晶質
膜成膜時にシランガスと同時にホスフィンを流して形成
した膜の単結晶化後の移動度を、Ｈａｌｌ測定で求めた
結果，図１０に示したのと同様になった。従来のように
表面に酸化膜があると薄い非晶質を用いても移動度の高
い結晶性の良い単結晶は得られなかったのに対し、本発
明の方法を用いると、膜厚が８０ｎｍ以下すなわち平均
原子間隔が単結晶の１．０２倍以上である非晶質膜を用
いて固相成長させると結晶性が急激に良くなり、単結晶
シリコンで得られる移動度の限界まで移動度は向上させ
ることができた。

【０１７４】次に本発明の第５の参考例について説明す
る。

【０１７５】この例では熱処理中の真空度による依存性
を測定するため、前記参考例と同様にして非晶質シリコ
ンを５０ｎｍ成膜した後、真空度を変えて６００℃、１
０時間熱処理した膜のＨａｌｌ移動度を測定した。この
成膜直後の膜の平均原子間隔は単結晶の１．０２５倍で
あった。この結果、真空度が１×１０^−３
Ｔｏｒｒより悪くなると図１１に示すように結晶化後の
膜中の移動度は急激に低下した。これらの膜の表面を熱
処理中にＲＨＥＥＤ（ＲｅｆｌｅｃｔｉｏｎＨｉｇｈ
Ｅｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｄｉｆｒａｃｔｉｏ
ｎ）により観察すると１×１０^−３Ｔｏｒ
ｒより悪い真空では、結晶化が終わってもシリコンの結
晶を示す回折像が得られず、表面が酸化物が覆われてい
ることも判明した。固相成長前後の平均原子間隔の時間
変化を調べた結果成膜直後に単結晶の１．０３倍であっ
たものの炉内に放置されている間に徐々に平均原子間隔
が縮み、固相成長直前には１．００５まで縮んでいるこ
とが判明した。これは本参考例の平均原子間隔の縮みの
効果を裏付ける証拠の一つとして挙げられる。

【０１７６】さらに第６の参考例として、固相成長中の
非晶質シリコン表面の酸化を防ぐために雰囲気を還元雰
囲気とする方法について説明する。配管のつなぎ目など
からの空気の漏れあるいは炉内の壁の吸着分子の再蒸発
などによって、炉の中には酸素、水分などが漂ってお
り、これを水素ガスで希釈あるいは押し流すことによっ
て還元雰囲気とした。ここで、水素ガスの圧力を高く、
流量を大きくすると表面の酸化が抑止され、堆積された
非晶質膜の平均原子間隔が固相成長直前まで維持される
ため、単結晶中の欠陥がなくなり、移動度が向上してく
る。ここで下地基板として砒素濃度２×１０<sup>１９<
/sup>ｃｍ^−３のｎ型シリコン基板を用い、
この上層に膜厚２０ｎｍのイントリンシックの非晶質シ
リコン膜を形成し、上記水素を用いた還元雰囲気中で、
５８０℃、１時間の熱処理を行い単結晶シリコン膜を形
成した。堆積した２０ｎｍの非晶質シリコン膜の平均原
子間隔は単結晶の１．０３倍であった。但しこの値は別
途堆積した酸化シリコン上の非晶質膜を用いてモニター
した。

【０１７７】このとき水素流量を変化させ、水素流量と
エレクトロンモビリティとの関係を測定した結果を図１
２に示す。この図からもあきらかなように、水素流量が
増大するとエレクトロンモビリティが増大することがわ
かる。

【０１７８】なお還元性の水素雰囲気以外にアルゴンガ
ス、ヘリウムガス、窒素ガスなどの不活性ガスを流して
も同様の効果が得られた。

【０１７９】単結晶化を終了した後の不純物分布をＳＩ
ＭＳで分析した結果の一例を図１３に示す。下地基板は
砒素濃度２×１０^１９ｃｍ^−３
のｎ型半導体であるが、その上に本発明の方法によって
形成した２０ｎｍの単結晶薄膜はＳＩＭＳの検出限界以
下の導電性不純物を含まないイントリンシックのままで
あった。

【０１８０】以上シリコンを含むガスの熱分解による化
学気相堆積法（ＣＶＤ法）を例に示したが、非晶質シリ
コン成膜に蒸着法、スパッタ法などを用いても同様の効
果を得ることができた。また、シリコン以外にもゲルマ
ニウムでも同様の効果を得ることができることはいうま
でもない。

【０１８１】第７の参考例としてこの装置を用いてＭＯ
Ｓ型トランジスタを形成する方法について説明する。

【０１８２】まず、図１４（ａ）に示すようにシリコン
基板表面１１に、一層目の半導体装置を形成した後、Ｃ
ＶＤ法によりシリコン基板全面にシリコン酸化膜１２を
約１μｍ堆積する。ここで一層目の半導体装置はゲート
電極６とソースドレイン領域７とからなるＭＯＳＦＥＴ
であり、８は素子分離絶縁膜である。

【０１８３】次に図１４（ｂ）に示すように、レジスト
を塗布し露光現像した後、反応性イオンエッチングによ
り所望領域のシリコン酸化膜１２をエッチングし、積層
部分単結晶化の際に種結晶となるシリコン基板表面を露
出させ、残るレジストを剥ぐ。そしてシリコン基板を酸
等で洗浄し、露出しているシリコン表面を清浄に保ちな
がら非晶質シリコンの反応炉内に搬入する。

【０１８４】形成に際してはまず、ウェハを反応炉に搬
入した後、反応炉内を真空引きする。後で固相成長をさ
せる時に種結晶となる露出シリコン面には、自然酸化膜
が成長しないよう細心の注意をする。そして基板温度を
４５０〜５５０℃に上げる。

【０１８５】ここで非晶質シリコンの堆積をシランガス
を用いて行う場合、良質の非晶質シリコンを得るために
基板温度は５００〜５５０℃の間に保ち、ジシランガス
を用いる場合には４５０〜５５０℃の間に保つ。シラン
あるいはジシランガスを反応炉内に導入し、これらシラ
ン系ガスの熱分解反応により、基板全面に非晶質シリコ
ン１３を堆積する（図１４（ｃ））。この時，シラン系
ガスにジボランあるいはホスフィンを混入し、ボロンあ
るいはリンを含む非晶質シリコン膜を堆積しても良い。
この非晶質シリコン層の膜厚は２０ｎｍ以下とする。こ
のようにして２０ｎｍ以下の所望の膜厚が得られた段階
で、シラン系ガスの反応炉内への導入を止め炉内温度を
低下させる。堆積速度はガス流量等で制御し前記の堆積
速度式を満たす条件で成膜する。

【０１８６】続いて、継続して装置内を真空引きし、１
０^−７Ｔｏｒｒ以下の高真空にして、炉内
温度を６００℃程度まで昇温し薄い非晶質シリコン膜を
結晶化し、単結晶シリコン層１４を形成する（図１４
（ｄ））。この工程で、基板シリコンと接している面を
固相成長のシードとして非晶質シリコンが横方向に単結
晶化する。高真空中では、非晶質膜の平均原子間隔は堆
積時の値に維持されるため、非晶質膜の結合は緩い状態
に保たれており、非晶質及び単結晶シリコンの表面のシ
リコン原子は結合が不完全であるため非常に動き易く、
表面をマイグレートして移動する。さらにまた２０ｎｍ
以下の薄膜にすることにより、表面マイグレートの影響
が膜中全体に及び、膜中の原子全体が非常に動き易い状
態に保たれる。そのため結晶化速度が大きく、単結晶化
を妨げる無作為の結晶核生成が起こる前に、シードから
遠くまで単結晶化される。例えば６００℃で結晶化させ
た場合、２０μｍの長さまで単結晶化した。結晶成長さ
せる温度はさらに低い温度でも良い。しかしその場合よ
り長い時間が必要となる。例えば５８０℃では２０時間
以上必要であった。また、非晶質シリコン中に濃度１０
^２０ｃｍ^−３程度のボロンある
いはリンを導入すると、結晶化速度が増加し、単結晶化
領域は１００μｍとなった。さらに、下地の絶縁膜表面
にあらかじめ高濃度のリン、ボロンなどシリコンに対し
て電気的活性な元素を入れておくとさらに広い領域の単
結晶化を進めることができた。また絶縁膜そのものをリ
ン、ボロンなどを含むガラスで形成しても同様の効果を
得ることができた。これらの工夫により表面の原子のマ
イグレーションに加え、下の方の界面の原子の移動も起
き易くすることで結晶成長の速度が速くなり、より広く
単結晶化が進んだと考えられる。

【０１８７】また、非晶質シリコンを単結晶化する前に
反応炉から一旦搬出して、イオン注入によりボロンやリ
ンを導入するようにしても良い。この場合には、炉内に
再度搬入した後、固相成長の前に自然酸化膜の剥離を再
び行い、平均原子間隔を再度緩める必要がある。

【０１８８】またこの変形例として、単結晶化前に、非
晶質層を所望の形状に整形しても良い。この場合には、
レジストを塗布し、露光現像した後、ＲＩＥでシリコン
をエッチングし、残るレジストを剥離する。また固相成
長速度は成長の方向で大きく異なり、＜１００＞方向が
最も早いことが確認されている。そのため、非晶質層の
形状は図１５に示すように＜１００＞方向に長辺がある
形状にした。炉内にウェハを搬入し、非晶質シリコン上
の自然酸化膜を前述の還元反応により剥離する。その
後、高真空状態で固相成長を行う。

【０１８９】以上の工程で薄くかつ高品質の単結晶シリ
コン薄膜１４が形成されるが特に必要がなければ、２０
ｎｍ以下の膜厚の単結晶薄膜をそのまま用いて素子を形
成しても良い。この場合、むしろ移動度などは大きくな
り、ＮＭＯＳで１０００ｃｍ^−２／Ｖ．Ｓ
を越えるものも得られた。ただし素子を形成する際、通
常の素子と異なりソース・ドレインのコンタクト形成等
に工夫を要する。まず、単結晶シリコン薄膜１４の上に
絶縁膜１８を形成し、この絶縁膜１８のソース・ドレイ
ンの一方に相当する領域にコンタクトＨを開ける。これ
にはＲＩＥ、ＣＤＥ、フッ素系の水溶液などのいずれを
用いても、オーバーエッチングにより単結晶膜を突き抜
けるということが起きる。そこで、コンタクト抵抗を下
げるために配線１９としては、通常用いられる多結晶シ
リコンではなく、タングステンシリサイドなどのシリサ
イドを用いた。例えばタングステンシリサイドの形成に
は、六フッ化タングステンと水素ガスの混合ガスなどを
用いた。また、本参考例を用いてコンタクト領域の単結
晶薄膜の露出部分のクリーニングをしてから連続して高
濃度にドープした２０ｎｍ以下の薄膜非晶質シリコンを
堆積し結晶化して配線として用いても良い。いずれにし
ても良好なコンタクト特性が得られ前記したように高移
動度の素子（トランジスタなど）を形成することができ
た（図１４（ｅ））。

【０１９０】さらに第８の参考例として２回の非晶質シ
リコンの堆積と熱処理による結晶化を用いてより厚い単
結晶層を形成する例について説明する。

【０１９１】１回目の非晶質シリコン堆積と結晶化は図
１４（ａ）乃至図１４（ｄ）に示した前記第６の参考例
とまったく同様に行い図１６（ａ）乃至図１６（ｄ）に
示すように単結晶シリコン膜１４を得る。

【０１９２】この後、２回目の非晶質シリコン堆積と結
晶化を行う。すなわち第１の単結晶シリコン膜形成のた
めの熱処理後、反応炉を開けることなくそのまま反応炉
温度を４５０℃〜５５０℃にして、シラン系ガスを反応
炉内に導入し、膜厚２００ｎｍの非晶質シリコン膜１３
ｓを堆積して（図１６（ｅ））、ガスの導入を止める。
この時点ではシリコン基板１１を炉外に搬出し、別のア
ニール炉を用いて結晶化しても良い。そして炉内温度を
６００℃程度に昇温し、図１６（ｆ）に示すように、先
に結晶化した膜１４をシードとして非晶質膜を垂直方向
に単結晶化する。２００ｎｍの非晶質膜１３ｓを堆積し
た場合、垂直方向に容易に単結晶化し単結晶シリコン膜
１４が得られた。

【０１９３】この後シリコン基板を真空炉外に搬出し、
ＣＶＤ法でシリコン酸化膜を堆積し、レジストを堆積し
て露光現像し、このレジストをマスクにして下層のシリ
コン酸化膜の所望領域を反応性イオンエッチングにより
エッチングする。そして残りのレジストを剥離し、次に
シリコン酸化膜をマスクとして単結晶化したシリコンの
所望領域を反応性イオンエッチングによりエッチングす
る。再び、ＣＶＤ法でシリコン酸化膜２０を堆積した
後、バイアススパッタ法でシリコン酸化膜を平坦化す
る。その後、単結晶シリコン層が露出されるまでシリコ
ン酸化膜を湿式エッチングする（図１６（ｇ））。この
ようにしてシリコン酸化膜２０によって素子分離のなさ
れた２層目の単結晶シリコン層が得られ、単結晶シリコ
ン層１４としての合計膜厚２２０ｎｍとなる。

【０１９４】以下は２層目のＭＯＳ型トランジスタの製
造を記す。まず２層目のシリコン基板にしきい値制御の
ためのチャネルドーピングをし、ゲート絶縁膜となるＣ
ＶＤシリコン酸化膜を２０ｎｍ堆積し、ゲート電極とな
るＣＶＤポリシリコン膜を２００ｎｍ堆積する。レジス
トを塗布し、露光現像し、ＲＩＥでポリシリコンをエッ
チングしてゲート電極を形成しさらに、ソース・ドレイ
ンとなる領域に導電性不純物をイオン注入する。ドーズ
量は２層目シリコン膜の膜厚を考慮して決定する。例え
ば、膜厚が５０ｎｍの場合、１×１０^１５
ｃｍ^−２とすると、Ａｓイオンで１×１０<
sup>２０</sup>ｃｍ^−３の高濃度が得られ
た。そして活性化アニールを行い、導電性不純物を活性
化する。さらにＣＶＤシリコン酸化膜を堆積し、ソース
・ドレイン電極形成のための開口部を設け、電極及び配
線層を形成する。

【０１９５】また、本参考例においては、非晶質膜形成
は、スパッタ法あるいはＵＨＶ法を用いても良い。例え
ば、一部シリコン基板を露出させた絶縁膜を有するシリ
コン基板を１０^−１０Ｔｏｒｒ以下の高真
空に保持し、高純度シリコンをターゲットとして電子ビ
ームで蒸発させ、このシリコン基板表面に蒸着させる。
この時まず、蒸着により絶縁膜上に平均原子間隔１．０
３倍、膜厚２０ｎｍの非晶質シリコン膜を形成した後、
このシリコン基板を高真空に保持したまま６００℃で５
時間以上加熱すると絶縁膜上に単結晶シリコン薄膜を形
成することができた。

【０１９６】次に本発明の第９の参考例について説明す
る。

【０１９７】この例では図１７に示すように、粒状の単
結晶シリコン２０５を形成することを特徴とする。ここ
でもやはり、参考例１と同様にシリコン単結晶薄膜を得
るにあたり、非晶質シリコン膜の平均原子間隔を、予
め、シリコン単結晶の平均原子間隔の１．０３倍以上か
らなる膜を用い、非晶質膜の表面に酸化膜の成長付着を
抑止するため非酸化性雰囲気のＮ_２にし
て、熱処理した。

【０１９８】膜作成の装置は、図２に示したものと同一
のものを用いた。また薄膜形成のためのシーケンスは図
３（ａ）と同一とした。しかし、試料構造は若干異なる
形を選んだ。即ち、先の参考例１では図４に示すように
酸化シリコン膜２０２に開口部２０３を設けたが、この
実施例１では、図１８（ａ）乃至（ｃ）に示すように開
口部を設けなかった。

【０１９９】まず、図１８（ａ）に示すように、酸化シ
リコン膜２０２を形成した後、図１８（ｂ）に示すよう
に非晶質シリコン膜２０４を堆積する。この膜厚は参考
例１では３１５オングストロームであったが、ここでは
２００オングストロームとした。しかし、本実施例１の
文頭にも報告した様に、膜堆積直後の測定結果では、平
均原子間距離は、単結晶シリコン基板のそれに対して、
１．０３倍の値を得た。

【０２００】この後、図１８（ｃ）に示すように６００
℃５時間の熱処理を行い単結晶シリコン２０５を形成す
る。ここで、再結晶化条件に関しては、参考例１と同一
とした。即ち、表面自然酸化膜の被着を抑えるために、
例えば同一炉を用いた。ここでは前述したように、非晶
質シリコン膜が、再結晶化するにあたり、所謂「種」に
なる単結晶シリコン露出部分に接触していない様にし
た。その結果、図１９にＴＥＭ写真を示す様に、非晶質
部分は、結晶成長しながら凝集し、欠陥の全く無い極め
て良質な単結晶粒を得た。図２０にＴＥＭ写真を示す様
に、その単結晶詳細観察の結果、下地の酸化シリコンに
対して、垂直方向に〈００１〉シリコン軸が成長してい
る。

【０２０１】本発明者等は、更に、膜厚や温度、下地な
どを選ぶことでこの粒を、任意の大きさに揃えうること
も突き止めた。ちなみに、図２１（ａ）乃至（ｃ）は、
初期非晶質シリコン膜厚を２００オングストローム、１
００オングストーム、５０オングストロームとした場合
の結果を示す。それぞれの場合の初期非晶質の平均原子
間距離は、単結晶シリコン膜のそれに対して、１．０３
倍、１．０３２倍、１．０３４であった。これらは、い
ずれも、極めて良好な単結晶となっている。

【０２０２】次に本発明の第１０の参考例について説明
する。

【０２０３】ここではＧｅ単結晶薄膜を得るにあたり、
非晶質Ｇｅ膜の平均原子間隔を、予め、Ｇｅ単結晶の平
均原子間隔の１．０２倍以上からなる膜を用い、非晶質
膜の表面に酸化膜の成長付着を抑止するため非酸化性雰
囲気のＮ_２にして、熱処理した。膜作成の
装置は、参考例１と同様図２に示したものを用いた。

【０２０４】また膜堆積のためのシーケンスもここでは
図３（ａ）と同一であった。試料構造は図２２（ａ）に
示すように図１８（ａ）に示した参考例９のものと同様
にした。即ち、この例でも、開口部を設けなかった。

【０２０５】そして、膜中のゲルマニウムの平均原子間
隔が、Ｇｅ単結晶の平均原子間隔の１．０２倍となるよ
うな堆積条件を用いて非晶質ゲルマニウム２０６を堆積
した（図２２（ｂ）） 。このとき非晶質ゲルマニウム
の膜厚は例えば１１５オングストロームであった。

【０２０６】このあと、再結晶化に関しては、参考例１
と同様にして再結晶化を行い、粒状の単結晶ゲルマニウ
ム膜２０７を形成した（図２２（ｃ））。即ち、表面自
然酸化膜の被着を抑えるために、参考例１と同様の炉を
用いた。

【０２０７】この例では、非晶質ゲルマニウム膜が、再
結晶化するにあたり、所謂「種」になる単結晶露出部分
に接触していないため、その結果は先の図１８に示した
例と同様に、非晶質部分は、結晶成長しながら凝集し、
欠陥の全く無い極めて良質な単結晶を得た。しかも一軸
性の配向を得た。

【０２０８】本発明者等は、更に、膜厚や温度、下地な
どを選ぶことでこの粒を、任意の大きさに揃えうること
も突き止めた。

【０２０９】すなわち、非晶質膜の平均原子間隔を単結
晶の１．０２以上となるようにし、この非晶質膜の表面
を自由な状態に保ち、原子が膜内で自由に動けるように
し、ケミカルポテンシャル（ギプス自由エネルギー）の
変化に注目し、結晶化と同時にシリコン原子を動かし、
原子を凝集させるものである。

【０２１０】この例について第１１の参考例としてさら
に説明する。

【０２１１】まず、図２３（ａ）に示すようにシリコン
基板４１表面を９５０℃水蒸気雰囲気中で酸化し、膜厚
０．１μｍの酸化シリコン膜４２を形成する。そしてＣ
ＶＤ法により膜厚０．０２μｍの非晶質シリコン膜４３
を堆積する。ここで非晶質シリコン膜はシランガス１Ｔ
ｏｒｒ、５２５℃で２分間の成膜を行った。

【０２１２】そして、この後シランガスを止め連続して
６００℃３０分の熱処理を行い、図２３（ｂ）に示すよ
うに単結晶の粒状体４４を形成する。この時ガス清浄器
を通したアルゴンガスを流し続け、非晶質シリコンの表
面が酸化されるのを抑制した。この熱処理により、非晶
質シリコンは結晶化すると同時に凝集し、１つ１つが単
結晶の粒状体層を形成する。このときの電子顕微鏡（Ｓ
ＥＭ）写真を図２４および図２５に、断面の透過電子顕
微鏡（ＴＥＭ）写真を図２６に示す。この１つ１つの粒
は写真からも分かるように大きさ、間隔共に揃ってい
る。しかもその大きさは再現性よく同じ大きさに制御さ
れて形成される。

【０２１３】次にこの場合に、非晶質シリコン膜の膜厚
と６００℃で１時間熱処理した後の粒の大きさとの関係
を測定した。この結果を図２７に示す。この図からもと
もとの非晶質シリコンの膜厚が厚くすると粒の大きさを
大きくすることができることがわかる。

【０２１４】また下地と非晶質シリコンとのなじみの程
度により凝集したときの粒の形状を制御することも可能
である。

【０２１５】すなわちシリコン酸化膜を下地にすると１
つ１つの粒は小さくなる。これに対してリン硅酸ガラス
（ＰＳＧ）の場合、粒は大きく偏平になる。

【０２１６】次に、下地をＰＳＧ膜、窒化シリコン膜、
酸化シリコン膜の場合に非晶質シリコン膜の膜厚と６０
０℃１時間の熱処理語の粒の直径との関係を測定しその
結果を図２８に示す。この結果から下地を種々選択する
ことによっても粒の直径を制御することができることが
わかる。この他、ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ膜などを
用いても同様に粒の大きさを大きくすることができる。

【０２１７】さらにまた、熱処理の温度、雰囲気の酸化
度によっても同様な制御を行うことができる。

【０２１８】次に本発明の第１２の参考例について説明
する。

【０２１９】まず、図２９（ａ）に示すようにシリコン
基板５１表面にシランガスと酸素の混合ガスを用いてＣ
ＶＤ法により基板温度４５０℃で、膜厚０．１μｍの酸
化シリコン膜５２を形成し、さらにシランガスを用いた
ＣＶＤ法により膜厚０．０３μｍの非晶質シリコン膜５
３を堆積する。

【０２２０】そして、この後シランガスを止め連続して
水素ガスを流しながら１時間保持すると、非晶質シリコ
ンは結晶化し、凝集して図２９（ｂ）に示すように単結
晶の粒状体５４を形成する。

【０２２１】これを７５０℃、２０時間にわたり塩酸ガ
スと水蒸気の混合ガスで酸化すると表面が約０．０５μ
ｍ周期の凹凸を有する酸化シリコン膜５５を形成する
（図２９（ｃ））。

【０２２２】この後この上層にシランガスを用いたＣＶ
Ｄ法により基板温度６３０℃で多結晶シリコン膜５６を
形成する（図２９（ｄ））。

【０２２３】これにより、表面を０．０５μｍの凹凸に
して単位面積を大きくした電極を形成することができ
る。この多結晶シリコン膜を電極として用いる場合には
導電性不純物を後からイオン注入で形成しても良いが、
ジボランなどのガスを同時に流して形成することもでき
る。このようにして全工程を８００℃以下で実施するこ
とができるため、他の領域にＭＯＳ素子等が形成されて
いる場合にも適用することができる。

【０２２４】さらに図２９（ｃ）の工程でシランガスに
よる成膜を基板温度５５０℃で行い非晶質シリコン膜を
堆積し、再び図２９（ａ）に示した工程から繰り返すこ
とにより凹凸の大きな表面を形成することができる。

【０２２５】さらにシランガスに代えてジシランガスを
用いたり、蒸着法やＭＢＥ法など他の方法で非晶質シリ
コン膜を形成するようにしても表面が酸化されず自由な
状態を保つようにして結晶化を進めるようにすれば同様
の効果を得ることができる。次に本発明の第１３の参考
例として、ＭＯＳキャパシタに本発明を用いる方法につ
いて説明する。

【０２２６】まず図３０（ａ）に示すように、シリコン
基板６１表面に膜厚０．０５μｍの酸化シリコン膜６２
を形成し、レジストパターン６３をマスクとしてイオン
６４を用いた異方性イオンエッチングにより酸化シリコ
ン膜をエッチングする。

【０２２７】この後図３０（ｂ）に示すようにＣＶＤ法
により酸化シリコン膜６５を０．２５μｍ堆積する。

【０２２８】そしてさらに図３０（ｃ）に示すようにレ
ジストパターン６６を形成してイオン６７によって異方
性エッチングを行う。

【０２２９】そしてエッチングがシリコン基板６１まで
進んだところでエッチングを終了する。このようにして
図３０（ｄ）に示すように断面コの字状の酸化シリコン
膜を形成する。ここで多少はオーバーエッチングになっ
ても酸化シリコン膜の底が残るようにすればよい。

【０２３０】このようにして下地の形状加工ができたと
ころで、まず、図３０（ｅ）に示すように表面全体に、
シランガスを用いたＣＶＤ法により膜厚０．０２μｍの
非晶質シリコン膜６３を堆積する。

【０２３１】そして、この後シランガスを止め連続して
水素ガスを流しながら５５０℃１時間の熱処理を行う
と、断面コの字状の酸化シリコン膜６５表面の非晶質シ
リコンは結晶化し、凝集して図３０（ｆ）に示すように
単結晶の粒状体６９を形成する。ここでシリコン基板６
１表面では非晶質シリコンは凝集せず単結晶シリコン基
板と同様の結晶方位に固相成長し平坦な膜となる。

【０２３２】これを７５０℃、２０時間にわたり塩酸ガ
スと水蒸気の混合ガスで酸化すると表面が約０．０５μ
ｍ周期の凹凸を有する酸化シリコン膜７０を形成する
（図３０（ｇ））。

【０２３３】この後この上層にシランガスを用いたＣＶ
Ｄ法により基板温度６３０℃でキャパシタ電極としての
多結晶シリコン膜７１、キャパシタ絶縁膜としての酸化
シリコン膜７２、キャパシタ電極としての多結晶シリコ
ン膜７３を形成しキャパシタを得る（図３０（ｈ））。

【０２３４】これにより、表面を０．０５μｍの凹凸に
して単位面積を大きくし実効的な容量の大きいキャパシ
タを形成することができる。

【０２３５】次に本発明の第１の実施例について説明す
る。

【０２３６】この方法では、Ｓｉ単結晶薄膜を得るにあ
たり、図３１に示すようにシリコン基板１表面に開口部
をもつ酸化シリコン膜２を形成しこの上層に非晶質Ｓｉ
膜３を平均原子間隔が、Ｓｉ単結晶の平均原子間隔とほ
ぼ一致するように堆積し、これをＮ_２雰囲
気で、熱処理しシリコン単結晶を得るようにしている。

【０２３７】図３２は、本発明の第１の実施例の薄膜形
成装置の概略を示す図である。この装置は、チャンバー
３１１にのぞき窓Ｗが形成され、この窓を介してレーザ
光源３１５および分光器３１６が設置され、ラマン散乱
分光法により非晶質膜の密度を、連続的に観察できるよ
うにしたことを特徴とするものである。すなわちチャン
バー３１１内に膜堆積用の原料ガス導入口３１２と、排
気口３１３と、薄膜を形成すべき試料を載置する試料台
３１４とを具備している。本実施例では、例えば原料ガ
スとして水素Ｈ_２やＳｉＨ_４あ
るいはジシラン等をマスフローコントローラ３１７を介
して導入するようになっており、また必要に応じてドー
ピングガスも導入可能である。図では簡略化のため、導
入口は１つになっているが、これも必要に応じて試料台
近傍まで別々に導入するようにしても良い。さらにター
ボ分子ポンプ３１８によってチャンバー内の圧力も調整
可能であり、さらにヒータ３１９によって基板温度を調
整できるようになっている。

【０２３８】この装置を用いて薄膜形成を行う方法につ
いて説明する。

【０２３９】まず、ｐ型の単結晶（１００）シリコン基
板８１表面に予め酸化シリコン膜８２を堆積させ、フォ
トリソグラフィにより開口部を作成した。そして薄膜の
堆積に先立ち基板等の清浄化を行うため、所定の温度及
びガス組成で処理をした。

【０２４０】引き続き、分光器によって平均原子間隔を
測定しながらＳｉＨ_４分圧１Ｔｏｒｒ、堆
積速度７ｎｍ／分の条件で膜厚３１５オングストローム
の非晶質シリコン膜８３を堆積する。ここで基板温度は
５２５℃とした。分光器の出力から４８０ｃｍ^−
１にピークを持つスペクトルを得ることができ、
このようにして形成した非晶質シリコン膜の平均原子間
隔は４８０ｃｍ^−１にピークを持つスペク
トルを得ることができ、すなわち密度は単結晶シリコン
のそれとほぼ同一であることがわかる。ここでスペクト
ル位置がシリコン原子の平均原子間隔および密度を反映
していることも実験的に確かめた。すなわち、例えばス
ペクトルが低周波数側に１．０１倍シフトしている試料
について、ＲＢＳ（ラザフォードバックスキャッタリン
グ）法で密度測定を行うと、単結晶の密度に比べこの密
度は１／１．０１小さくなっていることがわかり、平均
原子間隔が１．０１倍に広がっていることが確認され
た。ここで非晶質膜の平均原子間隔は単結晶のそれの
０．９８以上で１．０２までであるとよいが、望ましく
は１．０１以下さらに望ましくは０．９９５上で１．０
０５まで、すなわち１に近いほどよい。

【０２４１】ここで、非晶質シリコンの成膜を、温度及
びガス組成を変化させて行った結果、成膜速度Ｒが下式
を満たす条件下でおこなった場合に、平均原子間距離が
０．９８〜１．０２までの膜が得られた。

【０２４２】ｌｏｇＲ（Ａ／ｍｉｎ）＜−１０６１４／
Ｔ（Ｋ）＋１４．８５７この条件が示す領域を図３３に
記す。この条件以外の領域では、平均原子間隔が１．０
２を上回る膜は成膜できなかった。

【０２４３】このようにして非晶質膜の形成されたシリ
コン基板を、チャンバーから取り出し、図３４に示すよ
うに窒素Ｎ_２雰囲気中で再結晶化のための
熱処理を行う。この温度は例えば６００℃であった。こ
の装置は導入口と排気口につながり、排気口は真空ポン
プに接続され、真空引きを行うこともできるようになっ
ている。次に、光学顕微鏡３２１で「種」から横方向へ
の成長距離の時間依存性を測定した。このとき、炉の昇
温速度は５０℃／分、降温速度は９９℃／分であった。
熱処理を数分毎に分け、光学顕微鏡で写真撮影を行い、
成長距離の時間依存性および成長速度の変化などを求め
た。図３５にその結果を示す。この結果成長速度は一定
であり成長距離は時間と共に直線的に伸びていることが
わかる。

【０２４４】このときの非晶質シリコンと単結晶シリコ
ンとの界面いわゆる成長端の形状の観察および膜内の結
晶欠陥の観察を透過電子顕微鏡を用いて行った。この結
果、前述したように優先成長面の変化による双晶など結
晶欠陥の発生と成長速度の減少を突き止めた。

【０２４５】次に、この優先成長面変化の抑止を確認す
るために、成長初期用として、６００℃５分の熱処理の
もの、長時間用として２時間のものを用意し、これらの
試料の断面を、加速電圧４００ＫＶ、分解能１オングス
トロームの透過電子顕微鏡（ＴＥＭ）で観察した。図３
６および図３７にこの写真を示す。図３６は５分後のＴ
ＥＭ像、図３７（ａ）は２時間後の電子線回折像、図３
７（ｂ）は２時間後のＴＥＭ像である。特に熱処理２時
間を行った後の試料では、「種」から１２μｍまで結晶
化が進んでおり、成長端も良好に（１００）面を維持し
ており、電子線回折像でシリコン基板と同じ結晶方位の
双晶などの欠陥を含まない良質の単結晶であることが確
認された。

【０２４６】同様の評価を平均原子間距離が単結晶の
０．９８〜１．０２の非晶質膜についても行ったが、い
ずれも高品質の単結晶を得ることができた。

【０２４７】さらに、この非晶質膜が単結晶化した後の
残留応力を実際に顕微ラマン法によって測定し効果を確
認した。ここで分光器は本発明者らが鋭意開発したもの
で、図３８に示すように、Ａｒレーザ４１６からのレー
ザ光を顕微鏡を介して試料表面の直径１μｍの領域に集
光し、１８０度散乱された光を分光器４１７に導入して
分光測定を行った。受光部としてはマルチチャンネルＣ
ＣＤを用い、スペクトルを一度に受光してメモリに積算
するように構成され、高感度を得ることができるように
したものである。測定条件としては、レーザ波長５１
４．５ｎｍ、試料照射エネルギー３ｍＷ、照射スポット
直径１μｍとした。

【０２４８】応力（σ）は〜５２０ｃｍ<sup>−１</sup
>のスペクトルピークを用い次式により算出した。

【０２４９】σ＝２．４９×１０^９・(ω<s
ub>Ｏ</sub>−ω_ｒ)(ｄｙｎ／ｃｍ<sup>２<
/sup>）ここでσは応力、ω_Ｏ（ｃｍ^−１）は試料のスペクトルピークの波数，ω<sub
>ｒ</sub>（ｃｍ^−１）は（１００）シリコ
ン（ａ）基板の室温におけるスペクトルピークの波数を
示す。この係数を算出するのに用いた弾性歪み定数など
は単結晶シリコンの値を用いた。図３９にこの分光器で
測定したラマンスペクトルを示す。このスペクトルのシ
フトから前記式を用いて応力を求めた。ピークが低応力
側にシフトしていれば応力が引っ張りであることもわか
る。ここではシフト量のみ用いた。レーザビームは直径
１μｍφまで絞られており、その範囲での平均応力を得
ることができた。図４０はこれによって得られた応力分
布を示す図である。「種」から離れていても残留応力は
ほとんど見られず、本発明者のねらいどおりであること
が確認できた。従って従来の膜で生じていた引っ張り応
力は膜が縮むために生じていたことも再確認された。

【０２５０】以上の結果から、単結晶に近い密度の非晶
質膜を用いることにより、結晶化に伴う応力が生じず、
従って（１１０）シリコン面から（１１１）シリコン面
への優先成長面の変化を抑制することができ、成長速度
を落とすこと無く遠くまで伸ばすことができ、結晶性も
よいものとなっている。

【０２５１】ここで非晶質膜の堆積に先立ち、「種」部
の表面をできるだけ清浄にしておくこと、とりわけ自然
酸化膜の除去が重要であるが、「種」部の表面の自然酸
化膜の除去は、反応性ガスによる還元反応を用いた。例
えば、８５０℃、ＳｉＨ_４分圧７×１０<su
p>−４</sup>Ｔｏｒｒで３０分処理することにより自然
酸化膜は完全に除去することができた。また自然酸化膜
除去後連続して非晶質膜を堆積することが重要である。
なお、本実施例では、再結晶化工程に於いて、その雰
囲気をＮ_２としたが、これを水素雰囲気や
アルゴン雰囲気としても良い。また、本実施例では固相
成長温度を堆積温度よりも高温としたが逆に固相成長温
度を低温として長時間熱処理してもよく、また光で固相
成長を促進させてもよい。また熱処理以外にＥＢなどを
用いても良い。

【０２５２】次に本発明の第２の実施例について説明す
る。

【０２５３】この例では非晶質シリコン膜８３の密度を
単結晶の密度に一致させるために、成膜後の非晶質シリ
コン膜の密度を顕微ラマン法により測定し、この値に応
じて算出された量のシリコンイオンをイオン注入するよ
うにしたことを特徴とするものものである。

【０２５４】まず、図４１（ａ）に示すように膜厚０．
２μｍの非晶質シリコン膜を堆積し、密度を顕微ラマン
法により測定した。その結果０．９７であることがわか
り、この値から最適イオン注入量を算出し、３．７５×
１０^２０ａｔｏｍ／ｃｍ^３を注
入した。このとき加速電圧８０ｋｅＶ、ドーズ量８．３
×１０^１４ａｔｏｍ／ｃｍ２としたとき、
密度を１．００にすることができた。

【０２５５】そして図４１（ｃ）に示すように，６００
℃２時間の熱処理を行い、単結晶シリコン膜３を形成し
た。

【０２５６】この様にして得られた単結晶シリコン膜に
は結晶欠陥は見られず図４２に示すように残留応力は小
さくまた、図４３に示すように良好な単結晶シリコン膜
となっている。

【０２５７】前記第１および第２の実施例では、「種」
を用いた例について説明したが、次に本発明の第１４の
参考例として「種」を用いることなく熱処理をおこなっ
た場合の実施例について説明する。

【０２５８】まず図４４に示すように、（１００）シリ
コン基板１表面に酸化シリコン膜２を形成した後、基板
温度を５１５℃に保ちながらＳｉＨ_４分圧
２Ｔｏｒｒで、膜厚２０ｎｍの非晶質シリコン膜３を堆
積する。この非晶質シリコン膜の平均原子間隔は単結晶
の１．０３倍であった。

【０２５９】この後この非晶質シリコン膜に加速電圧２
０ｋｅＶで５×１０^１５ａｔｏｍ／ｃｍ<su
p>２</sup>のシリコンイオンをイオン注入した。この結
果非晶質シリコン膜の平均原子間隔は単結晶の平均原子
間隔とほぼ同程度となった。

【０２６０】次に、このシリコン基板の表面を純水で１
００倍に希釈したＨＦ水溶液に１分間浸漬し、表面の自
然酸化膜を除去し、基板の表面を清浄にする。この後５
分以内にこの基板を図３２に示した熱処理装置に移す。

【０２６１】つぎに、この熱処理装置内を１×１０<sup
>−７</sup>Ｔｏｒｒ以下の高真空にした後、基板温度
を５５０℃まで昇温し、２時間保持した。

【０２６２】そして、基板温度を室温近くまで降温せし
めたのち、真空を破り、シリコン基板を搬出した。

【０２６３】このようにして得られた結果を走査形電子
顕微鏡（ＳＥＭ）で観察した結果を図４５（ａ）および
（ｂ）に写真および模式図に示す。この図からあきらか
なように絶縁膜上に大きさが揃いかつ均一な粒状の単結
晶シリコン４が形成されている。１つ１つのシリコン粒
の構造を透過形電子顕微鏡（ＴＥＭ）を用いて測定した
結果を図４６に示す。この結果シリコン粒には格子像が
鮮明にみられ、それぞれの粒が単結晶化していることが
わかった。そしてこの結果単結晶中に結晶欠陥の全く無
い完全な単結晶が得られている。またこれら結晶粒の配
向性を電子線回折で調べた結果を図４７に示す。どの粒
も垂直方向に＜１００＞軸がある結晶方位を示すことが
わかった。この配向性は全く新しい現象であるため、原
因は未だ明らかでないが、どの粒もすべて良好な配向性
を示している。

【０２６４】これに対し、シリコンイオンの注入を行う
ことなく同様の熱処理を行った場合のＴＥＭ写真を図４
８に示す。この場合も絶縁膜上に大きさが揃いかつ均一
な粒状の単結晶シリコンが形成されているが、粒の格子
像をよくみると、双晶等の結晶欠陥が認められる。ま
た、それぞれの粒の配向性を電子線回折を用いて調べた
ところ、特に配向性は認められなかった。このような粒
化単結晶の固相成長機構および欠陥発生機構はいまだ明
らかではないが発明者らはＴＥＭ像の観察から以下のよ
うな機構を推察した。すなわち、結晶粒の「結晶核」
は、結晶粒がほぼ球形の形状をしていること、および粒
の中心の高さが非晶質膜の膜厚と一致することから、非
晶質膜の表面で発生していると推察した。この核から単
結晶化が進行する。結晶化の成長端の形状は絶縁膜側に
鋭角の面で構成されている。成長端が下方（絶縁膜側
に）ある程度進むと、非晶質膜と単結晶化膜の密度の違
いから成長端に大きな応力が発生する。この応力を緩和
させるために、成長端の面のずれが起こり、結晶欠陥が
発生する。これは前述したシミュレーション結果と一致
する。また、注入量を種々変化させた場合、５×１０<s
up>１５</sup>ａｔｏｍ／ｃｍ^２を大きく外
れるものについても同様であった。また、注入量を種々
変化させ、非晶質膜の平均原子間隔を変化させたものを
用いた場合の単結晶の結晶性との相関関係についてにつ
いて測定した結果を図４９に示す。この結果、平均原子
間隔が単結晶の０．９８倍以上１．０２倍までの場合結
晶性が良好であることがわかった。

【０２６５】次に本発明の第１５の参考例について説明
する。この例では絶縁膜に凹凸を形成しこの上に非晶質
シリコン膜を形成し、これを熱処理することにより結晶
化するようにしている。

【０２６６】まず図５０（ａ）に示すように（１００）
シリコン基板１を用意しこの表面に膜厚３００ｎｍの酸
化シリコン膜２を堆積する。

【０２６７】この後図５０（ｂ）に示すようにこの酸化
シリコン膜２の表面にレジストパターンを塗布し露光現
像を行い形成したレジストパターンをマスクにして酸化
シリコン膜を１００ｎｍ程度エッチングし微細な凹凸を
形成する。そしてレジストパターンを剥離し、基板温度
を５１５℃に保ちながらＳｉＨ_４分圧０．
５Ｔｏｒｒで、膜厚２０ｎｍの非晶質シリコン膜３を堆
積する。この非晶質シリコン膜の平均原子間隔は単結晶
の１．０１倍であった。

【０２６８】つぎに、この熱処理装置内を１×１０<sup
>−７</sup>Ｔｏｒｒ以下の高真空にした後、基板温度
を６００℃まで昇温し、１時間保持した。

【０２６９】そして、基板温度を室温近くまで降温せし
めたのち、真空を破り、シリコン基板を搬出した。

【０２７０】このようにして図５０（ｃ）に示すように
結晶方位の完全に揃ったシリコン単結晶粒が形成される
ことがわかった。なお成膜に用いた装置にターボポンプ
を付けるなどの工夫をすれば成膜後連続して６００℃に
温度を上げるだけで同様の結果を得ることができた。

【０２７１】この現象は次のように説明することができ
る。すなわち図５０（ｄ）に拡大図を示すように下地に
凹凸がある場合凹部に堆積した非晶質シリコン膜は側面
と底面に絶縁膜を有するため水平方向と垂直方向との２
方向に＜１００＞軸がくるように配向する。２軸で結晶
方位が抑えられるため、いずれの結晶粒も配向性を示す
ことになる。

【０２７２】これに対し、平坦な絶縁膜上の非晶質シリ
コン膜を単結晶化して粒を形成する場合垂直方向に＜１
００＞軸があるように単結晶化する。しかしながら１軸
のみが配向しているため、水平面内の結晶方位は図５１
に示すように回転して定まらずそれぞれの粒で異なって
いる。

【０２７３】さらに、絶縁膜に微細な間隔で線状の凹凸
を形成し、その上に非晶質シリコン膜を５０ｎｍ堆積し
た例を図５２に示す。ここでは非晶質シリコン膜の密度
をラマン散乱法で測定しつつ単結晶の密度にほぼ等しく
なるように成膜条件を制御して成膜し、熱処理を行っ
た。この結果、非晶質シリコン膜が厚く形成されている
ため、単結晶膜は粒に分離せず欠陥の全く無い単結晶膜
を得ることができた。

【０２７４】さらにこの単結晶膜の上層に第２の非晶質
シリコン膜を２００ｎｍ程度堆積し、熱処理を行うと、
シリコン基板上に直接堆積して熱処理を行うことにより
得られる単結晶化膜と同程度の結晶性を有する単結晶化
膜を得ることができた。

【０２７５】次に本発明の第３の実施例について説明す
る。ここでは下地材質に微細な変化をつけて配向性を制
御したことを特徴とする。すなわち、シリコン基板表面
に形成された窒化シリコン膜２ａに微細な線状の酸化シ
リコン膜２ｂを形成したものを用い、これに非晶質シリ
コン膜を形成し、熱処理を行うことにより単結晶シリコ
ン膜を形成する。

【０２７６】まず、図５３（ａ）に示すように（１０
０）シリコン基板表面に窒化シリコン膜２ａを形成しレ
ジストパターンをマスクとして５０ｎｍ程度の線状の凹
部を形成し、ここに酸化シリコン膜２ｂを堆積してエッ
チバックを行い、凹部に酸化シリコン膜２ｂを埋め込む
ようにする。そしてこの上層に膜厚１０ｎｍの非晶質シ
リコン膜を堆積する。この非晶質シリコン膜の平均原子
間隔は単結晶と同程度とした。ここでは同程度とするの
が望ましいが０．９８以上１．０２さらに望ましくは
０．９９５以上１．００５までであればほぼ同様の効果
を得ることができる。

【０２７７】そしてこのシリコン基板を、酸化膜が生じ
ないように留意しつつ真空装置に搬入し、５３０℃２時
間の熱処理を行い、図５３（ｂ）に示すように配向性の
良好なシリコン単結晶結晶粒が生成される。

【０２７８】この原因は非晶質シリコン表面で結晶核が
発生する際に、材質による界面でのポテンシャルの違い
が何等かの影響で結晶核の面内回転を抑えるためと推察
される。

【０２７９】この場合も単結晶膜の上層に第２の非晶質
シリコン膜を堆積し、熱処理を行うと、シリコン基板上
に直接堆積して熱処理を行うことによりえらえる単結晶
化膜と同程度の結晶性を有する単結晶化膜を得ることが
でき、絶縁膜の「種」なしで完全な単結晶膜を形成する
ことができた。

【０２８０】なお、窒化シリコン膜など熱膨張率がシリ
コンより大きいもので非晶質膜を覆い、熱応力により若
干非晶質膜を収縮させるようにすると平均原子間隔１．
０２以上の膜でも結晶性の改善を得ることができた。

【０２８１】さらに本発明は、シリコンに限定されるこ
となくゲルマニウムなどの半導体、金属、シリサイドな
ど非晶質膜と結晶の密度が異なる場合にこれを揃えるこ
とで結晶性の大幅な改善をはかることができる。

【０２８２】次に本発明の第１６の参考例について説明
する。

【０２８３】この例ではキャパシタ容量の実効的増大を
はかるために、表面にシリコン粒を形成し、電極表面に
凹凸を形成する方法について説明する。

【０２８４】まず、図５４に示すようにｎ型（１００）
シリコン基板８１表面に、素子分離絶縁膜８２を形成し
て素子領域を形成した後、燐イオンを注入しコンタクト
としてのｎ^＋拡散層８３を形成し、ＣＶＤ
法により５００ｎｍの酸化シリコン膜８４を形成しリソ
グラフィとドライエッチングにより開口を形成する。そ
してＬＰＣＶＤ法により膜厚１００ｎｍの多結晶シリコ
ン膜８５を形成し、ＰＯＣｌ_３を雰囲気中
で９５０℃の熱処理を行うことにより燐を拡散し、さら
に燐拡散中に多結晶シリコン膜表面に形成された自然酸
化膜をフッ化アンモニウムを用いて除去し、リソグラフ
ィおよびエッチングにより１００×２００μｍの燐添加
多結晶シリコン膜からなる下部電極８５を形成する。こ
のとき電極表面には膜厚１ｎｍ程度の薄い自然酸化膜８
６が形成されている。

【０２８５】そしてこの上層に図５５に示すように、Ｓ
ｉＨ_４ガスを用い、ＣＶＤ法により基板温
度５２５℃圧力１Ｔｏｒｒで、膜厚１０ｎｍ程度の非晶
質シリコン膜８７を堆積する。

【０２８６】こののちＳｉＨ_４ガスを排気
し、非酸化性のＡｒガスを導入して昇温し、６００℃１
時間の熱処理を行った。これにより図５６に示すように
非晶質シリコン膜８７が単結晶シリコン粒８８に変化
し、表面に良好な凹凸が形成される。

【０２８７】そしてさらに８００℃３０分の熱処理を行
う。これにより自然酸化膜８６が消失し、多結晶シリコ
ン膜と単結晶シリコン粒８８とが電気的に接続される。

【０２８８】そして粒間の自然酸化膜を１％のＨＦ溶液
で除去した後、膜厚５．５ｎｍの窒化シリコン膜８９を
ＳｉＨ_２Ｃｌ_２とＮＨ<sub>３<
/sub>とを用いたＬＰＣＶＤ法により堆積し（図５
７）、さらに８００℃の酸素雰囲気中で酸化して酸化シ
リコン膜９０を形成しいわゆるＮＯ膜を形成する（図５
８）。

【０２８９】そしてシランガスを用いたＣＶＤ法により
基板温度６３０℃で燐添加の多結晶シリコン膜を堆積し
（図５９）、これをパターニングして上部電極９１（図
６０）を形成することによりキャパシタが完成する。

【０２９０】これにより、表面を０．０５μｍの凹凸に
して単位面積を大きくした電極を形成することができ
る。このようにして全工程を８００℃以下で実施するこ
とができるため、他の領域にＭＯＳ素子等が形成されて
いる場合にも適用することができる。

【０２９１】またここでシリコン粒の分布密度は１平方
μｍあたり２００個程度であり、幾何学的表面積を計算
すると、シリコン粒が無い場合に比較しておよそ５０％
程度増大することがあきらかとなった。

【０２９２】なお図５６の工程で非晶質シリコンが粒状
の単結晶となった基板を大気中に取り出し、ＳＥＭで表
面を観察したところ、図６１に示すように非晶質シリコ
ン膜８７が単結晶シリコン粒８８に変化しており、断面
ＴＥＭでさらに詳しく観察した結果図６２に示すように
粒径６０ｎｍ程度の完全に分離したシリコンの単結晶シ
リコン粒８８が間隔２０ｎｍ程度で形成されていること
が確認された。

【０２９３】この堆積および加熱方法によれば条件のマ
ージンが広く再現性よくシリコン粒を形成することがで
きる。また、非晶質シリコンの堆積膜厚、下地材質、熱
処理温度を変えることで、粒径、粒間隔、粒分布密度を
制御することが可能である。なお、この例では、熱処理
に先立ち、非晶質シリコンは単結晶の平均原子間隔と同
じになるようにする。あるいは単結晶の平均原子間隔の
１．０２倍以上となるようにしてもよい。

【０２９４】次に例として、下地を酸化シリコン、熱処
理温度を６００℃とし非晶質シリコンの膜厚を５、１
０、２０ｎｍと変化させた場合に形成される粒のＳＥＭ
写真を図６３に示す。また図６４にＳＥＭ写真から求め
た膜厚に対する粒径と粒分布密度との関係を示す。この
結果から膜厚を制御することで粒径、分布密度を選択す
ることができ、堆積膜厚が１０ｎｍのオーダーと非常に
薄くすみ、電極形状に依存することなく粒を形成するこ
とができるため、スタック構造、トレンチ構造などの立
体的電極構造との組み合わせが容易である。

【０２９５】なお、この方法では自然酸化膜８６の上に
単結晶粒を形成し、これを図６５（ａ）および（ｂ）に
拡大説明図を示すように熱処理により自然酸化膜８６を
破壊し島状にし、さらに下地の多結晶シリコン膜８５か
ら燐を単結晶粒中に拡散せしめ、十分な電気的接続を得
ることができることを発見しこれを利用している。

【０２９６】この様にして得られたキャパシタの容量を
測定し、シリコン粒の形成されていない従来例のキャパ
シタの容量とキャパシタ数とを示すヒストグラムを図６
６に示す。この結果から従来のキャパシタに比べ本発明
のキャパシタによれば容量が１．５６倍に再現性よく増
大していることがわかる。

【０２９７】また、この例では自然酸化膜の破壊を熱処
理によって行うようにしたが、これに代えてイオン注入
を用いても自然酸化膜の破壊とシリコン粒への不純物の
導入による導電性の付与を行うことができる。

【０２９８】さらにまた、下地としては自然酸化膜の他
窒化シリコン膜、ＰＳＧ、ＢＰＳＧなどを用い、同様に
して表面に粒を形成し、熱処理あるいはイオン注入など
によって粒と電極の導通を得ることができる。粒の材質
に関しても、シリコンのみならず、ゲルマニウムなどの
半導体、アルミニウム、金、等の金属の非晶質薄膜を非
酸化性雰囲気中で熱処理した場合にも同様にして導電性
微細粒を形成することが可能である。

【０２９９】次に本発明の第１７の参考例について説明
する。

【０３００】前記第１６の参考例では自然酸化膜上に非
晶質シリコン膜を形成し熱処理によりシリコン粒を形成
したが、絶縁膜に限らず、カーボンなどの導電性膜上で
もシリコン粒は形成可能であることを利用している。こ
の例ではトレンチを含む表面に非晶質カーボン膜を形成
しこの上層に非晶質シリコン膜を形成し熱処理によりシ
リコン粒を形成することによりトレンチ型キャパシタの
下部電極に凹凸を形成する方法について説明する。この
場合、シリコン粒形成後、絶縁膜を除去する必要がない
という大きな利点がある。

【０３０１】まず、図６７に示すようにｎ型（１００）
シリコン基板表面に酸化シリコン膜４０３を堆積しリソ
グラフィとＲＩＥにより開口したのち、これをマスクと
してＲＩＥによりトレンチＴを形成する。

【０３０２】そして図６８に示すようにアセチレンを原
料ガスとしてＣＶＤ法により非晶質カーボン膜４０５を
形成し、排気後同一チャンバー内で続いて図６９に示す
ように、ＳｉＨ_４ガスとＰＨ_４
ガスの混合ガスを導入し、ＣＶＤ法により基板温度５２
５℃圧力１Ｔｏｒｒで、膜厚１０ｎｍ程度の燐添加の非
晶質シリコン膜４０７を堆積する。

【０３０３】こののちＳｉＨ_４ガスおよび
ＰＨ_４ガスの混合ガスを排気し、非酸化性
のＡｒガスを導入して昇温し、６００℃１時間の熱処理
を行った。これにより図７０に示すように燐添加非晶質
シリコン膜４０７が単結晶シリコン粒４０８に変化し、
トレンチ内壁を含む表面全体に良好な凹凸が形成され
る。この粒径や粒間隔は前記第９の実施例とは異なる
が、ここでも良好なシリコン粒が形成されている。そし
て、図７１に示すように膜厚１０ｎｍの酸化シリコン膜
４０９を形成しキャパシタ絶縁膜とする。

【０３０４】そしてシランガスを用いたＣＶＤ法により
基板温度６３０℃で燐添加の多結晶シリコン膜を堆積
し、これをパターニングして上部電極４１１（図７２）
を形成することによりキャパシタが完成する。

【０３０５】これにより、表面を０．０５μｍの凹凸に
して単位面積を大きくした電極を形成することができ、
実効的なキャパシタ容量を大幅に増大することができ
る。ここでは第１０の実施例の効果に加え、シリコン粒
を直接電極に接して形成できるため、絶縁膜の除去工程
が不要になり工程が簡略化される。

【０３０６】なお、前記実施例では下部電極をカーボン
で構成したが、多結晶シリコン膜などで形成した後表面
をカーボン膜で被覆し、シリコン粒を形成するようにし
てもよい。またシリコン粒の下地となる膜はカーボン膜
に限定されること無くＷ、Ｔａ、Ｎｉ、Ｔｉなどの金
属、ＮｉＳｉ、ＴｉＳｉなどの金属硅素化合物、あるい
はＴｉＮなどを電極もしくは電極被覆剤として用いるよ
うにしても、カーボン上同様表面に導電性微細粒を形成
することができる。

【０３０７】次に本発明の第１８の参考例について説明
する。

【０３０８】これまでに示した例では、非晶質膜の形成
後連続して非酸化性雰囲気中で熱処理を行うようにした
が、この例では非晶質膜の表面に酸化膜が形成されてし
まった場合、フッ酸などを用いて自然酸化膜を除去し熱
処理を行うようにすればシリコン粒が形成される。以下
この例について説明する。

【０３０９】まず、図７３（ａ）に示すように１０００
℃１５分の熱酸化によりｎ型（１００）シリコン基板５
０１表面に膜厚５００ｎｍの酸化シリコン膜５０２を形
成し、この上層に、ＳｉＨ_４ガスを用い、
ＣＶＤ法により基板温度５２５℃圧力１Ｔｏｒｒで、膜
厚１０ｎｍ程度の非晶質シリコン膜５０３を堆積し、大
気中に取り出す。このとき表面に自然酸化膜５０２ｓが
形成されている。この状態で前記第９および第１０の実
施例と同様に６００℃１時間の熱処理を行っても多結晶
シリコン薄膜となり微細シリコン粒は形成されない。

【０３１０】ここではついで５％のＨＦ溶液で自然酸化
膜５０２ｓを除去し図７３（ｂ）に示すように非晶質シ
リコン膜５０３表面を露出せしめた後、表面が再び酸化
されないように維持しつつ２５℃以下に維持して基板を
真空容器に搬入する。

【０３１１】そして、容器内を１×１０<sup>−８</sup
>Ｔｏｒｒまで排気したのち昇温し、６００℃１時間の
熱処理を行う。これにより図７３（ｃ）に示すように単
結晶シリコン粒５０４が形成される。この後この基板を
大気中に取り出し、ＳＥＭで観察したところ図７４に示
すようにシリコン粒が確認された。

【０３１２】このように非晶質シリコン膜表面に一旦酸
化膜が形成されても、酸化膜を除去してから再酸化を防
ぎ高真空中あるいは非酸化性雰囲気中で熱処理を行うよ
うにすれば、連続的に熱処理を行うことができない場合
にも、シリコン粒を得ることができる。これは実際のキ
ャパシタ形成工程で極めて有効な方法である。

【０３１３】なお、前記参考例１６、１７、１８ではキ
ャパシタへの適用について説明したが、キャパシタに限
定されること無く、表面積の増大が必要な場合など、低
温下で容易に凹凸を形成可能であるためデバイス形成に
極めて有効な方法である。

【０３１４】次に、本発明の第１９の参考例について説
明する。

【０３１５】この例では、図７５にその製造工程図を示
すように、シリコン基板６０１表面を覆う酸化シリコン
膜６０２に形成された窓Ｗを種として固相成長せしめら
れた単結晶シリコン薄膜６０３内にソース・ドレイン領
域Ｓ、Ｄを形成するとともに、これらの間にゲート絶縁
膜６０４を介してゲート電極６０５を形成したものであ
る。

【０３１６】本参考例の特徴は、従来に比べ結晶性の格
段に優れた単結晶薄膜をＭＯＳ素子のチャネル領域に用
いることであり、これによって従来得られなかった、高
速動作素子を作成することができる。高速動作が可能と
なる要因は、結晶性が大幅に改善されたことであるが、
さらに、チャネル領域が数十ｎｍの極薄膜である事も大
きく効いている。このような超薄膜を従来の方法で得よ
うとする場合、厚い非晶質シリコン層を形成して固相成
長を行い再結晶化したのち、所望の厚さまでエッチバッ
クするのが通常の方法であり、エッチングによって高精
度の膜厚を得るのは極めて困難であったが、この方法で
は非晶質シリコン膜の形成に際し膜厚を制御すれば良い
ため、制御性よく容易に高精度の制御が可能である。ま
た、ここではその詳細な原理にふれないが垂直電界の緩
和によると考えられている。さらに、この素子構造で
は、基板とチャネル領域とが極めて良好な界面状態で電
気的に接触しているため、ドレイン近傍で発生するイン
パクトイオン化による電流を基板へ流すことで素子動作
の安定化を達成することができる。

【０３１７】製造に際してはまず、シリコン基板上にシ
ランガスと酸素を材料としてＣＶＤ法を用いて５００ｎ
ｍの酸化シリコン膜６０２を形成する。次にレジストを
マスクに用い、酸化シリコン膜の一部をエッチングして
窓Ｗを形成し、シリコン基板６０１を露出させる。なお
エッチングには、反応性イオンエッチングあるいはフッ
酸などによるウェットエッチングなどいずれの方法を用
いても良いが、ここでは、反応性イオンエッチングを用
いた。

【０３１８】続いて、「種」部のシリコン基板表面の酸
化膜除去のため、高真空のＣＶＤ炉内にシランガスを導
入し６００℃、１×１０^−６Ｔｏｒｒ、２
時間処理した後、連続して炉内の条件を５２５℃、１Ｔ
ｏｒｒに変更、非晶質シリコン膜を２０ｎｍ堆積した。
さらに、シランガスの導入を停止した後、連続して、６
００℃、３０分の熱処理を行った。ここまでの工程で
「種」部に２０ｎｍの単結晶シリコンの埋め込みがなさ
れる。このようにし連続して、５２５℃の非晶質シリコ
ン膜の成膜、６００℃での結晶化を繰り返し、図７５
（ａ）に示すように「種」部の埋め込みを完了した。
「種」部以外のシリコン膜はエッチングにより除去し
た。

【０３１９】この時、５２５℃で成膜した非晶質シリコ
ン膜は、ラマン分光法で測定すると、原子間隔の平均距
離がシリコン単結晶の原子間隔のほぼ１．０２倍であ
り、高真空炉内で連続して結晶化を進めているときも結
晶化する直前までこの値を維持していた。このようにシ
リコン原子の結合がゆるんだ状態で結晶化を進めると極
めて結晶性の良好な単結晶が得られ、透過電子顕微鏡で
調べても欠陥はみられなかった。

【０３２０】このように本発明の方法を用いれば、従来
の選択エピタキシャル法「種」部のシリコン結晶の埋め
込みには、ジクロルシランガスを材料として８５０℃、
１Ｔｏｒｒの成膜条件で、選択エピタキシャル成長を用
いても良いが、我々は、ここでも本発明を用いてシリコ
ン単結晶の埋め込みを行った。この方法では、選択エピ
タキシャル成長のような高温工程を必要とせず、すでに
他の領域に素子を形成しておいても何等問題を生じな
い。

【０３２１】次にこの「種」部を用いて素子の能動層形
成を行った。まず、高真空のＣＶＤ炉内に図７５（ａ）
の構造の試料を設置し、シランガスを導入しながら６０
０℃、１×１０^−６Ｔｏｒｒ、２時間処理
した。つぎに、連続して炉内の条件を５２５℃、１Ｔｏ
ｒｒに変更、非晶質シリコン膜を５０ｎｍ堆積した。さ
らに、シランガスの導入を停止した後、連続して、６０
０℃、３０分熱処理を行った。

【０３２２】ここでも、５２５℃で成膜した非晶質シリ
コン膜は、原子間隔の平均距離がシリコン単結晶の原子
間隔のほぼ１．０２倍であり、高真空炉内で連続して結
晶化を進めているときもこの値を維持した。結晶化後の
膜を透過電子顕微鏡で調べても欠陥はみられなかった。

【０３２３】このようにして単結晶シリコン薄膜６０３
を形成した後、ケミカルドライエッチング（ＣＤＥ）を
用いて素子分離を行った。そしてこの素子領域に図７５
（ｂ）に示すようにソースおよびドレインとなる領域を
イオン注入により形成し、さらに、ゲート酸化膜６０４
の形成およびゲート電極６０５の形成を行った。

【０３２４】素子分離に用いたＣＤＥおよびイオン注入
はほぼ室温の工程であり、ゲート酸化膜など酸化膜はシ
ランガスと酸素を用いたＣＶＤ法によって４５０℃で形
成した。ゲートはジシランおよびジボランなどを材料と
したＣＶＤ法により３５０℃で形成した。

【０３２５】このようにして形成されたＭＯＳトランジ
スタの素子特性を図７６に曲線ａで示す。ここで曲線ｂ
は比較のために、基板とは接していない２００ｎｍのシ
リコン膜を用いた従来例の典型的なＭＯＳトランジスタ
の素子特性を示した図である。両者を比較してみるとあ
きらかにドレイン電圧の増加に対するドレイン電流の増
加の程度が、本発明の構造の方で大きくなっていること
がわかる。この増加の程度は素子の移動度に相当してい
る。この素子の移動度を実測したところ例えばＮＭＯＳ
では７００ｃｍ^２Ｖ／ｓｅｃであった。こ
れは、従来のバルク素子を上回る性能である。また、図
中従来例のＭＯＳトランジスタの方では「キンク」と呼
ばれる素子特性の不規則な変化がみられているが、これ
はインパクトイオン化により生じた空孔がシリコン薄膜
中に止まるために起きる現象と考えられる。素子をＬＳ
Ｉ回路として利用する際、このような特性の不規則な変
化は設計上極めて不都合であるが、本発明の方法により
作成した構造の素子ではこのような特性の不規則性はま
ったくみられなかった。

【０３２６】従来、結晶性の優れた単結晶薄膜を得るた
めにシリコンを一旦溶融する方法や、８５０℃程度の温
度でエピタキシャル成長させる方法などが提案されてい
るが、いずれも高温が必要であった。また低温で結晶成
長を行う固相成長法も存在はあったが結晶性が悪く素子
には使えないという問題があった。このような状況の中
で本発明によれば、上記した方法を用いた固相成長法に
より、シリコン薄膜の結晶性を大幅に改善した。

【０３２７】以上の工程はすべて６００℃以下の工程で
あり、例えば素子を積層化するなどすでに他の領域に素
子を形成してある場合でも、すでに形成した素子に熱拡
散など熱的影響を与えずに次々と新しく素子を追加形成
していくことができる。しかも、それぞれの素子特性は
シリコン基板に形成したもの以上に優れている。図７７
に、本発明の方法を用いて絶縁膜上にＭＯＳ素子を形成
する前後でシリコン基板上にすでに形成しておいたＭＯ
Ｓ素子の特性を測定した結果を表で示す。ここではＭＯ
Ｓ素子の特性の代表的な例としてしきい値と移動度を示
した。まずシリコン基板にｎチャネル，ｐチャネルのＭ
ＯＳ素子を１０００個作成し、その特性を測定した。次
に本発明の工程をすべて行うことにより、絶縁膜上にＭ
ＯＳ素子を作成してから、すでにシリコン基板上に作成
しておいたＭＯＳ素子の特性を再び測定した。表に示す
ようにｎチャネル、ｐチャネルともに閾値、移動度の変
化はみられなかった。この表からも、本発明は、素子の
集積化、微細化に極めて有効な方法であることがわか
る。

【０３２８】次に本発明の第４の実施例として、ＳＯＩ
素子の形成に本発明を用いた例を以下に示す。

【０３２９】本実施例の特徴を一言でいえば、図７８に
示すように「種」結晶を用いた固相成長法により絶縁膜
上に単結晶シリコン薄膜を形成する際、「種」部から数
十μｍの遠方まで単結晶を成長させ、ＳＯＩ素子を任意
の位置に作製可能にした点にある。従来技術では、
「種」からたかだか２〜３μｍまでしか単結晶化でき
ず、これは単体のＳＯＩ素子の大きさとほぼ同じ広さし
かなく、素子のレイアウト上の自由度がほとんどなかっ
た。

【０３３０】さらに従来技術でのもう一つの欠点は、集
積化に不利である点である。例えば１μｍのパターンを
形成できる技術でＳＯＩ素子を作製しようとすると、ま
ず酸化膜に穴をあける「種」の形成に１μｍ<sup>２</s
up>の領域が必要になる。ソース、ドレインおよびゲー
トにそれぞれ１μｍ^２の領域が必要である
から３μｍしか単結晶が延びないと１つの「種」に１つ
のＳＯＩ素子しか作製できない。この時「種」の占める
面積は、素子の占める面積の１／３にも達し集積化には
極めて不利である。極論すればシリコン基板の１／４が
「種」として使われて無駄になってしまう。さらに、
０．５μｍでパターンを形成できる技術を用いても、１
／７の面積が「種」として使われて無駄になってしま
う。また、従来技術では、「種」から単結晶成長してい
る領域でも双晶などの欠陥が多数見られた。

【０３３１】本実施例は、非晶質の密度が単結晶シリコ
ンと異なると、非晶質が結晶化する際に膜中に応力が生
じ、これが結晶成長を阻害していることを発見し、非晶
質の密度を単結晶シリコンに近づけることで、従来不可
能であった数十μｍの薄膜単結晶成長を可能にした。し
かも、応力が低減されたため、結晶欠陥の発生も抑制さ
れ、上記数十μｍの単結晶領域全体にわたって双晶など
の欠陥も見られなくなった。

【０３３２】本実施例では、まず（１００）シリコン基
板に酸化シリコン膜６０２を５００ｎｍ形成した。酸化
シリコン膜６０２は熱酸化法で形成しても良いが、ここ
ではシランガス０．２Ｔｏｒｒ、酸素ガス０．８Ｔｏｒ
ｒ、堆積温度４５０℃の条件でＣＶＤ法を用いて形成し
た。次にレジストをマスクに、反応性イオンエッチング
を用いてこの酸化シリコン膜６０２に開口部を設けた。
このように酸化シリコン膜６０２に開口部を設け一部シ
リコン基板６０１を露出させた試料を、５％フッ酸溶液
で５分間処理してからバックグランド１×１０^−
６Ｔｏｒｒ以下の高真空まで排気可能なＣＶＤ炉
に導入した。この炉を４８０℃まで昇温した後、ジシラ
ンガスを２００ＳＣＣＭ、０．０４Ｔｏｒｒ導入し非晶
質膜を０．２μｍ厚に堆積した。この非晶質膜の密度を
ＲＢＳ測定（ラザフォード後方散乱測定）により求めた
ところ、ほぼ単結晶シリコンと等しい値であった。ここ
で、例えばジシランガスの圧力を０．１Ｔｏｒｒまで上
げて非晶質の堆積を行うと、その密度は単結晶の０．９
９倍であった。この場合、シリコンイオンを加速電圧８
０ｋｅＶ、３×１０^１４ａｔｏｍ／ｃｍ<su
p>２</sup>イオン注入すると、ほぼシリコン単結晶の密
度と等しくすることができた。我々は、非晶質シリコン
膜を堆積するときに、堆積速度を適正化するとともに、
特に基板の温度を下げることにより、容易に単結晶に近
い密度の非晶質膜を成膜できることも見いだした。

【０３３３】このように非晶質膜を堆積した後、５８０
℃、２０時間の熱処理を行うと、図７８（ａ）に示すよ
うな構造の単結晶薄膜を形成することができた。この単
結晶薄膜の結晶性を高分解能透過電子顕微鏡を用いた断
面ＴＥＭ観察で調べたところ、双晶等の結晶欠陥の無い
良好な結晶性の単結晶が数十μｍの領域にわたって形成
できていることが確認できた。

【０３３４】つぎに、この単結晶薄膜を用いてＭＯＳ素
子の作製を行った。まず、単結晶薄膜を、ハロゲン系ガ
スを用いたＣＤＥ法により島状に素子分離した。つぎに
ゲート酸化膜４０ｎｍおよびゲート電極４００ｎｍをＣ
ＶＤ法で堆積した。これを反応性イオンエッチングでゲ
ート形状にパターニングした。さらに、ソースおよびド
レインとする領域に、ＰＭＯＳの場合には硼素を、ＮＭ
ＯＳの場合にはリンをイオン注入し９５０℃、３０分の
活性化熱処理を行った。

【０３３５】このようなＭＯＳ素子を図７８（ｂ）に示
すように「種」から＜０１０＞方向に５μｍ間隔で１２
個配置した。この「種」から距離の異なる位置に作製し
た素子の特性を測定したところ、ＰＭＯＳでは１５０ｃ
ｍ^２Ｖ／ｓｅｃ、ＮＭＯＳでは６００ｃｍ<
sup>２</sup>Ｖ／ｓｅｃというほぼシリコン基板上に作
製した素子と同程度の移動度が得られた。従来技術で
は、このような高移動度の素子は形成できず、また、
「種」から２〜３μｍ離れた位置の素子では、正常なＭ
ＯＳ動作が得られないものもあった。

【０３３６】図７９は、この方法を用いて形成したシリ
コン薄膜（曲線ａ）と従来のシリコン薄膜（曲線ｂ）の
結晶欠陥の数をエッチピットで評価した結果を示す図で
ある。エッチピットはフッ硝酸系混合溶液でシリコン膜
表面を処理した後電子顕微鏡で観察すると、ピット状の
窪みとして観察される。このピットは結晶欠陥がフッ硝
酸系混合溶液で選択的に速くエッチングされることによ
り現れるものであり、欠陥の数と一致する。従来膜では
欠陥の数が非常に多く、特に「種」を離れるとわずか数
μｍで１０^１０個／ｃｍ^２にも
達する。本発明の方法によれば、「種」から３５μｍ離
れた位置においても、１００個／ｃｍ^２以
下に押さえることができた。

【０３３７】さらに図７９に示した構造のｎチャネルお
よびｐチャネルのＭＯＳ素子を「種」からの距離を代え
て１０００００個作成し、その特性を測定した。図８０
にこの特性の代表的値として、しきい値および移動度と
その標準偏差を示した。この図に示すように、ｐチャネ
ルｎチャネルともに、移動度はシリコン基板に作成した
ＭＯＳと同程度の値であり、しかも「種」から離れても
ほとんど低下しない。また、しきい値のばらつきもほと
んど増加せず、本発明を用いることにより「種」から離
れた位置でも、従来よりも格段の素子特性の向上をはか
ることができた。次に本発明の第２０の参考例について
説明する。

【０３３８】この例では、図８１（ａ）乃至（ｋ）に工
程図を示すように、基板表面に形成されたｐ型シリコン
領域と、その上層に本発明の方法で形成したｎ型の粒状
単結晶シリコンとでｐｎ接合を形成し、特性のばらつき
の小さいダイオードを得るようにしたものである。

【０３３９】まず、図８１（ａ）に示すように、シリコ
ン基板７０１としてＮ−ｔｙｐｅのＳｉ（１００）を用
意する。このシリコン基板７０１の不純物濃度は特に限
定しないが、本発明者らは１０^１５／ｃｍ<
sup>３</sup>程度を選んだ。このシリコン基板７０１
に、１１００℃で選択熱酸化を施し膜厚３５０ｎｍ程度
の素子分離領域７０２を形成する。

【０３４０】次に図８１（ｂ）に示すように、ドライ酸
化雰囲気で膜厚３５ｎｍの薄い酸化シリコン膜７０３を
形成した。

【０３４１】しかる後に、図８１（ｃ）に示すように、
イオン注入法により、例えばボロン不純物を、注入し埋
め込みｐ^＋電極領域７０４を形成した。こ
の時、別の方法として、例えば、埋め込みエピタキシャ
ル法を用いても良い。ただし、エピタキシャル法の場合
は、若干手順を変える必要がある。この領域７０４は後
続工程で形成されるダイオードの電極の一部の引き出し
拡散層になる。

【０３４２】次に、この酸化シリコン膜７０３に、フォ
トリソグラフィを用いて、図８１（ｄ）に示すように開
口部７０５を形成する。しかる後に、再びフォトリソグ
ラフィ法を用いて、マスクを形成しイオン注入を行い、
図８１（ｅ）に示すようにこの開口部７０５の一方の部
分に、引き出し用の高濃度ｐ^＋不純物層７
０６を形成した。他方開口部のうちもう一方の部分に
は、図８１（ｆ）に示すようにダイオードのもう一方の
電極部分になるｐ⁻領域７０７を形成し
た。

【０３４３】次に、図８１（ｇ）に示す様に、本発明の
構成要素の根幹の一部である極薄酸化膜７０８を形成す
る。この極薄酸化膜としては、例えば自然酸化膜を用い
るようにしても良い。

【０３４４】次に図８１（ｈ）に示すように、やはり本
発明の根幹の一部である非晶質シリコン膜７０９を堆積
させた。ここでは、堆積温度は、例えば５２５℃で、堆
積ガスは例えばＳｉＨ_４であった。もっと
も重要な用件である非晶質膜厚は、例えば、１９．８ｎ
ｍであった。この時、本発明者等は、ドーピングガスと
して、ＰＨ_３を用い、堆積膜には高濃度ｎ<
sup>＋</sup>不純物を含ませた。この非晶質シリコン膜
７０９をパターニングし、ここでは図８１（ｉ）に示す
ように、ダイオード部分になるところを残して置く。し
かる後に、この膜７０９の上に酸化膜等が被着している
ことが考えられるので、これを十分取り除き、再結晶化
炉に挿入した。例えばその温度は６００℃であった。

【０３４５】図８１（ｊ）に示す様に、６００℃で熱処
理すると、非晶質シリコン膜７０９の部分は再結晶化し
て、単結晶シリコン７１０となる。これは本発明の特徴
である。しかも、その方位は基板と同一であり、このと
き別にアニールを行ってもよいが、再結晶化のための熱
処理により図８１（ｋ）に示すように、酸化膜の一部が
収縮して破れ、上下の結晶性が連続になる。これが本発
明になる単結晶ダイオードの骨子になるわけである。そ
して電極７１１、７１２をそれぞれ形成しダイオードが
完成する。

【０３４６】上記述べてきた、単結晶粒成長時になぜ下
地の極薄膜酸化膜が一部剥離し、上下に結晶的に結合し
たか、さらに、このような低温で、上下の結晶がなぜ方
位まで揃って、良好な結晶が得られたのかを、本発明者
らは鋭意追求したので、ここで簡単に説明する。

【０３４７】本発明者は、既に紹介した様に新しい分子
動力学シミュレーションシステムを開発した。これを用
いて上記プロセス現象の真髄に迫った。分子動力学シミ
ュレータ中の各原子間のポテンシャル表現部分と界面作
成部分を改良し、Ｓｉ／ＳｉＯ_２界面を含
むＳｉ原子とＯ原子の運動計算ができる様にした。計算
作業の一部を記す。Ｓｉ／ＳｉＯ_２界面作
成の初期条件としては、以下の通りである。即ち２つの
約束事を設け、（ｉ）初期条件としてはｄａｎｇｌｉｎ
ｇ ｂｏｎｄを一切残さないこと，（ｉｉ）初期結合長
ｄ及び初期結合角θはそれぞれｄＳｉ−Ｓｉ＝２．３５
オングストローム、ｄＳｉ−Ｏ＝１．６０オングストロ
ーム、θＳｉ＝１０９．４７°、θＯ＝１４４．０°と
することである。しかる後、ＳｉとＯ原子それぞれにマ
ックスウエリアンに従った速度を乱数的に割り当てる。
その後、界面を含む系全体で、エネルギを最小にする様
に全粒子を運動方程式に則り移動させた。従って、充分
計算が進んだ時点で、構造的緩和が起こり、結合長や結
合角の分布等が求まる手はずである。多量の出力（各原
子についての、時々刻々の位置と力と速度と、界面近傍
の応力等のデータ）を分析した。

【０３４８】その結果を明らかになったことを以下に記
す。まず非晶質シリコン膜７０９の再結晶化は、膜の上
面近傍から成長、下層の薄膜酸化膜７０８に向かって進
む。この時、基板７０１の結晶方位との整合性は全く無
い。シリコン単結晶の成長が伸びるにしたがい、成長端
近傍に引っ張り応力が蓄積することがわかった。他方、
下層の薄酸化膜７０８にも、初期から基板７０１と極薄
酸化膜７０８の原子間構造に起因する圧縮応力が蓄積し
ている。従って、酸化膜７０８には大きな圧縮応力が蓄
積し、蓄積量が一定値に達すると部分的に酸化膜７０８
が破れることが解った。さらにこの瞬間に再結晶化粒７
１０は、シリコン基板７０１との結晶方位の違いによる
エネルギ量を下げる方向に力が働くことも解った。その
後、再結晶化粒７１０は下地基板７０１と完全に近い同
一軸になることも解った。

【０３４９】この後、本発明による単結晶微細ダイオー
ドの特性を評価してみた。その結果を図８２に示す。図
中のｑは電気素量で、Ｖは電圧を示し、ｋはボルツマン
定数である。またＴは絶対温度を示している。まず図か
ら解る様に、良好な整流特性がみられている。更に、逆
方向であるが、ｑ｜Ｖ｜／ｋＴの値で見てみると、耐圧
は測定範囲では殆ど検出できず、理想に近い挙動を示し
ている。この様に、理想に近い、整流特性及び耐圧が得
られた理由は良く解らないが、考えられる項目としては
以下の２点がある。一つには、結晶性が良い事，もう一
つは、不純物の再分布がなく、完全急峻型が得られた事
にある。

【０３５０】比較の為に、本発明者等は、従来の技術を
用いてｐｎジャンクションを作成してみた。以下に作成
手順と特性結果を簡単に報告する。

【０３５１】従来例としては、例えば、図８１で代用す
れば、図８１（ｇ）までは同じでも良い。その後、図８
１（ｈ）では非晶質シリコン膜を堆積させたが、ここで
は、多結晶Ｓｉを堆積させたものを用いる。この温度は
たとえば、６２５℃であった。此の温度は、ここで明記
しておきたいが、非常に高いわけである。このような温
度処理は、もし下地に素子が有れば非常に不利になる。

【０３５２】そのあと、従来良く行われている様に、基
板と多結晶Ｓｉの界面を目指して、ミクシング用のイオ
ン注入を行った。その後、例えば９７０℃で熱処理を行
い、その後、電極等を形成して、接合特性を測定した。
その結果を図８３に示す。明らかに耐圧が低下している
ことがわかる。此の様に、耐圧が低下している原因を調
べると、一つには、接合領域が、完全に単結晶になって
おらず、多分ミクシング時の欠陥だと推定されるものが
多数残っている。さらにＳＩＭＳによって不純物分布を
観察したが、急峻さが低下している。これらにより、特
性が劣化したものと考えられる。

【０３５３】次に、本発明の第２１の参考例について説
明する。

【０３５４】この例では図８４に示すように、固相成長
により形成した粒状の単結晶シリコンを用いて、結晶粒
径の揃った、しかもグレイン内部の結晶性が極めて良い
多結晶シリコンを形成し、ここに移動度のバラツキ等の
無い、素子特性の安定した薄膜トランジスタを形成した
実施例を示す。

【０３５５】まず、シリコン基板９０１上に絶縁膜を堆
積した後、単結晶シリコンを得るに当たり、非晶質シリ
コンの平均原子間隔を予めシリコン単結晶と一致するよ
うにした膜を用い、さらに非晶質膜の表面に酸化膜の成
長付着を抑止するため、還元性雰囲気のＨ<sub>２</sub
>雰囲気にして、熱処理した。膜作成の装置は図３２に
示したものと同一のものを用いた。

【０３５６】まず図８４（ａ）に示したように、シリコ
ン基板９０１の上にシリコン酸化膜９０２を５００ｎｍ
堆積した後、非晶質シリコン膜９０３を堆積する。この
膜厚は７５ｎｍとした。すると、本実施例の文頭に報告
したように、堆積直後の測定結果では、平均原子間隔
は、単結晶基板の１．００５倍の値を得た。この後、堆
積装置と同一装置を用いて、表面自然酸化膜の付着を抑
えながら、５８０度５時間の熱処理を行い、単結晶シリ
コンを形成した。その結果、図８４（ｂ）に示したよう
に、非晶質シリコン膜は単結晶化して粒状のシリコン単
結晶粒が形成された。

【０３５７】ＴＥＭ写真を用いた詳細な観察により、こ
の単結晶粒は、垂直方向に＜１００＞軸が配向してお
り、しかも、大きさと粒間隔がほぼ揃っていることが観
察された。例えば、基板の真上から粒を捉えたＳＥＭ写
真により、粒径分布を調べると、図８５（ａ）に示した
ように、最大出現頻度の粒径１５００オングストローム
を中心に、±２０％以内に９０％以上の粒が含まれた。
特に、最大出現頻度よりも１割以上大きい粒は、ほとん
ど見られなかった。この現象は、おそらく、ほとんどの
結晶核の生成が、熱処理開始から比較的速い時間に同時
に起こっているためと考えられる。また、隣接する粒の
中心から中心までを測定して粒間隔を調べると、図８５
（ｂ）に示したように、最大出現頻度の粒間隔１９００
オングストロームを中心に、±１０％以内に９０％以上
の粒が含まれた。この様に、単結晶粒は大きさも間隔も
揃い、しかも粒と粒は各々分離していた。

【０３５８】この粒の上に、図８４（ｃ）に示すように
第２の非晶質シリコン９０３を２０００オングストロー
ム堆積した。この非晶質シリコンの平均原子間隔は１．
００５であった。

【０３５９】この後、５８０℃で３０分熱処理し、図８
４（ｄ）に示すように、粒状単結晶シリコン９０４を結
晶の種として、第２の非晶質シリコンが固相成長し、多
結晶シリコン９０５が形成される。ＴＥＭ写真から多結
晶シリコンのグレインを調べた所、幅１９００オングス
トローム程度の柱状になっており、各々の柱状グレイン
が、垂直方向に＜１００＞配向していた。また、多結晶
シリコンのグレイン内も、図８６（ａ）に示すように、
通常の任意核形成による固相成長膜に比較して、結晶性
が良好であった。この原因は明確では無いが、おそら
く、結晶種として用いた単結晶粒の結晶性が極めて良好
なためではないかと予想している。

【０３６０】比較のため、通常の非晶質膜固相成長によ
り形成した多結晶膜の大粒径グレインの結晶性を図８６
（ｂ）にＴＥＭ写真で示す。グレイン内部には双晶等の
欠陥が多数見られる。しかもこれらの欠陥は１２００℃
以上の高温で熱処理しない限り、容易には消滅しない。

【０３６１】このようにしてグレインの大きさが揃った
多結晶シリコン膜を形成した後、多結晶シリコン膜表面
をエッチングして平坦化するとともにパターニングを行
い、図８４（ｅ）に示したように表面が平坦な多結晶シ
リコン膜９０５をＲＩＥ等で島状に成形した。次に、Ｂ
＋チャネルイオン注入をドーズ量１×１０<sup>１３</s
up>ａｔｏｍｓ／ｃｍ^−２、４０ｋｅＶの条
件で行った図８４（ｆ）。この後、多結晶シリコン膜９
０５表面を熱酸化して、ゲート絶縁膜９０６を形成し
た。通常の多結晶膜表面は、様々な面方位のグレインで
構成されているため、熱酸化でゲート絶縁膜を形成する
と、各々の面方位で異なった酸化速度を有するため、酸
化膜厚は１割程度ばらつく。このように酸化膜厚のばら
つきを残したまま、トランジスタを形成した場合、しき
い値電圧が大きくばらつく原因となる。ところが、本方
法で形成した場合、多結晶の表面は殆ど（１００）面で
あるため、ＴＥＭ写真による測定の結果、３％程度のば
らつきで抑えられていた。

【０３６２】次に図８４（ｇ）に示したように、ゲート
電極９０７を形成した後、ゲート側壁に絶縁膜を堆積
し、ソース・ドレインの導電層形成の為に、Ａｓ^＋イオン注入を２ｘ１０^１９ａｔｏ
ｍｓ／ｃｍ^−３、４０ｋｅＶで行う。そし
て層間絶縁膜９０８を堆積し、電極形成用の開口部を設
けた後に、ソース／ドレイン電極９０９、９１０を形成
した。

【０３６３】このようにして、形成した薄膜トランジス
タの電気特性を測定したところ、グレインの大きさが１
９００オングストロームと大きく、しかも１５００オン
グストローム以下のグレインが無いために、多結晶膜表
面のどの場所にトランジスタのチャネル領域が来ても、
素子特性が安定していた。例えば、室温で移動度のばら
つきを調べると、図８７に示すように、従来の固相成長
膜を用いる場合よりも、格段に移動度のばらつきが減少
した。

【０３６４】従来の膜を用いた場合のＶｇ−エレクトロ
ン移動度特性は、図８８に示すように、粒界がチャネル
領域にたまたま存在しなかった場合と、存在した場合
で、大きく異なってくる。この場合のエレクトロンの移
動度の温度依存性を測定した結果を図８９に示す。従来
膜は、チャネル領域に粒界が存在する場合に、移動度は
温度の低下に伴い大きく減少し、粒界が存在する場合と
比較して、移動度の差は一層顕著になる。これに対し
て、本実施例の膜は、図８８中に示したように、粒界が
チャネル領域に均等に存在するため、素子特性が安定し
ている。また、温度依存性も、図８９に示した領域に落
ちついていた。

【０３６５】なお、前記実施例では、熱処理に際しての
非晶質シリコンの平均原子間隔をシリコン単結晶と同程
度となるようにし、歪みのない単結晶シリコン膜を得た
が、１．０２以上となるようにしてもよい。

【０３６６】また、前記実施例では、全面に堆積した第
一の非晶質シリコン膜を熱処理し、単結晶粒を形成した
が、第一の非晶質シリコン膜を堆積後にＲＩＥ等によっ
て、成形しても良い。次に本発明の第２２の参考例とし
てこの例を示す。

【０３６７】まず、上述の非晶質シリコン膜を堆積した
後、一旦堆積装置から出して図９０（ａ）に示すように
０．２μｍ幅の線状に整形した後、表面の自然酸化膜を
剥離して清浄表面とし、再び堆積装置内に搬入した。こ
のとき、平均原子間隔を測定すると、１．０２であっ
た。この状態で水素雰囲気で５５０℃２時間晒し、装置
より搬出した。ＳＥＭ写真で単結晶粒の並びを調べる
と、図９０（ｂ）に示すように、単結晶粒がほぼ一列に
並んでいた。ここに第２の非晶質シリコン膜９０３を堆
積して、図９０（ｃ）に示すように整形する。第一の非
晶質シリコン膜９０３より形成した単結晶シリコン粒９
０４を結晶核として第２の非晶質シリコン膜９０３を固
相成長すると、第２の非晶質シリコン膜は図９０（ｄ）
に示したように、粒界が垂直方向に走る、いわゆるバン
ブー構造の多結晶膜になった。ここに、図９０（ｅ）に
示した様に粒界に平行にチャネルが形成されるようにし
たトランジスタを形成した。多結晶膜のグレインサイズ
はおよそ２０００オングストロームであった。この構造
では移動度のばらつきは更に改善され、図９１に示すよ
うに極めて狭い範囲内に制御することができた。

【０３６８】次に本発明の第２３の参考例を示す。

【０３６９】この例も第１０の実施例と同様に、単結晶
シリコンを得るに当たり、非晶質シリコンの平均原子間
隔を予めシリコン単結晶の１．０２倍以上からなる膜を
用い、熱処理を行って固相成長により形成した、結晶性
の極めて良好な粒状の単結晶シリコンを用い、結晶粒径
の揃った多結晶シリコンを形成して、移動度が高くしか
もバラツキが小さい薄膜トランジスタを形成した例であ
る。ここではゲート電極９０７の上層に多結晶シリコン
９０５からなる素子領域を形成したことを特徴とする。

【０３７０】図９２（ａ）に示したように、シリコン基
板９０１上に絶縁膜９０２を堆積した後、多結晶シリコ
ン膜からなるゲート電極９０７を形成した。次に、ＣＶ
Ｄ法により、ゲート絶縁膜９０６を堆積した。

【０３７１】次いで図９２（ｂ）に示すように、ゲート
絶縁膜９０６の上に、非晶質シリコン膜９０３を平均原
子間隔が単結晶シリコンの１．０２倍以上となるように
堆積した。堆積膜厚は４０ｎｍとし、平均原子間隔を測
定したところ、単結晶の１．０２倍であった。この基板
を図２に示した装置内に設置し、非酸化性雰囲気の５５
０℃２時間熱処理したところ、図９２（ｃ）に示したよ
うに粒状の単結晶シリコンが得られた。ＴＥＭ写真を用
いた詳細な観察により、この単結晶粒も、垂直方向に＜
１００＞軸が配向しており、しかも、大きさと粒間隔が
ほぼ揃っていることが観察された。図９３に示すよう
に、粒径分布を調べると、最大出現頻度の粒径９００オ
ングストロームを中心に、±２０％以内に９０％以上の
粒が含まれている。図９４に示したように、粒間隔を調
べると、最大出現頻度の粒間隔１２００オングストロー
ムを中心に、±２０％以内に９０％以上の粒が含まれて
いる。

【０３７２】次に同一装置内で図９２（ｄ）に示すよう
に第２の非晶質シリコン膜９０３を１２００オングスト
ローム堆積した。この非晶質膜の平均原子間隔は、単結
晶の１．００９倍であった。堆積装置内で６００℃１５
分熱処理したところ、図９２（ｅ）に示すように、第２
の非晶質シリコン膜９０３は単結晶シリコン粒を結晶種
として、固相成長により単結晶化し、多結晶シリコンが
形成された。この多結晶シリコンもＴＥＭ写真を用いて
測定したところ、前記参考例１０と同様にグレインの大
きさが揃い、垂直方向に＜１００＞軸が優先的に配向し
た多結晶薄膜であった。 グレインの大きさが揃った多
結晶シリコン膜を形成した後、図９２（ｆ）に示したよ
うに多結晶シリコン膜をＲＩＥ等で島状に成形した。次
に、ドーズ量１×１０^１３ａｔｏｍｓ／ｃ
ｍ^２、４０ｋｅＶでＰイオンをチャネルイ
オン注入した。そして活性化の為の熱処理を９００℃３
０分行った。

【０３７３】次に、ソース・ドレインの導電層形成の為
に、Ｂ^＋イオン注入を３×１０<sup>１５</
sup>ａｔｏｍｓ／ｃｍ^２、２０ｋｅＶで行
う。層間絶縁膜９０８を堆積し、電極形成用の開口部を
設けた後に、ソース／ドレイン電極９０９、９１０を形
成した。

【０３７４】このようにして形成した単結晶シリコンを
用いた薄膜トランジスタは、下地側のチャネル領域も１
２００オングストローム程度の均一な粒径のグレインで
構成されている。通常のＣＶＤ法で、導電性不純物濃度
の低い多結晶シリコンを堆積すると、粒径は僅か３００
オングストローム程度にしかならない。このためキャリ
アの移動度は粒界での散乱により非常に小さくなる。ま
た通常の非晶質膜の固相成長で形成した多結晶シリコン
でも、下地との界面には玉砂利状の微小なグレインが多
数存在し、移動度の減少の原因となっていた。ところ
が、この方法により形成した多結晶膜に於いては、チャ
ネル領域である下地界面に微小グレインが全く無く、し
かも結晶性が格段に向上しているため、移動度のバラツ
キが改善され、平均的な移動度も格段に向上している。
また、移動度に影響する膜中酸素濃度をＳＩＭＳ分析に
より測定したところ、図９５に示すように、第一の非晶
質膜の膜質が影響する下地界面近傍には酸素濃度が極め
て低かった。これにより、酸素原子による散乱も低減さ
れ、高移動度の素子が作成出来た。

【０３７５】次に本発明の第２４の参考例を示す。

【０３７６】この例では図９６乃至図１０４に示すよう
に、固相成長により形成した極めて結晶性の良好な単結
晶シリコンを用いて形成した、ソースドレイン持ち上げ
型ＭＯＳすなわちエレベーテッドソースドレインＭＯＳ
素子について説明する。この方法で形成したＭＯＳ素子
ではゲート酸化膜直下のチャネル領域に不純物がほとん
ど入っていない層を形成することができるため、キャリ
アの走行が不純物によって妨げられることなく、高移動
度のトランジスタを得ることができるという特徴を有す
る。また、ゲート酸化膜直下で不純物濃度が高ければ高
いほど反転層形成時の垂直方向の電界が強くなるため、
キャリアがより強く酸化シリコン／シリコン界面に張り
付いて走行するため、界面のわずかな凹凸もキャリアの
散乱の原因となっていたが、本発明のＭＯＳ素子によれ
ばこのような問題もない。

【０３７７】まず図９６に示すように、シリコン基板８
０１表面に選択酸化によりフィールド酸化膜８０２を形
成する。そして必要に応じて閾値電圧調整のためのイオ
ン注入を行う。

【０３７８】そして図９７に示すように、素子領域表面
の清浄化を行った後、膜厚２０ｎｍのノンドープの非晶
質シリコン膜８０３を堆積する。堆積直後の測定結果で
は、平均原子間隔は、単結晶シリコンの１．０３倍であ
った。

【０３７９】この後、図９８に示すように、堆積装置と
同一装置内で、表面自然酸化膜の付着を抑えながら、５
５０度１時間の熱処理を行い、単結晶シリコン８０４を
形成した。このときシリコン基板上では単結晶８０４と
なるが、フィールド酸化膜８０２上では多結晶シリコン
膜８０４Ｓとなっている。

【０３８０】そして図９９に示すように素子領域のパタ
ーニングを行い、図１００に示すようにゲート酸化膜８
０５を形成する。

【０３８１】さらに図１０１に示すようにこの上層に多
結晶シリコン膜８０６を堆積し図１０２に示すようにこ
れらをパターニングしてゲート電極８０６を形成する。

【０３８２】そして図１０３に示すようにこのゲート電
極８０６をマスクとしてイオン注入を行いソース・ドレ
インＳ，Ｄを形成し、さらに層間絶縁膜８０７を形成し
た後コンタクトホールを介してソース電極８０８、ドレ
イン電極８０９、ゲート電極８１０を形成し、図１０４
に示すようにＭＯＳ素子が完成する。

【０３８３】このようにして形成されたＭＯＳ素子のゲ
ート電圧と移動度との関係を測定した結果を図１０５に
曲線ａに示すように極めて高移動度の特性を得ることが
できた。比較のために従来例の測定結果を曲線ｂに示
す。従来の方法では高温でのエピタキシャル成長によっ
て単結晶シリコンを形成するため基板からのオートドー
ピングによって、ゲート酸化膜直下のチャネル領域に不
純物がドーピングされるのを避けることができないが、
この方法によれば、低温下で結晶性の良好な単結晶シリ
コン膜を形成することがきるため基板からのオートドー
ピングもなく、ゲート酸化膜直下のチャネル領域に不純
物がほとんどはいっていない層をつくることができる。
このように、キャリアの走行の散乱体となる不純物のな
い単結晶層を形成することができるため、高移動度を得
ることができる。またゲート酸化膜直下で不純物濃度が
高ければ高いほど、反転層形成時の垂直方向の電界が高
くなる。垂直電界が高いと、キャリアはより強く酸化シ
リコン／シリコン界面にはりついて走行することにな
り、界面のわずかな凹凸もキャリアの散乱体となり、移
動度低下の原因となるが、本発明の方法で形成される素
子構造ではゲート酸化膜下での不純物濃度を低くするこ
とができるため移動度の低下を防ぐことができる。 ま
たこの方法を用いて形成したリングオシレータの遅延時
間とＶｄｄとの関係を測定した結果を図１０６に示す。
この結果からも高速動作可能であることがわかる。これ
は本発明の素子では、上記効果に加えソースドレイン領
域はフィールド酸化膜上に形成されるため、印加電圧に
応じて基板側に空乏層が広がるのを防ぐことができ、充
放電の度に遅延が生じるという問題もないためである。

【０３８４】このように本発明の方法を用いて形成した
リングオシレータでは、移動度の向上とソース・ドレイ
ンのキャパシタンス低下の両方の効果により大幅な高速
化をはかることができる。

【０３８５】次に本発明の第２５の参考例を示す。

【０３８６】この例でも固相成長により形成した極めて
結晶性の良好な単結晶シリコンを用いて形成した、ソー
スドレイン持ち上げ型ＭＯＳすなわちエレベーテッドソ
ースドレインＭＯＳ素子について説明する。この方法で
は、図１０７乃至図１１５に示すように、トレンチ分離
された素子領域内に、ゲート電極を形成しこの上層にソ
ース・ドレイン領域のみを本発明の固相成長で形成し、
チャネルは基板表面に形成するようにしている。この素
子では低温下でソースドレインを形成することができる
ため不純物分布を急峻にすることができパンチスルーが
抑制されるという特徴を有する。

【０３８７】この方法でも前記第２４の参考例と同様、
ゲート酸化膜直下のチャネル領域に不純物がほとんど入
っていない層を形成することができるため、キャリアの
走行が不純物によって妨げられることなく、高移動度の
トランジスタを得ることができるという特徴を有する。
また、ゲート酸化膜直下で不純物濃度が高ければ高いほ
ど反転層形成時の垂直方向の電界が強くなるため、キャ
リアがより強く酸化シリコン／シリコン界面に張り付い
て走行するため、界面のわずかな凹凸もキャリアの散乱
の原因となっていたが、本発明のＭＯＳ素子によればこ
のような問題もない。

【０３８８】まず図１０７に示すようなシリコン基板８
１１表面にＳＯＩ法によりトレンチ８１２を形成し図１
０８に示すように、絶縁膜８１３を埋め込み素子分離を
行う、そして必要に応じて閾値電圧調整のためのイオン
注入を行う。

【０３８９】そして図１０９に示すように、ゲート酸化
膜８１４を形成し、さらに図１１０に示すようにこの上
層に多結晶シリコン膜を堆積し図１１１に示すようにこ
れらをパターニングしてゲート電極８１５を形成する。

【０３９０】そして図１１２に示すようにこのゲート電
極８１５の上層にＣＶＤ法により酸化シリコン膜８１６
を形成しＲＩＥ法によりゲート電極８１５の側壁のみに
残留せしめ、リンイオンを注入して基板表面にｎ⁻層（図示せず）を形成する。そしてさらに基板
表面の清浄化を行った後、膜厚２０ｎｍのノンドープの
非晶質シリコン膜８１７を堆積する。堆積直後の測定結
果では、平均原子間隔は、単結晶シリコンの１．０３倍
であった。

【０３９１】この後、図１１３に示すように、堆積装置
と同一装置内で、表面自然酸化膜の付着を抑えながら、
５５０度１時間の熱処理を行い、単結晶シリコン８１７
Ｓを形成した。このときシリコン基板上では単結晶８１
７Ｓとなるが、絶縁膜上では多結晶シリコン膜となって
おり、単結晶シリコンと多結晶シリコンの間で選択性を
もつエッチング条件で選択エッチングを行い多結晶シリ
コンをエッチング除去して単結晶シリコン８１７Ｓのみ
を残留せしめる。

【０３９２】そして図１１４に示すようにパッシベーシ
ョン膜としての酸化シリコン膜８１８を形成し、これに
コンタクトホールを介してソース・ドレイン電極８２
１、ゲート電極８２２を形成し、図１１５に示すように
エレベーテッドＭＯＳトランジスタが完成する。

【０３９３】このようにして形成されたＭＯＳトランジ
スタのゲート電圧とドレイン電流との関係を測定した結
果を図１１６に曲線ａに示す。比較のために従来例の測
定結果を曲線ｂに示す。ここで示したトランジスタでは
チャネル長が０．２３μｍであった。このように非常に
微細な素子であるにもかかわらず、サブスレッシホール
ド領域も良好な特性を得ることができることが分かる。
このように微細素子であるにもかかわらず、パンチスル
ーが十分に良くできている理由については明らかではな
いが、ソースドレインの不純物分布が急峻になっている
からであると考えられる。これは工程が特に低温下で行
われていることにある。

【０３９４】また図１１７に曲線ａで閾値電圧とチャネ
ル長との関係を示した。この結果から本発明によればチ
ャネル長が０．２２μｍ程度になっても閾値電圧が低下
していないことがわかる。これも不純物の再分布がない
ためであると考えられる。比較のために従来法で形成し
たトランジスタの特性を曲線ｂに示した。このトランジ
スタではチャネル長が０．５μｍ程度ですでにショート
チャネル効果が出現している。

【０３９５】次に本発明の第５の実施例を示す。

【０３９６】この例では本発明の固相成長方法を用いて
バイポーラトランジスタとＭＯＳトランジスタとを集積
化した例について説明する。

【０３９７】ＭＯＳトランジスタとバイポーラトランジ
スタとを比較すると、ＭＯＳトランジスタは大規模集積
化が可能であるという長所がある反面、動作が遅いとい
う欠点がある。これに対しバイポーラトランジスタは出
力に大電流が得られ高速動作が可能であるという長所が
あるが、素子面積が大きく集積化が不利であるという欠
点がある。この２種類のトランジスタを同時に用いて両
者の長所を生かした大規模集積回路が知られている。

【０３９８】このような集積回路は、図１３３に一例を
示すようにシリコン基板上にＭＯＳトランジスタとバイ
ポーラトランジスタとを横に配列し、バイポーラトラン
ジスタのベースとＭＯＳトランジスタのドレインとを電
気的に接続し、ドレイン電流をバイポーラで増幅して大
電流を得るようにすることができるという利点を有して
いる。しかしながら、ドレインとベースが離れているた
め、配線を引き回さなければならず、大面積を必要とす
る上、互いの素子領域に影響を与えることなく形成しな
ければならないため、非常に複雑で長い工程を必要とす
るという問題があった。

【０３９９】この例ではこのような問題を解決すべく、
ＭＯＳトランジスタのドレインに直接ベースが接続する
ように、上層に本発明の固相成長法で形成した単結晶シ
リコン内にバイポーラトランジスタを形成したものであ
る。

【０４００】図１１８乃至図１３１にその製造工程図、
図１３２に等価回路図を示す。

【０４０１】まず図１１８に示すように、シリコン基板
９１１表面に選択酸化によりフィールド酸化膜９１２を
形成する。そして必要に応じて閾値電圧調整のためのイ
オン注入を行う。

【０４０２】そして図１１９に示すように、熱酸化を行
いゲート絶縁膜９１３となる膜厚１０ｎｍの酸化シリコ
ン膜を形成し、さらに図１２０に示すようにゲート電極
９１４となるリンドープの多結晶シリコン膜を形成し、
図１２１に示すようにこれらをパターニングする。

【０４０３】この後図１２２に示すようにＣＶＤ法によ
り酸化シリコン膜を形成した後ＲＩＥ法を用いてゲート
電極９１４の側壁に酸化シリコン膜９１５を形成し、こ
れをマスクとしてＡｓイオンを５×１０<sup>１５</sup
>ａｔｏｍｓ／ｃｍ^２イオン注入し、９００
℃３０分の窒素雰囲気中での熱処理を行い、図１２３に
示すようにソース・ドレイン領域９１６を形成する。

【０４０４】そして図１２４に示すようにＣＶＤ法によ
り全面に膜厚３００ｎｍの酸化シリコン膜を堆積し、図
１２５に示すようにドレイン領域９１６にコンタクトホ
ール９１８を形成する。

【０４０５】そして図１２６に示すように全面に平均原
子間隔が単結晶シリコンのそれとほぼ等しくなるように
非晶質シリコン膜９１９を膜厚５０ｎｍ程度堆積する。
このときシランガスと同時にホスフィンガスＰＨ_３を流し、あらかじめリンが微量含まれた非晶質
シリコン膜とした。

【０４０６】この後、図１２７に示すように、堆積装置
と同一装置内で、表面自然酸化膜の付着を抑えながら、
６００℃３時間の熱処理を行い、ｎ⁻単結
晶シリコン９２０を形成した。単結晶化距離を測定する
ためにあらかじめ用意したモニタ装置を調べると、結晶
化距離は１５μｍであった。またリン濃度を測定すると
８×１０^１７ａｔｏｍｓ／ｃｍ<sup>３</su
p>であった。

【０４０７】そして図１２８に示すように素子領域のパ
ターニングを行い、図１２９に示すようにこの単結晶シ
リコン９２０の一部にボロンイオンを注入しｐ<sup>−<
/sup>領域９２１を形成した。

【０４０８】次いで図１３０に示すようにエミッタ・コ
レクタ領域にボロンをイオン注入してｐ^＋
領域９２２を形成し、不純物活性化のために８５０℃５
分間のアニールをＲＴＡで行い図１３１に示すようにソ
ース電極９２３、ゲート電極９２４、エミッタ電極９２
５、コレクタ電極９２６を形成し、集積回路が完成す
る。

【０４０９】このように積層構造でありながら、６００
℃という低温下で結晶性の良好な単結晶シリコンを得る
ことができ、かつ下層との界面特性が極めて良好であ
り、ドレインとベースの接続部における接触抵抗が極め
て低い上、ＭＯＳトランジスタの拡散層に拡散長の伸び
を生じるようなこともない。

【０４１０】この集積回路によれば、積層構造であるた
め素子面積を大幅に低減することができるのみならず、
バイポーラトランジスタがＭＯＳトランジスタの上方に
形成されるため図１３３に示した従来の構造に比べ、バ
イポーラ領域で発生する熱がＭＯＳトランジスタに伝達
されにくく、ＭＯＳトランジスタの動作特性に影響を及
ぼすことがない。またバイポーラトランジスタ自身も上
層に位置するため放熱性がよく温度上昇を抑制すること
ができる。

【０４１１】

【発明の効果】本発明によれば、半導体基板または絶縁
膜上に平均原子間距離が単結晶の平均原子間距離にほぼ
等しくなるように非晶質半導体薄膜を堆積し、この非晶
質半導体薄膜表面を非酸化性雰囲気中で加熱し、固相成
長により単結晶化することにより、低温下で欠陥のない
良好な単結晶を形成することができる。

【図面の簡単な説明】

【図１】本発明の半導体薄膜の形成原理を示す説明図

【図２】本発明の第１の参考例で用いられる薄膜形成装
置を示す図

【図３】本発明の第１の参考例の膜堆積のシーケンスの
概略を示す図

【図４】本発明の第１の参考例の薄膜形成工程を示す図

【図５】本発明の第１の参考例における平均原子間距離
が１．０２以上の非晶質シリコン膜を得るための成膜速
度と基板温度との関係を示す図

【図６】本発明の第１の参考例における表面からの深さ
と平均原子間距離との関係を測定した結果を示す図

【図７】本発明の第１の参考例の方法及び従来例の方法
における横方向固相成長速度の測定結果を示す比較図

【図８】本発明の第２の参考例の薄膜形成方法を示す工
程図

【図９】本発明の第２の参考例および従来例における非
晶質シリコン膜の膜厚と単結晶シリコン薄膜の欠陥密度
との関係を示す図

【図１０】本発明の第２の参考例および従来例における
非晶質シリコン膜の膜厚とエレクトロンモビリティとの
関係を示す図

【図１１】本発明の第２の参考例におけるアニール時の
真空度とエレクトロンモビリティとの関係を示す図

【図１２】本発明の第２の参考例におけるアニール時の
水素流量とエレクトロンモビリティとの関係を示す図

【図１３】本発明の第６の参考例における表面からの深
さとヒ素濃度との関係を示す図

【図１４】本発明の第７の参考例の半導体薄膜の製造工
程図

【図１５】同半導体薄膜を用いた半導体装置の製造工程
の変形例を示す図

【図１６】本発明の第８の参考例の半導体薄膜の製造工
程図

【図１７】本発明の第９の参考例で形成された半導体薄
膜を示す図

【図１８】本発明の第９の参考例の半導体薄膜の製造工
程図

【図１９】本発明の第９の参考例の半導体薄膜の製造工
程で得られた単結晶薄膜を示す写真

【図２０】本発明の第９の参考例の半導体薄膜の製造工
程で得られた単結晶薄膜を示す写真

【図２１】本発明の第９の参考例の半導体薄膜の製造工
程で得られた単結晶薄膜を示す写真

【図２２】本発明の第１０の参考例の半導体薄膜の製造
工程図

【図２３】本発明の第１１の参考例の半導体薄膜の製造
工程図

【図２４】本発明の第１１の参考例の半導体薄膜の製造
工程で得られた単結晶薄膜を示す写真

【図２５】本発明の第１１の参考例の半導体薄膜の製造
工程で得られた単結晶薄膜を示す写真

【図２６】本発明の第１１の参考例の半導体薄膜の製造
工程で得られた単結晶薄膜を示す写真

【図２７】非晶質膜の膜厚と得られる単結晶粒の直径の
関係を示す図

【図２８】下地絶縁膜が異なるときの非晶質膜の膜厚と
得られる単結晶粒の直径の関係を示す図

【図２９】本発明の第１２の参考例の半導体薄膜の形成
工程を示す図

【図３０】本発明の第１３の参考例のキャパシタの製造
工程を示す図

【図３１】本発明の第１の実施例の半導体薄膜の形成原
理を示す説明図

【図３２】本発明の第１の実施例で用いられる薄膜形成
装置を示す図

【図３３】本発明の第１の実施例における平均原子間距
離が単結晶の０．９８〜１．０２までの非晶質シリコン
膜を得るための成膜速度と基板温度との関係を示す図

【図３４】本発明の第１の実施例で用いられる熱処理装
置を示す図

【図３５】本発明における成長距離の時間依存性を示す
図

【図３６】本発明の第１の実施例における断面ＴＥＭ写
真を示す図（熱処理５分）

【図３７】本発明の第１の実施例における電子線回折像
断面ＴＥＭ写真を示す図（熱処理２時間）

【図３８】本発明の第１の実施例で用いられるラマン測
定装置を示す図

【図３９】同装置で測定されたラマンピークを示す図

【図４０】本発明の第１の実施例における応力分布を示
す図

【図４１】本発明の第２の実施例のシリコン薄膜形成工
程を示す図

【図４２】本発明の第２の実施例における応力分布を示
す図

【図４３】本発明の第２の実施例で形成されたシリコン
薄膜のＳＥＭ像を示す図

【図４４】本発明の第１４の参考例で用いられる試料構
造を示す図

【図４５】本発明の第１４の参考例で形成されたシリコ
ン粒のＳＥＭ像を示す図

【図４６】同シリコン粒のＴＥＭ像を示す図

【図４７】同シリコン粒の電子線回折像を示す図

【図４８】従来の方法で形成されたシリコン粒のＴＥＭ
像を示す比較図

【図４９】非晶質膜の平均原子間隔と単結晶粒の結晶性
との相関関係を示す図

【図５０】本発明の第１５の参考例の半導体薄膜の製造
工程図

【図５１】従来のシリコン粒の形成を示す比較図

【図５２】本発明の半導体薄膜の製造工程で得られた単
結晶薄膜を示す図

【図５３】本発明の第３の実施例の半導体薄膜の製造工
程図

【図５４】本発明の第１６の参考例のキャパシタの製造
工程図

【図５５】本発明の第１６の参考例のキャパシタの製造
工程図

【図５６】本発明の第１６の参考例のキャパシタの製造
工程図

【図５７】本発明の第１６の参考例のキャパシタの製造
工程図

【図５８】本発明の第１６の参考例のキャパシタの製造
工程図

【図５９】本発明の第１６の参考例のキャパシタの製造
工程図

【図６０】本発明の第１６の参考例のキャパシタの製造
工程図

【図６１】本発明の第１６の参考例で得られたシリコン
薄膜のＳＥＭ像を示す図

【図６２】本発明の第１６の参考例で得られたシリコン
薄膜のＴＥＭ像を示す図

【図６３】非晶質膜の膜厚と熱処理後の表面状態の差を
示す比較図

【図６４】堆積膜厚と粒分布密度を示す図

【図６５】本発明の第１６の参考例における自然酸化膜
の除去工程を示す説明図

【図６６】本発明の第１６の参考例で得られたキャパシ
タの容量と従来のキャパシタの容量との比較図

【図６７】本発明の第１７の参考例のキャパシタの製造
工程図

【図６８】本発明の第１７の参考例のキャパシタの製造
工程図

【図６９】本発明の第１７の参考例のキャパシタの製造
工程図

【図７０】本発明の第１７の参考例のキャパシタの製造
工程図

【図７１】本発明の第１７の参考例のキャパシタの製造
工程図

【図７２】本発明の第１７の参考例のキャパシタの製造
工程図

【図７３】本発明の第１８の参考例の半導体薄膜形成工
程図

【図７４】同工程で得られた半導体薄膜のＳＥＭ像を示
す図

【図７５】本発明の第１９の参考例の半導体装置の製造
工程を示す図

【図７６】同工程で得られたＭＯＳトランジスタの素子
特性を示す図

【図７７】下地基板に形成されているＭＯＳトランジス
タの同工程の前後での特性変化を示す図

【図７８】本発明の第４の実施例の半導体装置の製造工
程図

【図７９】同工程で形成されたトランジスタの種からの
距離とエッチピットとの関係を示す図

【図８０】同工程で形成されたトランジスタの種からの
距離と素子特性との関係を示す図

【図８１】本発明の第２０の参考例の半導体装置の製造
工程を示す図

【図８２】同工程で形成された半導体装置の素子特性を
示す図

【図８３】同工程で形成された半導体装置の接合特性を
示す図

【図８４】本発明の第２１の参考例の半導体装置の製造
工程を示す図

【図８５】同工程で得られた半導体薄膜の粒径分布を示
す図

【図８６】同工程および従来の工程で得られた半導体薄
膜の平面ＴＥＭ写真を示す図

【図８７】同工程で形成されたトランジスタのエレクト
ロンモビリティを測定した結果を示す図

【図８８】同工程で形成されたトランジスタのＶｇ−Ｉ
ｄ特性を示す図

【図８９】同工程で形成されたトランジスタと従来のト
ランジスタのエレクトロンモビリティの温度依存性を測
定した結果を示す図

【図９０】本発明の第２２の参考例の半導体装置の製造
工程を示す図

【図９１】同工程で形成されたトランジスタのエレクト
ロンモビリティを測定した結果を示す図

【図９２】本発明の第２３の参考例の半導体装置の製造
工程を示す図

【図９３】同工程で得られた半導体薄膜の粒径分布を示
す図

【図９４】同工程で得られた半導体薄膜の粒間隔分布を
示す図

【図９５】同工程で得られた半導体装置の膜中酸素濃度
分布を示す図

【図９６】本発明の第２４の参考例の半導体装置の製造
工程図

【図９７】本発明の第２４の参考例の半導体装置の製造
工程図

【図９８】本発明の第２４の参考例の半導体装置の製造
工程図

【図９９】本発明の第２４の参考例の半導体装置の製造
工程図

【図１００】本発明の第２４の参考例の半導体装置の製
造工程図

【図１０１】本発明の第２４の参考例の半導体装置の製
造工程図

【図１０２】本発明の第２４の参考例の半導体装置の製
造工程図

【図１０３】本発明の第２４の参考例の半導体装置の製
造工程図

【図１０４】本発明の第２４の参考例の半導体装置の製
造工程図

【図１０５】同工程で得られたトランジスタのゲート電
圧と移動度との関係を示す図

【図１０６】同工程で得られたリングオシレータの遅延
時間とＶｄｄとの関係を示す図

【図１０７】本発明の第２５の参考例の半導体装置の製
造工程図

【図１０８】本発明の第２５の参考例の半導体装置の製
造工程図

【図１０９】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１０】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１１】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１２】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１３】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１４】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１５】本発明の第２５の参考例の半導体装置の製
造工程図

【図１１６】同装置で得られたトランジスタのゲート電
圧とドレイン電流との関係を示す図

【図１１７】同装置で得られたトランジスタのチャネル
寸法と閾値電圧との関係を示す図

【図１１８】本発明の第５の実施例の半導体装置の製造
工程図

【図１１９】本発明の第５の実施例の半導体装置の製造
工程図

【図１２０】本発明の第５の実施例の半導体装置の製造
工程図

【図１２１】本発明の第５の実施例の半導体装置の製造
工程図

【図１２２】本発明の第５の実施例の半導体装置の製造
工程図

【図１２３】本発明の第５の実施例の半導体装置の製造
工程図

【図１２４】本発明の第５の実施例の半導体装置の製造
工程図

【図１２５】本発明の第５の実施例の半導体装置の製造
工程図

【図１２６】本発明の第５の実施例の半導体装置の製造
工程図

【図１２７】本発明の第５の実施例の半導体装置の製造
工程図

【図１２８】本発明の第５の実施例の半導体装置の製造
工程図

【図１２９】本発明の第５の実施例の半導体装置の製造
工程図

【図１３０】本発明の第５の実施例の半導体装置の製造
工程図

【図１３１】本発明の第５の実施の半導体装置の製造工
程図

【図１３２】同半導体装置の等価回路図

【図１３３】従来例の半導体装置を示す図

【図１３４】従来例の半導体薄膜の形成工程を示す図

【図１３５】従来例の半導体薄膜の形成の経過を示す説
明図

【図１３６】本発明の検証に用いたシミュレータの基本
モデルを示す図

【図１３７】本発明の検証に用いたシミュレータの変数
を示す図

【図１３８】本発明の検証に用いたシミュレータの基本
出力を示す図

【図１３９】従来の方法で形成された単結晶薄膜試料の
電子線回折像

【図１４０】従来の方法を説明するための試料構造を示
す図

【図１４１】従来の方法で得られた単結晶薄膜の光学顕
微鏡写真および成長距離の時間依存性質を示す図

【図１４２】同工程で得られた半導体薄膜のＴＥＭ像を
示す図

【図１４３】同工程で得られた半導体薄膜のＴＥＭ像を
示す図

【図１４４】同工程で得られた半導体薄膜のＴＥＭ像を
示す図

【図１４５】同工程で得られた半導体薄膜のＴＥＭ像を
示す図

【図１４６】従来例の半導体薄膜の成長を示す模式図

【図１４７】従来例の半導体薄膜の応力分布を示す図

【符号の説明】 １…シリコン基板 ２…シリコン酸化膜 ３…非晶質シリコン層 ４…単結晶シリコン層 ６…ゲート電極 ７…ソース・ドレイン領域 ８…素子分離絶縁膜 １１…シリコン基板表面 １２…シリコン酸化膜 １３…非晶質シリコン １４…単結晶シリコン ４１…シリコン基板 ４２…シリコン酸化膜 ４３…非晶質シリコン ４４…単結晶シリコン粒 ５１…シリコン基板 ５２…シリコン酸化膜 ５３…非晶質シリコン ５４…単結晶シリコン ６１…シリコン基板 ６２…酸化シリコン膜 ６３…レジストパターン ６４…イオン ６５…酸化シリコン膜 ６６…レジストパターン ６７…イオン ６９…単結晶粒状体 ７０…酸化シリコン膜 ７１…多結晶シリコン膜 ７２…酸化シリコン膜 ７３…多結晶シリコン膜 １０１…チャンバー １０２…原料ガス導入口 １０３…排気口 １０４…試料台 １０５…ビーム照射手段 １０６…受光管 ２０２…酸化シリコン膜 ２０３…開口部 ２０４…非晶質シリコン膜 ２０５…単結晶シリコン膜 ２０６…非晶質ゲルマニウム ２０７…単結晶ゲルマニウム ３１１…チャンバー ３１２…原料ガス導入口 ３１３…排気口 ３１４…試料台 ３１５…レーザ光源 ３１６…分光器 ３１７…マスフローコントローラ ４１６…Ａｒレーザ ４１７…分光器

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 21/8249 Ｈ０１Ｌ 29/78 ６２７Ｇ 27/04 27/06 29/786 (72)発明者 恩賀 伸二 神奈川県川崎市幸区小向東芝町１ 株式 会社 東芝 総合研究所内 (72)発明者 綱島 祥隆 神奈川県川崎市幸区小向東芝町１ 株式 会社 東芝 総合研究所内 (72)発明者 見方 裕一 神奈川県川崎市幸区小向東芝町１ 株式 会社 東芝 総合研究所内 (72)発明者 岡野 晴雄 神奈川県川崎市幸区小向東芝町１ 株式 会社 東芝 総合研究所内 (56)参考文献 特開 昭58−112324（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に、非晶質薄膜を該薄膜の主構成
   元素の平均原子間隔が、該元素の単結晶における平均原
   子間隔とほぼ一致するように非晶質薄膜を堆積する工程
   と、 前記非晶質薄膜に結晶化エネルギーを付与することによ
   り固相成長を行い単結晶を形成する工程とを具備するこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記非晶質薄膜を堆積する工程は、 前記非晶質薄膜の平均原子間隔を測定しながら行うこと
   を特徴とする請求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記基板は、 凹凸状の表面を有し、 前記非晶質薄膜を堆積する工程は、 前記基板の凹凸状の表面に前記非晶質薄膜を堆積するこ
   とを特徴とする請求項１または請求項２記載の半導体装
   置の製造方法。
4. 【請求項４】 基板上に、非晶質シリコン薄膜を堆積す
   る工程と、 前記非晶質シリコン薄膜中にシリコンイオンをイオン注
   入して、該非晶質シリコン薄膜の主構成元素の平均原子
   間隔を、該元素の単結晶における平均原子間隔とほぼ一
   致させる工程と、 前記非晶質シリコン薄膜に結晶化エネルギーを付与する
   ことにより固相成長を行いシリコン単結晶を形成する工
   程とを具備することを特徴とする半導体装置の製造方
   法。
5. 【請求項５】 基板表面を覆う絶縁膜の開口部に、主構
   成元素の平均原子間隔が、該元素の単結晶における平均
   原子間隔とほぼ一致した非晶質薄膜を堆積し、該非晶質
   薄膜に結晶化エネルギーを付与して形成した単結晶半導
   体薄膜と、 前記単結晶半導体薄膜内に形成されたソース・ドレイン
   領域を含むＭＯＳ型素子とを具備することを特徴とする
   半導体装置。
6. 【請求項６】 同一基板上にＭＯＳ型半導体素子とバイ
   ポーラ型半導体素子とが混在する半導体装置において、 前記バイポーラ素子は、 前記ＭＯＳ型半導体素子を覆う絶縁膜の開口部に、主構
   成元素の平均原子間隔が、該元素の単結晶における平均
   原子間隔とほぼ一致した非晶質薄膜を堆積し、該非晶質
   薄膜に結晶化エネルギーを付与して形成した単結晶半導
   体薄膜の一部をベース領域とし、 該ベース領域は、 前記開口部を介して前記ＭＯＳ型半導体素子のドレイン
   領域と電気的に接続されることを特徴とする半導体装
   置。