KR100498104B1 - 울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법 - Google Patents
울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법 Download PDFInfo
- Publication number
- KR100498104B1 KR100498104B1 KR10-2002-0024226A KR20020024226A KR100498104B1 KR 100498104 B1 KR100498104 B1 KR 100498104B1 KR 20020024226 A KR20020024226 A KR 20020024226A KR 100498104 B1 KR100498104 B1 KR 100498104B1
- Authority
- KR
- South Korea
- Prior art keywords
- nickel
- iridium
- silicon substrate
- film
- depositing
- Prior art date
Links
- 229910021334 nickel silicide Inorganic materials 0.000 title claims abstract description 79
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 title claims abstract description 75
- 229910052741 iridium Inorganic materials 0.000 title claims abstract description 63
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 133
- 229910052759 nickel Inorganic materials 0.000 claims description 58
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- DLRHGDITYBTQCE-UHFFFAOYSA-N iridium nickel Chemical compound [Ni][Ir][Ni] DLRHGDITYBTQCE-UHFFFAOYSA-N 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 39
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 34
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 44
- 229910052697 platinum Inorganic materials 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 16
- 230000008021 deposition Effects 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 229910005881 NiSi 2 Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910000575 Ir alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002017 high-resolution X-ray diffraction Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002504 iridium compounds Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
집적회로 장치 및 이를 제조하는 방법은 이리듐 인터레이어를 가지고 제조되는 실리콘 기판상에 니켈 실리사이드를 포함한다. 실시예에서, 상기 방법은 규화(silicidation) 작용 전에 Si층사이에 이리듐(Ir) 계면레이어를 증착하는 것을 포함한다. 열안정성은 얇은 이리듐층을 첨가함으로써 상당히 개선된다. 이것은 850℃의 어닐링 후에 울트라-쉘로우 정션의 낮은 정션 누설 전류 및 실리사이드의 낮은 시트저항에 의하여 나타난다.
Description
본 발명은 울트라-쉘로우 정션에서 사용되는 열안정성이 높은 이리듐을 포함한 니켈 실리사이드를 포함하는 장치 및 그 제조방법에 관한 것이고, 보다 구체적으로, 실리사이드 제조에 있어서 인터레이어(interlayer)로서 이용되는 이리듐이 사용되는 실리콘 기판상에 니켈 실리사이드를 포함하는 집적 회로 장치에 관한 것이다.
티타늄 실리사이드 및 코발트 실리사이드는 각각 금속 산화물 반도체(MOS) 트랜지스터를 생산하기 위한 실리사이드 제조공정에 이용되고 있다. 티타늄 실리사이드는 폴리실리콘 라인의 폭이 좁아질 경우, 실리사이드를 낮은 비저항 C54상(phase)으로 변형하는 것이 어렵다는 단점을 가진다. 코발트 실리사이드는 코발트 디실리사이드를 형성하는데 높은 실리콘(Si) 소모율을 가진다는 단점을 지닌다. 그러므로, 코발트 실리사이드는 울트라-쉘로우 소스/드레인영역에서 직접적으로 적용하기 어렵다. 게다가 정션 깊이의 감소는 실리사이드층과 실리콘 활성층간의 매우 평활한 계면을 필요로 한다.
니켈 실리사이드는 미래의 CMOS(complementary metal oxide semiconductor)장치 세대에 사용될 수 있는 유망한 재료이다. 게다가 낮은 비저항 및 모노실리사이드의 Si소비량이 감소된다는 잇점을 가질 뿐만 아니라, 플라즈마 도핑된 울트라-쉘로우 정션과 관련하여 정션누설이 매우 낮다는 것이 밝혀졌다. 니켈 실리사이드를 사용함에 있어 주요 단점은 650℃이상의 온도에서 열안정성이 나쁘다는 점이다. 따라서, 이러한 한계는 통상적인 CMOS 적용에 있어 니켈 실리사이드의 사용을 방해해 왔다.
니켈 실리사이드는 울트라-쉘로우 정션에 사용할 경우, 티타늄 실리사이드 및 코발트 실리사이드 보다 안정적이다. 왜냐하면, 니켈 모노실리사이드(NiSi)는 니켈(Ni) 1Å 당 단지 1.83 Å의 Si을 소모하는데 비하여, CoSi2 를 형성하기 위해서는 코발트(Co) 1Å당 3.64Å의 Si를 소모하기 때문이다. 그러나 NiSi는 700℃이상의 온도에서 안정적이지 못하다. 특히, 상기 NiSi는 Si와 재반응하여 NiSi2 로 전환하고, 보다 높은 온도에서는 응집되어 막내부에 섬형태로 고립된다. 장래의 진보된 집적회로(IC) 프로세스는 높은 온도를 수반할 것이기 때문에, 울트라-쉘로우 정션이 약 800℃ 이상의 온도에서도 안정적이도록 하는 실리사이드를 형성하는 방법을 확립하는 것이 중요하다.
니켈 실리사이드의 열안정성을 개선하기 위하여 플래티늄(Pt)을 첨가하는 것이 논의되어 왔다. 그러나, Pt를 첨가할 경우, N-형의 Si에서 전기적 활성의 손상이 유발되는 것이 관찰되었다.
이에 따라, 800℃ 이상에서의 온도에서 실리사이드층의 안정성 및 정션 완전성을 유지하면서, 400Å보다 낮은 정션 깊이를 가진 울트라-쉘로우 정션상에 실리사이드층을 형성하는 방법에 대한 요구가 있다.
본 발명은 실리사이드 반응이 있기 전에 금속막에 이리듐을 첨가함으로써 개선된 안정성을 지닌 니켈 실리사이드 막을 제공하는 것이다. 상기 결과물인 니켈 실리사이드의 안정성은 훨씬 개선되어 800℃이상에서 울트라-쉘로우 정션에 니켈 실리사이드의 이용을 용이하게 한다. 보다 구체적으로, 니켈 실리사이드 막의 열안정성은 니켈 증착전에 초박막 금속 인터레이어를 부가함으로써 개선된다. 이리듐에 인터레이어를 결합시킴으로써 0.1㎛ 또는 그 이상의 기술적 공정에서의 집적을 위해 필요한 열처리를 충분히 견딜 수 있을 정도로 니켈 실리사이드 막의 열안정성을 개선하는 것이 가능하다. 보다 구체적으로, 상기 이리듐 인터레이어는 이리듐 인터레이어와 니켈 및 실리콘의 반응으로부터 형성된 이리듐/니켈/실리콘 합금에 의해 Ni 원자의 플럭스(flux)를 조정하고, 이에 의해, 배향우선순위의 작용없이, Ni 원자를 균일한 속도로 Si 계면에 도달하도록 하여 균일한 니켈 실리사이드 층을 형성한다.
두 종류의 웨이퍼가 본 연구에 이용되었다. 상기 실리사이드의 시트저항 및 결정구조를 측정하기 위한 웨이퍼는 패턴이 없는 p-형(100) Si 웨이퍼였다. 본 실시예에서, 실리콘 기판은 무정형의 실리콘 기판 또는 (100)실리콘 기판을 포함한다. 상기 패턴이 없는 p-형 웨이퍼는 희석 완충된 불소산(HF)에 프리메탈(pre-metal) 디핑되고, 탈이온화된(DI) 물로 세정되고 스핀 건조된 후, e-빔 증발실(e-beam evaporation chamber)내로 장착된다. 니켈 및 상기 인터레이어 금속은 순차적인 e-빔 증발에 의하여 증착되었다. 증착되는 이리듐(Ir)의 두께는 5Å 내지 20 Å범위내 였다. 상기 니켈(Ni)의 두께는 60Å 내지 130Å의 범위내였다. 급속 열어닐링이 300℃ 내지 900℃의 온도에서 60초동안 아르곤(Ar)분위기에서 수행되었다. 각 실리콘 막의 시트저항은 4점 프로브에 의하여 측정되었다. 막구조는 필립스(Philips)의 X-선 회절분석 시스템에 의해 저해상도의 상(phase) 식별모드로 분석된다. 표본은 고정되고 단지 검출기만이 움직였다. NiSi2와 상기 Si기판 사이에서의 밀집한 격자 부정합(close lattice mismatch)때문에, 상기 상의 분석에는 고해상도 x-레이 회절도 이용된다.
제 2형의 웨이퍼는 울트라-쉘로우 정션상의 역누설을 측정하는데 사용되었다. 상기 웨이퍼는 우선 산화되고, 표준 포토리소그래피 및 에칭단계를 통하여 처리되어 열산화물을 통해 200㎛×200㎛ 윈도우를 형성하였다. 35Å의 희생 산화물이 성장한 후, PN 정션은 플라즈마 도핑 기술에 의하여 윈도우 영역에 형성되었다. N+/P정션은 PH3/He의 기체혼합물을 사용하는 p형 웨이퍼상에 인을 도핑함으로써 형성되었다. P+/N정션은 B2H6/He의 혼합기체를 이용하는 붕소 도핑에 의하여 n형 웨이퍼상에 형성된다. 약 1kHz의 주파수에서 1.0내지 1.5 kV의 진폭과 50 내지 100㎲ 의 펄스 폭을 가진 음전압 펄스가 덩어리(chunk)를 통해 웨이퍼에 인가되는 동안 유도 결합 플라즈마가 웨이퍼 표면의 윗부분에 생성되었다. 800℃에서 재결정화 한후, 1050℃에서 스파이크 어닐링하는 두 단계의 급속 열어닐링(RTA)에 의하여 활성화가 이루어졌다. 그리고 나서, HF 용액으로 희생산화물층을 제거 하였다. 2차 이온 질량분석법(SIMS)에 의하여 측정된 정션의 깊이는 약 40㎚이었다.
희생산화물을 제거하였기 때문에 발생하는 에지 효과(edge effect)를 피하기 위하여 PECVD(plasma enhanced chemical vapor deposition) 산화물층이 증착되었고, 보다 작은 100㎛ ×100㎛의 윈도우는 전술한 윈도우의 중앙에 형성되었다. 실리사이드는 상기 100㎛ ×100㎛ 영역에만 형성되었다. 그러므로, 역누설을 측정하는 이 기술은 실리사이드와 실리콘사이의 계면에서의 모듈레이션, 스파이킹, 또는 파셋팅에 민감하다. 실리사이드 형성후 산화물 표면상에 증착된 반응하지 않은 금속 막은 140℃에서 황산 및 과산화 수소 용액에서 제거되었다. 후면의 산화물은 상기 누설측정 전에 HF 용액에 의하여 제거되었다. 전류-전압 특성은 HP4156 반도체 파라미터 분석기에 의하여 측정되었다.
본 발명의 목적은 개선된 열안정성을 지닌 니켈 실리사이드 막을 제공하는데 있다.
본 발명의 또 다른 목적은 이리듐 인터레이어를 사용하여 제조되는 니켈 실리사이드 막을 제공하는데 있다.
본 발명의 또 다른 목적은 약 400Å의 정션 깊이를 지닌 울트라 쉘로우 정션에서 이용되는 니켈 실리사이드 막을 제공하고, 또한 800℃이상의 온도에서 실리사이드층의 정션 완전성와 안정성을 유지하는 것이다.
도면을 참조하여 우선 니켈 실리사이드 막을 설명하도록 한다.
도 1은 550℃에서의 어닐링 전후의 두께에 대한 Ni 및 NiSi막의 실리사이드 시트저항의 변화를 표시한다. Ni는 먼저 e-빔 증발 시스템내에 증착되었다. 급속 열어닐링(RTA)은 아르곤 분위기에서 수행되었다. 60초간의 어닐링 시간동안 어닐링온도는 550℃로 유지되었다. 어닐링후, 벌크 실리콘 웨이퍼 상에서 측정된 시트저항은 감소되었다. 도면의 우측의 키(key)는 위로부터 아래로 다음을 표시한다; 어닐링되지 않은 실리콘 이산화물상의 니켈; 어닐링되지 않은 실리콘상의 니켈; 어닐링된 실리콘상의 니켈; 및 어닐링 및 에칭된 실리콘상의 니켈.
도 2는 계산된 NiSi 막의 두께 및 이에 대응하는 NiSi형성에 필요한 Si의 소모량을 표시한다. NiSi 막의 장점은 Si 소모량이 적다는 것에 있다. 그러나, NiSi 막은 높은 온도에서 안정적이지 못하다.
도 3은 550℃에서 1시간까지 시간을 달리하여 어닐링하는 동안 NiSi 막의 시트저항을 표시한다. 이 도면은 NiSi가 1시간 어닐링후에 550℃에서 일정한 시트저항을 유지함을 나타낸다. 그러나, 시트저항은 700℃ 이상의 온도에서는 매우 급격하게 증가한다. 이러한 시트저항의 증가는 막응집과 NiSi에서 NiSi2 상으로의 변화의 조합에 기인한다. 이것은 도 4에 표시된다.
도 4는 700℃에서 60초간 행해진 어닐링에 대한 니켈 실리사이드의 시트저항을 나타낸다. 도면은 온도에서는 시트저항이 수용불가능할 정도로 증가된다는 것을 나타낸다.
이제 실리사이드 막의 열안정성에 대하여 살펴본다. 보다 높은 온도를 요구하는 공정에 적용하기 위해서는 니켈 실리사이드 막의 열안정성을 개선할 필요가 있다. 안정성을 개선하는 한 가지 방법은 니켈 디실리사이드(NiSi2)의 변형온도를 증가시키는 것이다. 불순물이 니켈 실리사이드(NiSi)에 첨가되고, 이러한 불순물이 있는 실리사이드가 NiSi와 유사한 구조를 갖는다면, 이러한 실리사이드가 상호 가용성이 있는 고용체를 형성할 수 있다고 예상할 수 있다. 또한, 고용체의 전체 자유 에너지가 줄어들 것이라고 예상할 수 있다. 그러므로, NiSi2를 형성하기 위한 추진력이 감소된다.
몇몇의 불순물이 본 출원인에 의하여 연구되어 왔다. 보다 구체적으로, 관심이 가는 몇몇 불순물은 플래티늄(Pt), 이리듐(Ir) 및 팔라듐(Pd)을 포함한다. 이러한 물질의 모노실리사이드는 니켈 모노실리사이드와 동일한 결정구조를 가지고 있으며, 이는 MnP 사방정계이다. 이러한 실리사이드 및 니켈 모노실리사이드간의 격자 부정합는 매우 작다. 이것은 다음 표 1에 도시된다.
표 1
| 화합물 | 결정구조 | 격자 상수 (Å) | ||
| (a) | (b) | (c) | ||
| NiSi | 사방정계, MnP | 5.233 | 3.258 | 5.659 |
| PtSi | 사방정계, MnP | 5.932 | 5.595 | 3.603 |
| IrSi | 사방정계, MnP | 5.5579 | 3.2213 | 6.2673 |
| PdSi | 사방정계, MnP | 5.599 | 3.381 | 6.133 |
출원인은 Pt 또는 Ir의 첨가에 따른 니켈 실리사이드의 열안정성을 확인하는 실험을 실행하여 왔다. 그 결과는 다음과 같다. 두가지의 다른 실험에 있어서, Pt가 상기 Ni/Si의 계면 및 두 개의 니켈층 사이에 있는 Ni 막의 중심부분에 첨가된다. 한 실험에서는 Pt 인터레이어의 두께는 7Å이며, 다른 실험에서는 14Å이다. 도 5 및 도 6은 Ni/Si계면에서 Pt가 첨가된 결과를 표시한다.
도 5는 니켈/실리콘 계면에 첨가되는 7Å 플래티늄 막을 포함하는 니켈 실리사이드 막의 시트저항을 표시한다. 상기 시트저항은 750℃이상에서 증가한다.
도 6은 니켈/실리콘 계면에 첨가되는 14Å 플래티늄 막을 포함하는 니켈 실리사이드 막의 시트저항을 표시한다. 상기 14Å 플래티늄 막은 니켈 실리사이드 막을 보다 안정되게 한다. 상기 시트저항은 750℃이상에서 증가한다.
도 7은 니켈 막의 두 개의 니켈층 사이에 첨가되는 14Å 플래티늄 막을 포함하는 니켈 실리사이드 막의 시트저항을 표시한다. 상기 시트저항은 750℃이상에서 증가한다.
도 8은 니켈/실리콘 계면에 첨가되는 15Å이리듐 막을 포함하는 니켈 실리사이드 막의 시트저항을 표시한다. 니켈 막은 77Å의 두께를 가지고 60초간 어닐링되었다. 상기 막은 900℃에서도 안정적이었다. 그러나, 700℃ 근방에서 약간의 시트저항의 증가가 있다.
도 9는 니켈/실리콘 계면에 첨가되는 7Å 이리듐 막을 포함하는 니켈 실리사이드의 시트저항을 표시한다. 상기 막은 900℃에서도 안정적이었다. 그러나 700℃근처에서는 약간의 시트저항의 증가가 있다. 다른 실시예에서, 이리듐은 두 개의 니켈층 사이에 첨가될 수 있고, 이에 따른 막은 900℃에서도 안정적이다.
도 10은 니켈/실리콘 계면에 첨가되는 이리듐을 가진 니켈 실리사이드 막의 550℃ 내지 850℃의 어닐링 온도에 대한 X-레이 회절패턴을 표시한다. 상기 도면은 700℃까지의 모노실리사이드 상을 나타낸다. 700℃이상에서는 상을 식별할 수 없다. 본 발명자들은 무정형상을 형성하는 것이 불가능하다고 생각했기 때문에, 기판 실리콘과 매우 유사한 니켈 디실리사이드 상이 형성되는 것이 가능하다고 생각했다.
니켈/실리콘 계면에 팔라듐의 첨가 역시 출원인에 의하여 연구되었다. 니켈/실리콘 계면에 Ir 또는 Pt가 첨가될 때 출원인이 관찰한 니켈 실리사이드막의 안정성에 대한 큰 효과는 팔라듐을 첨가할 때에는 나타나지 않았다.
이제 울트라 쉘로우 정션의 니켈 실리사이드 막에서 본 발명의 이리듐 인터레이어의 사용을 설명하고자 한다. 하기의 도면들은 40㎚(Xj=40㎚)의 정션 깊이를 구비한 울트라 쉘로우 정션의 다양한 니켈 실리사이드 막의 정션누설의 결과를 표시한다. 실란 옥사이드층을 증착하고, 그 다음 중앙부분만을 개구하는 것에 의하여 에지 영역을 커버한 후에 큰 활성 영역상에 개구된 100㎛×100㎛ 윈도우 영역에 니켈 실리사이드가 형성되었다. 도면에 표시된 역누설전류의 분포는 이리듐을 구비한 N+/P 정션 및 P+/N정션 모두 3V(volt)의 역 바이어스(reverse bias)에서 1×10-10 amp 미만의 우수한 다이오드 특성을 나타낸다.
도 11은 울트라 쉘로우 정션상에서 플래티늄 또는 이리듐을 포함하지 않는 실리사이드 막의 N+/P 정션 누설 결과를 표시한다. 실리사이드는 68Å 두께를 지닌 니켈층으로부터 형성되었다. 급속 열어닐링은 60초간 550℃, 650℃, 750℃, 800℃ 및 850℃ 에서 연속적으로 실행되었다.
도 12는 울트라 쉘로우 정션상에서 실리사이드 막의 ｜3V｜에서의 P+/N 정션 누설 결과를 표시한다. 상기 실리사이드는 68Å의 두께를 가진 니켈층으로부터 형성된다. 급속 열어닐링은 60초간 550℃, 650℃, 750℃, 800℃ 및 850℃ 에서 연속적으로 실행되었다. 상기 실리사이드 영역은 100×100㎛2 이었다.
도 13은 울트라 쉘로우 정션상에서 플래티늄을 포함하는 실리사이드 막의 N+/P 정션 누설 결과를 표시한다. 실리사이드는 16Å의 두께를 지닌 플래티늄층 및 80Å의 두께를 지닌 니켈층으로부터 형성되었다. 급속 열어닐링은 60초간 550℃, 650℃, 750℃, 800℃ 및 850℃ 에서 연속적으로 실행되었다.
도 14는 울트라 쉘로우 정션상에서 플래티늄을 포함하는 실리사이드 막의 P+/N정션 누설 결과를 표시한다. 실리사이드는 16Å의 두께를 지닌 플래티늄층 및 80Å의 두께를 지닌 니켈층으로부터 형성되었다. 급속 열어닐링은 60초간 550℃, 650℃, 750℃, 800℃ 및 850℃ 에서 연속적으로 실행되었다.
도 15는 RTA가 550℃, 650℃, 750℃, 800℃ 및 850℃ 에서 연속적으로 실행되는 16Å Ir/80Å Ni로부터 형성되는 실리사이드를 가진 정션으로부터 N+/P 정션 누설을 표시한다. 이 도면은 상기 니켈/실리콘 계면에서 이리듐층의 첨가로 발생하는 결과를 표시한다.
도 16은 RTA가 550℃, 650℃, 750℃, 800℃ 및 850℃ 에서 연속적으로 실행되는 16Å Ir/80Å Ni로부터 형성되는 실리사이드를 가진 정션으로부터 P+/N 정션 누설을 표시한다. 실리사이드는 100㎛×100㎛ 영역에서 형성되었다. 누설전류는 ｜3V｜에서 측정되었다. 상기 누설은 850℃의 어닐링 후에도 낮은 값으로 유지되었다. 출원인은 Ir 인터레이어를 첨가한 후 계면의 조도에 있어서의 주요한 개선 또는 (111)파셋팅의 감소가 있었다고 추측하였다. 피래나 에칭(Piranha etch)의 전후에 수집된 시트저항의 데이터 및 x-레이 결과에 의하면 모든 막은 실리사이드 막으로 전환되었다. 단면 투과 전자 현미경법(cross-sectional transmission electron microscopy)은 계면의 조도를 결정하는 가장 직접적인 방법이지만, 검사되는 영역이 매우 작은 구역으로만 한정된다. 울트라 쉘로우 정션으로부터 역누설은 계면의 조도를 평가하는 매우 실용적이고 고감도의 기술이다. PN 정션 이상의 실리사이드의 돌출은 누설전류의 현저한 증가를 발생케 할 수 있다.
위에서 설명한 바와 같이, Pt 또는 Ir을 니켈 실리사이드에 첨가하는 것은 니켈 실리사이드의 안정성을 실질적으로 증가시킨다. 이에 따라, 출원인은 니켈 실리사이드가 첨가된 Pt 또는 Ir을 구비한 울트라-쉘로우 정션 웨이퍼를 실리사이드화하였다. 실리사이드화된 영역은 100㎛×100㎛이었다. 상기 실리사이드는 550℃ 내지 800℃ 범위의 온도에서 형성되었다. 도면에 도시된 바와 같이, 이리듐 인터레이어를 구비함으로써 800℃ 이상에서도 정션의 완전성은 유지되었다. 그러나, 플래티늄을 첨가할 경우에는 N+/P 정션에서 현저한 누설이 관찰된다. 따라서, 본 발명의 바람직한 인터레이어 재료는 이리듐이다.
도 17은 본 발명의 방법의 플로우차트이다. 단계 28에서는 실리콘 기판을 포함한다. 실리사이드화 공정은 다음과 같다. 단계 30에서, 스퍼터링과 증착을 포함하는 물리 기상 증착, 또는 금속 유기 화학증착을 포함하는 화학 기상 증착에 의하여 Ni와 Ir이 장치의 소스, 드레인, 및 폴리실리콘 영역에 증착된다. Ni에 Ir을 결합시키는 것은 다음의 방법중 하나에 의하여 이루어질 수 있다; (a)Ni증착 전에 Ir의 증착; (b)두 개의 Ni 증착층 사이에 Ir의 증착; (c)Ni증착 후에 Ir의 증착; (d)두 개의 소스로부터 Ir 및 Ni의 공동 증착; (e) Ni-Ir 합금 타겟으로부터 Ni-Ir증착. Ni의 두께는 50Å 내지 200Å 범위에 있고, 형성된 니켈 실리사이드의 두께는 통상 90Å 내지 700Å 범위내이다. 이리듐층의 두께는 5Å내지 20Å범위내이다. 단계 32에서 실리사이드화가 실행된다. 상기 어닐링 단계는 일반적으로 300℃내지 800℃의 온도에서, 10초 내지 2분의 시간동안에 비활성분위기 또는 질소 분위기에서 실행된다. 상기 어닐링 단계는 이리듐이 내부에 결합되어 있는 니켈 실리사이드를 생성하며, 니켈 실리사이드에 결합된 이리듐은 전형적으로 15퍼센트미만의 원자 퍼센트를 가진다. 단계 34에서는 황산과 과산화수소로 이루어진 피래나 용액(Piranha solution)내에서 선택적인 에칭이 실행된다. 상기 애칭온도는 통상 100℃ 내지 150℃사이이다.
구체적인 예는 다음과 같다. 웨이퍼는 우선 희석되고 완충된 HF용액내에 20초간 프리-메탈 디핑된다. 그 다음, 웨이퍼는 증착 시스템내로 장착된다. 15Å Ir층이 상기 웨이퍼에 증착된다. 75Å Ni층이 이리듐층상에 증착된다. 그다음 웨이퍼는 550℃의 아르곤 분위기에서 60초간 급속 열어닐링(RTA)이 된다. 그 다음에 피래나 용액에서 선택적인 에칭이 수행된다.
도 18은 본 발명의 방법으로부터 제조된 장치를 표시한다. 이리듐이 복합된 니켈 실리사이드(36)는 실리콘 기판(38)상에 위치한다. 니켈 실리사이드층(36)은 통상적으로 90Å내지 700Å의 범위내의 두께를 지닌다.
요약하면, 니켈 실리사이드의 열안정성의 현저한 개선은 니켈/실리콘 계면에 이리듐을 첨가함으로써 이루어진다. 이러한 공정은 울트라-쉘로우 정션을 지닌 제안된 미래의 장치 제조에 매우 유용한 것으로 보인다. 개선된 열안정성 및 낮은 정션 누설은 매우 매끄러운 계면때문이다
그래서, 개선된 니켈 실리사이드 장치를 제조하는 방법 및 이를 포함하는 장치가 개시되었다. 바람직한 구조 및 상기 장치를 제조하는 방법은 개시되었지만, 첨부되는 청구범위에 정의된 발명의 범위로부터 벗어남 없이 또다른 변형 및 변경이 이루어질 수 있다는 것이 이해되어야 한다.
도 1은 550℃에서의 어닐링에 대한 Ni 및 NiSi의 실리사이드 시트저항(sheet resistance)을 표시한 도면;
도 2는 계산된 NiSi막의 두께와 Si소모량을 표시한 도면;
도 3은 550℃에서 1시간까지의 어닐링에 대한 NiSi의 시트저항을 표시한 도면;
도 4는 60초간의 어닐링에 대한 니켈 실리사이드의 시트저항을 표시한 도면;
도 5는 니켈/실리콘 계면에 첨가된 7Å 플래티늄 막을 포함하는 니켈 실리사이드의 시트저항을 표시하는 도면;
도 6은 니켈/실리콘 계면에 첨가된 14Å 플래티늄 막을 포함하는 니켈 실리사이드의 시트저항을 표시하는 도면;
도 7은 니켈막의 두 개의 니켈층 사이에 첨가된 14Å 플래티늄 막을 포함하는 니켈 실리사이드의 시트저항을 표시하는 도면;
도 8은 니켈/실리콘 계면에 첨가된 15Å 이리듐 막을 포함하는 니켈 실리사이드의 시트저항을 표시하는 도면;
도 9는 니켈/실리콘 계면에 첨가된 7Å 이리늄 막을 포함하는 니켈 실리사이드의 시트저항을 표시하는 도면;
도 10은 니켈/실리콘 계면에 첨가된 이리듐을 지닌 니켈 실리사이드 막의 550℃부터 850℃까지의 어닐링 온도에 대한 X-레이 회절 패턴을 표시하는 도면;
도 11은 울트라 쉘로우 정션상의 니켈 실리사이드 막의 N+/P 정션의 누설 결과를 표시하는 도면;
도 12는 울트라 쉘로우 정션상의 니켈 실리사이드 막의 P+/N 정션 누설 결과를 표시하는 도면;
도 13은 울트라 쉘로우 정션상의 플래티늄을 포함한 니켈 실리사이드 막의 N+/P 정션 누설 결과를 표시하는 도면;
도 14는 울트라 쉘로우 정션상의 플래티늄을 포함한 니켈 실리사이드 막의 P+/N 정션 누설 결과를 표시하는 도면;
도 15는 울트라 쉘로우 정션상의 이리듐을 포함한 니켈 실리사이드 막의 N+/P 정션 누설 결과를 표시하는 도면;
도 16은 울트라 쉘로우 정션상의 이리듐을 포함한 니켈 실리사이드 막의 P+/N 정션 누설 결과를 표시하는 도면; 및
도 17 및 도 18은 본 발명의 방법과 이에 따른 장치를 나타내는 도면이다.
Claims (21)
- 실리콘 기판상에 니켈 실리사이드를 형성하는 방법으로서;실리콘 기판을 제공하는 단계;상기 실리콘 기판상에 이리듐을 증착하는 단계;니켈을 상기 이리듐과 접촉시켜 상기 실리콘 기판상에 증착하는 단계; 및상기 실리콘 기판상에 니켈 실리사이드를 형성하도록 상기 이리듐 및 상기 니켈을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 실리콘 기판상에 이리듐을 증착하는 상기 단계는 상기 실리콘 기판상에 직접적으로 이리듐막을 증착하는 것을 포함하고, 상기 실리콘 기판상에 니켈을 증착하는 단계는 상기 이리듐막상에 니켈막을 증착하는 것을 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 실리콘 기판상에 니켈을 증착하는 상기 단계는 상기 실리콘 기판상에 제 1 니켈막을 증착하는 것을 포함하고, 상기 실리콘 기판상 이리듐을 증착하는 상기 단계는 상기 제 1 니켈막상에 이리듐막을 증착하는 것을 포함하고, 상기 실리콘 기판에 니켈을 증착하는 단계는 상기 실리콘 기판상에 니켈-이리듐-니켈 층 구조를 형성하도록 상기 이리듐막상에 제 2 니켈막을 증착하는 것을 더 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 실리콘 기판상에 니켈을 증착하는 상기 단계 및 상기 실리콘 기판상에 이리듐을 증착하는 상기 단계는 상기 실리콘 기판상에 이리듐 및 니켈을 동시에 공동 증착하여 상기 실리콘 기판상에 니켈-이리듐막을 형성하는 것을 포함하는 것을 특징으로 하는 방법.
- 제 2항에 있어서, 상기 이리듐막은 5내지 20Å 범위의 두께를 가지고, 상기 니켈막은 25 내지 200Å 범위의 두께를 가지는 것을 특징으로 하는 방법.
- 제 3항에 있어서, 상기 제 1니켈 막은 25 내지 200Å범위의 두께를 가지고,상기 이리듐막은 5 내지 20Å 범위의 두께를 가지며, 상기 제 2 니켈막은 25 내지 200Å 범위의 두께를 가지는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 니켈 실리사이드가 90 내지 700Å 범위의 두께를 가지는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 이리듐 및 상기 니켈을 어닐링하는 상기 단계가 10초 내지 2분동안 300 내지 700℃ 범위의 온도에서 수행되는 급속 열어닐링 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 어닐링 단계는, 상기 니켈 및 상기 이리듐을 복합 이리듐을 내부에 포함하는 디실리사이드로 전환하고, 상기 니켈 디실리사이드는 (111)면을 따른 상기 실리콘 기판내로의 파셋팅이 없는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 실리콘 기판은 무정형의 실리콘 기판 및 (100) 실리콘 기판으로 구성된 군으로부터 선택되는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 실리콘 기판이 최대 100㎚의 깊이를 구비하는 정션을 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 이리듐 및 상기 니켈을 어닐링하여 상기 실리콘 기판상에 니켈 실리사이드를 형성하는 단계 동안에 상기 니켈의 적어도 일부가 상기 이리듐 인터레이어를 통하여 확산되도록, 상기 이리듐이 상기 니켈의 적어도 일부 및 상기 실리콘 기판사이에 위치한 이리듐 인터레이어를 형성하는 것을 특징으로 하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 9항에 있어서, 상기 니켈 디실리사이드가 15 원자 퍼센트미만의 이리듐이 내부에 결합되어 있는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/847,873 US6468901B1 (en) | 2001-05-02 | 2001-05-02 | Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same |
| US09/847,873 | 2001-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020084824A KR20020084824A (ko) | 2002-11-11 |
| KR100498104B1 true KR100498104B1 (ko) | 2005-07-01 |
Family
ID=25301706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0024226A KR100498104B1 (ko) | 2001-05-02 | 2002-05-02 | 울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6468901B1 (ko) |
| JP (1) | JP4222541B2 (ko) |
| KR (1) | KR100498104B1 (ko) |
| CN (1) | CN1220247C (ko) |
| TW (1) | TW543167B (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689688B2 (en) * | 2002-06-25 | 2004-02-10 | Advanced Micro Devices, Inc. | Method and device using silicide contacts for semiconductor processing |
| US6905560B2 (en) * | 2002-12-31 | 2005-06-14 | International Business Machines Corporation | Retarding agglomeration of Ni monosilicide using Ni alloys |
| KR100763898B1 (ko) * | 2003-08-02 | 2007-10-05 | 삼성전자주식회사 | 반도체 소자 제조방법 및 이에 의하여 제조된 반도체 소자 |
| US7205234B2 (en) | 2004-02-05 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming metal silicide |
| KR100653689B1 (ko) * | 2004-06-09 | 2006-12-04 | 삼성전자주식회사 | 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법 |
| US7544610B2 (en) * | 2004-09-07 | 2009-06-09 | International Business Machines Corporation | Method and process for forming a self-aligned silicide contact |
| JP2006147897A (ja) * | 2004-11-22 | 2006-06-08 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
| US20060246720A1 (en) * | 2005-04-28 | 2006-11-02 | Chii-Ming Wu | Method to improve thermal stability of silicides with additives |
| US7419907B2 (en) * | 2005-07-01 | 2008-09-02 | International Business Machines Corporation | Eliminating metal-rich silicides using an amorphous Ni alloy silicide structure |
| US20070072358A1 (en) * | 2005-09-29 | 2007-03-29 | Chih-Ning Wu | Method of manufacturing metal-oxide-semiconductor transistor devices |
| JP2007142347A (ja) * | 2005-10-19 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPWO2007094208A1 (ja) | 2006-02-16 | 2009-07-02 | 株式会社カネカ | 熱可塑性樹脂組成物 |
| JP5309454B2 (ja) | 2006-10-11 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7776728B2 (en) * | 2007-03-02 | 2010-08-17 | United Microelectronics Corp. | Rapid thermal process method and rapid thermal process device |
| JP5547877B2 (ja) * | 2008-05-23 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| CN102194674A (zh) * | 2010-03-12 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种自对准金属硅化物制造方法 |
| US8871617B2 (en) * | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| CN102832112A (zh) * | 2011-06-17 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物形成方法 |
| CN102938380A (zh) * | 2012-11-28 | 2013-02-20 | 中国科学院微电子研究所 | 一种在ⅲ-ⅴ化合物半导体衬底制作超浅结的方法 |
| US9236345B2 (en) | 2014-03-24 | 2016-01-12 | Globalfoundries Inc. | Oxide mediated epitaxial nickel disilicide alloy contact formation |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| KR102551745B1 (ko) * | 2016-11-09 | 2023-07-06 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5543362A (en) * | 1995-03-28 | 1996-08-06 | Motorola, Inc. | Process for fabricating refractory-metal silicide layers in a semiconductor device |
| US5612574A (en) * | 1995-06-06 | 1997-03-18 | Texas Instruments Incorporated | Semiconductor structures using high-dielectric-constant materials and an adhesion layer |
| US5861340A (en) * | 1996-02-15 | 1999-01-19 | Intel Corporation | Method of forming a polycide film |
-
2001
- 2001-05-02 US US09/847,873 patent/US6468901B1/en not_active Expired - Lifetime
-
2002
- 2002-04-26 JP JP2002127643A patent/JP4222541B2/ja not_active Expired - Fee Related
- 2002-04-30 TW TW091108987A patent/TW543167B/zh not_active IP Right Cessation
- 2002-05-02 KR KR10-2002-0024226A patent/KR100498104B1/ko not_active IP Right Cessation
- 2002-05-02 CN CNB021215294A patent/CN1220247C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1220247C (zh) | 2005-09-21 |
| KR20020084824A (ko) | 2002-11-11 |
| JP4222541B2 (ja) | 2009-02-12 |
| TW543167B (en) | 2003-07-21 |
| CN1384531A (zh) | 2002-12-11 |
| JP2002367929A (ja) | 2002-12-20 |
| US6468901B1 (en) | 2002-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100498104B1 (ko) | 울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법 | |
| KR100457501B1 (ko) | (100)면의 실리콘 상의 에피텍시얼 니켈 실리사이드 또는 비결정 실리콘 상의 안정된 니켈 실리사이드를 포함하는 소자 및 그 제조방법 | |
| US5336903A (en) | Selective deposition of doped silicon-germanium alloy on semiconductor substrate, and resulting structures | |
| EP0800204B1 (en) | A process for device fabrication in which a thin layer of cobalt silicide is formed | |
| US7422971B2 (en) | Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby | |
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| KR19990071451A (ko) | 얕은 소스/드레인 접합을 형성하기 위한 국소적 실리사이드화방법 | |
| US6346465B1 (en) | Semiconductor device with silicide contact structure and fabrication method thereof | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US7105443B2 (en) | Method for fabricating epitaxial cobalt-disilicide layers using cobalt-nitride thin film | |
| US20020098692A1 (en) | Semiconductor device and method for manufacturing same | |
| US7670952B2 (en) | Method of manufacturing metal silicide contacts | |
| US6482737B2 (en) | Fabrication method of implanting silicon-ions into the silicon substrate | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JP2000277579A (ja) | 半導体薄膜の結晶性検査方法 | |
| JP2944125B2 (ja) | 半導体装置 | |
| US6777329B2 (en) | Method to form C54 TiSi2 for IC device fabrication | |
| Guliants et al. | Thin Ni-silicides for low resistance contacts and growth of thin crystalline Si layers | |
| KR20130115625A (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법 | |
| Li et al. | INTERLAYER MEDIATED SOLID PHASE EPITAXY OF | |
| JPS61183960A (ja) | 半導体装置の製造方法 | |
| JPH09186321A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120611 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |