JPH09186321A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09186321A
JPH09186321A JP8919096A JP8919096A JPH09186321A JP H09186321 A JPH09186321 A JP H09186321A JP 8919096 A JP8919096 A JP 8919096A JP 8919096 A JP8919096 A JP 8919096A JP H09186321 A JPH09186321 A JP H09186321A
Authority
JP
Japan
Prior art keywords
forming
gate electrode
film
insulating film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8919096A
Other languages
English (en)
Inventor
Katsuyoshi Aihara
克好 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP8919096A priority Critical patent/JPH09186321A/ja
Publication of JPH09186321A publication Critical patent/JPH09186321A/ja
Priority to US09/190,025 priority patent/US5960268A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 拡散層領域にイオン注入による結晶欠陥を形
成することなく、しかも拡散層領域の接触抵抗を増大せ
ずに微細化に適した電界効果型トランジスタを形成する
こと。 【解決手段】 ゲート電極４とマスク酸化膜５を形成
後、拡散層領域１５上のマスク酸化膜５を除去した後、
活性層領域１８である拡散層領域１５表面の清浄化処理
を行い、連続して非晶質シリコン膜６を形成する。さら
に、不純物イオンを打ち込み、低温で熱処理をし、拡散
層領域１５表面とゲート電極側壁の非晶質シリコン膜を
再結晶化し、単結晶シリコン膜に変換した後に、ゲート
電極４上の非晶質シリコン膜６を除去し、層間絶縁膜を
形成し、熱処理を行う半導体装置およびその製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の構造と
この構造を形成するための製造方法とに関し、とくに浅
い導電型領域を、安定してしかも再現性よく形成する半
導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】近年、シリコンオンインシュレータ（Ｓ
ＯＩ：Ｓilicon on Ｉnsurator）構造を用いたデバイ
スは、高耐圧素子や高速素子などに用いられており、と
くに薄膜ＳＯＩの分野では、低消費電力化、高電流駆動
の特性を生かした研究がなされている。まずはじめに、
薄膜のＳＯＩ構造の拡散層形成について図１４の断面図
を用いて説明する。
【０００３】単結晶シリコン基板１と活性層領域１８と
の間に埋め込み酸化膜１９が形成されているＳＩＭＯＸ
（Ｓeparated Ｉonimplantation Ｏxide）基板上にゲ
ート酸化膜３を形成する。
【０００４】このＳＩＭＯＸ基板は、単結晶シリコン基
板１表面から酸素イオンをイオン注入法によって打ち込
み、後の熱処理で単結晶シリコン基板１内部にシリコン
酸化膜である埋め込み酸化膜１９と活性層領域１８を形
成したものである。
【０００５】ここでは、埋め込み酸化膜厚が８０ｎｍ
で、活性層領域の膜厚が１５０ｎｍのものである。
【０００６】ゲート酸化膜２形成後は、多結晶シリコン
膜であるゲート電極４を形成する。その後、マスク酸化
膜５を形成して、さらにその後、不純物イオンを全面に
イオン注入法で打ち込む。
【０００７】その後、層間絶縁膜を形成し、不活性気体
中で熱処理を行うことによって不純物を拡散させ、さら
に同時に不純物を活性化させ、ソース電極とドレイン電
極を形成する。
【０００８】一般に、イオン注入では打ち込まれる材料
の結晶内をエネルギーをもった不純物イオンが通過する
ので結晶構造を歪ませる原因になる。
【０００９】単結晶シリコン基板１に素子を形成する通
常の素子構造においては、ＳＯＩ構造の活性層領域１８
にあたる膜厚が単結晶シリコン基板１の膜厚に対応す
る。このため、イオン注入によって深さ方向にすべての
結晶が歪んだり、破壊したりすることはない。
【００１０】そのため、層間絶縁膜形成後の不純物の拡
散と活性化のための熱処理によってイオン注入時に歪ん
だ結晶は容易に回復する。
【００１１】一方、薄膜ＳＯＩ構造では、イオン注入に
よって埋め込み酸化膜１９上の活性層領域１８がすべて
非晶質状態になり、層間絶縁膜形成後の熱処理では結晶
粒の拡大はするが単結晶には戻らない。
【００１２】つまり単結晶シリコン基板１上に素子を形
成する場合は、イオン注入後に結晶回復するための種結
晶があるのに比べ、薄膜ＳＯＩ構造の場合は活性層領域
１８すべてが非晶質化するために種結晶は存在しない。
【００１３】以上説明したように、通常の方法で薄膜Ｓ
ＯＩ構造に拡散層領域を形成する場合、活性層領域１８
が薄くシート抵抗が高いことに合わせて活性層領域１８
がイオン注入によって非晶質になる。このためにソース
電極とドレイン電極のコンタクト抵抗が著しく増大す
る。
【００１４】この現象は、Ｐ型の不純物イオン、Ｎ型の
不純物イオン共通して起こるものである。
【００１５】つぎに単結晶シリコン基板に形成するＰ型
の導電型の電界効果型トランジスタの拡散層形成につい
て説明する。
【００１６】従来技術において、Ｐ型の導電型の電界効
果型トランジスタの拡散層領域となるＰ型の拡散領域は
ボロン（11Ｂ+ ）をイオン注入して得ている。
【００１７】しかし、電界効果型トランジスタのサブミ
クロンへの微細化に伴い、ソース電極とドレイン電極と
なる浅い拡散層形成が必要となってくるにしたがい、ボ
ロンのイオン注入による浅い拡散層形成が難しくなって
きている。
【００１８】それはボロンが軽元素であるために注入飛
程が大きく、さらにチャネリングの影響で浅い拡散層が
得られにくいためである。
【００１９】このチャネリングとは、イオンの入射方向
と、打ち込まれる側の単結晶シリコン基板の原子列で囲
まれた空洞の方向とが一致した場合、大きな散乱を受け
ずに結晶中に深くイオンが侵入する現象である。
【００２０】さらにボロンは、熱処理における拡散係数
が大きいために再拡散が起こりやすく、浅い拡散層の形
成が難しいという問題がある。
【００２１】浅い拡散層形成のために、ボロン注入時の
エネルギーを減少させればよいが、加速エネルギーを低
下させるとチャネリングの臨界角が大きくなり、従来の
６〜７度程度の注入角度ではチャネリングは抑えられな
い。
【００２２】またボロンの代わりに質量数の大きい２フ
ッ化硼素（49ＢＦ2 +）を注入することで注入深さを浅く
する方法も提案されている。
【００２３】この２フッ化硼素は（49ＢＦ2 +）はボロン
（11Ｂ+）よりビーム電流が大きくとれ、そして注入深
さは同一の加速エネルギーとした場合、ボロン（11Ｂ
+ ）に比較して１／４程度になることが知られており、
その結果、実効的に低加速エネルギー注入となる。
【００２４】しかし２フッ化硼素は（49ＢＦ2 +）は、温
度が９００℃以下の熱処理においては、イオン注入され
た弗素がシリコン基板中に残留するという現象が発生す
る。このフッ素イオンは、単結晶シリコン基板中の結晶
欠陥に残留するため、シリコンの結晶性回復を阻害し、
トランジスタ特性ではＰＮ接合部などに起こるリーク電
流発生の原因になる。
【００２５】さらに２フッ化硼素（49ＢＦ2 +）のイオン
注入においてもチャネリングが発生し、浅いＰ型の拡散
層の形成は難しい。
【００２６】そこで現在行われているボロン注入におけ
るチャネリングの発生を抑制する従来技術の一例を図８
の断面図に示す。図８は、従来技術における半導体装置
を示す断面図である。
【００２７】図８に示すように、導電型がＮ型の単結晶
シリコン基板１を使用するか、もしくは単結晶シリコン
基板１に、Ｎ型の不純物イオンを打ち込み熱処理によっ
て拡散させたＮウェルと呼ばれるＮ型の導電型領域を形
成した単結晶シリコン基板１を用いる。そしてこの単結
晶シリコン基板１上にゲート絶縁膜２と、ゲート電極４
を形成する。その後、ゲート電極４を形成したときのホ
トレジスト１６をイオン注入のマスクとして用いて、拡
散層領域１５の表面にシリコンイオンをイオン注入す
る。
【００２８】このシリコンイオン注入によって、単結晶
シリコン基板１の拡散層領域１５の表面に、結晶格子が
不規則状態の非晶質層１４を形成する。その後、拡散層
領域１５にソース電極１１とドレイン電極１２となる導
電型がＰ型の不純物イオンを打ち込む。
【００２９】この結晶格子が不規則に位置する非晶質層
１４によってチャネリングの発生を抑制して、拡散層領
域１５の浅い領域に不純物イオンが打ち込まれる。
【００３０】その後、不純物の活性化と非晶質層１４の
結晶回復のために不活性気体中で熱処理を行い、電界効
果型トランジスタのサブミクロンへの微細化に対応でき
るソース電極１１とドレイン電極１２として浅い拡散層
が得られる。
【００３１】
【発明が解決しようとする課題】この図８を用いて説明
した半導体装置においては、ソース電極とドレイン電極
である拡散層領域１５として浅い拡散層が得られる。し
かしながら、あるエネルギーをもつシリコンイオンが拡
散層領域１５の単結晶シリコン基板１表面を破壊するた
め、熱処理後においても非晶質層１４と単結晶シリコン
基板１との界面付近に、二次欠陥などの発生により完全
に結晶性は回復しない。
【００３２】この完全な結晶性が得られないことによ
り、単結晶シリコン基板１もしくは単結晶シリコン基板
１に形成するＮウェルと呼ばれる拡散層領域１５と逆導
電型の導電型領域と拡散層領域とで形成されるＰＮ接合
耐圧は低下して、接合間のリーク電流を増大させる原因
になる。これはたとえば下記の文献に記載されている。
（Ｃ．Ｃａｒｔｅｒ ｅｔ ａｌ．：Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．，Ｖｏｌ４４，Ｎｏ．４（１９８４）
４５９）
【００３３】以上の説明のように従来技術の方法では、
薄膜ＳＯＩ構造に形成する電界効果型トランジスタの拡
散層を結晶欠陥なく、しかも低抵抗に形成することは困
難である。さらに、単結晶シリコン基板に形成する微細
な電界効果型トランジスタのソース電極とドレイン電極
となるＰ型の導電型の浅い拡散層を結晶欠陥なく、しか
も再現性よく形成することは困難である。
【００３４】本発明の目的は、上記課題を解決して、薄
膜ＳＯＩ構造に形成する電界効果型トランジスタの拡散
層を結晶欠陥なく、低抵抗に形成し、さらに単結晶シリ
コン基板に形成する微細な電界効果型トランジスタのＰ
型の導電型の浅い拡散層を結晶欠陥なく、しかも再現性
よく形成できる半導体装置およびその製造方法を提供す
ることにある。
【００３５】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置およびその製造方法は、下記記載の
方法を採用する。
【００３６】本発明の半導体装置は、素子形成領域に設
けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電
極と、ゲート電極の側壁と上部に設けるマスク酸化膜
と、ゲート電極の側壁と拡散層領域に設ける再結晶化膜
と、ゲート電極に整合する位置の拡散層領域にソース電
極とドレイン電極とを備える。
【００３７】本発明の半導体装置においては、ＳＯＩ基
板上の素子形成領域に設けるゲート絶縁膜と、ゲート絶
縁膜上に設けるゲート電極と、ゲート電極の側壁と上部
に設けるマスク酸化膜と、ゲート電極の側壁と拡散層領
域に設ける再結晶化膜と、ゲート電極に整合する位置の
拡散層領域にソース電極とドレイン電極とを備える。
【００３８】本発明の半導体装置は、導電型がＮ型ある
いはＮ型の導電型領域の単結晶シリコン基板に設けるゲ
ート絶縁膜と、ゲート絶縁膜の上部に設けるゲート電極
と、ゲート電極の側壁と上部に設けるマスク酸化膜と、
ゲート電極の側壁と拡散層領域に設ける再結晶化膜と、
ゲート電極に整合する位置にソース電極とドレイン電極
となる拡散層領域とを備える。
【００３９】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、ゲ
ート電極の表面に第１のマスク酸化膜を形成する工程
と、ゲート電極の上部と側壁部との第１のマスク酸化膜
を残しその他の領域の第１のマスク酸化膜を除去する工
程と、気相中でソース電極とドレイン電極となる拡散層
領域の単結晶シリコン基板表面を清浄化する工程と、こ
の清浄化する工程に連続して非晶質シリコン膜を形成す
る工程と、Ｐ型の不純物イオンを打ち込む工程と、不活
性気体中で第１の熱処理を行う工程と、ゲート電極上部
の非晶質シリコン膜を除去する工程と、第２のマスク酸
化膜をゲート電極の上部に形成する工程と、層間絶縁膜
を形成し、不活性気体中で第２の熱処理を行う工程と、
層間絶縁膜にコンタクトホールを形成し、配線を形成す
る工程とを有する。
【００４０】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、ゲ
ート電極表面にマスク酸化膜を形成する工程と、ゲート
電極の上部と側壁部のマスク酸化膜を残しその他の領域
のマスク酸化膜を除去する工程と、気相中でソース電極
とドレイン電極となる拡散層領域の単結晶シリコン基板
表面を清浄化する工程と、この清浄化する工程に連続し
て非晶質シリコン膜を形成する工程と、Ｐ型の不純物イ
オンを打ち込む工程と、不活性気体中で第１の熱処理を
行う工程と、ゲート電極上部の非晶質シリコン膜を除去
する工程と、層間絶縁膜を形成する工程と、不活性気体
中で第２の熱処理を行う工程と、層間絶縁膜にコンタク
トホールを形成する工程と、配線を形成する工程とを有
する。
【００４１】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、第
１のマスク酸化膜をゲート電極の表面に形成する工程
と、ゲート電極の上部と側壁部の第１のマスク酸化膜を
残しその他の領域の第１のマスク酸化膜を除去する工程
と、気相中でソース電極とドレイン電極となる拡散層領
域の単結晶シリコン基板表面を清浄化する工程と、この
清浄化する工程に連続して非晶質シリコン膜を形成する
工程と、Ｐ型の不純物イオンを打ち込む工程と、不活性
気体中で第１の熱処理を行う工程と、塗布絶縁膜を形成
し、ゲート電極上の非晶質シリコン膜が露出するまで塗
布絶縁膜を除去し、塗布絶縁膜をエッチングマスクに用
いてゲート電極上部の非晶質シリコン膜を除去し、拡散
層領域上の塗布絶縁膜を除去する工程と、ゲート電極の
上面に第２のマスク酸化膜を形成する工程と、層間絶縁
膜を形成し、不活性気体中で第２の熱処理を行う工程
と、層間絶縁膜にコンタクトホールを形成する工程と、
配線を形成する工程とを有する。
【００４２】本発明の半導体装置の製造方法において
は、ＳＯＩ基板上の素子形成領域にゲート絶縁膜と多結
晶シリコン膜を形成し、ゲート電極を形成する工程と、
ゲート電極の表面にマスク酸化膜を形成する工程と、ゲ
ート電極の上部と側壁部のマスク酸化膜を残しその他の
領域のマスク酸化膜を除去する工程と、気相中でソース
電極とドレイン電極となる拡散層領域の単結晶シリコン
基板表面を清浄化する工程と、この清浄化する工程に連
続して非晶質シリコン膜を形成する工程と、Ｐ型の不純
物イオンを打ち込む工程と、不活性気体中で第１の熱処
理を行う工程と、拡散層領域にホトレジストを形成し、
ホトレジストをエッチングマスクに用いてゲート電極上
部の非晶質シリコン膜を除去する工程と、層間絶縁膜を
形成し、不活性気体中で第２の熱処理を行う工程と、層
間絶縁膜にコンタクトホールを形成する工程と、配線を
形成する工程とを有することを特徴とする。
【００４３】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、第
１のマスク酸化膜をゲート電極の表面に形成する工程
と、ゲート電極の上部と側壁部の第１のマスク酸化膜を
残しその他の領域の第１のマスク酸化膜を除去する工程
と、水素雰囲気中でソース電極とドレイン電極となる拡
散層領域の単結晶シリコン基板表面を清浄化する工程
と、この清浄化する工程に連続して非晶質シリコン膜を
形成する工程と、Ｐ型の不純物イオンを打ち込む工程
と、不活性気体中で第１の熱処理を行う工程と、塗布絶
縁膜を形成し、ゲート電極上の非晶質シリコン膜が露出
するまで塗布絶縁膜を除去し、塗布絶縁膜をエッチング
マスクに用いてゲート電極上部の非晶質シリコン膜を除
去し、拡散層領域上の塗布絶縁膜を除去する工程と、第
２のマスク酸化膜をゲート電極の上部に形成する工程
と、層間絶縁膜を形成し、不活性気体中で第２の熱処理
を行う工程と、層間絶縁膜にコンタクトホールを形成す
る工程と、配線を形成する工程とを有する。
【００４４】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜とゲート電極を形成する工程と、ゲート電極
表面にマスク酸化膜を形成する工程と、ゲート電極の上
部と側壁部とのマスク酸化膜を残しその他の領域のマス
ク酸化膜を除去する工程と、水素雰囲気中でソース電極
とドレイン電極となる拡散層領域の単結晶シリコン基板
表面を清浄化する工程と、この清浄化する工程に連続し
て非晶質シリコン膜を形成する工程と、Ｐ型の不純物イ
オンを打ち込む工程と、不活性気体中で第１の熱処理を
行う工程と、拡散層領域にホトレジストを形成し、ホト
レジストをエッチングマスクに用いてゲート電極上部の
非晶質シリコン膜を除去する工程と、層間絶縁膜を形成
し、不活性気体中で第２の熱処理を行う工程と、層間絶
縁膜にコンタクトホールを形成する工程と、配線を形成
する工程とを有する。
【００４５】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、第
１のマスク酸化膜をゲート電極の表面に形成する工程
と、ゲート電極の上部と側壁部の第１のマスク酸化膜を
残しそのほかの領域の第１のマスク酸化膜を除去する工
程と、水素と塩素の混合気体中でソース電極とドレイン
電極となる拡散層領域の単結晶シリコン基板表面を清浄
化する工程と、この清浄化する工程に連続して非晶質シ
リコン膜を形成する工程と、Ｐ型の不純物イオンを打ち
込む工程と、不活性気体中で第１の熱処理を行う工程
と、塗布絶縁膜を形成し、ゲート電極上の非晶質シリコ
ン膜が露出するまで塗布絶縁膜を除去し、塗布絶縁膜を
エッチングマスクに用いてゲート電極上部の非晶質シリ
コン膜を除去し、拡散層領域上の塗布絶縁膜を除去する
工程と、ゲート電極上面に第２のマスク酸化膜を形成す
る工程と、層間絶縁膜を形成し、不活性気体中で第２の
熱処理を行う工程と、層間絶縁膜にコンタクトホールを
形成する工程と、配線を形成する工程とを有する。
【００４６】本発明の半導体装置の製造方法は、ＳＯＩ
基板上の素子形成領域にゲート絶縁膜を形成し、多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、ゲ
ート電極の表面にマスク酸化膜を形成する工程と、ゲー
ト電極の上部と側壁部のマスク酸化膜を残しその他の領
域のマスク酸化膜を除去する工程と、水素と塩素の混合
気体中でソース電極とドレイン電極となる拡散層領域の
単結晶シリコン基板表面を清浄化する工程と、この清浄
化する工程に連続して非晶質シリコン膜を形成する工程
と、Ｐ型の不純物イオンを打ち込む工程と、不活性気体
中で第１の熱処理を行う工程と、拡散層領域にホトレジ
ストを形成し、ホトレジストをエッチングマスクに用い
てゲート電極上部の非晶質シリコン膜を除去する工程
と、層間絶縁膜を形成し、不活性気体中で第２の熱処理
を行う工程と、層間絶縁膜にコンタクトホールを形成す
る工程と、配線を形成する工程とを有する。
【００４７】本発明の半導体装置の製造方法において
は、単結晶シリコン基板にＮ型の導電型領域を形成する
工程と、ゲート絶縁膜を形成し、多結晶シリコン膜を形
成し、ゲート電極を形成する工程と、ゲート電極の表面
に第１のマスク酸化膜を形成する工程と、ゲート電極の
上部と側壁部の第１のマスク酸化膜を残しその他の領域
の第１のマスク酸化膜を除去する工程と、気相中でソー
ス電極とドレイン電極となる拡散層領域の単結晶シリコ
ン基板表面を清浄化する工程と、この清浄化する工程に
連続して非晶質シリコン膜を形成する工程と、Ｐ型の不
純物イオンを打ち込む工程と、不活性気体中で第１の熱
処理を行う工程と、ゲート電極上部の非晶質シリコン膜
を除去する工程と、第２のマスク酸化膜をゲート電極の
上部に形成する工程と、層間絶縁膜を形成し、不活性気
体中で第２の熱処理を行う工程と、層間絶縁膜にコンタ
クトホールを形成する工程と、配線を形成する工程とを
有する。
【００４８】本発明の半導体装置の製造方法は、単結晶
シリコン基板にＮ型の導電型領域を形成する工程と、ゲ
ート絶縁膜と多結晶シリコン膜を形成し、ゲート電極を
形成する工程と、ゲート電極の表面にマスク酸化膜を形
成する工程と、ゲート電極の上部と側壁部のマスク酸化
膜を残しその他の領域のマスク酸化膜を除去する工程
と、気相中でソース電極とドレイン電極となる拡散層領
域の単結晶シリコン基板表面を清浄化する工程と、この
清浄化する工程に連続して非晶質シリコン膜を形成する
工程と、Ｐ型の不純物イオンを打ち込む工程と、不活性
気体中で第１の熱処理を行う工程と、ゲート電極上部の
非晶質シリコン膜を除去する工程と、層間絶縁膜を形成
する工程と、不活性気体中で第２の熱処理を行う工程
と、層間絶縁膜にコンタクトホールを形成する工程と、
配線を形成する工程とを有する。
【００４９】本発明の半導体装置の製造方法は、にＮ型
の導電型領域を形成する工程と、ゲート絶縁膜と多結晶
シリコン膜を形成し、ゲート電極を形成する工程と、第
１のマスク酸化膜をゲート電極の表面に形成する工程
と、ゲート電極の上部と側壁部との第１のマスク酸化膜
を残しその他の領域の第１のマスク酸化膜を除去する工
程と、気相中でソース電極とドレイン電極となる拡散層
領域の単結晶シリコン基板表面を清浄化する工程と、こ
の清浄化する工程に連続して非晶質シリコン膜を形成す
る工程と、Ｐ型の不純物イオンを打ち込む工程と、不活
性気体中で第１の熱処理を行う工程と、塗布絶縁膜を形
成し、ゲート電極上の非晶質シリコン膜が露出するまで
塗布絶縁膜を除去し、塗布絶縁膜をエッチングマスクに
用いてゲート電極上部の非晶質シリコン膜を除去し、拡
散層領域上の塗布絶縁膜を除去する工程と、ゲート電極
の上面に第２のマスク酸化膜を形成する工程と、層間絶
縁膜を形成し、不活性気体中で第２の熱処理を行う工程
と、層間絶縁膜にコンタクトホールを形成する工程と、
配線を形成する工程とを有する。
【００５０】本発明の半導体装置の製造方法は、単結晶
シリコン基板にＮ型の導電型領域を形成する工程と、ゲ
ート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲー
ト電極を形成する工程と、ゲート電極の表面にマスク酸
化膜を形成する工程と、ゲート電極の上部と側壁部のマ
スク酸化膜を残しその他の領域のマスク酸化膜を除去す
る工程と、気相中でソース電極とドレイン電極となる拡
散層領域の単結晶シリコン基板表面を清浄化する工程
と、この清浄化する工程に連続して非晶質シリコン膜を
形成する工程と、Ｐ型の不純物イオンを打ち込む工程
と、不活性気体中で第１の熱処理を行う工程と、拡散層
領域にホトレジストを形成し、ホトレジストをエッチン
グマスクに用いてゲート電極上部の非晶質シリコン膜を
除去する工程と、層間絶縁膜を形成し、不活性気体中で
第２の熱処理を行う工程と、層間絶縁膜にコンタクトホ
ールを形成する工程と、配線を形成する工程とを有す
る。
【００５１】本発明の半導体装置の製造方法において
は、単結晶シリコン基板にＮ型の導電型領域を形成する
工程と、ゲート絶縁膜を形成し、多結晶シリコン膜を形
成し、ゲート電極を形成する工程と、第１のマスク酸化
膜をゲート電極の表面に形成する工程と、ゲート電極の
上部と側壁部の第１のマスク酸化膜を残しその他の領域
の第１のマスク酸化膜を除去する工程と、水素雰囲気中
でソース電極とドレイン電極となる拡散層領域の単結晶
シリコン基板表面を清浄化する工程と、この清浄化する
工程に連続して非晶質シリコン膜を形成する工程と、Ｐ
型の不純物イオンを打ち込む工程と、不活性気体中で第
１の熱処理を行う工程と、塗布絶縁膜を形成し、ゲート
電極上の非晶質シリコン膜が露出するまで塗布絶縁膜を
除去し、塗布絶縁膜をエッチングマスクに用いてゲート
電極上部の非晶質シリコン膜を除去し、拡散層領域上の
塗布絶縁膜を除去する工程と、第２のマスク酸化膜をゲ
ート電極の上部に形成する工程と、層間絶縁膜を形成
し、不活性気体中で第２の熱処理を行う工程と、層間絶
縁膜にコンタクトホールを形成する工程と、配線を形成
する工程とを有する。
【００５２】本発明の半導体装置の製造方法は、単結晶
シリコン基板にＮ型の導電型領域を形成する工程と、ゲ
ート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲー
ト電極を形成する工程と、ゲート電極表面にマスク酸化
膜を形成する工程と、ゲート電極の上部と側壁部のマス
ク酸化膜を残しその他の領域のマスク酸化膜を除去する
工程と、水素雰囲気中でソース電極とドレイン電極とな
る拡散層領域の単結晶シリコン基板表面を清浄化する工
程と、この清浄化する工程に連続して非晶質シリコン膜
を形成する工程と、Ｐ型の不純物イオンを打ち込む工程
と、不活性気体中で第１の熱処理を行う工程と、拡散層
領域にホトレジストを形成し、ホトレジストをエッチン
グマスクに用いてゲート電極上部の非晶質シリコン膜を
除去する工程と、層間絶縁膜を形成し、不活性気体中で
第２の熱処理を行う工程と、層間絶縁膜にコンタクトホ
ールを形成する工程と、配線を形成する工程とを有す
る。
【００５３】本発明の半導体装置の製造方法において
は、単結晶シリコン基板にＮ型の導電型領域を形成する
工程と、ゲート絶縁膜を形成し、多結晶シリコン膜を形
成し、ゲート電極を形成する工程と、第１のマスク酸化
膜をゲート電極の表面に形成する工程と、ゲート電極の
上部と側壁部の第１のマスク酸化膜を残しそのほかの領
域の第１のマスク酸化膜を除去する工程と、水素と塩素
の混合気体中でソース電極とドレイン電極となる拡散層
領域の単結晶シリコン基板表面を清浄化する工程と、こ
の清浄化する工程に連続して非晶質シリコン膜を形成す
る工程と、Ｐ型の不純物イオンを打ち込む工程と、不活
性気体中で第１の熱処理を行う工程と、塗布絶縁膜を形
成し、ゲート電極上の非晶質シリコン膜が露出するまで
塗布絶縁膜を除去し、塗布絶縁膜をエッチングマスクに
用いてゲート電極上部の非晶質シリコン膜を除去し、拡
散層領域上の塗布絶縁膜を除去する工程と、ゲート電極
上面に第２のマスク酸化膜を形成する工程と、層間絶縁
膜を形成し、不活性気体中で第２の熱処理を行う工程
と、層間絶縁膜にコンタクトホールを形成する工程と、
配線を形成する工程とを有する。
【００５４】本発明の半導体装置の製造方法において
は、単結晶シリコン基板にＮ型の導電型領域を形成する
工程と、ゲート絶縁膜を形成し、多結晶シリコン膜を形
成し、ゲート電極を形成する工程と、ゲート電極の表面
にマスク酸化膜を形成する工程と、ゲート電極の上部と
側壁部のマスク酸化膜を残しその他の領域のマスク酸化
膜を除去する工程と、水素と塩素の混合気体中でソース
電極とドレイン電極となる拡散層領域の単結晶シリコン
基板表面を清浄化する工程と、この清浄化する工程に連
続して非晶質シリコン膜を形成する工程と、Ｐ型の不純
物イオンを打ち込む工程と、不活性気体中で第１の熱処
理を行う工程と、拡散層領域にホトレジストを形成し、
ホトレジストをエッチングマスクに用いてゲート電極上
部の非晶質シリコン膜を除去する工程と、層間絶縁膜を
形成し、不活性気体中で第２の熱処理を行う工程と、層
間絶縁膜にコンタクトホールを形成する工程と、配線を
形成する工程とを有する。
【００５５】本発明の半導体装置の製造方法において
は、導電型がＮ型の単結晶シリコン基板にゲート絶縁膜
を形成し、多結晶シリコン膜を形成し、ゲート電極を形
成する工程と、ゲート電極の表面に第１のマスク酸化膜
を形成する工程と、ゲート電極の上部と側壁部の第１の
マスク酸化膜を残しその他の領域の第１のマスク酸化膜
を除去する工程と、気相中でソース電極とドレイン電極
となる拡散層領域の単結晶シリコン基板表面を清浄化す
る工程と、この清浄化する工程に連続して非晶質シリコ
ン膜を形成する工程と、Ｐ型の不純物イオンを打ち込む
工程と、不活性気体中で第１の熱処理を行う工程と、ゲ
ート電極上部の非晶質シリコン膜を除去する工程と、第
２のマスク酸化膜をゲート電極の上部に形成する工程
と、層間絶縁膜を形成し、不活性気体中で第２の熱処理
を行う工程と、層間絶縁膜にコンタクトホールを形成す
る工程と、配線を形成する工程とを有する。
【００５６】本発明の半導体装置の製造方法は、導電型
がＮ型の単結晶シリコン基板にゲート絶縁膜を形成し、
多結晶シリコン膜を形成し、ゲート電極を形成する工程
と、ゲート電極表面にマスク酸化膜を形成する工程と、
ゲート電極の上部と側壁部のマスク酸化膜を残しその他
の領域のマスク酸化膜を除去する工程と、気相中でソー
ス電極とドレイン電極となる拡散層領域の単結晶シリコ
ン基板表面を清浄化する工程と、この清浄化する工程に
連続して非晶質シリコン膜を形成する工程と、Ｐ型の不
純物イオンを打ち込む工程と、不活性気体中で第１の熱
処理を行う工程と、ゲート電極上部の非晶質シリコン膜
を除去する工程と、層間絶縁膜を形成する工程と、不活
性気体中で第２の熱処理を行う工程と、層間絶縁膜にコ
ンタクトホールを形成する工程と、配線を形成する工程
とを有する。
【００５７】本発明の半導体装置の製造方法は、導電型
がＮ型の単結晶シリコン基板にゲート絶縁膜を形成し、
多結晶シリコン膜を形成し、ゲート電極を形成する工程
と、第１のマスク酸化膜をゲート電極の表面に形成する
工程と、ゲート電極の上部と側壁部の第１のマスク酸化
膜を残しその他の領域の第１のマスク酸化膜を除去する
工程と、気相中でソース電極とドレイン電極となる拡散
層領域の単結晶シリコン基板表面を清浄化する工程と、
この清浄化する工程に連続して非晶質シリコン膜を形成
する工程と、Ｐ型の不純物イオンを打ち込む工程と、不
活性気体中で第１の熱処理を行う工程と、塗布絶縁膜を
形成し、ゲート電極上の非晶質シリコン膜が露出するま
で塗布絶縁膜を除去し、塗布絶縁膜をエッチングマスク
に用いてゲート電極上部の非晶質シリコン膜を除去し、
拡散層領域上の塗布絶縁膜を除去する工程と、ゲート電
極の上面に第２のマスク酸化膜を形成する工程と、層間
絶縁膜を形成し、不活性気体中で第２の熱処理を行う工
程と、層間絶縁膜にコンタクトホールを形成し、配線を
形成する工程とを有する。
【００５８】本発明の半導体装置の製造方法において
は、導電型がＮ型の単結晶シリコン基板にゲート絶縁膜
を形成し、多結晶シリコン膜を形成し、ゲート電極を形
成する工程と、ゲート電極の表面にマスク酸化膜を形成
する工程と、ゲート電極の上部と側壁部のマスク酸化膜
を残しその他の領域のマスク酸化膜を除去する工程と、
気相中でソース電極とドレイン電極となる拡散層領域の
単結晶シリコン基板表面を清浄化する工程と、この清浄
化する工程に連続して非晶質シリコン膜を形成する工程
と、Ｐ型の不純物イオンを打ち込む工程と、不活性気体
中で第１の熱処理を行う工程と、拡散層領域にホトレジ
ストを形成し、ホトレジストをエッチングマスクに用い
てゲート電極上部の非晶質シリコン膜を除去する工程
と、層間絶縁膜を形成し、不活性気体中で第２の熱処理
を行う工程と、層間絶縁膜にコンタクトホールを形成す
る工程と、配線を形成する工程とを有する。
【００５９】本発明の半導体装置の製造方法において
は、導電型がＮ型の単結晶シリコン基板にゲート絶縁膜
を形成し、多結晶シリコン膜を形成し、ゲート電極を形
成する工程と、第１のマスク酸化膜をゲート電極の表面
に形成する工程と、ゲート電極の上部と側壁部の第１の
マスク酸化膜を残しその他の領域の第１のマスク酸化膜
を除去する工程と、水素雰囲気中でソース電極とドレイ
ン電極となる拡散層領域の単結晶シリコン基板表面を清
浄化する工程と、この清浄化する工程に連続して非晶質
シリコン膜を形成する工程と、Ｐ型の不純物イオンを打
ち込む工程と、不活性気体中で第１の熱処理を行う工程
と、塗布絶縁膜を形成し、ゲート電極上の非晶質シリコ
ン膜が露出するまで塗布絶縁膜を除去し、塗布絶縁膜を
エッチングマスクに用いてゲート電極上部の非晶質シリ
コン膜を除去し、拡散層領域上の塗布絶縁膜を除去する
工程と、第２のマスク酸化膜をゲート電極の上部に形成
する工程と、層間絶縁膜を形成し、不活性気体中で第２
の熱処理を行う工程と、層間絶縁膜にコンタクトホール
を形成し、配線を形成する工程とを有する。
【００６０】本発明の半導体装置の製造方法において
は、導電型がＮ型の単結晶シリコン基板にゲート絶縁膜
を形成し、多結晶シリコン膜を形成し、ゲート電極を形
成する工程と、ゲート電極の表面にマスク酸化膜を形成
する工程と、ゲート電極の上部と側壁部のマスク酸化膜
を残しその他の領域のマスク酸化膜を除去する工程と、
水素雰囲気中でソース電極とドレイン電極となる拡散層
領域の単結晶シリコン基板表面を清浄化する工程と、こ
の清浄化する工程に連続して非晶質シリコン膜を形成す
る工程と、Ｐ型の不純物イオンを打ち込む工程と、不活
性気体中で第１の熱処理を行う工程と、拡散層領域にホ
トレジストを形成し、ホトレジストをエッチングマスク
に用いてゲート電極上部の非晶質シリコン膜を除去する
工程と、層間絶縁膜を形成し、不活性気体中で第２の熱
処理を行う工程と、層間絶縁膜にコンタクトホールを形
成する工程と、配線を形成する工程とを有する。
【００６１】本発明の半導体装置の製造方法において
は、導電型がＮ型の単結晶シリコン基板にゲート絶縁膜
を形成し、多結晶シリコン膜を形成し、ゲート電極を形
成する工程と、第１のマスク酸化膜をゲート電極の表面
に形成する工程と、ゲート電極の上部と側壁部の第１の
マスク酸化膜を残しその他の領域の第１のマスク酸化膜
を除去する工程と、水素と塩素の混合気体中でソース電
極とドレイン電極となる拡散層領域の単結晶シリコン基
板表面を清浄化する工程と、この清浄化する工程に連続
して非晶質シリコン膜を形成する工程と、Ｐ型の不純物
イオンを打ち込む工程と、不活性気体中で第１の熱処理
を行う工程と、塗布絶縁膜を形成し、ゲート電極上の非
晶質シリコン膜が露出するまで塗布絶縁膜を除去し、塗
布絶縁膜をエッチングマスクに用いてゲート電極上部の
非晶質シリコン膜を除去し、拡散層領域上の塗布絶縁膜
を除去する工程と、ゲート電極上面に第２のマスク酸化
膜を形成する工程と、層間絶縁膜を形成し、不活性気体
中で第２の熱処理を行う工程と、層間絶縁膜にコンタク
トホールを形成する工程と、配線を形成する工程とを有
する。
【００６２】本発明の半導体装置の製造方法において
は、導電型がＮ型の単結晶シリコン基板にゲート絶縁膜
を形成し、多結晶シリコン膜を形成し、ゲート電極を形
成する工程と、ゲート電極の表面にマスク酸化膜を形成
する工程と、ゲート電極の上部と側壁部のマスク酸化膜
を残しその他の領域のマスク酸化膜を除去する工程と、
水素と塩素の混合気体中でソース電極とドレイン電極と
なる拡散層領域の単結晶シリコン基板表面を清浄化する
工程と、この清浄化する工程に連続して非晶質シリコン
膜を形成する工程と、Ｐ型の不純物イオンを打ち込む工
程と、不活性気体中で第１の熱処理を行う工程と、拡散
層領域にホトレジストを形成し、ホトレジストをエッチ
ングマスクに用いてゲート電極上部の非晶質シリコン膜
を除去する工程と、層間絶縁膜を形成し、不活性気体中
で第２の熱処理を行う工程と、層間絶縁膜にコンタクト
ホールを形成し、配線を形成する工程とを有する。
【００６３】本発明の半導体装置とその製造方法によれ
ば、薄膜のＳＯＩ構造に形成する電界効果型トランジス
タの拡散層領域に不純物イオンを打ち込む前に非晶質シ
リコン膜を形成し、後の熱処理で非晶質シリコン膜から
活性層領域側に不純物を拡散させるので、拡散層を結晶
欠陥なく形成することができる。
【００６４】さらに、単結晶シリコン基板に形成する微
細なＰ型の電界効果型トランジスタの拡散層領域にＰ型
の不純物を打ち込む前に非晶質シリコン膜を形成するの
でイオンが大きな散乱を受けずに結晶中に進入するチャ
ネリング現象が起こらず浅い拡散層が形成できる。
【００６５】さらに、上記説明したいずれの場合も、拡
散層領域上に形成した非晶質シリコン膜は、単結晶シリ
コン基板もしくは活性層領域である拡散層領域表面を清
浄化処理しているので、不純物イオンを打ち込んだ後に
低温で熱処理することによって再結晶化する。
【００６６】そのため本発明の半導体装置およびその製
造方法においては、ソース電極とドレイン電極部にとく
に低抵抗化処理をしなくても低い接触抵抗が得られる。
【００６７】その結果、本発明の半導体装置と製造方法
では、拡散層領域にイオン注入による結晶欠陥を形成す
ることなく、しかも拡散層領域の接触抵抗を増大せずに
微細化に適した電界効果型トランジスタを形成すること
ができる。
【００６８】
【発明の実施の形態】以下に本発明の半導体装置の構造
と製造方法における最良の実施形態を、図１から図６を
用いて具体的に説明する。図１から図６は本発明の実施
形態における半導体装置の構造と製造方法とを示す断面
図である。はじめに、図６を用いて本発明の第１の半導
体装置の構造の実施形態を説明する。
【００６９】図６に示すように、ＳＯＩ構造の基板とし
て、単結晶シリコン基板１上に設けられた厚さ８０ｎｍ
の埋め込み酸化膜１９と埋め込み酸化膜１９上に設けた
膜厚１５０ｎｍで抵抗率８〜１２ΩｃｍのＮ型の活性層
領域１８からなるＳＩＭＯＸ（Ｓeparated Ｉonimplan
tation Ｏxide）基板を使用する。
【００７０】その活性層領域１８表面に、ゲート酸化膜
２と多結晶シリコン膜３からなるゲート電極４を備えて
いる。そして、ゲート電極４を囲むようにマスク酸化膜
５が位置し、拡散層領域１５上とゲート電極４側壁に
は、再結晶化層８を備える。その再結晶化層８上部は、
層間絶縁膜１０であるボロンとリンとを含む酸化シリコ
ン膜であるＢＰＳＧを備え、コンタクトホールを介して
アルミ配線１３が位置している。
【００７１】一般的なＳＯＩ構造と本発明の実施形態の
構造との相違点は、拡散層領域１５上とゲート電極４側
壁に再結晶化膜８を設けることである。このことによっ
て、不純物イオンを拡散層領域１５に打ち込む前には非
晶質の状態とし、その後再結晶化させることで拡散層を
形成し、拡散層領域のコンタクトの安定化に寄与するこ
とにある。
【００７２】つぎに図１から図６を用いて図６に示す本
発明の半導体装置の構造を形成するための製造方法につ
いて説明する。本発明の半導体装置の製造方法における
実施形態は相補型電界効果トランジスタ（ＣＭＯＳ）プ
ロセスで実施される。そして簡略のためにここでは導電
型がＮ型の電界効果型薄膜トランジスタについて図示し
説明する。
【００７３】まずはじめに図１に示すように、熱酸化炉
を用いて、ＳＩＭＯＸ基板の導電型がＮ型の活性層領域
１８の表面に、酸素と窒素の混合気体中で温度１０００
℃で酸化処理を行い膜厚１０ｎｍのゲート酸化膜２を形
成する。
【００７４】続いて化学的気相成長装置を用いて、温度
６１０℃、圧力０．３Ｔｏｒｒでモノシランガス（Ｓｉ
Ｈ4 ）を反応ガスとして用いて、ゲート電極４となる多
結晶シリコン膜３を形成する。
【００７５】つぎに図２に示すように写真製版技術を用
いて、ゲート電極４となる領域をホトレジスト（図示せ
ず）で覆うように形成する。すなわち全面に回転塗布法
によりホトレジストを形成し、所定のホトマスクを用い
て露光と現像処理を行いホトレジストをパターニングす
る。その後、このパターニングしたホトレジストをエッ
チングマスクに用いて、多結晶シリコン膜３を塩素系の
プラズマを用いてエッチング加工して、ゲート電極４を
形成する。
【００７６】続いて、熱酸化炉を用いて酸素と窒素の混
合気体雰囲気中で、温度１０００℃で酸化処理を行い、
膜厚５ｎｍの第１のマスク酸化膜５をゲート電極４の表
面に形成する。
【００７７】つぎに図３に示すように写真製版技術を用
いて拡散層領域１５が露出するようにホトレジスト（図
示せず）をパターン形成する。その後、このパターン形
成したホトレジストをエッチングマスクに用いて、拡散
層領域１５上の第１のマスク酸化膜５をフッ酸系水溶液
を使用してエッチング除去する。
【００７８】ここでゲート電極４にタングステンやモリ
ブデンなどの高融点金属や、またはその高融点金属シリ
サイドを用いるときは、拡散層領域１５とゲート電極４
上部と側壁とを酸化して、第１のマスク酸化膜５を形成
後、ゲート電極４の上部をホトレジストで覆ってから拡
散層領域１５の表面の第１のマスク酸化膜５を除去すれ
ばよい。
【００７９】つぎに減圧の化学的気相成長装置を用い
て、水素雰囲気下で９５０℃程度の温度で拡散層領域１
５である単結晶シリコン基板１表面の清浄化処理を１０
分程度の時間行う。
【００８０】この拡散層領域１５表面の清浄化処理は、
上記と異なり減圧の化学的気相成長装置を用いて、圧力
１×１０-5Ｔｏｒｒ程度真空引きした後に、塩素と水素
の混合気体を管内に導入し、圧力０．３Ｔｏｒｒ、温度
５７０℃の条件下で１０分程度保持する処理でもよい。
【００８１】続いてこの清浄化処理と連続して、同一の
減圧の化学的気相成長装置にて、圧力１×１０-5Ｔｏｒ
ｒ程度真空引きした後、温度５７０℃、圧力０．３Ｔｏ
ｒｒでモノシランガス（ＳｉＨ4 ）を反応ガスとして用
いて、非晶質シリコン膜６を膜厚１５０ｎｍの厚さで形
成する。
【００８２】つぎにＮ型の不純物イオン２０として75Ａ
ｓ+ を注入エネルギー４０ｋｅＶ、注入量１Ｅ１５ａｔ
ｏｍｓ／ｃｍ2 の条件で非晶質シリコン膜６の全面から
イオン打ち込みを行う。このイオン打ち込みにおいて、
単結晶シリコン基板１である拡散層領域１５には不純物
イオンは打ち込まれず、非晶質シリコン膜６のみに打ち
込まれるように制御する。
【００８３】なお、Ｐ型の電界効果型薄膜トランジスタ
を形成する場合としてＰ型の不純物イオンをイオン打ち
込みするときや、不純物種を変更する場合でも非晶質シ
リコン膜６の膜厚と、不純物イオンの加速エネルギーを
選択することによって同様に実現できる。
【００８４】たとえばＰ型の電界効果型トランジスタを
形成する場合として、導電型がＰ型の不純物イオンとし
て２フッ化硼素（49ＢＦ2 ）を注入エネルギー２５ｋｅ
Ｖ、注入量１×１５ａｔｏｍｓ／ｃｍ2 のイオン注入条
件で、非晶質シリコン膜６の膜中にイオン打ち込みを行
えばよい。
【００８５】続いて、毎分２０００ｃｃの流量の窒素雰
囲気中で、温度５７０℃の条件下で２時間の熱処理を行
い、非晶質シリコン膜６を再結晶化させる。
【００８６】図４に示すように、この低温での熱処理を
行うことによって、シリコンの原子と原子との間の結合
距離や結合角が揺らいだ状態である非晶質シリコン膜６
は、結晶としての原子配置を有するＳＩＭＯＸ基板の活
性層領域１８である拡散層領域１５の表面を種結晶とし
て、両者の界面において粒子の移動や再配列によって結
晶連続膜へと成長する。この結果、拡散層領域１５上と
ゲート電極４の側壁の非晶質シリコン膜６が単結晶シリ
コン膜に変換し、再結晶化膜８になる。
【００８７】この再結晶化処理のとき、ゲート電極４の
上部には第１のマスク酸化膜５が形成されており、そし
てこの第１のマスク酸化膜５上に非晶質シリコン膜６が
形成されている。このためゲート電極４上部の非晶質シ
リコン膜６は単結晶シリコン膜に変換されない。
【００８８】つぎに、塗布絶縁膜９としてスピンオング
ラス（ＳＯＧ）を全面に回転塗布法で形成する。このス
ピンオングラス（ＳＯＧ）は溶剤に溶け込んだリン化ガ
ラスで、室温で容易に塗布することができる。スピンオ
ングラス（ＳＯＧ）の流動性によって、塗布絶縁膜９は
凹部に厚い膜厚で形成される。すなわち塗布絶縁膜９の
膜厚は、図４に示すように拡散層領域１５上に比らべて
ゲート電極４上のほうが薄くなる。
【００８９】つぎに図５に示すように、ゲート電極４の
上部の非晶質シリコン膜６の表面が露出するまで塗布絶
縁膜９をドライエッチングして、ゲート電極４の上部の
塗布絶縁膜９を除去する。さらに拡散層領域１５に残存
する塗布絶縁膜９をエッチングマスクに用いて、ゲート
電極４の上部の非晶質シリコン膜６をフッ酸と硝酸の混
合水溶液でエッチングして除去する。
【００９０】拡散層領域１５上のスピンオングラス（Ｓ
ＯＧ）からなる塗布絶縁膜９をエッチング除去するの
は、以下に記載する理由による。スピンオングラス（Ｓ
ＯＧ）からなる塗布絶縁膜９に含有する不純物は、導電
型がＰ型のトランジスタに対して逆導電型であるので拡
散して、トランジスタ素子特性を変動させないように、
拡散層領域１５上の塗布絶縁膜９をフッ酸系の水溶液を
用いてエッチングして除去する。以上の実施の形態の説
明では、導電型がＮ型の電界効果型トランジスタについ
て説明しているがＣＭＯＳプロセスでは導電型がＰ型の
電界効果型トランジスタも形成するためこの工程を記載
した。
【００９１】この塗布絶縁膜９をエッチング除去すると
き、ゲート電極４上の第１のマスク酸化膜５も除去され
てしまう。このため、第１のマスク酸化膜と同様の酸化
条件で、膜厚５ｎｍの第２のマスク酸化膜７をゲート電
極４の上部に形成する。ここで拡散層領域１５上の非晶
質シリコン膜６が変換した再結晶化膜８にも第２のマス
ク酸化膜は形成されるが、図面にはゲート電極４上にの
み第２のマスク酸化膜７を図示している。
【００９２】この第２のマスク酸化膜７を形成すること
によって、後工程で形成する層間絶縁膜１０中に含有す
る不純物がゲート電極４に拡散してゲート絶縁膜２に到
達して素子特性を変動させるのを防止することができ
る。
【００９３】なおゲート電極４上の非晶質シリコン膜６
の除去は、写真製版技術を用いてゲート電極４上を除い
てホトレジストで被覆して、フッ酸と硝酸の混合水溶液
でエッチングしてもよい。このときは、第１のマスク酸
化膜は除去されないので、第２のマスク酸化膜を形成す
る必要がない。
【００９４】つぎに図５に示すように、化学的気相成長
法により温度４６０℃でリンとボロンを含むシリコン酸
化膜（ＢＰＳＧ）からなる層間絶縁膜１０を膜厚５５０
ｎｍで形成する。その後、窒素雰囲気中で、温度が９２
５℃、時間１０分の熱処理を行う。
【００９５】この熱処理により非晶質シリコン膜６から
変換した再結晶化膜８中のＮ型の不純物イオンは、単結
晶シリコン基板１である拡散層領域１５に拡散し、この
拡散と同時に不純物イオンは活性化し、電界効果型トラ
ンジスタのソース電極１１とドレイン電極１２を形成す
る。
【００９６】つぎに図６に示すように、コンタクトホー
ルを層間絶縁膜１０に開口するように形成し、さらにア
ルミニウム合金からなら配線１３を形成する。
【００９７】拡散層領域１５上は、５７０℃の熱処理に
よって非晶質シリコン膜６から単結晶シリコン膜である
再結晶化膜８に変換しているので、コンタクトホール形
成前に拡散層と同導電型の不純物イオンをコンタクトホ
ール領域に打ち込むなどの工程は必要ない。
【００９８】なお非晶質シリコン膜６の形成方法は化学
的気相成長装置の他にスパッタリング法などの方法を用
いてもよい。ただし、この場合も拡散層領域１５上の清
浄化処理は必要である。
【００９９】本発明の手段を用いることによって、活性
層領域１８の拡散層領域１５は不純物イオンの注入で非
晶質化せず、しかも拡散層領域１５の膜厚が厚くできる
のでソース電極１１とドレイン電極１２はコンタクト抵
抗の増大はなく良好なコンタクト性を示す。
【０１００】つぎに以上の説明と異なる実施形態におけ
る本発明の半導体装置の構造と製造方法における最良の
実施形態を、図７から図１３を用いて説明する。はじめ
に、図１２を用いて本発明の半導体装置の構造における
実施形態を説明する。
【０１０１】図１２に示すように、導電型がＮ型の単結
晶シリコン基板１か、あるいはＮウェルである導電型領
域を備える単結晶シリコン基板１の表面に、ゲート絶縁
膜２と、このゲート絶縁膜２上に多結晶シリコン膜から
なるゲート電極４を備えている。
【０１０２】そして、ゲート電極４の上面には第２のマ
スク酸化膜７を設け、ゲート電極４の側壁には第１のマ
スク酸化膜５を設ける。さらに拡散層領域１５上とゲー
ト電極４側壁には、再結晶化層８を備える。その再結晶
化層８とゲート電極４との上部は、層間絶縁膜１０であ
るリンとボロンとを含む酸化シリコン膜（ＢＰＳＧ）を
備え、コンタクトホールを介して配線１３を設ける。
【０１０３】従来技術と本発明の実施形態との構造上の
相違点は、拡散層領域１５上とゲート電極４側壁に再結
晶化膜８を設けることにある。すなわち、Ｐ型の不純物
イオンを拡散層領域１５に打ち込む前には非晶質シリコ
ン膜の状態とし、その後再結晶化させて再結晶化層８と
することで、拡散層領域１５のコンタクト抵抗の安定化
に寄与することにある。
【０１０４】つぎに、図１２を用いて説明した本発明の
半導体装置の構造を得るための製造方法の実施形態を、
図７から図１２の断面図を用いて説明する。なお、以下
に説明する本発明の半導体装置の製造方法は、導電型が
Ｐ型のトランジスタに関わるものであるので、導電型が
Ｐ型の電界効果型トランジスタについてのみ図示して説
明する。
【０１０５】まず、Ｎ型の単結晶シリコン基板にイオン
注入と熱工程によって、導電型がＮ型のＮウエルとも呼
ばれる導電型領域を形成する。あるいはＮウエルを形成
せず導電型がＮ型の単結晶シリコン基板１を用いてもよ
い。
【０１０６】つぎに図７に示すように、熱酸化炉を用い
て単結晶シリコン基板１の表面に、酸素と窒素の混合気
体中で温度１０００℃で酸化処理を行い、膜厚１０ｎｍ
のゲート絶縁膜２を形成する。
【０１０７】続いて、化学的気相成長装置を用いて、温
度６１０℃、圧力０．３Ｔｏｒｒでモノシランガス（Ｓ
ｉＨ4 ）を反応ガスとして用いて、ゲート電極４となる
多結晶シリコン膜３を形成する。
【０１０８】つぎに図８に示すように、写真製版技術を
用いて、ゲート電極４となる領域をホトレジスト（図示
せず）で覆うように形成する。その後、このホトレジス
トをエッチングマスクに用いて、多結晶シリコン膜３を
塩素系のプラズマを用いてエッチング加工して、ゲート
電極４を形成する。
【０１０９】続いて、熱酸化炉を用いて酸素と窒素の混
合気体雰囲気中で、温度１０００℃で酸化処理を行い、
膜厚５ｎｍの第１のマスク酸化膜５をゲート電極４の表
面に形成する。
【０１１０】つぎに図９に示すように、写真製版技術を
用いて拡散層領域１５が露出するようにホトエジスト
（図示せず）を形成し、このホトレジストをエッチング
マスクに用いて、拡散層領域１５上の第１のマスク酸化
膜５をフッ酸系水溶液を使用してエッチング除去する。
【０１１１】ここでゲート電極４にタングステンやモリ
ブデンなどの高融点金属や、またはその高融点金属シリ
サイドを用いるときは、拡散層領域１５とゲート電極４
上部と側壁とを酸化して、第１のマスク酸化膜５を形成
後、ゲート電極４の上部をホトレジストで覆ってから拡
散層領域１５の表面の第１のマスク酸化膜５を除去すれ
ばよい。
【０１１２】つぎに、減圧の化学的気相成長装置を用い
て、水素雰囲気下で９５０℃程度の温度で拡散層領域１
５である単結晶シリコン基板１表面の清浄化処理を１０
分程度の時間行う。
【０１１３】この拡散層領域１５表面の清浄化処理は、
上記と異なり減圧の化学的気相成長装置を用いて、圧力
１×１０-5Ｔｏｒｒ程度真空引きした後に、塩素と水素
の混合気体を管内に導入し、圧力０．３Ｔｏｒｒ、温度
５７０℃の条件下で時間１０分程度保持する処理でもよ
い。
【０１１４】続いてこの清浄化処理と連続して、同一の
減圧の化学的気相成長装置にて、圧力１×１０-5Ｔｏｒ
ｒ程度真空引きした後、温度５７０℃、圧力０．３Ｔｏ
ｒｒでモノシランガス（ＳｉＨ4 ）を反応ガスとして用
いて、非晶質シリコン膜６を膜厚１５０ｎｍの厚さで形
成する。
【０１１５】つぎに、Ｐ型の不純物イオンとして２フッ
化硼素（49ＢＦ2 +）を注入エネルギー２５ｋｅＶ、注入
量１×１５ａｔｏｍｓ／ｃｍ2 のイオン注入条件で、非
晶質シリコン膜６の膜中にイオン打ち込みを行う。この
イオン注入のとき、フッ素イオンも、打ち込まれた非晶
質シリコン膜６膜中に混入する。
【０１１６】このイオン打ち込みにおいて、単結晶シリ
コン基板１である拡散層領域１５には不純物イオンは打
ち込まれず、非晶質シリコン膜６のみに打ち込まれれる
ように制御する。
【０１１７】なお、Ｐ型の不純物イオンとしてボロン（
11Ｂ+ ）をイオン打ち込みするときは、でも非晶質シリ
コン膜６の膜厚を２００ｎｍとし、Ｐ型不純物イオンの
加速エネルギーを２５ＫｅＶとすれば、ボロンイオンは
非晶質シリコン膜６中にのみ導入することができる。で
きる。
【０１１８】続いて、毎分２０００ｃｃの流量の窒素雰
囲気中で、温度５７０℃の条件下で２時間の熱処理を行
い、非晶質シリコン膜６を再結晶化させる。
【０１１９】図１０に示すように、この低温での熱処理
を行うことにより、シリコンの原子と原子との間の結合
距離や結合角が揺らいだ状態である非晶質シリコン膜６
は、結晶としての原子配置を有する単結晶シリコン基板
１である拡散層領域１５の表面を種結晶として、両者の
界面において粒子の移動や再配列によって結晶連続膜へ
と成長する。この結果、拡散層領域１５上とゲート電極
４の側壁の非晶質シリコン膜６は単結晶シリコン膜に変
換し、再結晶化膜８になる。
【０１２０】この再結晶化処理のとき、ゲート電極４の
上部には第１のマスク酸化膜５が形成されており、そし
てこの第１のマスク酸化膜５上に非晶質シリコン膜６が
形成されている。このためゲート電極４上部の非晶質シ
リコン膜６は単結晶シリコン膜に変換されない。
【０１２１】つぎに、塗布絶縁膜９としてスピンオング
ラス（ＳＯＧ）を全面に回転塗布法で形成する。このス
ピンオングラス（ＳＯＧ）は溶剤に溶け込んだリン化ガ
ラスで、室温で容易に塗布することができる。スピンオ
ングラス（ＳＯＧ）の流動性によって、塗布絶縁膜９は
凹部に厚い膜厚で形成される。すなわち塗布絶縁膜９の
膜厚は、図１０に示すように拡散層領域１５上に比らべ
てゲート電極４上のほうが薄くなる。
【０１２２】つぎに図１１に示すように、ゲート電極４
の上部の非晶質シリコン膜６の表面が露出するまで塗布
絶縁膜９をドライエッチングして、ゲート電極４の上部
の塗布絶縁膜９を除去する。さらに拡散層領域１５に残
存する塗布絶縁膜９をエッチングマスクに用いて、ゲー
ト電極４の上部の非晶質シリコン膜６をフッ酸と硝酸の
混合水溶液でエッチングして除去する。
【０１２３】拡散層領域１５上のスピンオングラス（Ｓ
ＯＧ）からなる塗布絶縁膜９をエッチング除去するの
は、以下に記載する理由による。スピンオングラス（Ｓ
ＯＧ）からなる塗布絶縁膜９に含有する不純物は、導電
型がＰ型のトランジスタに対して逆導電型であるので拡
散して、トランジスタ素子特性を変動させないように、
拡散層領域１５上の塗布絶縁膜９をフッ酸系の水溶液を
用いてエッチングして除去する。
【０１２４】この塗布絶縁膜９をエッチング除去すると
き、ゲート電極４上の第１のマスク酸化膜５も除去され
てしまう。このため、第１のマスク酸化膜と同様の酸化
条件で、膜厚５ｎｍの第２のマスク酸化膜７をゲート電
極４の上部に形成する。ここで拡散層領域１５上の非晶
質シリコン膜６が変換した再結晶化膜８にも第２のマス
ク酸化膜は形成されるが、図面にはゲート電極４上にの
み第２のマスク酸化膜７を図示している。
【０１２５】この第２のマスク酸化膜７を形成すること
によって、後工程で形成する層間絶縁膜１０中に含有す
る不純物がゲート電極４に拡散してゲート絶縁膜２に到
達して素子特性を変動させるのを防止することができ
る。
【０１２６】なおゲート電極４上の非晶質シリコン膜６
の除去は、写真製版技術を用いてゲート電極４上を除い
てホトレジストで被覆して、フッ酸と硝酸の混合水溶液
でエッチングしてもよい。このときは、第１のマスク酸
化膜は除去されないので、第２のマスク酸化膜を形成す
る必要がない。
【０１２７】つぎに図１１に示すように、化学的気相成
長法により温度４６０℃でリンとボロンを含むシリコン
酸化膜（ＢＰＳＧ）からなる層間絶縁膜１０を５５０ｎ
ｍの膜厚で形成する。その後、窒素雰囲気中で、温度が
９２５℃、時間１０分の熱処理を行う。
【０１２８】この熱処理により非晶質シリコン膜６から
変換した再結晶化膜８中のＰ型の不純物イオンは、単結
晶シリコン基板１である拡散層領域１５に拡散し、この
拡散と同時に不純物イオンは活性化し、電界効果型トラ
ンジスタのソース電極１１とドレイン電極１２を形成す
る。
【０１２９】ソース電極１１とドレイン電極１２のイオ
ン打ち込み工程時に混入したフッ素イオンは、不活性気
体中での９２５℃の熱処理によって単結晶シリコン基板
１から外向拡散して、消失させることができる。
【０１３０】つぎに図１２に示すように、コンタクトホ
ールを層間絶縁膜１０に開口するように形成し、さらに
アルミニウム合金からなら配線１３を形成する。
【０１３１】浅い拡散層を形成するとコンタクト抵抗が
増大してしまうが、本発明の構造および製造方法では、
拡散層領域１５上は、温度５７０℃の熱処理によって非
晶質シリコン膜６から単結晶シリコン膜である再結晶化
膜８に変換しており、再結晶化膜８を残すのでコンタク
ト抵抗を低く抑えることができる。そのため、コンタク
トホール形成後にＰ型の不純物イオンをコンタクトホー
ル領域に打ち込む工程は必要ない。
【０１３２】なお非晶質シリコン膜６の形成方法として
は、以上説明した化学的気相成長装置を用いる形成方法
の他に、シリコンターゲットを用いるスパッタリング法
などの方法を用いてもよい。ただし、このときも非晶質
シリコン膜６形成前に拡散層領域１５上の清浄化処理は
必要である。
【０１３３】図１３のグラフはゲート電極４形成した
後、第１のマスク酸化膜５を形成し、その後、Ｐ型の不
純物イオンを打ち込む従来技術の形成方法で形成したＰ
型トランジスタと、本発明の形成方法で形成したＰ型ト
ランジスタの特性を比較したものである。イオン打ち込
み条件は、本発明と従来技術とも同じ条件である。
【０１３４】図１３のグラフにおいては、横軸にゲート
長Ｌを示し、縦軸にＰ型トランジスタ閾値電圧の変動分
である△ｉＶｔｈを示したものである。トランジスタゲ
ート長が４０μｍの閾値電圧を基準にとり、その変動分
をプロットした。ゲート幅は１０μｍ、ドレイン電圧２
Ｖとし、ゲート長４０μｍのときの閾値電圧は０．４Ｖ
である。
【０１３５】なおイオン打ち込み条件は、２フッ化硼素
（49ＢＦ2 +）を打ち込みエネルギー２５ＫｅＶ、打ち込
み量３×１０15ａｔｏｍｓ／ｃｍ2 と、本発明と従来技
術ともイオン打ち込み条件は同じである。
【０１３６】図１３に示すように本発明の半導体装置で
は、ゲート長が小さくなるに従って閾値電圧が大きくデ
プレッション側にシフトするショートチャネル効果は、
従来技術の半導体装置に比らべて抑制されているのがわ
かる。
【０１３７】このときの、単結晶シリコン基板１に拡散
した不純物の拡散深さは、本発明の半導体装置では０．
０９μｍであり、従来技術の半導体装置では０．２０μ
ｍであった。そのため、本発明の半導体装置のトランジ
スタではゲート長方向である横方向の拡散を抑えること
ができ、ショートチャネル効果が抑制されている。
【０１３８】さらに単結晶シリコン基板１に形成するウ
ェル領域と拡散層領域とは、その構造上逆導電型の不純
物によってＰＮ接合が形成されている。そのＰＮ接合間
に流れるリーク電流は、従来技術の製造方法で形成した
ものと同様で測定機の測定限界である１×１０-14 Ａオ
ーダーであった。
【０１３９】さらに本発明の半導体装置においては、拡
散層領域１５に形成したソース電極１１とドレイン電極
１２は良好な低いコンタクト抵抗を得ている。
【０１４０】
【発明の効果】以上説明したように、本発明の半導体装
置の構造と製造方法によって、薄膜のＳＯＩ構造に形成
する電界効果型トランジスタの拡散層領域に不純物イオ
ンを打ち込む前、もしくは導電型がＮ型あるいはＮ型の
導電型領域の単結晶シリコン基板上に形成する電界効果
型トランジスタの拡散層領域に導電型がＰ型の不純物イ
オンを打ち込む前に非晶質シリコン膜を形成し、不純物
イオンを打ち込んだ後に低温で熱処理を行い拡散層上と
ゲート電極側壁の非晶質シリコン膜を再結晶化して単結
晶シリコン膜である再結晶化膜に変換する。
【０１４１】このことによって、本発明の半導体装置の
薄膜ＳＯＩ構造に形成する電界効果型トランジスタの拡
散層領域は非晶質シリコン膜から活性層領域側に不純物
を拡散させるので、拡散層を結晶欠陥なく形成すること
ができる。
【０１４２】さらに、導電型がＮ型あるいはＮ型の導電
型領域の単結晶シリコン基板上に形成する微細なＰ型の
電界効果型トランジスタの拡散層領域にＰ型の不純物を
打ち込む前に非晶質シリコン膜を形成するのでイオンが
大きな散乱を受けずに結晶中に進入するチャネリング現
象が起こらず浅い拡散層が形成できる。
【０１４３】さらに本発明の半導体装置は、単結晶シリ
コン基板にはイオン打ち込みによるダメージを回避でき
る。このため電界効果型トランジスタ特性においてリー
ク電流が増大することがない。
【０１４４】さらにまた本発明の半導体装置は、ソース
電極とドレイン電極との領域に、特別にコンタクト抵抗
の低抵抗化処理をしなくても従来技術の製造方法で製造
したものと同様に低い接触抵抗が得られる。
【０１４５】このように本発明の半導体装置の構造とそ
の製造方法では、拡散層領域にイオン注入による結晶欠
陥を形成することなく、しかも拡散層領域の接触抵抗を
増大せずに微細化に適した薄膜ＳＯＩ構造を有する電界
効果型トランジスタと導電型がＮ型あるいはＮ型の導電
型領域の単結晶シリコン基板上に形成するＰ型の電界効
果型トランジスタを形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図２】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図３】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図４】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図５】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図６】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図７】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図８】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図９】本発明の実施の形態における半導体装置の構造
と製造方法とを示す断面図である。
【図１０】本発明の実施の形態における半導体装置の構
造と製造方法とを示す断面図である。
【図１１】本発明の実施の形態における半導体装置の構
造と製造方法とを示す断面図である。
【図１２】本発明の実施の形態における半導体装置の構
造と製造方法とを示す断面図である。
【図１３】本発明の実施形態における半導体装置と従来
技術とのゲート長Ｌとトランジスタ閾値電圧の変動分で
ある△ｉＶｔｈとの特性を示すグラフである。
【図１４】従来の技術における半導体装置の構造と製造
方法とを示す断面図である。
【図１５】従来の技術における半導体装置の構造と製造
方法とを示す断面図である。
【符号の説明】
１ 単結晶シリコン基板 ５ 第１のマスク酸化膜 ６ 非晶質シリコン膜 ８ 再結晶化膜 ９ 塗布絶縁膜 １５ 拡散層領域 １８ 活性層領域 １９ 埋め込み酸化膜

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 素子形成領域に設けるゲート絶縁膜と、
    このゲート絶縁膜上に設けるゲート電極と、ゲート電極
    の側壁と上部とに設けるマスク酸化膜と、ゲート電極の
    側壁と拡散層領域に設ける再結晶化膜と、ゲート電極に
    整合する位置の拡散層領域にソース電極とドレイン電極
    とを備えることを特徴とする半導体装置。
  2. 【請求項２】 ＳＯＩ基板上の素子形成領域に設けるゲ
    ート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と、
    ゲート電極の側壁と上部に設けるマスク酸化膜と、ゲー
    ト電極の側壁と拡散層領域に設ける再結晶化膜と、ゲー
    ト電極に整合する位置の拡散層領域にソース電極とドレ
    イン電極とを備えることを特徴とする半導体装置。
  3. 【請求項３】 導電型がＮ型あるいはＮ型の導電型領域
    の単結晶シリコン基板に設けるゲート絶縁膜と、ゲート
    絶縁膜の上部に設けるゲート電極と、ゲート電極の側壁
    と上部に設けるマスク酸化膜と、ゲート電極の側壁と拡
    散層領域に設ける再結晶化膜と、ゲート電極に整合する
    位置にソース電極とドレイン電極となる拡散層領域とを
    備えることを特徴とする半導体装置。
  4. 【請求項４】 ＳＯＩ基板上の素子形成領域にゲート絶
    縁膜と多結晶シリコン膜とを形成し、ゲート電極を形成
    する工程と、このゲート電極の表面に第１のマスク酸化
    膜を形成する工程と、ゲート電極の上部と側壁部の第１
    のマスク酸化膜を残しその他の領域の第１のマスク酸化
    膜を除去する工程と、気相中でソース電極とドレイン電
    極となる拡散層領域の単結晶シリコン基板表面を清浄化
    する工程と、この清浄化する工程に連続して非晶質シリ
    コン膜を形成する工程と、導電型がＰ型の不純物イオン
    を打ち込む工程と、不活性気体中で第１の熱処理を行う
    工程と、ゲート電極の上部の非晶質シリコン膜を除去す
    る工程と、第２のマスク酸化膜をゲート電極の上部に形
    成する工程と、層間絶縁膜を形成し、不活性気体中で第
    ２の熱処理を行う工程と、層間絶縁膜にコンタクトホー
    ルを形成する工程と、配線を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 ＳＯＩ基板上の素子形成領域にゲート絶
    縁膜と多結晶シリコン膜を形成し、ゲート電極を形成す
    る工程と、ゲート電極表面にマスク酸化膜を形成する工
    程と、ゲート電極の上部と側壁部とのマスク酸化膜を残
    しその他の領域のマスク酸化膜を除去する工程と、気相
    中でソース電極とドレイン電極となる拡散層領域の単結
    晶シリコン基板表面を清浄化する工程と、この清浄化す
    る工程に連続して非晶質シリコン膜を形成する工程と、
    導電型がＰ型の不純物イオンを打ち込む工程と、不活性
    気体中で第１の熱処理を行う工程と、ゲート電極上部の
    非晶質シリコン膜を除去する工程と、層間絶縁膜を形成
    する工程と、不活性気体中で第２の熱処理を行う工程
    と、層間絶縁膜にコンタクトホールを形成する工程と、
    配線を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  6. 【請求項６】 ＳＯＩ基板上の素子形成領域にゲート絶
    縁膜と多結晶シリコン膜とを形成し、ゲート電極を形成
    する工程と、第１のマスク酸化膜をゲート電極の表面に
    形成する工程と、ゲート電極の上部と側壁部との第１の
    マスク酸化膜を残しその他の領域の第１のマスク酸化膜
    を除去する工程と、気相中でソース電極とドレイン電極
    となる拡散層領域の単結晶シリコン基板表面を清浄化す
    る工程と、この清浄化する工程に連続して非晶質シリコ
    ン膜を形成する工程と、導電型がＰ型の不純物イオンを
    打ち込む工程と、不活性気体中で第１の熱処理を行う工
    程と、塗布絶縁膜を形成し、ゲート電極上の非晶質シリ
    コン膜が露出するまで塗布絶縁膜を除去し、塗布絶縁膜
    をエッチングマスクに用いてゲート電極上部の非晶質シ
    リコン膜を除去し、拡散層領域上の塗布絶縁膜を除去す
    る工程と、ゲート電極の上面に第２のマスク酸化膜を形
    成する工程と、層間絶縁膜を形成し、不活性気体中で第
    ２の熱処理を行う工程と、層間絶縁膜にコンタクトホー
    ルを形成する工程と、配線を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  7. 【請求項７】 ＳＯＩ基板上の素子形成領域にゲート絶
    縁膜と多結晶シリコン膜を形成し、ゲート電極を形成す
    る工程と、ゲート電極の表面にマスク酸化膜を形成する
    工程と、ゲート電極の上部と側壁部のマスク酸化膜を残
    しその他の領域のマスク酸化膜を除去する工程と、気相
    中でソース電極とドレイン電極となる拡散層領域の単結
    晶シリコン基板表面を清浄化する工程と、この清浄化す
    る工程に連続して非晶質シリコン膜を形成する工程と、
    導電型がＰ型の不純物イオンを打ち込む工程と、不活性
    気体中で第１の熱処理を行う工程と、拡散層領域にホト
    レジストを形成し、ホトレジストをエッチングマスクに
    用いてゲート電極上部の非晶質シリコン膜を除去する工
    程と、層間絶縁膜を形成し、不活性気体中で第２の熱処
    理を行う工程と、層間絶縁膜にコンタクトホールを形成
    する工程と、配線を形成する工程とを有することを特徴
    とする半導体装置の製造方法。
  8. 【請求項８】 ＳＯＩ基板上の素子形成領域にゲート絶
    縁膜と多結晶シリコン膜を形成し、ゲート電極を形成す
    る工程と、第１のマスク酸化膜をゲート電極の表面に形
    成する工程と、ゲート電極の上部と側壁部の第１のマス
    ク酸化膜を残しその他の領域の第１のマスク酸化膜を除
    去する工程と、水素雰囲気中でソース電極とドレイン電
    極となる拡散層領域の単結晶シリコン基板表面を清浄化
    する工程と、この清浄化する工程に連続して非晶質シリ
    コン膜を形成する工程と、導電型がＰ型の不純物イオン
    を打ち込む工程と、不活性気体中で第１の熱処理を行う
    工程と、塗布絶縁膜を形成し、ゲート電極上の非晶質シ
    リコン膜が露出するまで塗布絶縁膜を除去し、塗布絶縁
    膜をエッチングマスクに用いてゲート電極上部の非晶質
    シリコン膜を除去し、拡散層領域上の塗布絶縁膜を除去
    する工程と、第２のマスク酸化膜をゲート電極の上部に
    形成する工程と、層間絶縁膜を形成し、不活性気体中で
    第２の熱処理を行う工程と、層間絶縁膜にコンタクトホ
    ールを形成する工程と、配線を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 ＳＯＩ基板上の素子形成領域にゲート絶
    縁膜と多結晶シリコン膜を形成し、ゲート電極を形成す
    る工程と、ゲート電極表面にマスク酸化膜を形成する工
    程と、ゲート電極の上部と側壁部のマスク酸化膜を残し
    その他の領域のマスク酸化膜を除去する工程と、水素雰
    囲気中でソース電極とドレイン電極となる拡散層領域の
    単結晶シリコン基板表面を清浄化する工程と、この清浄
    化する工程に連続して非晶質シリコン膜を形成する工程
    と、導電型がＰ型の不純物イオンを打ち込む工程と、不
    活性気体中で第１の熱処理を行う工程と、拡散層領域に
    ホトレジストを形成し、ホトレジストをエッチングマス
    クに用いてゲート電極上部の非晶質シリコン膜を除去す
    る工程と、層間絶縁膜を形成し、不活性気体中で第２の
    熱処理を行う工程と、層間絶縁膜にコンタクトホールを
    形成する工程と、配線を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  10. 【請求項１０】 ＳＯＩ基板上の素子形成領域にゲート
    絶縁膜と多結晶シリコン膜とを形成し、ゲート電極を形
    成する工程と、第１のマスク酸化膜をゲート電極の表面
    に形成する工程と、ゲート電極の上部と側壁部の第１の
    マスク酸化膜を残しその他の領域の第１のマスク酸化膜
    を除去する工程と、水素と塩素の混合気体中でソース電
    極とドレイン電極となる拡散層領域の単結晶シリコン基
    板表面を清浄化する工程と、この清浄化する工程に連続
    して非晶質シリコン膜を形成する工程と、導電型がＰ型
    の不純物イオンを打ち込む工程と、不活性気体中で第１
    の熱処理を行う工程と、塗布絶縁膜を形成し、ゲート電
    極上の非晶質シリコン膜が露出するまで塗布絶縁膜を除
    去し、塗布絶縁膜をエッチングマスクに用いてゲート電
    極上部の非晶質シリコン膜を除去し、拡散層領域上の塗
    布絶縁膜を除去する工程と、ゲート電極上面に第２のマ
    スク酸化膜を形成する工程と、層間絶縁膜を形成し、不
    活性気体中で第２の熱処理を行う工程と、層間絶縁膜に
    コンタクトホールを形成し、配線を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 ＳＯＩ基板上の素子形成領域にゲート
    絶縁膜と多結晶シリコン膜とを形成し、ゲート電極を形
    成する工程と、このゲート電極の表面にマスク酸化膜を
    形成する工程と、ゲート電極の上部と側壁部のマスク酸
    化膜を残しその他の領域のマスク酸化膜を除去する工程
    と、水素と塩素の混合気体中でソース電極とドレイン電
    極となる拡散層領域の単結晶シリコン基板表面を清浄化
    する工程と、この清浄化する工程に連続して非晶質シリ
    コン膜を形成する工程と、導電型がＰ型の不純物イオン
    を打ち込む工程と、不活性気体中で第１の熱処理を行う
    工程と、拡散層領域にホトレジストを形成し、ホトレジ
    ストをエッチングマスクに用いてゲート電極の上部の非
    晶質シリコン膜を除去する工程と、層間絶縁膜を形成
    し、不活性気体中で第２の熱処理を行う工程と、層間絶
    縁膜にコンタクトホールを形成する工程と、配線を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  12. 【請求項１２】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜と多結晶シ
    リコン膜を形成し、ゲート電極を形成する工程と、ゲー
    ト電極の表面に第１のマスク酸化膜を形成する工程と、
    ゲート電極の上部と側壁部の第１のマスク酸化膜を残し
    その他の領域の第１のマスク酸化膜を除去する工程と、
    気相中でソース電極とドレイン電極となる拡散層領域の
    単結晶シリコン基板表面を清浄化する工程と、この清浄
    化する工程に連続して非晶質シリコン膜を形成する工程
    と、導電型がＰ型の不純物イオンを打ち込む工程と、不
    活性気体中で第１の熱処理を行う工程と、ゲート電極上
    部の非晶質シリコン膜を除去する工程と、第２のマスク
    酸化膜をゲート電極の上部に形成する工程と、層間絶縁
    膜を形成し、不活性気体中で第２の熱処理を行う工程
    と、層間絶縁膜にコンタクトホールを形成する工程と、
    配線を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  13. 【請求項１３】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜を形成し、
    多結晶シリコン膜を形成し、ゲート電極を形成する工程
    と、ゲート電極表面にマスク酸化膜を形成する工程と、
    ゲート電極の上部と側壁部のマスク酸化膜を残しその他
    の領域のマスク酸化膜を除去する工程と、気相中でソー
    ス電極とドレイン電極となる拡散層領域の単結晶シリコ
    ン基板表面を清浄化する工程と、この清浄化する工程に
    連続して非晶質シリコン膜を形成する工程と、導電型が
    Ｐ型の不純物イオンを打ち込む工程と、不活性気体中で
    第１の熱処理を行う工程と、ゲート電極上部の非晶質シ
    リコン膜を除去する工程と、層間絶縁膜を形成する工程
    と、不活性気体中で第２の熱処理を行う工程と、層間絶
    縁膜にコンタクトホールを形成する工程と、配線を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  14. 【請求項１４】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜を形成し、
    多結晶シリコン膜を形成し、ゲート電極を形成する工程
    と、第１のマスク酸化膜をゲート電極の表面に形成する
    工程と、ゲート電極の上部と側壁部の第１のマスク酸化
    膜を残しその他の領域の第１のマスク酸化膜を除去する
    工程と、気相中でソース電極とドレイン電極となる拡散
    層領域の単結晶シリコン基板表面を清浄化する工程と、
    この清浄化する工程に連続して非晶質シリコン膜を形成
    する工程と、導電型がＰ型の不純物イオンを打ち込む工
    程と、不活性気体中で第１の熱処理を行う工程と、塗布
    絶縁膜を形成し、ゲート電極上の非晶質シリコン膜が露
    出するまで塗布絶縁膜を除去し、塗布絶縁膜をエッチン
    グマスクに用いてゲート電極上部の非晶質シリコン膜を
    除去し、拡散層領域上の塗布絶縁膜を除去する工程と、
    ゲート電極の上面に第２のマスク酸化膜を形成する工程
    と、層間絶縁膜を形成し、不活性気体中で第２の熱処理
    を行う工程と、層間絶縁膜にコンタクトホールを形成す
    る工程と、配線を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  15. 【請求項１５】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜を形成し、
    多結晶シリコン膜を形成し、ゲート電極を形成する工程
    と、ゲート電極の表面にマスク酸化膜を形成する工程
    と、ゲート電極の上部と側壁部のマスク酸化膜を残しそ
    の他の領域のマスク酸化膜を除去する工程と、気相中で
    ソース電極とドレイン電極となる拡散層領域の単結晶シ
    リコン基板表面を清浄化する工程と、この清浄化する工
    程に連続して非晶質シリコン膜を形成する工程と、導電
    型がＰ型の不純物イオンを打ち込む工程と、不活性気体
    中で第１の熱処理を行う工程と、拡散層領域にホトレジ
    ストを形成し、ホトレジストをエッチングマスクに用い
    てゲート電極上部の非晶質シリコン膜を除去する工程
    と、層間絶縁膜を形成し、不活性気体中で第２の熱処理
    を行う工程と、層間絶縁膜にコンタクトホールを形成す
    る工程と、配線を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  16. 【請求項１６】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜と多結晶シ
    リコン膜とを形成し、ゲート電極を形成する工程と、第
    １のマスク酸化膜をゲート電極の表面に形成する工程
    と、ゲート電極の上部と側壁部の第１のマスク酸化膜を
    残しその他の領域の第１のマスク酸化膜を除去する工程
    と、水素雰囲気中でソース電極とドレイン電極となる拡
    散層領域の単結晶シリコン基板表面を清浄化する工程
    と、この清浄化する工程に連続して非晶質シリコン膜を
    形成する工程と、導電型がＰ型の不純物イオンを打ち込
    む工程と、不活性気体中で第１の熱処理を行う工程と、
    塗布絶縁膜を形成し、ゲート電極上の非晶質シリコン膜
    が露出するまで塗布絶縁膜を除去し、塗布絶縁膜をエッ
    チングマスクに用いてゲート電極上部の非晶質シリコン
    膜を除去し、拡散層領域上の塗布絶縁膜を除去する工程
    と、第２のマスク酸化膜をゲート電極の上部に形成する
    工程と、層間絶縁膜を形成し、不活性気体中で第２の熱
    処理を行う工程と、層間絶縁膜にコンタクトホールを形
    成する工程と、配線を形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  17. 【請求項１７】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜と多結晶シ
    リコン膜とを形成し、ゲート電極を形成する工程と、ゲ
    ート電極表面にマスク酸化膜を形成する工程と、ゲート
    電極の上部と側壁部のマスク酸化膜を残しその他の領域
    のマスク酸化膜を除去する工程と、水素雰囲気中でソー
    ス電極とドレイン電極となる拡散層領域の単結晶シリコ
    ン基板表面を清浄化する工程と、この清浄化する工程に
    連続して非晶質シリコン膜を形成する工程と、導電型が
    Ｐ型の不純物イオンを打ち込む工程と、不活性気体中で
    第１の熱処理を行う工程と、拡散層領域にホトレジスト
    を形成し、ホトレジストをエッチングマスクに用いてゲ
    ート電極上部の非晶質シリコン膜を除去する工程と、層
    間絶縁膜を形成し、不活性気体中で第２の熱処理を行う
    工程と、層間絶縁膜にコンタクトホールを形成する工程
    と、配線を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  18. 【請求項１８】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜と多結晶シ
    リコン膜とを形成し、ゲート電極を形成する工程と、第
    １のマスク酸化膜をゲート電極の表面に形成する工程
    と、ゲート電極の上部と側壁部との第１のマスク酸化膜
    を残しその他の領域の第１のマスク酸化膜を除去する工
    程と、水素と塩素の混合気体中でソース電極とドレイン
    電極となる拡散層領域の単結晶シリコン基板表面を清浄
    化する工程と、この清浄化する工程に連続して非晶質シ
    リコン膜を形成する工程と、導電型がＰ型の不純物イオ
    ンを打ち込む工程と、不活性気体中で第１の熱処理を行
    う工程と、塗布絶縁膜を形成し、ゲート電極上の非晶質
    シリコン膜が露出するまで塗布絶縁膜を除去し、塗布絶
    縁膜をエッチングマスクに用いてゲート電極上部の非晶
    質シリコン膜を除去し、拡散層領域上の塗布絶縁膜を除
    去する工程と、ゲート電極の上面に第２のマスク酸化膜
    を形成する工程と、層間絶縁膜を形成し、不活性気体中
    で第２の熱処理を行う工程と、層間絶縁膜にコンタクト
    ホールを形成する工程と、配線を形成する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 単結晶シリコン基板に導電型がＮ型の
    導電型領域を形成する工程と、ゲート絶縁膜と多結晶シ
    リコン膜を形成し、ゲート電極を形成する工程と、ゲー
    ト電極の表面にマスク酸化膜を形成する工程と、ゲート
    電極の上部と側壁部とのマスク酸化膜を残しその他の領
    域のマスク酸化膜を除去する工程と、水素と塩素の混合
    気体中でソース電極とドレイン電極となる拡散層領域の
    単結晶シリコン基板表面を清浄化する工程と、この清浄
    化する工程に連続して非晶質シリコン膜を形成する工程
    と、導電型がＰ型の不純物イオンを打ち込む工程と、不
    活性気体中で第１の熱処理を行う工程と、拡散層領域に
    ホトレジストを形成し、ホトレジストをエッチングマス
    クに用いてゲート電極上部の非晶質シリコン膜を除去す
    る工程と、層間絶縁膜を形成し、不活性気体中で第２の
    熱処理を行う工程と、層間絶縁膜にコンタクトホールを
    形成する工程と、配線を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  20. 【請求項２０】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、ゲート電極の表面に第１の
    マスク酸化膜を形成する工程と、ゲート電極の上部と側
    壁部の第１のマスク酸化膜を残しその他の領域の第１の
    マスク酸化膜を除去する工程と、気相中でソース電極と
    ドレイン電極となる拡散層領域の単結晶シリコン基板表
    面を清浄化する工程と、この清浄化する工程に連続して
    非晶質シリコン膜を形成する工程と、導電型がＰ型の不
    純物イオンを打ち込む工程と、不活性気体中で第１の熱
    処理を行う工程と、ゲート電極上部の非晶質シリコン膜
    を除去する工程と、第２のマスク酸化膜をゲート電極の
    上部に形成する工程と、層間絶縁膜を形成し、不活性気
    体中で第２の熱処理を行う工程と、層間絶縁膜にコンタ
    クトホールを形成する工程と、配線を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  21. 【請求項２１】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、ゲート電極表面にマスク酸
    化膜を形成する工程と、ゲート電極の上部と側壁部のマ
    スク酸化膜を残しその他の領域のマスク酸化膜を除去す
    る工程と、気相中でソース電極とドレイン電極となる拡
    散層領域の単結晶シリコン基板表面を清浄化する工程
    と、この清浄化する工程に連続して非晶質シリコン膜を
    形成する工程と、導電型がＰ型の不純物イオンを打ち込
    む工程と、不活性気体中で第１の熱処理を行う工程と、
    ゲート電極上部の非晶質シリコン膜を除去する工程と、
    層間絶縁膜を形成する工程と、不活性気体中で第２の熱
    処理を行う工程と、層間絶縁膜にコンタクトホールを形
    成する工程と、配線を形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  22. 【請求項２２】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、第１のマスク酸化膜をゲー
    ト電極の表面に形成する工程と、ゲート電極の上部と側
    壁部との第１のマスク酸化膜を残しその他の領域の第１
    のマスク酸化膜を除去する工程と、気相中でソース電極
    とドレイン電極となる拡散層領域の単結晶シリコン基板
    表面を清浄化する工程と、この清浄化する工程に連続し
    て非晶質シリコン膜を形成する工程と、導電型がＰ型の
    不純物イオンを打ち込む工程と、不活性気体中で第１の
    熱処理を行う工程と、塗布絶縁膜を形成し、ゲート電極
    上の非晶質シリコン膜が露出するまで塗布絶縁膜を除去
    し、塗布絶縁膜をエッチングマスクに用いてゲート電極
    上部の非晶質シリコン膜を除去し、拡散層領域上の塗布
    絶縁膜を除去する工程と、ゲート電極の上面に第２のマ
    スク酸化膜を形成する工程と、層間絶縁膜を形成し、不
    活性気体中で第２の熱処理を行う工程と、層間絶縁膜に
    コンタクトホールを形成し、配線を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、ゲート電極の表面にマスク
    酸化膜を形成する工程と、ゲート電極の上部と側壁部の
    マスク酸化膜を残しその他の領域のマスク酸化膜を除去
    する工程と、気相中でソース電極とドレイン電極となる
    拡散層領域の単結晶シリコン基板表面を清浄化する工程
    と、この清浄化する工程に連続して非晶質シリコン膜を
    形成する工程と、導電型がＰ型の不純物イオンを打ち込
    む工程と、不活性気体中で第１の熱処理を行う工程と、
    拡散層領域にホトレジストを形成し、ホトレジストをエ
    ッチングマスクに用いてゲート電極上部の非晶質シリコ
    ン膜を除去する工程と、層間絶縁膜を形成し、不活性気
    体中で第２の熱処理を行う工程と、層間絶縁膜にコンタ
    クトホールを形成する工程と、配線を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  24. 【請求項２４】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、第１のマスク酸化膜をゲー
    ト電極の表面に形成する工程と、ゲート電極の上部と側
    壁部との第１のマスク酸化膜を残しその他の領域の第１
    のマスク酸化膜を除去する工程と、水素雰囲気中でソー
    ス電極とドレイン電極となる拡散層領域の単結晶シリコ
    ン基板表面を清浄化する工程と、この清浄化する工程に
    連続して非晶質シリコン膜を形成する工程と、導電型が
    Ｐ型の不純物イオンを打ち込む工程と、不活性気体中で
    第１の熱処理を行う工程と、塗布絶縁膜を形成し、ゲー
    ト電極上の非晶質シリコン膜が露出するまで塗布絶縁膜
    を除去し、塗布絶縁膜をエッチングマスクに用いてゲー
    ト電極上部の非晶質シリコン膜を除去し、拡散層領域上
    の塗布絶縁膜を除去する工程と、第２のマスク酸化膜を
    ゲート電極の上部に形成する工程と、層間絶縁膜を形成
    し、不活性気体中で第２の熱処理を行う工程と、層間絶
    縁膜にコンタクトホールを形成し、配線を形成する工程
    とを有することを特徴とする半導体装置の製造方法。
  25. 【請求項２５】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、ゲート電極の表面にマスク
    酸化膜を形成する工程と、ゲート電極の上部と側壁部と
    のマスク酸化膜を残しそのほかの領域のマスク酸化膜を
    除去する工程と、水素雰囲気中でソース電極とドレイン
    電極となる拡散層領域の単結晶シリコン基板表面を清浄
    化する工程と、この清浄化する工程に連続して非晶質シ
    リコン膜を形成する工程と、導電型がＰ型の不純物イオ
    ンを打ち込む工程と、不活性気体中で第１の熱処理を行
    う工程と、拡散層領域にホトレジストを形成し、ホトレ
    ジストをエッチングマスクに用いてゲート電極上部の非
    晶質シリコン膜を除去する工程と、層間絶縁膜を形成
    し、不活性気体中で第２の熱処理を行う工程と、層間絶
    縁膜にコンタクトホールを形成する工程と、配線を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  26. 【請求項２６】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、第１のマスク酸化膜をゲー
    ト電極の表面に形成する工程と、ゲート電極の上部と側
    壁部の第１のマスク酸化膜を残しそのほかの領域の第１
    のマスク酸化膜を除去する工程と、水素と塩素の混合気
    体中でソース電極とドレイン電極となる拡散層領域の単
    結晶シリコン基板表面を清浄化する工程と、この清浄化
    する工程に連続して非晶質シリコン膜を形成する工程
    と、導電型がＰ型の不純物イオンを打ち込む工程と、不
    活性気体中で第１の熱処理を行う工程と、塗布絶縁膜を
    形成し、ゲート電極上の非晶質シリコン膜が露出するま
    で塗布絶縁膜を除去し、塗布絶縁膜をエッチングマスク
    に用いてゲート電極上部の非晶質シリコン膜を除去し、
    拡散層領域上の塗布絶縁膜を除去する工程と、ゲート電
    極上面に第２のマスク酸化膜を形成する工程と、層間絶
    縁膜を形成し、不活性気体中で第２の熱処理を行う工程
    と、層間絶縁膜にコンタクトホールを形成する工程と、
    配線を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  27. 【請求項２７】 導電型がＮ型の単結晶シリコン基板に
    ゲート絶縁膜を形成し、多結晶シリコン膜を形成し、ゲ
    ート電極を形成する工程と、ゲート電極の表面にマスク
    酸化膜を形成する工程と、ゲート電極の上部と側壁部の
    マスク酸化膜を残しそのほかの領域のマスク酸化膜を除
    去する工程と、水素と塩素の混合気体中でソース電極と
    ドレイン電極となる拡散層領域の単結晶シリコン基板表
    面を清浄化する工程と、この清浄化する工程に連続して
    非晶質シリコン膜を形成する工程と、導電型がＰ型の不
    純物イオンを打ち込む工程と、不活性気体中で第１の熱
    処理を行う工程と、拡散層領域にホトレジストを形成
    し、ホトレジストをエッチングマスクに用いてゲート電
    極上部の非晶質シリコン膜を除去する工程と、層間絶縁
    膜を形成し、不活性気体中で第２の熱処理を行う工程
    と、層間絶縁膜にコンタクトホールを形成し、配線を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  28. 【請求項２８】 ＳＯＩ基板に拡散層領域を形成するた
    めの不純物イオンは非晶質シリコン膜のみに打ち込むこ
    とを特徴とする請求項４、５、６、７、８、９、１０、
    あるいは１２記載の半導体装置の製造方法。
  29. 【請求項２９】 導電型がＰ型の不純物イオンは、非晶
    質シリコン膜のみに打ち込むことを特徴とする請求項１
    ２、１３、１４、１５、１６、１７、１８、１９、２
    ０、２１、２２、２３、２４、２５、２６、あるいは２
    ７記載の半導体装置の製造方法。
  30. 【請求項３０】 第１の熱処理は、第２の熱処理の温度
    よりも低い温度であることを特徴とする請求項４、５、
    ６、７、８、９、１０、１１、１２、１３、１４、１
    ５、１６、１７、１８、１９、２０、２１、２２、２
    ３、２４、２５、２６、あるいは２７記載の半導体装置
    の製造方法。
JP8919096A 1995-01-11 1996-04-11 半導体装置およびその製造方法 Pending JPH09186321A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8919096A JPH09186321A (ja) 1995-11-01 1996-04-11 半導体装置およびその製造方法
US09/190,025 US5960268A (en) 1995-01-11 1998-11-12 Semiconductor device and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-284711 1995-01-11
JP28471195 1995-11-01
JP8919096A JPH09186321A (ja) 1995-11-01 1996-04-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09186321A true JPH09186321A (ja) 1997-07-15

Family

ID=26430624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8919096A Pending JPH09186321A (ja) 1995-01-11 1996-04-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09186321A (ja)

Similar Documents

Publication Publication Date Title
KR100326694B1 (ko) 측면 방향 게터링을 이용한 반도체 장치 제조 방법
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
US5244819A (en) Method to getter contamination in semiconductor devices
EP0137645A2 (en) Method of forming a shallow N-type region
US5130266A (en) Polycide gate MOSFET process for integrated circuits
US5960268A (en) Semiconductor device and method of fabricating the same
US6228728B1 (en) Method of fabricating semiconductor device
JP3313432B2 (ja) 半導体装置及びその製造方法
JPH08293465A (ja) 半導体装置の製造方法
KR100405015B1 (ko) 반도체 장치의 제조 방법
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JP2864658B2 (ja) 薄膜トランジスタの製造方法
JPH09186321A (ja) 半導体装置およびその製造方法
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JPS5812732B2 (ja) 半導体装置の製法
JPH1064898A (ja) 半導体装置の製造方法
JP2000164857A (ja) 半導体装置の製造方法
JPH05243262A (ja) 半導体装置の製造方法
JP3224432B2 (ja) 半導体装置の製造方法
JP3419956B2 (ja) 半導体装置の製造方法
JP2001077336A (ja) 基板評価用素子及びその製造方法
JPH09148575A (ja) 半導体装置の製造方法
JP3317220B2 (ja) 半導体装置の製造方法
JPH06181219A (ja) 半導体装置の製造方法
JPH11176959A (ja) 半導体装置の製造方法