JPH09148575A

JPH09148575A - 半導体装置の製造方法

Info

Publication number: JPH09148575A
Application number: JP31074195A
Authority: JP
Inventors: Katsuyoshi Aihara; 克好相原
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1995-11-29
Filing date: 1995-11-29
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】電界効果型トランジスタの微細素子のソース
領域とドレイン領域に適用可能な浅いＰ型の導電型の拡
散層を形成する際に、チャネリングを抑制し、結晶欠陥
なく、しかも再現性よく形成する。【解決手段】単結晶シリコン基板１にゲート電極４と
マスク酸化膜５とを形成後、全面に非晶質シリコン膜６
を形成し、Ｐ型の不純物イオンを打ち込み、マスク酸化
膜５を除去する。さらに、層間絶縁膜１０を形成し熱処
理を行い、コンタクトホールと配線１３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、とくに浅いＰ型の導電型の拡散層領域を安定
して再現性よく形成する半導体装置の製造方法に関する
ものである。

【０００２】

【従来の技術】従来、Ｐ型の導電型の電界効果型トラン
ジスタの拡散層領域となるＰ型の拡散層領域はボロン（
¹¹Ｂ⁺ ）をイオン注入して得ている。

【０００３】しかし、電界効果型トランジスタのサブミ
クロンへの微細化に伴い、ソース電極とドレイン電極と
なる浅い拡散層形成が必要となってくるにしたがい、ボ
ロンのイオン注入による浅い拡散層形成が難しくなって
きている。

【０００４】それはボロンが軽元素であるために注入飛
程が大きく、さらにチャネリングの影響で浅い拡散層が
得られにくいためである。

【０００５】このチャネリングとは、イオンの入射方向
と、打ち込まれる側の単結晶シリコン基板の原子列で囲
まれた空洞の方向とが一致した場合、大きな散乱を受け
ずにシリコン結晶中に深くイオンが侵入する現象であ
る。

【０００６】さらにボロンは、熱処理における拡散係数
が大きいために再拡散が起こりやすく、浅い拡散層の形
成が難しいという問題点がある。

【０００７】浅い拡散層形成のためにボロン注入時のエ
ネルギーを減少させればよいが、加速注入エネルギーを
低下させるとチャネリングの臨界角が大きくなり、従来
の６〜７度程度の注入角度ではチャネリングは抑えられ
ない。

【０００８】またボロンの代わりに、質量数の大きい２
フッ化硼素（⁴⁹ＢＦ₂ ⁺）を注入することにより注入深さ
を浅くする手段も提案されている。

【０００９】この２フッ化硼素（⁴⁹ＢＦ₂ ⁺）は硼素（Ｂ
⁺ ）よりビーム電流が大きくとれ、注入深さは同一の加
速エネルギーとした場合、硼素（Ｂ⁺ ）に比較して１／
４程度になることが知られており、その結果実効的に低
加速注入となる。

【００１０】しかしながら２フッ化硼素（⁴⁹ＢＦ₂ ⁺）
は、温度９００℃以下の熱処理においてはイオン注入さ
れたフッ素イオンがシリコン基板中に残留するという現
象が発生する。

【００１１】このフッ素イオンは、単結晶シリコン基板
中の結晶欠陥に残留するため、シリコンの結晶性回復を
阻害し、トランジスタ特性ではＰＮ接合部などに起こる
リーク電流発生の原因になる。

【００１２】さらに２フッ化硼素（⁴⁹ＢＦ₂ ⁺）のイオン
注入においてもチャネリングが発生し、浅いＰ型の拡散
層の形成は難しい。

【００１３】そこで現在行われているボロン注入におけ
るチャネリングの発生を抑制する従来技術の一例を図７
の断面図に示す。図７は従来技術における半導体装置の
製造方法を示す断面図である。

【００１４】図７に示すように、導電型がＮ型の単結晶
シリコン基板１を使用するか、もしくは単結晶シリコン
基板１にＮ型の不純物イオンを打ち込み熱処理によって
拡散させたウェルと呼ばれる拡散層を形成した単結晶シ
リコン基板１を用いる。そしてこの単結晶シリコン基板
１にゲート酸化膜２と、ゲート電極４を形成する。その
後、ゲート電極４を形成したときのホトレジスト１６を
イオン注入のマスクとして用いて、拡散層領域１５の表
面にシリコンイオンをイオン注入する。

【００１５】そして単結晶シリコン基板１の拡散層領域
１５の表面にこのイオン注入によって、結晶格子が不規
則状態の非晶質層１４を形成する。その後、拡散層領域
１５にソース電極１１ドレイン電極１２となるＰ型の不
純物イオンを打ち込む。

【００１６】この結晶格子が不規則に位置する非晶質層
１４によりチャネリングの発生を抑制して、拡散層領域
１５の浅い領域に不純物イオンが打ち込まれる。

【００１７】その後、不純物の活性化と非晶質層１４の
結晶回復のために不活性気体中で熱処理を行い、電界効
果型トランジスタのサブミクロンへの微細化に対応でき
るソース電極１１とドレイン電極１２として浅い拡散層
が得られる。

【００１８】

【発明が解決しようとする課題】図７を用いて説明した
製造方法では、ソース電極とドレイン電極である拡散層
領域１４として浅い拡散層が得られる。しかしながら、
あるエネルギーをもつシリコンイオンが拡散層領域１５
の単結晶シリコン基板１表面を破壊するため、熱処理後
においても非晶質層１４と単結晶シリコン基板１との界
面付近に二次欠陥などの発生により完全に結晶性は回復
しない。

【００１９】この完全な結晶性が得られないことによっ
て、単結晶シリコン基板１もしくは単結晶シリコン基板
１に形成するウェルと呼ばれる拡散層と逆導電型の領域
と拡散層領域とで形成されるＰＮ接合耐圧は低下して、
接合間のリーク電流を増大させる原因になる。このこと
はたとえば下記の文献に記載されている。（Ｃ．Ｃａｒ
ｔｅｒｅｔａｌ．：Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，Ｖｏｌ４４，Ｎｏ．４（１９８４）４５９）

【００２０】以上の説明のように従来の製造方法ではサ
ブミクロンデバイスの電界効果型トランジスタのソース
電極とドレイン電極となる導電型がＰ型の浅い拡散層を
形成する際、チャネリングを抑制し結晶欠陥なくしかも
再現性よく形成して電界効果型トランジスタを製造する
ことは困難である。

【００２１】本発明の目的は、上記課題を解決して、サ
ブミクロンデバイスとしてのＰ型の導電型の浅い拡散層
を形成する際のチャネリングを抑制し結晶欠陥なく、し
かも再現性よく形成できる半導体装置の製造方法を提供
することにある。

【００２２】

【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置の製造方法は、下記記載の方法を採
用する。

【００２３】本発明の半導体装置の製造方法は、単結晶
シリコン基板にゲート絶縁膜を形成し、多結晶シリコン
膜を形成する工程と、ゲート電極を形成し、マスク酸化
膜を形成する工程と、非晶質シリコン膜を形成する工程
と、不純物イオンを打ち込む工程と、非晶質シリコン膜
を除去する工程と、層間絶縁膜を形成する工程と、不活
性気体中で熱処理を行う工程と、コンタクトホールを形
成する工程と、配線を形成する工程とを有する。

【００２４】本発明の半導体装置の製造方法は、単結晶
シリコン基板にＮ型の導電型領域を形成する工程と、ゲ
ート絶縁膜を形成し、多結晶シリコン膜を形成する工程
と、ゲート電極を形成し、マスク酸化膜を形成する工程
と、非晶質シリコン膜を形成する工程と、Ｐ型の不純物
イオンを打ち込む工程と、非晶質シリコン膜を除去する
工程と、層間絶縁膜を形成する工程と、不活性気体中で
熱処理を行う工程と、コンタクトホールを形成する工程
と、配線を形成する工程とを有する。

【００２５】本発明の半導体装置の製造方法は、単結晶
シリコン基板にゲート絶縁膜を形成し、多結晶シリコン
膜を形成する工程と、ゲート電極を形成し、マスク酸化
膜を形成する工程と、非晶質シリコン膜を形成する工程
と、不純物イオンを打ち込む工程と、非晶質シリコン膜
を除去する工程と、層間絶縁膜を形成する工程と、コン
タクトホールを形成する工程と、コンタクトホールに不
純物イオンを打ち込む工程と、不活性気体中で熱処理を
行う工程と、配線を形成する工程とを有する。

【００２６】本発明の半導体装置の製造方法は、単結晶
シリコン基板にＮ型の導電型領域を形成する工程と、ゲ
ート絶縁膜を形成し、多結晶シリコン膜を形成する工程
と、ゲート電極を形成し、マスク酸化膜を形成する工程
と、非晶質シリコン膜を形成する工程と、Ｐ型の不純物
イオンを打ち込む工程と、非晶質シリコン膜を除去する
工程と、層間絶縁膜を形成する工程と、コンタクトホー
ルを形成する工程と、コンタクトホールにＰ型の不純物
イオンを打ち込む工程と、不活性気体中で熱処理を行う
工程と、配線を形成する工程とを有する。

【００２７】本発明の半導体装置の製造方法におけるＰ
型の不純物イオンは、非晶質シリコン膜とマスク酸化膜
を通過するように打ち込む。

【００２８】このように本発明の半導体装置の製造方法
によれば、拡散層領域にＰ型の不純物イオンを打ち込む
前にバッファ層として非晶質シリコン膜を形成する。こ
のため、イオンが大きな散乱を受けずに結晶中に進入す
るイオン注入時のチャネリング現象が起こらず、浅い拡
散層が形成できる。その結果、拡散層領域の深い位置に
イオン注入による結晶欠陥を形成することなく、微細化
に適したＰ型導電型の電界効果型トランジスタを形成す
ることができる。

【００２９】

【発明の実施の形態】以下に本発明の半導体装置の製造
方法における最良の実施形態を、図１から図６を用いて
具体的に説明する。図１から図６は本発明の実施形態に
おける半導体装置の製造方法を示す断面図である。な
お、以下に説明する本発明の半導体装置の製造方法の実
施形態の説明では、とくにＰ型導電型の電界効果型トラ
ンジスタに関わるものであるので、Ｐ型導電型の電界効
果型トランジスタについてのみ図示して説明する。

【００３０】まずはじめに、Ｐ型導電型の電界効果型ト
ランジスタの形成領域に、ウェルと呼ばれる逆導電型の
領域をＮ型の単結晶シリコン基板１にイオン注入と熱工
程によって形成する。または導電型がＮ型の単結晶シリ
コン基板１を用いてもよい。

【００３１】そして図１に示すように、熱酸化炉を用い
て単結晶シリコン基板１の表面に酸素と窒素の混合気体
中で温度１０００℃で、膜厚１０ｎｍのゲート酸化膜２
を形成する。

【００３２】続いて、化学的気相成長装置を用いて、温
度６１０℃、圧力０．３Ｔｏｒｒでモノシランガス（Ｓ
ｉＨ₄ ）を用いてゲート電極４となる多結晶シリコン膜
３を形成する。

【００３３】つぎに図２に示すように、写真製版技術を
用いて、ゲート電極４となる領域をホトレジスト（図示
せず）で覆うように形成する。その後、ホトレジストを
エッチングマスクに用いて、多結晶シリコン膜３を塩素
系のプラズマを用いてエッチング加工し、ゲート電極４
を形成する。

【００３４】続いて、熱酸化炉を用いて酸素と窒素の混
合気体中の温度１０００℃で酸化処理を行い、膜厚５ｎ
ｍのマスク酸化膜５をゲート電極４の表面に形成する。

【００３５】つぎに図３に示すように、減圧の化学的気
相成長装置を使用して、圧力が１×１０^-5Ｔｏｒｒ程度
真空引きした後、温度５７０℃、圧力０．３Ｔｏｒｒで
モノシランガス（ＳｉＨ₄ ）を用いて、非晶質シリコン
膜６を膜厚１５０ｎｍの厚さで形成する。

【００３６】つぎに、Ｐ型の不純物イオンとして２フッ
化硼素（⁴⁹ＢＦ₂ ⁺）を注入エネルギー２５ｋｅＶ、注入
量１×１５ａｔｏｍｓ／ｃｍ² のイオン注入条件で、非
晶質シリコン膜６の全面からイオン打ち込みを行う。こ
のとき、フッ素イオンも打ち込まれた膜中に混入する。

【００３７】非晶質シリコン膜６を形成することによっ
て、イオン打ち込み時のバッファ層となり、単結晶シリ
コン基板１表面である拡散層領域１５の深い位置まで不
純物イオンは打ち込まれず、結晶欠陥の発生を抑制でき
る。さらに、不純物イオンが非晶質シリコン膜６を通過
することによってチャネリングも抑制できる。

【００３８】このとき、不純物イオンは非晶質シリコン
膜６とマスク酸化膜５を通過するイオン注入条件を選択
する。なお、Ｐ型の不純物イオンとして硼素（¹¹Ｂ⁺ ）
をイオン打ち込みする場合でも非晶質シリコン膜６の膜
厚を２００ｎｍとし、Ｐ型不純物イオンの加速エネルギ
ー２５ＫｅＶ程度にすることでも同様に実現できる。

【００３９】つぎに図４に示すように、全面に形成して
ある非晶質シリコン膜６をフッ酸と硝酸の混合水溶液で
エッチングして除去する。

【００４０】つぎに図４に示すように、化学的気相成長
法により温度４６０℃で、シリコン系酸化膜である層間
絶縁膜１０を膜厚５５０ｎｍで形成する。その後、窒素
雰囲気中の温度９２５℃、時間１０分の熱処理条件で熱
処理を行う。

【００４１】この熱処理により拡散層領域１５の浅い位
置に打ち込まれたＰ型の不純物イオンは、拡散と活性化
して、電界効果型トランジスタのソース電極１１とドレ
イン電極１２を形成する。

【００４２】イオン打ち込み時に混入したフッ素イオン
は、不活性気体中での９２５℃の熱処理によって単結晶
シリコン基板１から外向拡散して消失する。

【００４３】従来技術では、非晶質層をバッファ層とし
てイオン打ち込みを行っているが、この非晶質層は単結
晶シリコン基板にシリコンイオンをイオン打ち込みして
形成して、その後の熱処理で結晶回復させてそのまま素
子を形成する。

【００４４】一方、本発明の実施形態では以上説明した
ように、イオン打ち込み時のチャネリングを防止するバ
ッファ層として用いる非晶質シリコン膜６は素子形成前
に除去してしまう。このため、イオン打ち込み工程時に
発生する結晶欠陥は拡散層領域１５のごく浅い領域だけ
となり、容易に熱処理によって結晶回復する。

【００４５】その後は図５に示すように、コンタクトホ
ールを層間絶縁膜１０に開口するように形成し、その後
アルミニウム合金からなる配線１３を形成する。

【００４６】拡散層領域１５の単結晶シリコン基板１方
向の厚さは、０．１μｍ以下と薄いため、以下に説明す
るような処理を行い拡散層領域１５のコンタクト抵抗を
低減することもできる。

【００４７】層間絶縁膜１０を形成後、写真製版技術を
用いてコンタクトホールをパターニングし、４フッ化炭
素（ＣＦ₄ ）とフッ弗化炭化水素（ＣＨＦ₃ ）の混合気
体プラズマ中でコンタクトホールを形成する。

【００４８】続いて、拡散層領域と同導電型の不純物と
して２フッ化硼素（⁴⁹ＢＦ₂ ⁺）を打ち込みエネルギー２
５ＫｅＶ、打ち込み量３×１０¹⁵ａｔｏｍｓ／ｃｍ² の
条件でイオン打ち込みする。

【００４９】つぎに、窒素雰囲気中で９２５℃、時間１
０分の熱処理を行い、Ｐ型の不純物イオンを拡散と活性
化させ、電界効果型トランジスタのソース電極１１とド
レイン電極１２を形成する。その後は、先の説明と同じ
く、アルミニウム合金からなる配線１３を形成する。

【００５０】この他にも、ゲート電極４上と拡散層領域
１５上にタングステンやモリブデンなどの高融点金属、
または高融点金属シリサイドを形成し、抵抗を低減させ
てもよい。

【００５１】なお、非晶質シリコン膜６の形成方法は化
学的気相成長装置で形成する他にシリコンターゲットを
用いるスパッタリング法を用いてもよい。

【００５２】図６のグラフは、従来技術の製造方法であ
るゲート電極４形成後マスク酸化膜５を形成した後にＰ
型不純物イオンを打ち込んで形成したＰ型トランジスタ
と、以上説明した実施形態における本発明の形成方法で
形成したＰ型トランジスタの特性を比較したものであ
る。

【００５３】イオン打ち込み条件は、２フッ化硼素（⁴⁹
ＢＦ₂ ⁺）を打ち込みエネルギー２５ＫｅＶ、打ち込み量
３×１０¹⁵ａｔｏｍｓ／ｃｍ² と、イオン打ち込み条件
は本発明と従来技術とも同じである。

【００５４】図６のグラフにおいては、横軸にゲート長
Ｌ、縦軸に電界効果型トランジスタの閾値電圧の変動分
である△ｉＶｔｈを示したものである。ゲート長が４０
μｍの閾値電圧を基準にとりその変動分をプロットし
た。ゲート幅は１０μｍ、ドレイン電圧２Ｖとし、ゲー
ト長４０μｍのときの閾値電圧は、０．４Ｖである。

【００５５】図６のグラフから明らかなように、本発明
の製造方法により形成した電界効果型トランジスタは、
ゲート長が小さくなるに従って閾値電圧が大きくデプレ
ッション側にシフトするショートチャネル効果は、従来
技術の製造方法に比らべて抑制されているのがわかる。

【００５６】このときの単結晶シリコン基板１に拡散し
た不純物の拡散深さは、本発明の製造方法では０．０９
μｍ、従来技術の製造方法では０．２０μｍであった。
そのため、本発明の製造方法ではゲート長方向である横
方向の拡散を抑制することができ、ショートチャネル効
果が抑制されている。

【００５７】さらに、単結晶シリコン基板１に形成する
ウェル領域と拡散層領域とは、その構造上逆導電型の不
純物によってＰＮ接合が形成されている。そのＰＮ接合
間に流れるリーク電流は、従来技術の製造方法で形成し
たものと同様で測定機の測定限界である１×１０^-14 Ａ
オーダーであった。これは従来技術で製造した同様の素
子に比らべて、約２桁程度低い値を示した。

【００５８】さらに本発明の製造方法においても拡散層
領域１５に形成したソース電極１１とドレイン電極１２
は良好なコンタクトを得ている。

【００５９】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法では、拡散層領域にＰ型の不純物イオンを打
ち込む前にバッファ層として非晶質シリコン膜を形成す
る。このことによって、Ｐ型の不純物イオンを打ち込む
とき、イオンが大きな散乱を受けずに単結晶シリコン膜
中に進入するチャネリング現象を抑制し浅い拡散層領域
を形成できる。

【００６０】さらに、バッファ層として形成した非晶質
シリコン膜はイオン打ち込み工程終了後に除去する。こ
のため、単結晶シリコン基板に発生するイオン打ち込み
によるダメージを抑制し、さらに後工程の熱処理によっ
て発生する結晶欠陥は容易に回復する。したがってトラ
ンジスタの特性上リーク電流が増大することもない。

【００６１】その結果、拡散層領域にイオン注入による
結晶欠陥を形成することなく、チャネリングを抑制し、
微細化に適したＰ型導電型の電界効果型トランジスタを
形成することができる。

【図面の簡単な説明】

【図１】本発明の実施形態における半導体装置の製造方
法を示す断面図である。

【図２】本発明の実施形態における半導体装置の製造方
法を示す断面図である。

【図３】本発明の実施形態における半導体装置の製造方
法を示す断面図である。

【図４】本発明の実施形態における半導体装置の製造方
法を示す断面図である。

【図５】本発明の実施形態における半導体装置の製造方
法を示す断面図である。

【図６】本発明の実施形態と従来技術との半導体装置の
製造方法を比較して示し、ゲート長Ｌと電界効果型トラ
ンジスタの閾値電圧の変動分である△ｉＶｔｈを示すグ
ラフである。

【図７】従来技術における半導体装置の製造方法を示す
断面図である。

【符号の説明】

１単結晶シリコン基板２ゲート酸化膜４ゲート電極５マスク酸化膜６非晶質シリコン膜１５拡散層領域

Claims

【特許請求の範囲】

【請求項１】単結晶シリコン基板にゲート絶縁膜を形
成し、多結晶シリコン膜を形成する工程と、ゲート電極
を形成し、マスク酸化膜を形成する工程と、非晶質シリ
コン膜を形成する工程と、不純物イオンを打ち込む工程
と、非晶質シリコン膜を除去する工程と、層間絶縁膜を
形成する工程と、不活性気体中で熱処理を行う工程と、
コンタクトホールを形成する工程と、配線を形成する工
程とを有することを特徴とする半導体装置の製造方法。
【請求項２】単結晶シリコン基板にＮ型の導電型領域
を形成する工程と、ゲート絶縁膜を形成し、多結晶シリ
コン膜を形成する工程と、ゲート電極を形成し、マスク
酸化膜を形成する工程と、非晶質シリコン膜を形成する
工程と、Ｐ型の不純物イオンを打ち込む工程と、非晶質
シリコン膜を除去する工程と、層間絶縁膜を形成する工
程と、不活性気体中で熱処理を行う工程と、コンタクト
ホールを形成する工程と、配線を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。
【請求項３】単結晶シリコン基板にゲート絶縁膜を形
成し、多結晶シリコン膜を形成する工程と、ゲート電極
を形成し、マスク酸化膜を形成する工程と、非晶質シリ
コン膜を形成する工程と、不純物イオンを打ち込む工程
と、非晶質シリコン膜を除去する工程と、層間絶縁膜を
形成する工程と、コンタクトホールを形成する工程と、
コンタクトホールに不純物イオンを打ち込む工程と、不
活性気体中で熱処理を行う工程と、配線を形成する工程
とを有することを特徴とする半導体装置の製造方法。
【請求項４】単結晶シリコン基板にＮ型の導電型領域
を形成する工程と、ゲート絶縁膜を形成し、多結晶シリ
コン膜を形成する工程と、ゲート電極を形成し、マスク
酸化膜を形成する工程と、非晶質シリコン膜を形成する
工程と、Ｐ型の不純物イオンを打ち込む工程と、非晶質
シリコン膜を除去する工程と、層間絶縁膜を形成する工
程と、コンタクトホールを形成する工程と、コンタクト
ホールにＰ型の不純物イオンを打ち込む工程と、不活性
気体中で熱処理を行う工程と、配線を形成する工程とを
有することを特徴とする半導体装置の製造方法。
【請求項５】Ｐ型の不純物イオンは、非晶質シリコン
膜とマスク酸化膜を通過するように打ち込むことを特徴
とする請求項２、あるいは請求項４記載の半導体装置の
製造方法。