JPS61183960A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61183960A
JPS61183960A JP2363385A JP2363385A JPS61183960A JP S61183960 A JPS61183960 A JP S61183960A JP 2363385 A JP2363385 A JP 2363385A JP 2363385 A JP2363385 A JP 2363385A JP S61183960 A JPS61183960 A JP S61183960A
Authority
JP
Japan
Prior art keywords
nitride film
film
tungsten
substrate
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2363385A
Other languages
English (en)
Other versions
JPH0587990B2 (ja
Inventor
Asako Jitsukawa
實川 朝子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2363385A priority Critical patent/JPS61183960A/ja
Publication of JPS61183960A publication Critical patent/JPS61183960A/ja
Publication of JPH0587990B2 publication Critical patent/JPH0587990B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はm−v族化合物半導体電界効果トランジスタ
を含む半導体装置の製造方法に関する。
〔従来技術とその問題点〕
m−v族化合物半導体、とりわけ砒化ガリウムは超高速
集積回路を構成する素子用材料として注目されている。
近年、砒化ガリウム集積回路実現のために砒化ガリウム
と耐熱性ショットキーゲートより構成されるセルファラ
イン型FETが注目されている(応用物理53巻1号 
1984年34ページ)。セルファライン型FETは、
ゲート電極をマスクに、動作層と同−電導型を有する不
純物をイオン注入し、高温アニールによる注入不純物の
電気的活性化を経て、導電層をゲート電極とソースドレ
イン電極間に設ける事により、各電極間の寄生抵抗の低
減を意図したものである。
このためにはイオン注入後のアニールに対して耐熱性を
持ったゲート材料が必要であり、高融点金属窒化膜が注
目されている〔特願昭57−18669号(特開昭58
−135680号)  rW、 Mo、Ti、Taのい
ずれかの窒化物からなるゲート電極」〕。特にタングス
テンナイトライドのうちでW2N相を組成に有する材料
をゲート電極として用い、熱処理保護膜としてシリコン
ナイトライド膜を用いる製造プロセス(特願昭59−2
03231号「半導体装置の製造方法」野崎、実用)に
よれば極めてすぐれた特性が得られる事が知られている
。しかし、この特許出願明細書の中では、得られたタン
グステンナイトライド膜をX線回折により測定した結果
、W2 Nの回折ピークに加えて元素状のタングステン
の微弱なピークが依然としてみられる事も述べられてい
る。単体タングステンの存在は母体構成元素GaやAs
との反応性を有するため、タングステンナイトライド層
中に残存する単体のタングステンが、砒化ガリウム層と
反応し、ショットキー接合の耐熱性を低下させる一因と
なる。また、実際に単体タングステンが含まれるW2 
N相を組成として有するタングステンナイトライド層と
砒化ガリウムより構成されるショットキー接合の特性は
アルミニウムショットキーに匹敵する値を示す場合があ
るが再現性の点で未だ充分とは言えない。これを、実際
のデータに基づいて説明する。
周知のようにショットキー接合の電流■と印加電圧Vの
関係式は、 Iocexp (eV/nkT) と書ける。但しkはボルツマン定数、Tは絶対温度、e
は単位電荷で、nは理想値〔ジー(S、M、5ze)著
、フィジクスオブセミコンダクターデバイス(Phys
ics of semiconduCtor devi
ces ) 、2版、264ページ、ジョン・ワイリー
アンドサンズ(JOHN WILEY&5ONS)出版
〕である。理想的ショットキー接合では前記した式で定
義されるnが1を示す事が初等的な拡散理論より知られ
ている。
砒化ガリウム基板上に直接タングステンナイトライドを
堆積させる従来の製造方法により作製されたショットキ
ー接合の特性として、上記n値および逆耐圧を室温で評
価した結果を表1に示す。
表1 この表1には、従来の製造方法により作製したショット
キー接合の特性を1o点測定した結果を示した。参考デ
ータとしてアルミニウムショットキー特性の値を併せて
示した。平均値は各々n値が1.09、逆方向耐圧が1
.8vでアルミニウムショットキーに匹敵する値を示す
が、データにばらつきがみられる。すなわちn値は1.
05〜1.21に、逆方向耐圧は1.5〜1.9■の範
囲にばらついている。このように、従来の製造方法によ
り作製されたショットキー接合は、再現性の点で未だ充
分ではない。
〔発明の目的〕
本発明の目的は前記従来の欠点を解決し、高融点金属窒
化膜とm−v族化合物半導体との界面を再現性良く制御
できる半導体装置の製造方法を提供する事にある。
〔発明の構成〕
本発明の半導体装置の製造方法は、m−v族化合物半導
体表面を窒化した後に、W2 Nを組成として有するタ
ングステンナイトライド膜を形成させる事を特徴として
いる。
〔実施例〕
以下、この発明を実施例に基づき詳細に説明する。
第1図は本発明の一実施例を説明するための図であり、
窒化タングステン膜と砒化ガリウム基板との界面に砒化
ガリウムの窒化層を挿入した構造の半導体装置の各製造
工程における断面図である。
本実施例では、まず、3 X 10”cm’の電子濃度
を有するSiドープ砒化ガリウム基板1 〔第1図(a
)〕を過酸化水素、硫酸、水の1:3:1の混合溶液(
液温75℃)中で60秒間エツチングした後5分間水洗
した。さらに塩酸に1分間浸漬し再び10秒間水洗した
後窒素ブローした。その後、基板1を速やかにスパッタ
装置内に導入し、試料室を10−’ torrの真空度
まで排気した。基板温度を200℃に昇温した後、試料
室内に1O−5torrの圧力までアンモニア(NH3
)を導入し、そのまま10秒間静置する事により砒化ガ
リウム基板1の表面を窒化し、砒化ガリウムの窒化層2
を形成させた〔第1図(b)〕。
次に、試料室を10−7torrまで排気し、アルゴン
及び窒素の混合ガスを5 X 10’torrの圧力ま
で導入した。窒素分圧を20%にしたこのような混合雰
囲気中でタングステンターゲットをスパッタリングする
事により2000人厚のタングステンナイトライド膜3
を形成させた〔第1図(c)〕。スパッタリングは、高
周波マグネトロンスパッタ装置により、パワーは600
wで、基板温度200℃で7分間行った。
パターン化したレジスト4〔第1図(d)〕をマスクに
タングステンナイトライド膜3を直径400μmの円形
パターンで残るようにSF6ガスを用いた反応性イオン
エツチングによりパターニングした〔第1図(e)〕。
レジスト4の除去後、試料全面に熱処理保護膜として厚
さ300人のシリコン窒化膜5を堆積し800℃で20
分間窒素雰囲気下で熱処理を施した〔第1図(f)〕。
砒化ガリウム基板1とのオーミー/り電極6の形成は次
の手順で行った。基板裏面に金(Au)。
ゲルマニウム(Ge)及びニッケル(N i ) 金蒸
着し400℃で2分間、水素雰囲気下でアロイ処理を施
した〔第1図(g)〕。
以上の工程の後シリコン窒化膜5を除去し、タングステ
ンナイトライド膜3をショットキー電極とするダイオー
ドを製造し〔第1図(h))、1−■特性によりダイオ
ードを評価した。その評価結果によれば、n値は1.0
5〜1.10の範囲に、逆方向耐圧は1.7〜1.9V
の範囲に各々おさまり、したがって再現性が向上し、か
つその再現性は格段に上がっていることがわかる。
以上の実施例においては砒化ガリウム基板を用いたが他
のm−v族化合物半導体についても表面を窒化後に高融
点W2Nを形成する方法は同様に実施できることは明ら
かである。
〔発明の効果〕
以上説明したように、本発明によればタングステンナイ
トライド膜形成の前段階として■−■族化合物半導体基
板を窒化する。したがって、m−■族化合物半導体と単
体のタングステンとの反応は窒化されたm−v族化合物
半導体が介在する事により抑制可能となり、界面構造の
制御は格段に向上する。
したがって、タングステンナイトライド層中に残存する
単体のタングステンが、砒化ガリウム層と反応すること
によりショットキー接合の耐熱性を低下させることはな
くなる。さらに、ダイオードの評価結果ではアルミニウ
ムショットキー特性に匹敵する値が再現性良く得られる
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための各製造工程
における断面を示す図である。 l・・・・・砒化ガリウム基板 2・・・・・砒化ガリウムの窒化層 3・・・・・タングステンナイトライド膜4・・・・・
レジスト 5・・・・・シリコン窒化膜 6・・・・・電極

Claims (1)

    【特許請求の範囲】
  1. (1)III−V族化合物半導体表面を窒化した後に、W
    _2Nを組成として有するタングステンナイトライド膜
    を形成させる事を特徴とする半導体装置の製造方法。
JP2363385A 1985-02-12 1985-02-12 半導体装置の製造方法 Granted JPS61183960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2363385A JPS61183960A (ja) 1985-02-12 1985-02-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2363385A JPS61183960A (ja) 1985-02-12 1985-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61183960A true JPS61183960A (ja) 1986-08-16
JPH0587990B2 JPH0587990B2 (ja) 1993-12-20

Family

ID=12115984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2363385A Granted JPS61183960A (ja) 1985-02-12 1985-02-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61183960A (ja)

Also Published As

Publication number Publication date
JPH0587990B2 (ja) 1993-12-20

Similar Documents

Publication Publication Date Title
US4378628A (en) Cobalt silicide metallization for semiconductor integrated circuits
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
US4566021A (en) Semiconductor device
Ohmi ULSI reliability through ultraclean processing
JP2770544B2 (ja) Mis型半導体装置の製造方法
JPH04233762A (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
US5536967A (en) Semiconductor device including Schottky gate of silicide and method for the manufacture of the same
US5200349A (en) Semiconductor device including schotky gate of silicide and method for the manufacture of the same
JPH0361346B2 (ja)
EP0975013A2 (en) Method of manufacturing an oxide layer on a GaAs-based semiconductor body
JP3725742B2 (ja) GaAsを基本とする半導体基板上の酸化物層を含む製品の作製方法
JPS61183960A (ja) 半導体装置の製造方法
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
JPS61183961A (ja) 電極の製造方法
US5214003A (en) Process for producing a uniform oxide layer on a compound semiconductor substrate
JPS61183959A (ja) 半導体装置
JPS61203672A (ja) 電極の形成方法
Liu et al. Molybdenum film technology for power metal oxide semiconductor field effect transistor gate electrode applications
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPH04299825A (ja) 半導体装置の製造方法
JPS61154070A (ja) 電極形成法
JPS61154069A (ja) 電極の形成方法
KR0133451B1 (ko) 전계효과트랜지스터 제조방법
JP2660252B2 (ja) 化合物半導体装置の製造方法
JPS61154068A (ja) 電極の製造方法