JP2004247392A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004247392A JP2004247392A JP2003033468A JP2003033468A JP2004247392A JP 2004247392 A JP2004247392 A JP 2004247392A JP 2003033468 A JP2003033468 A JP 2003033468A JP 2003033468 A JP2003033468 A JP 2003033468A JP 2004247392 A JP2004247392 A JP 2004247392A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming
- gate electrode
- wavelength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】シリコン基板1上にゲート絶縁膜3を介してゲート電極4を形成する工程と、シリコン基板1に不純物を注入してゲート電極4を挟む領域にソースまたはドレインとなる拡散層7を形成する工程と、拡散層7の上に金属膜8を形成する工程と、金属膜8に波長100nm〜800nmの光14を照射することによって、拡散層7の上に金属シリサイド層10を形成する工程とを有する。ゲート電極4の上に金属シリサイド層10が形成されていてもよい。また、金属膜8の上に酸化防止膜9が形成されていてもよい。
【選択図】 図7
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、拡散層の浅接合化に対応した半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体デバイスの微細化とともに、ソース・ドレインとなる拡散層の接合深さは浅くなる傾向にある。しかし、拡散層が浅くなると拡散層抵抗が増大し、デバイス特性に与える寄生抵抗の影響が無視できなくなる。そこで、このような拡散層の極浅化に伴う抵抗の増大に対処するために、金属シリサイド層を形成することが行われている。
【0003】
金属シリサイド層は、金属をソース・ドレイン領域やゲート電極の上に堆積した後に加熱処理を行い、シリコンと金属とを反応させることによって形成される。シリサイド化のための加熱処理には、従来、ハロゲンランプを用いた高速熱アニール(Rapid Thermal Anneal,以下、RTAという。)処理が行われていた(例えば、特許文献1参照。)。
【0004】
【特許文献1】
特開平10−83972号公報
【0005】
【発明が解決しようとする課題】
しかしながら、このような加熱処理では、上記のシリサイド化反応と同時に金属の拡散も起こる。従来のRTA処理では、赤外線を照射することによってシリサイド化反応を起こしており、昇降温時間に加えて1秒〜数十秒程度の加熱時間を必要としていた。したがって、この間に拡散した金属がpn接合に達することによって接合リーク電流が発生するという問題があった。
【0006】
また、従来のRTA処理は、ハロゲンランプを用いた加熱処理であった。これは、ハロゲンランプの主波長が、加熱処理に有効な赤外線領域にあることによるものである。一方、紫外光は金属膜によって反射されてシリサイド化反応に寄与しないと考えられていたために、紫外線領域に主波長を有するキセノンランプは用いられていなかった。
【0007】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、金属の拡散を抑えることにより接合リーク電流の発生することのない半導体装置の製造方法を提供することにある。
【0008】
また、本発明の目的は、浅接合化を達成するとともに接合リーク電流の発生をなくして、良好な素子特性を有する半導体装置の製造方法を提供することにある。
【0009】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【0010】
【課題を解決するための手段】
本発明は、半導体装置の製造方法において、シリコン基板上にゲート絶縁膜を介してゲート電極を形成する工程と、シリコン基板に不純物を注入してゲート電極を挟む領域にソースまたはドレインとなる拡散層を形成する工程と、拡散層の上に金属膜を形成する工程と、金属膜に波長100nm〜800nmの光を照射することによって拡散層の上に金属シリサイド層を形成する工程とを有することを特徴とする。
【0011】
ゲート電極はシリコン層を有していて、金属膜を形成する工程はシリコン層の上にも金属膜を形成する工程であり、金属シリサイド層を形成する工程はゲート電極の上にも金属シリサイド層を形成する工程とすることができる。
【0012】
金属シリサイド層を形成する工程は、波長400nm〜800nmの光を照射する工程とすることができる。
【0013】
金属膜には、閃光時間が1×10−4秒〜1×10−3秒である上記波長の閃光を1回以上照射することができる。
【0014】
金属膜には、キセノンランプを光源とする上記波長の光を照射することができる。
【0015】
金属膜は、ニッケル(Ni)膜、コバルト(Co)膜、チタン(Ti)膜、モリブデン(Mo)膜、ジルコニウム(Zr)膜、ハフニウム(Hf)膜、タングステン(W)膜、タンタル(Ta)膜、ルテニウム(Ru)膜、白金(Pt)膜、イリジウム(Ir)膜および金(Au)膜よりなる群から選ばれる金属膜とすることができる。
【0016】
金属膜を形成する工程の後から光照射前までのシリコン基板の表面温度を350℃以下に保持することが好ましい。
【0017】
金属膜を形成する工程の後で前記金属膜の上に酸化防止膜を形成し、この酸化防止膜を介して前記波長の光を照射してもよい。
【0018】
金属シリサイド層を形成する工程の後に、400℃〜500℃の温度で金属シリサイド層に加熱処理を行ってもよい。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【0020】
図1〜図6および図12〜図14は、本発明にかかる半導体装置の製造方法の一例を示したものである。
【0021】
まず、図1に示すように、シリコン基板1の表面の所定領域に素子分離領域2を形成する。
【0022】
例えば、シリコン基板の表面に、化学気相成長法(Chemical Vapor Deposition,以下、CVD法という。)などによって、窒化シリコン膜(Si3N4)などの酸化防止膜を選択的に形成する。次に、シリコン基板を加熱炉内に入れて、シリコン基板の表面を熱酸化させる。この際、シリコン窒化膜を形成した領域ではシリコンの酸化反応は起こらないが、シリコン窒化膜が形成されていない領域ではシリコンが酸化して酸化シリコン(SiO2)を生成する。その後、不要となった酸化防止膜を除去し、酸化シリコンが形成されている領域を素子分離領域とすることができる。
【0023】
次に、図2に示すように、シリコン基板1上に、ゲート絶縁膜3を介してゲート電極4を形成する。
【0024】
例えば、シリコン基板を加熱炉内に入れ、熱酸化によって表面に酸化シリコン膜を形成する。続いて、酸化シリコン膜の上に、CVD法などによってポリシリコンを堆積する。次に、フォトリソグラフィー法を用いてゲート電極パターンマスクを形成した後、ポリシリコンおよび酸化シリコン膜を異方性エッチングする。以上の工程によって、ゲート絶縁膜およびゲート電極を形成することができる。ポリシリコンの代わりにアモルファスシリコンを用いてもよい。
【0025】
次に、図3に示すように、ゲート電極4をマスクとしたセルフアラインによって、シリコン基板1に浅い拡散層5を形成する。
【0026】
例えば、イオン注入法によって、リン(P)またはヒ素(As)などのn型不純物を注入する。ゲート電極下の部分には不純物が添加されないので、ソースおよびドレインの2つの部分に分かれた拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。
【0027】
次に、図4に示すように、ゲート電極4の側壁部にサイドウォール6を形成する。
【0028】
例えば、CVD法などによって窒化シリコン膜を全面に堆積した後、ゲート電極の側壁部を残してこの窒化シリコン膜を異方性エッチングする。これにより、サイドウォールを形成することができる。
【0029】
次に、図5に示すように、ゲート電極4を挟む領域にソースまたはドレインとなる深い拡散層7を形成する。具体的には、ゲート電極4およびサイドウォール6をマスクとして自己整合的にシリコン基板1に不純物を注入することによって形成される。
【0030】
例えば、n型不純物としてリン(P)またはヒ素(As)などを用いて、イオン注入法などによって不純物を注入する。ゲート電極およびサイドウォールの下の部分には不純物が添加されないので、ソースおよびドレインの2つの部分に分かれた拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。尚、拡散層の深さは、打ち込むイオンのエネルギー量を変えることによって制御することができる。
【0031】
次に、ゲート電極4および深い拡散層7の上に形成されている図示しない自然酸化膜(酸化シリコン膜)を希フッ酸などによって除去する。その後、図6に示すように、金属シリサイド層を形成するための金属膜8を、スパッタリング法などによって全面に形成する。金属膜としては、例えば、ニッケル(Ni)膜、コバルト(Co)膜、チタン(Ti)膜、モリブデン(Mo)膜、ジルコニウム(Zr)膜、ハフニウム(Hf)膜、タングステン(W)膜、タンタル(Ta)膜、ルテニウム(Ru)膜、白金(Pt)膜、イリジウム(Ir)膜または金(Au)膜などを用いることができる。金属膜は、これらの内の1種類の金属膜からなる単層の膜であってもよいし、2種類以上の金属膜が積層した膜であってもよい。
【0032】
例えば、希フッ酸処理後のシリコン基板をプラズマ化したアルゴン(Ar)ガス中でスパッタエッチングした後、同一チャンバ内でシリコン基板表面を大気に曝さずに金属膜を堆積する。アルゴンガス中でスパッタエッチングするのは、拡散層やゲート電極ではシリコンが高濃度となっているために自然酸化膜が極めて成長しやすい状態にあり、希フッ酸処理後においても大気中ではすぐにシリコンの表面に自然酸化膜が形成されてしまうからである。
【0033】
また、本実施の形態においては、図6に示すように、金属膜8を形成した後、さらに同一チャンバ内において金属膜8の上に酸化防止膜9を形成してもよい。
【0034】
酸化防止膜は、下地の金属膜およびシリコンと反応しない材料からなることを必要とする。さらに、後述するシリサイド化の際の光照射はこの酸化防止膜を介して行うので、400nm〜800nmの波長の光を透過する材料からなることを必要とする。但し、本発明において酸化防止膜の形成は必須の工程ではなく、酸化防止膜を形成しなくてもよい。
【0035】
次に、シリコンと金属膜とを反応させて金属膜のシリサイド化を行い、ゲート電極および深い拡散層の上部に金属シリサイド層を形成する。
【0036】
本発明者は、鋭意研究した結果、pn接合でのリーク電流の発生はフリーの金属原子の拡散によるものであり、所定の金属シリサイド膜を得るために成膜した金属が全てシリコンと反応して金属シリサイドになると拡散は起こらなくなることを見出した。したがって、リーク電流の発生をなくすためには、できるだけ速くシリサイド化反応を起こして、フリーの金属原子の数を減らすことが必要となる。
【0037】
従来のハロゲンランプを用いた半導体装置の製造方法においては、波長800nm以上の赤外光を照射することによって、シリコン基板の全体に400℃〜450℃程度の熱エネルギーを与え、これによりシリサイド化反応を行っていた。
【0038】
これに対して、本発明では、図1〜図6までの工程を経たシリコン基板に対して、図7に示すように、金属膜の上方から、波長400nm〜800nmの範囲にある可視光14を照射することによってシリサイド化反応を起こすことを特徴としている。光源としてはキセノン(Xe)ランプを用いることが好ましい。
【0039】
このような光を照射することによって、シリサイド化を起こすのに十分な温度のエネルギーを金属並びにシリコン基板およびゲート電極の最表面にのみ瞬時に与えることが可能となる。そして、図7に示すように、ゲート電極4および深い拡散層7の上の金属膜を金属シリサイド層10に変えることができる。
【0040】
従来のハロゲンランプを用いたRTA処理では、主となる照射波長域がキセノンランプよりも長波長(赤外線領域)にあり、シリサイド化反応を起こすのに、昇降温時間に加えて1秒〜数十秒程度の加熱時間をウェハ全体に対して要していた。したがって、この間にフリーの金属原子がシリコン基板に拡散し、拡散した金属原子が原因となってリークを起こしていた。
【0041】
これに対して、本発明によれば、キセノンランプを用いて400nm〜800nmの可視光を照射することによって、例えば、1×10−4秒〜1×10−3秒程度の照射時間でシリサイド化反応を起こすことができる。この場合、瞬間的にシリサイド化に必要なエネルギーが、金属並びにシリコン基板およびゲート電極の最表面にのみ与えられると考えられる。このようにすることにより、最小限の熱容量によって、ほとんどの金属をシリコンと反応させて金属シリサイドとすることが可能となる。
【0042】
シリサイド化反応を起こすのに必要な光の波長は、可視光領域である400nm〜800nmの範囲にあることが好ましいが、シリサイド化反応を起こすのに十分なエネルギーを与えることができるのであればより短波長の紫外線領域にある光を照射してもよい。例えば、波長100nm〜800nmの光を照射してもよい。波長100nmより短波長の光を照射すると、酸化膜の分解反応などが起こるおそれがあることから好ましくない。一方、波長800nmより長波長の光を照射すると、従来法における場合と同様に金属拡散を促すおそれがあることから好ましくない。
【0043】
また、使用する光源は、上記波長の光を照射できるものであれば特に限定されないが、本実施の形態においてはキセノンランプを用いることが好ましい。キセノンランプは可視光領域に主波長を有することから、赤外線領域に主波長を有するハロゲンランプよりも効果的にシリサイド化反応を起こすことができる。
【0044】
また、キセノンランプの他に、低圧水銀ランプ(波長184.9nm,253.7nm)および重水素ランプ(波長150nm〜300nm)などの紫外線ランプ、波長193nmのフッ化アルゴン(ArF)、波長248nmのフッ化クリプトン(KrF)および波長351nmのフッ化キセノン(XeF)などのエキシマレーザ、または、第2高調波を用いた波長257nmのアルゴンレーザなどを用いてもよい。
【0045】
本発明によれば、従来法と比較して、短時間の内にシリコン基板およびゲート電極の最表面のみを加熱することによって、最小限の熱容量で金属をシリコンと反応させることができるので、拡散の原因となるフリーの金属原子の数を少なくすることができる。また、従来法よりも熱容量を小さくすることができるので、金属の拡散長を短くすることもできる。したがって、浅接合化した半導体デバイスであっても、pn接合でのリーク電流の発生をなくすことが可能となる。
【0046】
また、一般に、生成した金属シリサイドの粒径が大きいほど抵抗値が低くなることが知られている。本発明によれば、短時間の照射であっても十分な粒径を有するシリサイドに成長させることができる。したがって、素子特性の良好な半導体装置を製造することが可能となる。
【0047】
本発明は、波長100nm〜800nmの範囲にある光を照射することによってシリサイド化反応を行うものである。したがって、光照射前および光照射時にシリコン基板が加熱されることによってシリサイド化が進行することは好ましくない。そこで、金属膜形成後から光照射前までのシリコン基板を、シリサイド化が起こらない温度、具体的には、金属とシリコンとの固溶体が多結晶化しない温度に保持することが好ましい。また、照射時にも光照射によるシリサイド化以外の反応が起こるのを抑制することが好ましく、照射とは別にシリコン基板を加熱する必要はないことはいうまでもない。
【0048】
具体的には、金属膜形成後から光照射前までのシリコン基板の表面温度が350℃以下、好ましくは300℃以下となるように保持する。半導体装置の素子特性を低下させない温度以上であれば特に下限はない。
【0049】
また、シリサイド化の際の具体的な可視光の照射量は、使用する金属膜の種類や膜厚などに応じて適当な値に設定する。この際、必要な光量を照射するのに、照射時間を連続して長くすることは、金属の拡散を促すことになるため好ましくない。そこで、本発明においては、複数回の閃光に分けて照射することが好ましい。具体的には、フラッシュランプを用いて、1回の照射時間(閃光時間)が1×10−4秒〜1×10−3秒程度である閃光を、必要な光量に達するまで複数回照射する。このようにすることによって、金属の拡散を抑えつつシリサイド化反応を進めることが可能となる。
【0050】
図8は、本発明の方法によりシリサイド化反応を行った場合のX線回折法(XRD)による測定結果の一例を示したものである。図の例は、シリコン(Si)膜の上に金属膜としてニッケル(Ni)膜および酸化防止膜として窒化チタン(TiN)膜を順に形成したした後、充電電圧1,910Vのキセノンフラッシュランプを用い、照射回数を変えて可視光を照射して得た試料についてのものである。尚、シリコンの影響をなくすために、X線の照射角度2θ/2から0.5度オフして測定を行っている。
【0051】
図8から明らかであるように、照射回数が増えると、ニッケル(Ni)の強度が減少する一方で、ニッケルシリサイド(Ni2Si)の強度は大きくなる。照射回数10回ではニッケルの強度はゼロとなっていることから、この時点でニッケルは全て消費されて、ニッケルシリサイドが形成されていることがわかる。
【0052】
図9(a)〜(e)は、図8と同様の試料についての透過型電子顕微鏡(TEM)による断面写真の一例である。図9(a)は照射前、図9(b)は照射回数1回、図9(c)は照射回数2回、図9(d)は照射回数4回、そして図9(e)は照射回数10回の断面写真である。
【0053】
図9(a)〜(e)から明らかであるように、照射回数とともにニッケル膜の膜厚が小さくなっていく一方で、ニッケルとシリコンとの反応層の膜厚は大きくなっていく。そして、照射回数10回になると、ニッケル膜は消失して代わりにニッケルシリサイド層が形成されていることがわかる。
【0054】
図10は、充電電圧2,460Vのキセノンフラッシュランプを用いて、図8と同様の測定を行った場合の他の例を示したものである。ニッケルシリサイドの構造は、照射回数1回ではNi2Si構造主体であるが、照射回数2回以上になるとNiSi構造となることがわかる。
【0055】
図11は、図8および図10と同様の試料について、照射回数とシート抵抗との関係の一例を示したものである。
【0056】
図11において、充電電圧1,910Vのキセノンフラッシュランプを用いてシリサイド化反応を行った試料では、照射回数1回と4回でのシート抵抗は40Ω〜50Ωの範囲にありほとんど変わらない。これに対して、照射回数10回になるとシート抵抗は10Ωとなって大きく低下することから、ニッケルシリサイドが形成されていることがわかる。
【0057】
一方、充電電圧2,460Vのキセノンフラッシュランプを用いてシリサイド化反応を行った試料では、照射回数1回でシート抵抗は13Ω程度の値を示す。そして、照射回数が2回以上になるとシート抵抗はさらに低くなり、4Ω程度の値を示す。このことは、照射回数1回ではNi2Si構造主体であるが、照射回数2回以上になるとNiSi構造となることを示す図10の結果と一致している。
【0058】
上記のシリサイド化反応を行った後は、未反応の金属膜および酸化防止膜を硫酸過水などを用いて除去する。これにより、図12に示すように、ゲート電極4および深い拡散層7の上に金属シリサイド層10を形成することができる。
【0059】
本発明においては、Ni2Siへのシリサイド化反応の後に、より抵抗率の低いNiSiを形成することを目的として、さらに他の加熱処理を行ってもよい。
【0060】
本発明によればフリーの金属原子の数を少なくすることができる。また、金属シリサイドは加熱を行っても拡散することはない。したがって、金属シリサイド層の形成後であれば、このような加熱処理を行っても新たにpn接合でリークを起こす原因となるおそれはない。
【0061】
具体的には、ハロゲンランプまたは抵抗加熱装置などを用い、シリコン基板に400℃〜500℃程度、好ましくは400℃〜450℃程度の加熱処理を行うことにより、金属シリサイドの相変化を進めることができる。尚、金属膜上に酸化防止膜を形成している場合には、硫酸過水などを用いて酸化防止膜を除去した後に加熱処理を行うことが好ましい。
【0062】
その後、図13に示すように、ゲート電極4を埋め込むようにして層間絶縁膜11を形成する。層間絶縁膜は、例えば、酸化シリコン膜からなる単層構造を有していてもよいし、窒化シリコン膜および酸化シリコン膜からなる積層構造を有していてもよい。
【0063】
次に、フォトリソグラフィー工程を用いて層間絶縁膜11にコンタクト12を形成した後、配線層13を形成して図14に示す構造とする。その後、半導体装置の製造に必要な公知の工程を経ることによって、本発明による半導体装置を製造することができる。
【0064】
本実施の形態によれば、波長100nm〜800nmの範囲にある光を照射することによって、従来よりも小さい熱容量によりシリサイド化反応を起こすことができる。したがって、pn接合でのリークの原因となるフリーの金属の数を減らすことができる。
【0065】
また、本実施の形態によれば、閃光時間が1×10−4秒〜1×10−3秒程度であり、波長が100nm〜800nmの範囲にある閃光を1回以上照射することによって、シリサイド化反応を進行させることができる。すなわち、従来のように大きい熱容量を必要としないので、金属の拡散を抑えることができる。
【0066】
したがって、本実施の形態によれば、拡散する金属数を減らすことができるとともに、金属の拡散長を短くすることもできる。よって、pn接合でのリーク電流の発生をなくして、良好な素子特性を有する半導体装置を製造することが可能となる。
【0067】
本実施の形態においては、ゲート電極および拡散層の上に金属シリサイド層を形成する例について述べたが、本発明はこれに限られるものではない。例えば、タングステン(W)またはアルミニウム(Al)などからなるメタルゲート構造のゲート電極を用いた場合には、金属シリサイド層は拡散層の上にのみ形成されればよく、ゲート電極の上に形成される必要はない。
【0068】
【発明の効果】
本発明によれば、金属の拡散を抑えて、接合リーク電流の発生することのない半導体装置を製造することができる。
【0069】
また、本発明によれば、浅接合化を達成するとともに接合リーク電流の発生をなくして、良好な素子特性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本実施の形態における半導体装置の製造方法を示す図である。
【図2】本実施の形態における半導体装置の製造方法を示す図である。
【図3】本実施の形態における半導体装置の製造方法を示す図である。
【図4】本実施の形態における半導体装置の製造方法を示す図である。
【図5】本実施の形態における半導体装置の製造方法を示す図である。
【図6】本実施の形態における半導体装置の製造方法を示す図である。
【図7】本実施の形態における半導体装置の製造方法を示す図である。
【図8】本実施の形態によりシリサイド化反応を行った場合のX線回折法による測定結果の一例を示したものである。
【図9】本実施の形態によりシリサイド化反応を行った場合の透過型電子顕微鏡による断面写真の一例であり、(a)は照射前、(b)は照射回数1回、(c)は照射回数2回、(d)は照射回数4回、(e)は照射回数10回を示す。
【図10】本実施の形態によりシリサイド化反応を行った場合のX線回折法による測定結果の一例を示したものである。
【図11】本実施の形態によりシリサイド化反応を行った場合の照射回数とシート抵抗との関係の一例を示したものである。
【図12】本実施の形態における半導体装置の製造方法を示す図である。
【図13】本実施の形態における半導体装置の製造方法を示す図である。
【図14】本実施の形態における半導体装置の製造方法を示す図である。
【符号の説明】
1 シリコン基板、 2 素子分離領域、 3 ゲート絶縁膜、 4 ゲート電極、 5 浅い拡散層、 6 サイドウォール、 7 深い拡散層、 8 金属膜、 9 酸化防止膜、 10 金属シリサイド層、 11 層間絶縁膜、 12 コンタクト、 13 配線層、 14 照射光。
Claims (9)
- シリコン基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記シリコン基板に不純物を注入して、前記ゲート電極を挟む領域にソースまたはドレインとなる拡散層を形成する工程と、
前記拡散層の上に金属膜を形成する工程と、
前記金属膜に波長100nm〜800nmの光を照射することによって、前記拡散層の上に金属シリサイド層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記ゲート電極はシリコン層を有していて、
前記金属膜を形成する工程は、前記シリコン層の上にも前記金属膜を形成する工程であり、
前記金属シリサイド層を形成する工程は、前記ゲート電極の上にも前記金属シリサイド層を形成する工程である請求項1に記載の半導体装置の製造方法。 - 前記金属シリサイド層を形成する工程は、波長400nm〜800nmの光を照射する工程である請求項1または2に記載の半導体装置の製造方法。
- 閃光時間が1×10−4秒〜1×10−3秒である前記波長の閃光を前記金属膜に1回以上照射する請求項1〜3のいずれか1に記載の半導体装置の製造方法。
- キセノンランプを光源として前記波長の光を照射する請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記金属膜は、ニッケル(Ni)膜、コバルト(Co)膜、チタン(Ti)膜、モリブデン(Mo)膜、ジルコニウム(Zr)膜、ハフニウム(Hf)膜、タングステン(W)膜、タンタル(Ta)膜、ルテニウム(Ru)膜、白金(Pt)膜、イリジウム(Ir)膜および金(Au)膜よりなる群から選ばれる金属膜である請求項1〜5のいずれかに記載の半導体装置の製造方法。
- 前記金属膜を形成する工程の後から前記波長の光を照射する前までの前記シリコン基板の表面温度を350℃以下に保持する請求項1〜6のいずれか1に記載の半導体装置の製造方法。
- 前記金属膜を形成する工程の後で前記金属膜の上に酸化防止膜を形成し、該酸化防止膜を介して前記波長の光を照射する請求項1〜7のいずれか1に記載の半導体装置の製造方法。
- 前記金属シリサイド層を形成する工程の後に、400℃〜500℃の温度で前記金属シリサイド層に加熱処理を行う請求項1〜8のいずれか1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033468A JP2004247392A (ja) | 2003-02-12 | 2003-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033468A JP2004247392A (ja) | 2003-02-12 | 2003-02-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247392A true JP2004247392A (ja) | 2004-09-02 |
Family
ID=33019433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003033468A Pending JP2004247392A (ja) | 2003-02-12 | 2003-02-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247392A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503336A (ja) * | 2008-09-19 | 2012-02-02 | アプライド マテリアルズ インコーポレイテッド | 金属シリサイド形成のための方法および装置 |
JP2012248873A (ja) * | 2006-10-11 | 2012-12-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
-
2003
- 2003-02-12 JP JP2003033468A patent/JP2004247392A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248873A (ja) * | 2006-10-11 | 2012-12-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2012503336A (ja) * | 2008-09-19 | 2012-02-02 | アプライド マテリアルズ インコーポレイテッド | 金属シリサイド形成のための方法および装置 |
JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7091114B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3295679B2 (ja) | 半導体装置の作製方法 | |
US6156654A (en) | Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices | |
JP4146859B2 (ja) | 半導体装置の製造方法 | |
JP5297323B2 (ja) | 半導体装置の製造方法 | |
TWI325604B (en) | Methods of heat-treating a semiconductor wafer | |
JPH065536A (ja) | 半導体装置の製造方法 | |
JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 | |
JPH11238736A (ja) | 半導体デバイスの製造方法 | |
JPH1055984A (ja) | チタンケイ化の注入による強化 | |
JP4509026B2 (ja) | ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法 | |
JP2009130243A (ja) | 半導体装置の製造方法 | |
JP2005116693A (ja) | 半導体装置及びその製造方法 | |
US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
JP3262676B2 (ja) | 半導体装置 | |
JP2004247392A (ja) | 半導体装置の製造方法 | |
JP2008192661A (ja) | 半導体装置の製造方法 | |
JP4101124B2 (ja) | 半導体装置の製造方法 | |
TW586152B (en) | Semiconductor device and manufacturing method thereof | |
JP2006310741A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005136382A (ja) | 半導体装置の製造方法 | |
TWI235477B (en) | Method using ion metal plasma deposition to manufacture metal silicide layer | |
JP2798321B2 (ja) | 半導体装置の製造方法 | |
US6583059B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4102709B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20050420 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A977 | Report on retrieval |
Effective date: 20050615 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Written amendment |
Effective date: 20050817 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050817 |
|
A521 | Written amendment |
Effective date: 20050830 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |