JP4141741B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4141741B2 JP4141741B2 JP2002156736A JP2002156736A JP4141741B2 JP 4141741 B2 JP4141741 B2 JP 4141741B2 JP 2002156736 A JP2002156736 A JP 2002156736A JP 2002156736 A JP2002156736 A JP 2002156736A JP 4141741 B2 JP4141741 B2 JP 4141741B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- semiconductor
- silicon film
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、スパッタ法による非晶質構造を有する半導体膜の作製方法、及び、この半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１０】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるゲッタリングはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１１】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり、厚さ１０〜１００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１２】
本発明は、絶縁表面上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程とを有している。
【００１３】
本発明は、上記ゲッタリングサイトを形成する工程として、半導体からなるターゲットを用い、希ガス元素を含む雰囲気中でのグロー放電によるスパッタ法を用いて成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜とするものである。また、半導体に対して一導電型を付与する不純物元素（リンや砒素、ボロン等）を含む半導体ターゲット（比抵抗値が０．０１〜１０００Ω・ｃｍ）を用いてもよい。また、形成する非晶質構造を有する半導体膜に対応して、シリコン、シリコンゲルマニウム、またはシリコンカーバイトからなるターゲットを用いる。勿論、シリコンの化合物を形成する場合には、シリコンのターゲットと当該元素のターゲットを併設して共スパッタリングにより形成するか、当該元素を含む反応性の気体を導入して反応性スパッタリングを行っても良い。
【００１４】
また、ＤＣ方式のスパッタ装置で成膜した場合に比べ、ＲＦ方式のスパッタ装置で成膜したほうが、膜中に希ガス元素を高濃度、具体的には、１×１０20／ｃｍ3以上に含ませることができる。
【００１５】
本明細書で開示する半導体膜の作製方法に関する発明の構成は、成膜室に希ガスを成膜圧力０．１Ｐａ〜５Ｐａで導入し、交流電界を印加することによりグロー放電を発生させるスパッタ法により、希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3で含み、且つ非晶質構造を有する半導体膜を被表面上に成膜することを特徴とする非晶質構造を有する半導体膜の作製方法である。なお、成膜室の成膜圧力が低ければ低いほど膜中に希ガス元素を高濃度に含ませることができる。
【００１６】
また、上記構成において、前記グロー放電を発生させるＲＦ電力密度は、０．１３７Ｗ／ｃｍ2〜６．８４７Ｗ／ｃｍ2（直径３０．５ｃｍの電極を用いた場合、ＲＦ電力０．１ｋＷ〜５ｋＷ）であることを特徴としている。なお、ＲＦ電力密度が小さければ小さいほど膜中に希ガス元素を高濃度に含ませることができる。
【００１７】
なお、上記構成において成膜室は、１．５Pa以下の成膜圧力で成膜を行うことが好ましい。また、グロー放電を励起するために１kHz〜３０MHz、好ましくは１０〜２０MHzの高周波電力を印加する。また、基板の温度は室温でも良く、３００℃以下とすれば何ら問題ない。
【００１８】
希ガス元素によりスパッタリングされた原子は、運動エネルギーを得て飛散し、その一部が基板上に付着して被膜として形成される。成膜圧力を低下させることで気相中でスパッタされた原子と希ガス元素とが衝突する確率が低下して、高エネルギーの原子が基板に入射し堆積する。高周波放電とすることで、電子エネルギーが高くなり、励起状態の希ガス原子、イオン化した希ガス元素が増え、被膜の成長表面での相互作用が増すと考えられる。その結果、希ガス元素が膜中に取り込まれる確率が増え、上記濃度で希ガス元素を含み非晶質構造を有する半導体膜を形成することが可能となる。
【００１９】
また、上記構成において、前記希ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴としている。とくに、シリコンよりも原子半径の大きい原子数の希ガス元素、代表的にはＡｒが望ましい。
【００２０】
上記作製方法によって得られる半導体膜は、膜中に１×１０19／ｃｍ3〜１×１０21／ｃｍ3の濃度で希ガス元素を含み、且つ、膜の内部応力が、圧縮応力であることを特徴とする非晶質構造を有する半導体膜である。なお、成膜での成膜室の成膜圧力が低ければ低いほど膜の内部応力が大きくなり、ＲＦ電力密度が小さければ小さいほど膜の内部応力が小さくなる。
【００２１】
なお、非晶質半導体膜に上記濃度で希ガス元素を添加することで、当該半導体膜に歪を付与することができる。非晶質シリコン膜の密度は約５×１０22/cm3であるので、０．２５原子％以上のアルゴンを添加することで歪み場が形成される。アルゴンなどの希ガス元素は、シリコンと結合せず格子内に挿入されることでシリコンの原子位置を歪ませ、内部応力を発生させる。応力は互いの原子が反発する方向であるので、圧縮応力となる。
【００２２】
一般的に内部応力は、引張応力と圧縮応力とがある。基板に対して薄膜が収縮しようとするときには、基板はそれを妨げる方向に引っ張るため薄膜を内側にして変形し、これを引張応力と呼んでいる。一方、薄膜が伸張しようとするときには、基板は押し縮められ薄膜を外側にして形成するので、これを圧縮応力と呼んでいる。本明細書では、圧縮応力をマイナス（−）で表記し、引張応力をプラス（＋）で表記することとする。
【００２３】
こうして得られる歪みを有し、且つ、非晶質構造を有する半導体膜をゲッタリングサイトとして適用すれば、高いゲッタリング能力を持たせることができる。或いは、素子の能動領域（活性層）として利用すれば、電子及びホールの移動度を向上させることができる。
【００２４】
本明細書で開示する半導体装置の作製方法に関する発明の構成は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上にスパッタ法で希ガス元素を含む第２の半導体膜を形成する第５工程と、
前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程とを有することを特徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記第２の半導体膜は、成膜室に希ガスを成膜圧力０．１Ｐａ〜５Ｐａで導入し、０．１３７Ｗ／ｃｍ2〜６．８４７Ｗ／ｃｍ2のＲＦ電力密度でグロー放電を発生させるスパッタ法により形成することを特徴としている。
【００２６】
また、上記構成において、前記金属元素とはシリコンの結晶化を助長する金属元素であり、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種である。
【００２７】
また、上記各構成において、前記希ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。
【００２８】
また、スパッタ法を用い、成膜段階で希ガス元素を含む第２の半導体膜を得た後、さらに第２の半導体膜に対して希ガス元素、Ｈ、Ｈ2、Ｏ、Ｏ2、Ｐから選ばれた一種または複数種を添加してもよい。このように複数の元素を添加することにより相乗的にゲッタリング効果が得られる。
【００２９】
こうして、上記作製方法によって得られる半導体膜は、ゲッタリングサイトとするための歪み場を有する半導体膜として適している。このような歪みを有する半導体の用途は、必ずしもゲッタリングサイトに限定されるものではない。例えば、技術的な分野は異なるが、トランジスタの新たな性能向上の技術として、応力歪みを加えた歪み結晶技術が提案されている。シリコン結晶に歪みを与えることで、バンド構造の変化に起因する電子及びホールの移動度の向上が確認され、新世代の技術として期待されている(応用物理、６９〔１１〕（２０００−１１）p.1315-1319)。このような技術は、今後さらにＴＦＴなどの薄膜を用いた素子へも応用展開することが考えられる。
【００３０】
本発明の半導体装置は、非晶質シリコン膜を有する半導体装置において、前記非晶質シリコン膜中のＡｒの濃度は、１×１０20／ｃｍ3以上、好ましくは、１×１０20／ｃｍ3〜６×１０20／ｃｍ3の範囲であることを特徴とする半導体装置である。なお、酸素、炭素、窒素の不純物濃度は５×１０15／ｃｍ 3 以下である。本発明の半導体装置は、非晶質構造を有する半導体膜中にＡｒの濃度が１×１０20／ｃｍ3以上含まれているので、歪のある非晶質シリコン（アモルファスシリコン）膜を有する半導体装置を製造することができる。また、非晶質シリコン膜中にＡｒの濃度が１×１０20／ｃｍ3〜６×１０20／ｃｍ3の範囲にあるので、膜剥がれが生じにくい半導体装置を製造することができる。
【００３１】
また、本発明の半導体装置は、非晶質シリコン膜を有する半導体装置において、前記非晶質シリコン膜中の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあることを特徴とする半導体装置である。本発明の半導体装置は、非晶質シリコン膜の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあるので、歪のある非晶質シリコン（アモルファスシリコン）膜を有し、膜剥がれが生じにくい半導体装置を製造することができる。
【００３２】
上記本発明の半導体装置の製造方法は、非晶質シリコン膜を形成する半導体装置の製造方法において、室温（２２〜２８℃好ましくは２５℃）下、ＲＦ（１kHz〜３０MHz、好ましくは１０〜２０MHz）による放電によって、成膜圧力を０．２〜１．０Ｐａの範囲に保持し、Ａｒ雰囲気下でシリコンターゲットを用いたスパッタ法により前記非晶質シリコン膜を形成する半導体装置の製造方法である。本発明の半導体装置の製造方法では、ＲＦ（１kHz〜３０MHz、好ましくは１０〜２０MHz）による放電、成膜圧力を０．２〜１．０Ｐａの範囲に保持しているので、本発明の半導体装置は、非晶質シリコン層中にＡｒの濃度が１×１０20/cm2〜６×１０20/cm2の範囲にあり、かつ、前記非晶質シリコン層中の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあるので、歪のある非晶質シリコン（アモルファスシリコン）膜を有し、膜剥がれが生じにくい半導体装置を製造することができる。
【００３３】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３４】
本実施形態では、スパッタ法で成膜した非晶質シリコン膜中の希ガス元素（Ａｒ）の濃度と成膜圧力の関係を得た。以下に実験手順を示す。
【００３５】
ＲＦ電源を用いるスパッタ装置でガラス基板上に希ガス元素を含む非晶質シリコン膜を成膜した。シリコンターゲットを用い、周波数を１kHz〜３０MHz、好ましくは１０〜２０MHzとし、成膜室にＡｒを流し、ＲＦ電力（電極サイズ：直径３０．５ｃｍ）を０．１ｋＷ〜５ｋＷ、ここでは１．２ｋＷとし、基板温度を室温（２２〜２８℃、ここでは２５℃）とし、０．２μｍの厚さで成膜する度に成膜圧力を順次変えて積層した。なお、成膜圧力は排気側のコンダクタンスバルブによって調節する。ガラス基板上に成膜圧力を、０．２Ｐａ、０．４Ｐａ、０．６Ｐａ、０．８Ｐａ、１．０Ｐａ、１．２Ｐａとし、各条件毎に０．２μｍの厚さで順に成膜し、成膜された膜中のＡｒの原子濃度を二次イオン質量分析法（ＳＩＭＳ）にて測定した。
【００３６】
得られた結果を図２に示す。図２において縦軸はＡｒの原子濃度、横軸は試料表面からの深さを示している。加えて、図２には縦軸を二次イオン強度とし、横軸を試料表面からの深さとしたシリコンのイオン強度も示した。
【００３７】
図２より、成膜圧力が低ければ低いほど、膜中におけるＡｒの原子濃度が高くなりゲッタリングサイトとして好適な膜が成膜できることがわかる。成膜圧力が低ければ低いほど、膜中におけるＡｒの原子濃度が高くなる理由としては、スパッタの成膜圧力が低い方が反応室内のＡｒガスと反跳原子（ターゲット表面で反射されるＡｒ原子）との衝突確率が小さくなるため、反跳原子が基板に入射しやすくなることがあげられる。
【００３８】
次に、図２で使用した試料と同じものを用いて、非晶質シリコン膜における内部応力を測定した。得られた結果を図３および図４に示す。
【００３９】
図３は、膜における内部応力と成膜圧力との関係を示しており、成膜圧力が小さければ小さいほど、大きい圧縮応力を示している。
【００４０】
また、図４は、膜における内部応力とＡｒ濃度との関係を示しており、膜中のＡｒの濃度が高ければ高いほど大きい圧縮応力を示している。例えば、スパッタの成膜圧力１．０Ｐａで成膜した非晶質シリコン膜は、原子濃度１×１０20/cm3でＡｒを含んでおり、圧縮応力（約−４.７×１０9（ｄｙｎｅｓ／ｃｍ2））を示している。また、成膜圧力０．２Ｐａで成膜した非晶質シリコン膜は、原子濃度６×１０20/cm3でＡｒを含んでおり、圧縮応力（約−９.４７×１０9（ｄｙｎｅｓ／ｃｍ2)））を示している。なお、発明者らは、非晶質シリコン膜の膜剥がれが生じない圧縮応力の下限を−１０.０×１０10（ｄｙｎｅｓ／ｃｍ2）と推測している。従って、後の熱処理によって膜剥がれが生じない範囲で、かつ、歪のある非晶質シリコン（アモルファスシリコン）膜を製造するためには、スパッタの成膜圧力を０．２Ｐａ〜１．０Ｐａに設定すればよい。このスパッタの成膜圧力における非晶質シリコン膜中のＡｒの濃度は、１×１０20/cm3〜６×１０20/cm3、非晶質シリコン膜の内部応力は、−１０.０×１０10（ｄｙｎｅｓ／ｃｍ2）〜−５.０×１０9（ｄｙｎｅｓ／ｃｍ2））になる。
【００４１】
これらの実験結果より、歪みのある非晶質シリコン膜をＴＦＴの活性層として用いる場合は、図２、図３、または図４を用いて成膜圧力および内部応力を適宜設定して形成すればよい。
【００４２】
次に、スパッタ法で成膜した非晶質シリコン膜中の希ガス元素（Ａｒ）の濃度とＲＦ電力（またはＲＦ電力密度）との関係を得た。以下に実験手順を示す。
【００４３】
ＲＦ電源を用いるスパッタ装置でガラス基板上に希ガス元素を含む非晶質シリコン膜を成膜した。シリコンターゲット（抵抗率１０Ωｃｍ）を用い、周波数を１kHz〜３０MHz、好ましくは１０〜２０MHzとし、成膜室にＡｒを５０ｓｃｃｍ流し、成膜圧力を０．１Ｐａ〜５Ｐａここでは０．４Ｐａとし、基板温度を３００℃以下、ここでは１５０℃とし、０．２μｍの厚さで成膜する度にＲＦ電力を順次変えて積層した。なお、電極サイズは、直径３０．５ｃｍである。なお、ＲＦ電力密度は、ＲＦ電力を電極面積で割った値を指している。ガラス基板上にＲＦ電力を、０．４ｋＷ、０．５ｋＷ、１ｋＷ、３ｋＷとし、各条件毎に０．２μｍの厚さで順に成膜し、成膜された膜中のＡｒの原子濃度を二次イオン質量分析法（ＳＩＭＳ）にて測定した。
【００４４】
得られた結果を図５に示す。図５において縦軸はＡｒの原子濃度、横軸は試料表面からの深さを示している。加えて、図５には縦軸を二次イオン強度とし、横軸を試料表面からの深さとしたシリコンのイオン強度も示した。
【００４５】
図５より、ＲＦ電力（またはＲＦ電力密度）が低ければ低いほど、膜中におけるＡｒの原子濃度が高くなりゲッタリングサイトとして好適な膜が成膜できることがわかる。また、ＲＦ電力（またはＲＦ電力密度）を低くすると、内部応力を小さくすることができるため、膜剥がれを生じにくくすることができる。
【００４６】
これらの実験結果より、好適なゲッタリングサイト（希ガス元素を含む非晶質シリコン膜）は、図２〜図５を用いて成膜圧力、ＲＦ電力（またはＲＦ電力密度）を適宜設定して形成すればよい。
【００４７】
また、比較例として、ＤＣ方式のスパッタ法で成膜した非晶質シリコン膜中の希ガス元素（Ａｒ）の濃度と成膜圧力の関係を得た。以下に実験手順を示す。
【００４８】
ＤＣ電源を用いるスパッタ装置でガラス基板上に希ガス元素を含む非晶質シリコン膜を成膜した。シリコンターゲット（抵抗率０．２Ωｃｍ）を用い、成膜室にＡｒを８０ｓｃｃｍ流し、ＤＣ電力を３ｋＷ（ＤＣ電力密度２．５Ｗ／ｃｍ2）、基板温度を１５０℃とし、０．２μｍの厚さ毎に成膜圧力を変化させた。なお、成膜圧力は排気側のコンダクタンスバルブによって調節する。ガラス基板上に成膜圧力をそれぞれ０．２７Ｐａ、０．５３Ｐａ、１．０６Ｐａ、１．６Ｐａとし、０．２μｍの厚さで順に成膜し、成膜された膜中のＡｒの原子濃度を二次イオン質量分析法（ＳＩＭＳ）にて測定した。得られた結果を図６に示す。図６において縦軸はＡｒの原子濃度、横軸は試料表面からの深さを示している。加えて、図６には縦軸を二次イオン強度とし、横軸を試料表面からの深さとしたシリコンのイオン強度も示した。
【００４９】
図６に示されているように、ＤＣ方式のスパッタ装置では１０×１０ 20 ／ｃｍ 3 以上のＡｒを非晶質シリコン膜に含ませることができなかった。これについて、本発明者らは、その一因として成膜速度に関連があると推測している。なお、図６中、１．０６ＰａにおけるＡｒ濃度は何らかの原因による異常であり、信頼できるデータではない。
【００５０】
以上のデータより、本発明は、ＤＣ方式のスパッタ装置よりも膜中に希ガス元素を高濃度に含ませることが可能なＲＦ方式のスパッタ装置を用いたほうがよいことが示された。
【００５１】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００５２】
（実施例）
［実施例１］
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。
【００５３】
図１（Ａ）中、１００は絶縁表面を有する基板、１０１はブロッキング層となる絶縁膜、１０２は非晶質構造を有する半導体膜である。
【００５４】
図１（Ａ）において、基板１００はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００５５】
まず、図１（Ａ）に示すように基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜から成る下地絶縁膜１０１を形成する。代表的な一例は下地絶縁膜１０１として２層構造から成り、ＳｉＨ 4 、ＮＨ 3 、及びＮ 2 Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ 4 、及びＮ 2 Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１０１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮｘＯｙ膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００５６】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１０２を形成する。第１の半導体膜１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００ｎｍの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１０２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０ 18 ／ｃｍ 3 （二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００５７】
次いで、非晶質構造を有する第１の半導体膜１０２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素（本実施例では、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１０３を形成する。（図１（Ｂ））塗布によるニッケル含有層１０３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００５８】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１０４が形成される。なお、結晶化後での第１の半導体膜１０４に含まれる酸素濃度は、１×１０ 20 ／ｃｍ 3 以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１０４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００５９】
このようにして得られる第１の半導体膜１０４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０ 19 ／ｃｍ 3 を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００６０】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１０４に対してレーザー光を照射することが好ましい。なお、レーザー光を照射する前に、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去することが望ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。
【００６１】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１０５を形成し、このバリア層１０５上に希ガス元素を含む第２の半導体膜１０６を形成する。（図１（Ｄ））なお、ここでは、結晶構造を有する第１の半導体膜１０４に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層１０５は、後の工程で第２の半導体膜１０６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１０５の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１０５の形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層１０５の形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層１０５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【００６２】
ここでは、希ガス元素を含む第２の半導体膜１０６をスパッタ法にて形成し、ゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、成膜圧力０．１Ｐａ〜５Ｐａ、ＲＦ電力密度０．１３７Ｗ／ｃｍ2〜６．８４７Ｗ／ｃｍ2で第２の半導体膜を形成する。膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００６３】
また、一導電型の不純物元素であるリンを含むターゲットを用いて第２の半導体膜を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うことができる。
【００６４】
また、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、第２の半導体膜１０６に含まれる酸素濃度は、第１の半導体膜に含まれる酸素濃度より高い濃度、例えば１×１０20／ｃｍ3以上とすることが望ましいので、成膜圧力１．２Ｐａ、１．０Ｐａ、０．８Ｐａ、０．６Ｐａ、０．４Ｐａ、０．２Ｐａはこの酸素濃度を満たしている。
【００６５】
また、図１（Ｄ）のスパッタ法による成膜において、第１の半導体膜にも希ガス元素が添加された場合、添加された部分がゲッタリングサイトとして働くため、ゲッタリング効果が低減してしまうことが懸念される。従って、第１の半導体膜には希ガス元素が添加されないようにスパッタ条件を適宜調節することが望ましい。また、スパッタ法による成膜の際、バリア層は、希ガス元素が添加されるのを防ぐ働きをするため、バリア層の膜厚および膜質が重要である。本発明者らの実験により、結晶化率を高め、結晶粒内に残される欠陥を補修するためにレーザー光を照射した際に形成される酸化膜を形成し、さらにオゾン含有水溶液で酸化膜を形成して得られる合計１０ｎｍ以下の酸化膜がバリア層として好ましい。一方、レーザー光を照射した際に形成される酸化膜を除去した後、オゾン含有水溶液での酸化膜のみでバリア層を形成した場合は、スパッタ法による成膜において希ガス元素が第１の半導体膜にも微量に添加されてしまいバリア層としては不十分であった。
【００６６】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１０５で覆われた第１の半導体膜１０４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１０４に偏析しないよう全て第２の半導体膜１０６に移動させ、第１の半導体膜１０４に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
【００６７】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダングリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。
【００６８】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００６９】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【００７０】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００７１】
また、熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００７２】
次いで、バリア層１０５をエッチングストッパーとして、１０６で示した第２の半導体膜のみを選択的に除去した後、バリア層１０５を除去し、第１の半導体膜１０４を公知のパターニング技術を用いて所望の形状の半導体層１０７を形成する。（図１（Ｆ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ 3 によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ 3 ） 4 ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００７３】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００７４】
次いで、ゲート絶縁膜１０８の表面を洗浄した後、ゲート電極１０９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００７５】
以降の工程は、層間絶縁膜１１３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１４、ドレイン電極１１５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００７６】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００７７】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００７８】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００７９】
［実施例２］
ここでは、本発明により得られる歪みを有する半導体膜をＴＦＴの活性層として用いる例を示す。
【００８０】
本実施例では、歪みを有する半導体膜として、室温（２２〜２８℃好ましくは２５℃）下、ＲＦ（１kHz〜３０MHz、好ましくは１０〜２０MHz）による放電によって、成膜圧力を０．２〜１．０Ｐａの範囲に保持し、Ａｒ雰囲気下でシリコンターゲットを用いたスパッタ法により非晶質シリコン膜を形成する。上記に示す成膜条件とすることによって、本発明の半導体装置は、非晶質シリコン層中にＡｒの濃度が１×１０20〜６×１０20/cm3の範囲にあり、かつ、前記非晶質シリコン層中の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあるので、歪のある非晶質シリコン（アモルファスシリコン）膜を有し、膜剥がれが生じにくい半導体装置を製造することができる。
【００８１】
また、活性層以外の構造は、公知の技術を用いて作製すればよいのでここでは説明を省略する。また、本実施例は、ＴＦＴ構造に関係なく適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴやトップゲート型ＴＦＴに適用することが可能である。
【００８２】
［実施例３］
本発明を実施して形成された結晶構造を有する半導体膜、または非晶質構造を有する半導体膜をＴＦＴの活性層に用いて形成される画素部や駆動回路は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬ（Electro Luminescence）モジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【００８３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図７〜図９に示す。
【００８４】
図７（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【００８５】
図７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【００８６】
図７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【００８７】
図７（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【００８８】
図７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【００８９】
図７（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【００９０】
図８（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【００９１】
図８（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【００９２】
なお、図８（Ｃ）は、図８（Ａ）及び図８（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９３】
また、図８（Ｄ）は、図８（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９４】
ただし、図８に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【００９５】
図９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。本発明を表示部２９０４に適用することができる。
【００９６】
図９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【００９７】
図９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
【００９８】
ちなみに図９（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【００９９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態や実施例１、実施例２のどのような組み合わせからなる構成を用いても実現することができる。
【０１００】
【発明の効果】
本発明により、膜中に高濃度、具体的には１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度でアルゴンを含ませることができ、膜剥がれの起こりにくく歪のあるアモルファスシリコン膜をスパッタ法によって形成できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製工程を示す図である。
【図２】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜中のＡｒ濃度を示すＳＩＭＳデータ（成膜圧力依存性）である。
【図３】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜における成膜圧力と内部応力との関係を示すグラフである。
【図４】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜におけるＡｒ濃度と内部応力との関係を示すグラフである。
【図５】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜中のＡｒ濃度を示すＳＩＭＳデータ（ＲＦ電力依存性）である。
【図６】 スパッタ法（ＤＣ方式）によって成膜されたシリコン膜中のＡｒ濃度を示すＳＩＭＳデータである。（比較例）
【図７】 電子機器の一例を示す図。
【図８】 電子機器の一例を示す図。
【図９】 電子機器の一例を示す図。
【発明の属する技術分野】
本発明は、スパッタ法による非晶質構造を有する半導体膜の作製方法、及び、この半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１０】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるゲッタリングはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１１】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり、厚さ１０〜１００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１２】
本発明は、絶縁表面上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程とを有している。
【００１３】
本発明は、上記ゲッタリングサイトを形成する工程として、半導体からなるターゲットを用い、希ガス元素を含む雰囲気中でのグロー放電によるスパッタ法を用いて成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜とするものである。また、半導体に対して一導電型を付与する不純物元素（リンや砒素、ボロン等）を含む半導体ターゲット（比抵抗値が０．０１〜１０００Ω・ｃｍ）を用いてもよい。また、形成する非晶質構造を有する半導体膜に対応して、シリコン、シリコンゲルマニウム、またはシリコンカーバイトからなるターゲットを用いる。勿論、シリコンの化合物を形成する場合には、シリコンのターゲットと当該元素のターゲットを併設して共スパッタリングにより形成するか、当該元素を含む反応性の気体を導入して反応性スパッタリングを行っても良い。
【００１４】
また、ＤＣ方式のスパッタ装置で成膜した場合に比べ、ＲＦ方式のスパッタ装置で成膜したほうが、膜中に希ガス元素を高濃度、具体的には、１×１０20／ｃｍ3以上に含ませることができる。
【００１５】
本明細書で開示する半導体膜の作製方法に関する発明の構成は、成膜室に希ガスを成膜圧力０．１Ｐａ〜５Ｐａで導入し、交流電界を印加することによりグロー放電を発生させるスパッタ法により、希ガス元素を１×１０19／ｃｍ3〜１×１０22／ｃｍ3で含み、且つ非晶質構造を有する半導体膜を被表面上に成膜することを特徴とする非晶質構造を有する半導体膜の作製方法である。なお、成膜室の成膜圧力が低ければ低いほど膜中に希ガス元素を高濃度に含ませることができる。
【００１６】
また、上記構成において、前記グロー放電を発生させるＲＦ電力密度は、０．１３７Ｗ／ｃｍ2〜６．８４７Ｗ／ｃｍ2（直径３０．５ｃｍの電極を用いた場合、ＲＦ電力０．１ｋＷ〜５ｋＷ）であることを特徴としている。なお、ＲＦ電力密度が小さければ小さいほど膜中に希ガス元素を高濃度に含ませることができる。
【００１７】
なお、上記構成において成膜室は、１．５Pa以下の成膜圧力で成膜を行うことが好ましい。また、グロー放電を励起するために１kHz〜３０MHz、好ましくは１０〜２０MHzの高周波電力を印加する。また、基板の温度は室温でも良く、３００℃以下とすれば何ら問題ない。
【００１８】
希ガス元素によりスパッタリングされた原子は、運動エネルギーを得て飛散し、その一部が基板上に付着して被膜として形成される。成膜圧力を低下させることで気相中でスパッタされた原子と希ガス元素とが衝突する確率が低下して、高エネルギーの原子が基板に入射し堆積する。高周波放電とすることで、電子エネルギーが高くなり、励起状態の希ガス原子、イオン化した希ガス元素が増え、被膜の成長表面での相互作用が増すと考えられる。その結果、希ガス元素が膜中に取り込まれる確率が増え、上記濃度で希ガス元素を含み非晶質構造を有する半導体膜を形成することが可能となる。
【００１９】
また、上記構成において、前記希ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴としている。とくに、シリコンよりも原子半径の大きい原子数の希ガス元素、代表的にはＡｒが望ましい。
【００２０】
上記作製方法によって得られる半導体膜は、膜中に１×１０19／ｃｍ3〜１×１０21／ｃｍ3の濃度で希ガス元素を含み、且つ、膜の内部応力が、圧縮応力であることを特徴とする非晶質構造を有する半導体膜である。なお、成膜での成膜室の成膜圧力が低ければ低いほど膜の内部応力が大きくなり、ＲＦ電力密度が小さければ小さいほど膜の内部応力が小さくなる。
【００２１】
なお、非晶質半導体膜に上記濃度で希ガス元素を添加することで、当該半導体膜に歪を付与することができる。非晶質シリコン膜の密度は約５×１０22/cm3であるので、０．２５原子％以上のアルゴンを添加することで歪み場が形成される。アルゴンなどの希ガス元素は、シリコンと結合せず格子内に挿入されることでシリコンの原子位置を歪ませ、内部応力を発生させる。応力は互いの原子が反発する方向であるので、圧縮応力となる。
【００２２】
一般的に内部応力は、引張応力と圧縮応力とがある。基板に対して薄膜が収縮しようとするときには、基板はそれを妨げる方向に引っ張るため薄膜を内側にして変形し、これを引張応力と呼んでいる。一方、薄膜が伸張しようとするときには、基板は押し縮められ薄膜を外側にして形成するので、これを圧縮応力と呼んでいる。本明細書では、圧縮応力をマイナス（−）で表記し、引張応力をプラス（＋）で表記することとする。
【００２３】
こうして得られる歪みを有し、且つ、非晶質構造を有する半導体膜をゲッタリングサイトとして適用すれば、高いゲッタリング能力を持たせることができる。或いは、素子の能動領域（活性層）として利用すれば、電子及びホールの移動度を向上させることができる。
【００２４】
本明細書で開示する半導体装置の作製方法に関する発明の構成は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第４の工程と、
前記バリア層上にスパッタ法で希ガス元素を含む第２の半導体膜を形成する第５工程と、
前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程とを有することを特徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記第２の半導体膜は、成膜室に希ガスを成膜圧力０．１Ｐａ〜５Ｐａで導入し、０．１３７Ｗ／ｃｍ2〜６．８４７Ｗ／ｃｍ2のＲＦ電力密度でグロー放電を発生させるスパッタ法により形成することを特徴としている。
【００２６】
また、上記構成において、前記金属元素とはシリコンの結晶化を助長する金属元素であり、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種である。
【００２７】
また、上記各構成において、前記希ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。
【００２８】
また、スパッタ法を用い、成膜段階で希ガス元素を含む第２の半導体膜を得た後、さらに第２の半導体膜に対して希ガス元素、Ｈ、Ｈ2、Ｏ、Ｏ2、Ｐから選ばれた一種または複数種を添加してもよい。このように複数の元素を添加することにより相乗的にゲッタリング効果が得られる。
【００２９】
こうして、上記作製方法によって得られる半導体膜は、ゲッタリングサイトとするための歪み場を有する半導体膜として適している。このような歪みを有する半導体の用途は、必ずしもゲッタリングサイトに限定されるものではない。例えば、技術的な分野は異なるが、トランジスタの新たな性能向上の技術として、応力歪みを加えた歪み結晶技術が提案されている。シリコン結晶に歪みを与えることで、バンド構造の変化に起因する電子及びホールの移動度の向上が確認され、新世代の技術として期待されている(応用物理、６９〔１１〕（２０００−１１）p.1315-1319)。このような技術は、今後さらにＴＦＴなどの薄膜を用いた素子へも応用展開することが考えられる。
【００３０】
本発明の半導体装置は、非晶質シリコン膜を有する半導体装置において、前記非晶質シリコン膜中のＡｒの濃度は、１×１０20／ｃｍ3以上、好ましくは、１×１０20／ｃｍ3〜６×１０20／ｃｍ3の範囲であることを特徴とする半導体装置である。なお、酸素、炭素、窒素の不純物濃度は５×１０15／ｃｍ 3 以下である。本発明の半導体装置は、非晶質構造を有する半導体膜中にＡｒの濃度が１×１０20／ｃｍ3以上含まれているので、歪のある非晶質シリコン（アモルファスシリコン）膜を有する半導体装置を製造することができる。また、非晶質シリコン膜中にＡｒの濃度が１×１０20／ｃｍ3〜６×１０20／ｃｍ3の範囲にあるので、膜剥がれが生じにくい半導体装置を製造することができる。
【００３１】
また、本発明の半導体装置は、非晶質シリコン膜を有する半導体装置において、前記非晶質シリコン膜中の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあることを特徴とする半導体装置である。本発明の半導体装置は、非晶質シリコン膜の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあるので、歪のある非晶質シリコン（アモルファスシリコン）膜を有し、膜剥がれが生じにくい半導体装置を製造することができる。
【００３２】
上記本発明の半導体装置の製造方法は、非晶質シリコン膜を形成する半導体装置の製造方法において、室温（２２〜２８℃好ましくは２５℃）下、ＲＦ（１kHz〜３０MHz、好ましくは１０〜２０MHz）による放電によって、成膜圧力を０．２〜１．０Ｐａの範囲に保持し、Ａｒ雰囲気下でシリコンターゲットを用いたスパッタ法により前記非晶質シリコン膜を形成する半導体装置の製造方法である。本発明の半導体装置の製造方法では、ＲＦ（１kHz〜３０MHz、好ましくは１０〜２０MHz）による放電、成膜圧力を０．２〜１．０Ｐａの範囲に保持しているので、本発明の半導体装置は、非晶質シリコン層中にＡｒの濃度が１×１０20/cm2〜６×１０20/cm2の範囲にあり、かつ、前記非晶質シリコン層中の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあるので、歪のある非晶質シリコン（アモルファスシリコン）膜を有し、膜剥がれが生じにくい半導体装置を製造することができる。
【００３３】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３４】
本実施形態では、スパッタ法で成膜した非晶質シリコン膜中の希ガス元素（Ａｒ）の濃度と成膜圧力の関係を得た。以下に実験手順を示す。
【００３５】
ＲＦ電源を用いるスパッタ装置でガラス基板上に希ガス元素を含む非晶質シリコン膜を成膜した。シリコンターゲットを用い、周波数を１kHz〜３０MHz、好ましくは１０〜２０MHzとし、成膜室にＡｒを流し、ＲＦ電力（電極サイズ：直径３０．５ｃｍ）を０．１ｋＷ〜５ｋＷ、ここでは１．２ｋＷとし、基板温度を室温（２２〜２８℃、ここでは２５℃）とし、０．２μｍの厚さで成膜する度に成膜圧力を順次変えて積層した。なお、成膜圧力は排気側のコンダクタンスバルブによって調節する。ガラス基板上に成膜圧力を、０．２Ｐａ、０．４Ｐａ、０．６Ｐａ、０．８Ｐａ、１．０Ｐａ、１．２Ｐａとし、各条件毎に０．２μｍの厚さで順に成膜し、成膜された膜中のＡｒの原子濃度を二次イオン質量分析法（ＳＩＭＳ）にて測定した。
【００３６】
得られた結果を図２に示す。図２において縦軸はＡｒの原子濃度、横軸は試料表面からの深さを示している。加えて、図２には縦軸を二次イオン強度とし、横軸を試料表面からの深さとしたシリコンのイオン強度も示した。
【００３７】
図２より、成膜圧力が低ければ低いほど、膜中におけるＡｒの原子濃度が高くなりゲッタリングサイトとして好適な膜が成膜できることがわかる。成膜圧力が低ければ低いほど、膜中におけるＡｒの原子濃度が高くなる理由としては、スパッタの成膜圧力が低い方が反応室内のＡｒガスと反跳原子（ターゲット表面で反射されるＡｒ原子）との衝突確率が小さくなるため、反跳原子が基板に入射しやすくなることがあげられる。
【００３８】
次に、図２で使用した試料と同じものを用いて、非晶質シリコン膜における内部応力を測定した。得られた結果を図３および図４に示す。
【００３９】
図３は、膜における内部応力と成膜圧力との関係を示しており、成膜圧力が小さければ小さいほど、大きい圧縮応力を示している。
【００４０】
また、図４は、膜における内部応力とＡｒ濃度との関係を示しており、膜中のＡｒの濃度が高ければ高いほど大きい圧縮応力を示している。例えば、スパッタの成膜圧力１．０Ｐａで成膜した非晶質シリコン膜は、原子濃度１×１０20/cm3でＡｒを含んでおり、圧縮応力（約−４.７×１０9（ｄｙｎｅｓ／ｃｍ2））を示している。また、成膜圧力０．２Ｐａで成膜した非晶質シリコン膜は、原子濃度６×１０20/cm3でＡｒを含んでおり、圧縮応力（約−９.４７×１０9（ｄｙｎｅｓ／ｃｍ2)））を示している。なお、発明者らは、非晶質シリコン膜の膜剥がれが生じない圧縮応力の下限を−１０.０×１０10（ｄｙｎｅｓ／ｃｍ2）と推測している。従って、後の熱処理によって膜剥がれが生じない範囲で、かつ、歪のある非晶質シリコン（アモルファスシリコン）膜を製造するためには、スパッタの成膜圧力を０．２Ｐａ〜１．０Ｐａに設定すればよい。このスパッタの成膜圧力における非晶質シリコン膜中のＡｒの濃度は、１×１０20/cm3〜６×１０20/cm3、非晶質シリコン膜の内部応力は、−１０.０×１０10（ｄｙｎｅｓ／ｃｍ2）〜−５.０×１０9（ｄｙｎｅｓ／ｃｍ2））になる。
【００４１】
これらの実験結果より、歪みのある非晶質シリコン膜をＴＦＴの活性層として用いる場合は、図２、図３、または図４を用いて成膜圧力および内部応力を適宜設定して形成すればよい。
【００４２】
次に、スパッタ法で成膜した非晶質シリコン膜中の希ガス元素（Ａｒ）の濃度とＲＦ電力（またはＲＦ電力密度）との関係を得た。以下に実験手順を示す。
【００４３】
ＲＦ電源を用いるスパッタ装置でガラス基板上に希ガス元素を含む非晶質シリコン膜を成膜した。シリコンターゲット（抵抗率１０Ωｃｍ）を用い、周波数を１kHz〜３０MHz、好ましくは１０〜２０MHzとし、成膜室にＡｒを５０ｓｃｃｍ流し、成膜圧力を０．１Ｐａ〜５Ｐａここでは０．４Ｐａとし、基板温度を３００℃以下、ここでは１５０℃とし、０．２μｍの厚さで成膜する度にＲＦ電力を順次変えて積層した。なお、電極サイズは、直径３０．５ｃｍである。なお、ＲＦ電力密度は、ＲＦ電力を電極面積で割った値を指している。ガラス基板上にＲＦ電力を、０．４ｋＷ、０．５ｋＷ、１ｋＷ、３ｋＷとし、各条件毎に０．２μｍの厚さで順に成膜し、成膜された膜中のＡｒの原子濃度を二次イオン質量分析法（ＳＩＭＳ）にて測定した。
【００４４】
得られた結果を図５に示す。図５において縦軸はＡｒの原子濃度、横軸は試料表面からの深さを示している。加えて、図５には縦軸を二次イオン強度とし、横軸を試料表面からの深さとしたシリコンのイオン強度も示した。
【００４５】
図５より、ＲＦ電力（またはＲＦ電力密度）が低ければ低いほど、膜中におけるＡｒの原子濃度が高くなりゲッタリングサイトとして好適な膜が成膜できることがわかる。また、ＲＦ電力（またはＲＦ電力密度）を低くすると、内部応力を小さくすることができるため、膜剥がれを生じにくくすることができる。
【００４６】
これらの実験結果より、好適なゲッタリングサイト（希ガス元素を含む非晶質シリコン膜）は、図２〜図５を用いて成膜圧力、ＲＦ電力（またはＲＦ電力密度）を適宜設定して形成すればよい。
【００４７】
また、比較例として、ＤＣ方式のスパッタ法で成膜した非晶質シリコン膜中の希ガス元素（Ａｒ）の濃度と成膜圧力の関係を得た。以下に実験手順を示す。
【００４８】
ＤＣ電源を用いるスパッタ装置でガラス基板上に希ガス元素を含む非晶質シリコン膜を成膜した。シリコンターゲット（抵抗率０．２Ωｃｍ）を用い、成膜室にＡｒを８０ｓｃｃｍ流し、ＤＣ電力を３ｋＷ（ＤＣ電力密度２．５Ｗ／ｃｍ2）、基板温度を１５０℃とし、０．２μｍの厚さ毎に成膜圧力を変化させた。なお、成膜圧力は排気側のコンダクタンスバルブによって調節する。ガラス基板上に成膜圧力をそれぞれ０．２７Ｐａ、０．５３Ｐａ、１．０６Ｐａ、１．６Ｐａとし、０．２μｍの厚さで順に成膜し、成膜された膜中のＡｒの原子濃度を二次イオン質量分析法（ＳＩＭＳ）にて測定した。得られた結果を図６に示す。図６において縦軸はＡｒの原子濃度、横軸は試料表面からの深さを示している。加えて、図６には縦軸を二次イオン強度とし、横軸を試料表面からの深さとしたシリコンのイオン強度も示した。
【００４９】
図６に示されているように、ＤＣ方式のスパッタ装置では１０×１０ 20 ／ｃｍ 3 以上のＡｒを非晶質シリコン膜に含ませることができなかった。これについて、本発明者らは、その一因として成膜速度に関連があると推測している。なお、図６中、１．０６ＰａにおけるＡｒ濃度は何らかの原因による異常であり、信頼できるデータではない。
【００５０】
以上のデータより、本発明は、ＤＣ方式のスパッタ装置よりも膜中に希ガス元素を高濃度に含ませることが可能なＲＦ方式のスパッタ装置を用いたほうがよいことが示された。
【００５１】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００５２】
（実施例）
［実施例１］
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。
【００５３】
図１（Ａ）中、１００は絶縁表面を有する基板、１０１はブロッキング層となる絶縁膜、１０２は非晶質構造を有する半導体膜である。
【００５４】
図１（Ａ）において、基板１００はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００５５】
まず、図１（Ａ）に示すように基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜から成る下地絶縁膜１０１を形成する。代表的な一例は下地絶縁膜１０１として２層構造から成り、ＳｉＨ 4 、ＮＨ 3 、及びＮ 2 Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ 4 、及びＮ 2 Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１０１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮｘＯｙ膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００５６】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１０２を形成する。第１の半導体膜１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００ｎｍの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１０２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０ 18 ／ｃｍ 3 （二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００５７】
次いで、非晶質構造を有する第１の半導体膜１０２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素（本実施例では、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１０３を形成する。（図１（Ｂ））塗布によるニッケル含有層１０３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００５８】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１０４が形成される。なお、結晶化後での第１の半導体膜１０４に含まれる酸素濃度は、１×１０ 20 ／ｃｍ 3 以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１０４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００５９】
このようにして得られる第１の半導体膜１０４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０ 19 ／ｃｍ 3 を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００６０】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１０４に対してレーザー光を照射することが好ましい。なお、レーザー光を照射する前に、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去することが望ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。
【００６１】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１０５を形成し、このバリア層１０５上に希ガス元素を含む第２の半導体膜１０６を形成する。（図１（Ｄ））なお、ここでは、結晶構造を有する第１の半導体膜１０４に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層１０５は、後の工程で第２の半導体膜１０６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１０５の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１０５の形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層１０５の形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層１０５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
【００６２】
ここでは、希ガス元素を含む第２の半導体膜１０６をスパッタ法にて形成し、ゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、成膜圧力０．１Ｐａ〜５Ｐａ、ＲＦ電力密度０．１３７Ｗ／ｃｍ2〜６．８４７Ｗ／ｃｍ2で第２の半導体膜を形成する。膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００６３】
また、一導電型の不純物元素であるリンを含むターゲットを用いて第２の半導体膜を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うことができる。
【００６４】
また、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、第２の半導体膜１０６に含まれる酸素濃度は、第１の半導体膜に含まれる酸素濃度より高い濃度、例えば１×１０20／ｃｍ3以上とすることが望ましいので、成膜圧力１．２Ｐａ、１．０Ｐａ、０．８Ｐａ、０．６Ｐａ、０．４Ｐａ、０．２Ｐａはこの酸素濃度を満たしている。
【００６５】
また、図１（Ｄ）のスパッタ法による成膜において、第１の半導体膜にも希ガス元素が添加された場合、添加された部分がゲッタリングサイトとして働くため、ゲッタリング効果が低減してしまうことが懸念される。従って、第１の半導体膜には希ガス元素が添加されないようにスパッタ条件を適宜調節することが望ましい。また、スパッタ法による成膜の際、バリア層は、希ガス元素が添加されるのを防ぐ働きをするため、バリア層の膜厚および膜質が重要である。本発明者らの実験により、結晶化率を高め、結晶粒内に残される欠陥を補修するためにレーザー光を照射した際に形成される酸化膜を形成し、さらにオゾン含有水溶液で酸化膜を形成して得られる合計１０ｎｍ以下の酸化膜がバリア層として好ましい。一方、レーザー光を照射した際に形成される酸化膜を除去した後、オゾン含有水溶液での酸化膜のみでバリア層を形成した場合は、スパッタ法による成膜において希ガス元素が第１の半導体膜にも微量に添加されてしまいバリア層としては不十分であった。
【００６６】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１０５で覆われた第１の半導体膜１０４に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１０４に偏析しないよう全て第２の半導体膜１０６に移動させ、第１の半導体膜１０４に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
【００６７】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダングリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。
【００６８】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００６９】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【００７０】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００７１】
また、熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００７２】
次いで、バリア層１０５をエッチングストッパーとして、１０６で示した第２の半導体膜のみを選択的に除去した後、バリア層１０５を除去し、第１の半導体膜１０４を公知のパターニング技術を用いて所望の形状の半導体層１０７を形成する。（図１（Ｆ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ 3 によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ 3 ） 4 ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００７３】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００７４】
次いで、ゲート絶縁膜１０８の表面を洗浄した後、ゲート電極１０９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００７５】
以降の工程は、層間絶縁膜１１３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１４、ドレイン電極１１５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００７６】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００７７】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００７８】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００７９】
［実施例２］
ここでは、本発明により得られる歪みを有する半導体膜をＴＦＴの活性層として用いる例を示す。
【００８０】
本実施例では、歪みを有する半導体膜として、室温（２２〜２８℃好ましくは２５℃）下、ＲＦ（１kHz〜３０MHz、好ましくは１０〜２０MHz）による放電によって、成膜圧力を０．２〜１．０Ｐａの範囲に保持し、Ａｒ雰囲気下でシリコンターゲットを用いたスパッタ法により非晶質シリコン膜を形成する。上記に示す成膜条件とすることによって、本発明の半導体装置は、非晶質シリコン層中にＡｒの濃度が１×１０20〜６×１０20/cm3の範囲にあり、かつ、前記非晶質シリコン層中の圧縮応力は、−１０.０×１０10ｄｙｎｅｓ／ｃｍ2〜−５.０×１０9ｄｙｎｅｓ／ｃｍ2の範囲にあるので、歪のある非晶質シリコン（アモルファスシリコン）膜を有し、膜剥がれが生じにくい半導体装置を製造することができる。
【００８１】
また、活性層以外の構造は、公知の技術を用いて作製すればよいのでここでは説明を省略する。また、本実施例は、ＴＦＴ構造に関係なく適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴやトップゲート型ＴＦＴに適用することが可能である。
【００８２】
［実施例３］
本発明を実施して形成された結晶構造を有する半導体膜、または非晶質構造を有する半導体膜をＴＦＴの活性層に用いて形成される画素部や駆動回路は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬ（Electro Luminescence）モジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【００８３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図７〜図９に示す。
【００８４】
図７（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【００８５】
図７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【００８６】
図７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【００８７】
図７（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【００８８】
図７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【００８９】
図７（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【００９０】
図８（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【００９１】
図８（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【００９２】
なお、図８（Ｃ）は、図８（Ａ）及び図８（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９３】
また、図８（Ｄ）は、図８（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９４】
ただし、図８に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【００９５】
図９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。本発明を表示部２９０４に適用することができる。
【００９６】
図９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【００９７】
図９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
【００９８】
ちなみに図９（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【００９９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態や実施例１、実施例２のどのような組み合わせからなる構成を用いても実現することができる。
【０１００】
【発明の効果】
本発明により、膜中に高濃度、具体的には１×１０19／ｃｍ3〜１×１０22／ｃｍ3の濃度でアルゴンを含ませることができ、膜剥がれの起こりにくく歪のあるアモルファスシリコン膜をスパッタ法によって形成できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の作製工程を示す図である。
【図２】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜中のＡｒ濃度を示すＳＩＭＳデータ（成膜圧力依存性）である。
【図３】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜における成膜圧力と内部応力との関係を示すグラフである。
【図４】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜におけるＡｒ濃度と内部応力との関係を示すグラフである。
【図５】 スパッタ法（ＲＦ方式）によって成膜されたシリコン膜中のＡｒ濃度を示すＳＩＭＳデータ（ＲＦ電力依存性）である。
【図６】 スパッタ法（ＤＣ方式）によって成膜されたシリコン膜中のＡｒ濃度を示すＳＩＭＳデータである。（比較例）
【図７】 電子機器の一例を示す図。
【図８】 電子機器の一例を示す図。
【図９】 電子機器の一例を示す図。
Claims (5)
- 絶縁表面上に非晶質構造を有する第１のシリコン膜を形成し、
前記非晶質構造を有する第１のシリコン膜に金属元素を添加し、
前記第１のシリコン膜を結晶化させて結晶構造を有する第１のシリコン膜を形成し、
前記結晶構造を有する第１のシリコン膜の表面にバリア層を形成し、
前記バリア層上にスパッタ法でアルゴン元素を含む非晶質構造を有する第２のシリコン膜を形成し、
加熱処理を行うことにより、前記第２のシリコン膜に前記金属元素を移動して、結晶構造を有する前記第１のシリコン膜中の前記金属元素を除去または低減し、
前記第２のシリコン膜を除去し、
前記第２のシリコン膜は１×１０１９／ｃｍ３〜１×１０２２／ｃｍ３の濃度で前記アルゴン元素を含むことを特徴とする半導体装置の作製方法。 - 請求項１において、前記第２のシリコン膜は、成膜室にアルゴンを成膜圧力０．１Ｐａ〜５Ｐａで導入し、０．１３７Ｗ／ｃｍ２〜６．８４７Ｗ／ｃｍ２のＲＦ電力密度でグロー放電を発生させるスパッタ法により形成することを特徴とする半導体装置の作製方法。
- 請求項１または２において、前記絶縁表面の温度を室温または３００℃以下にして前記第２のシリコン膜を形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項３のいずれか一において、前記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項４のいずれか一において、前記第２のシリコン膜の圧縮応力は、−１０．０×１０１０ｄｙｎｅｓ／ｃｍ２〜−５．０×１０９ｄｙｎｅｓ／ｃｍ２であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156736A JP4141741B2 (ja) | 2001-06-01 | 2002-05-30 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-167481 | 2001-06-01 | ||
| JP2001167481 | 2001-06-01 | ||
| JP2001-230469 | 2001-07-30 | ||
| JP2001230469 | 2001-07-30 | ||
| JP2002156736A JP4141741B2 (ja) | 2001-06-01 | 2002-05-30 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003115458A JP2003115458A (ja) | 2003-04-18 |
| JP2003115458A5 JP2003115458A5 (ja) | 2005-10-13 |
| JP4141741B2 true JP4141741B2 (ja) | 2008-08-27 |
Family
ID=27346863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156736A Expired - Lifetime JP4141741B2 (ja) | 2001-06-01 | 2002-05-30 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4141741B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114184B2 (ja) * | 1987-07-27 | 1995-12-06 | 日本電信電話株式会社 | 薄膜形シリコン半導体装置およびその製造方法 |
| JP2649325B2 (ja) * | 1993-07-30 | 1997-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3910229B2 (ja) * | 1996-01-26 | 2007-04-25 | 株式会社半導体エネルギー研究所 | 半導体薄膜の作製方法 |
| JP2000252212A (ja) * | 1998-12-29 | 2000-09-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2002
- 2002-05-30 JP JP2002156736A patent/JP4141741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115458A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7923356B2 (en) | Semiconductor film, semiconductor device and method for manufacturing same | |
| JP5106136B2 (ja) | 半導体装置の作製方法 | |
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| US7052943B2 (en) | Method of manufacturing a semiconductor device | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| TW586141B (en) | Semiconductor device and method of manufacturing the same | |
| JP5072157B2 (ja) | 半導体装置の作製方法 | |
| JP4209638B2 (ja) | 半導体装置の作製方法 | |
| US7199027B2 (en) | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen | |
| JP4230160B2 (ja) | 半導体装置の作製方法 | |
| JP4860055B2 (ja) | 半導体装置の作製方法 | |
| JP4176362B2 (ja) | 半導体装置の作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP4141741B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP2003142402A (ja) | 半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP4176366B2 (ja) | 半導体装置の作製方法 | |
| JP2003332342A (ja) | 半導体装置の作製方法 | |
| JP2004072033A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4141741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |