CN104409353A - 嵌入式碳化硅的制备方法 - Google Patents

嵌入式碳化硅的制备方法 Download PDF

Info

Publication number
CN104409353A
CN104409353A CN201410693180.6A CN201410693180A CN104409353A CN 104409353 A CN104409353 A CN 104409353A CN 201410693180 A CN201410693180 A CN 201410693180A CN 104409353 A CN104409353 A CN 104409353A
Authority
CN
China
Prior art keywords
embedded
trenches
amorphous silicon
preparation
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410693180.6A
Other languages
English (en)
Inventor
肖天金
温振平
余德钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410693180.6A priority Critical patent/CN104409353A/zh
Publication of CN104409353A publication Critical patent/CN104409353A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽；对凹槽内的硅衬底进行低温离子注入，使凹槽表层的硅与注入离子共同形成非晶硅层；刻蚀所述非晶硅层，形成凹槽；清洗凹槽表面；原位腐蚀凹槽表面；碳化硅沉积，以形成嵌入式碳化硅。本发明通过对凹槽内的硅衬底进行低温离子注入，使凹槽表层的硅与注入离子共同形成非晶硅层；刻蚀所述非晶硅层得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。

Description

嵌入式碳化硅的制备方法
技术领域
本发明涉及半导体领域，具体涉及一种嵌入式碳化硅的制备方法。
背景技术
在45纳米及45纳米以下半导体制造流程中，嵌入式碳化硅(Embedded SiC)技术通过在沟道中产生单轴压应力来提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。其具体原理是：通过在Si衬底上刻蚀凹槽，选择性地外延生长SiC层，由于SiC晶格常数与Si不匹配，在垂直沟道方向Si晶格受到压缩产生压应力，而沿沟道方向Si晶格受到拉伸产生张应力。
目前，SiC内的C含量对嵌入式碳化硅技术具有较大的影响。这是因为SiC薄膜中的应变(应力)会随着层厚的增加而增加，当层厚超过某一临界值(hc)时，SiC将不能形成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生大量缺陷。该临界值(hc)与薄膜生长条件相关，而薄膜中C浓度是对薄膜生长条件影响最大的因素之一。C组分越大，SiC薄膜厚度的临界值越小。但由于C在Si中的固浓度的限制，目前的业界SiC选择性外延的C的含量为1％～2％。因此，如何改善嵌入式碳化硅技术中碳化硅薄膜的缺陷，是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明提供一种嵌入式氮化硅的制备方法，以解决碳化硅薄膜缺陷较大的问题。
为解决上述技术问题，本发明提供一种嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽；对凹槽内的硅衬底进行低温离子注入，使凹槽表层的硅与注入离子共同形成非晶硅层；刻蚀所述非晶硅层；清洗凹槽表面；原位腐蚀凹槽表面；碳化硅沉积，以形成嵌入式碳化硅。通过对凹槽进行低温离子注入，使凹槽表层的硅与注入离子共同形成非晶硅层，再刻蚀所述非晶硅层，得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiC，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
作为优选，采用SiCoNi预清洗凹槽表面，其可以在没有电浆和粒子轰击的环境中去除氧化膜，降低了对硅衬底的破坏。
作为优选，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽表面，改善凹槽表面的粗糙度，进而降低碳化硅的缺陷。
作为优选，所述低温离子注入中的注入离子为硅离子或者氮离子。
作为优选，所述非晶硅层的厚度为
作为优选，所述非晶硅层的厚度为
作为优选，所述低温离子注入的温度为-100～0摄氏度。
作为优选，对形成有半导体器件的衬底进行刻蚀，形成凹槽步骤之前，在衬底的PMOSFET上形成光阻；在形成非晶硅层之后，使用酸槽将光阻去除。
作为优选，去除光阻后，外延前清洗凹槽表面
与现有技术相比，本发明具有以下优点：本发明通过对凹槽内的硅衬底进行低温离子注入，使凹槽表层的硅与注入离子共同形成非晶硅层；刻蚀所述非晶硅层，得到低缺陷和粗糙度良好的硅衬底表面，从而形成低位错缺陷的嵌入式SiC，进而可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET的电子迁移率，从而提高它的电流驱动能力。
附图说明
图1为本发明一具体实施方式中干法刻蚀后凹槽结构示意图；
图2为本发明一具体实施方式中形成非晶硅层的结构示意图；
图3为本发明一具体实施方式中去除光阻后凹槽的结构示意图；
图4为本发明一具体实施方式中碳化硅沉积后凹槽结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1至图4，所述嵌入式碳化硅的制备方法，包括：
首先，对形成有半导体器件的衬底进行刻蚀，形成凹槽2。具体地，如图1所示，在PMOSFET 10上形成光阻1；对另一侧的NMOSFET 20进行干法刻蚀形成凹槽2。
接着，如图2所示，对凹槽2内的硅衬底进行低温离子注入，使凹槽2表层的硅与注入离子共同形成非晶硅层3。具体地，低温离子注入的温度范围为零下100℃至0℃，采用的注入离子为硅离子或者氮离子。进行离子注入时，根据离子类型调节离子的注入能量、注入剂量、注入角度和注入旋转次数等工艺条件，在凹槽2内的硅衬底表面形成的非晶硅层3。
如图3所示，刻蚀所述非晶硅层3，此时凹槽2的表面具有较大的粗糙度；接着，酸槽清洗去除光阻1。
接着，外延前清洗凹槽2表面，去除酸槽清洗后的残留物；
接着，采用SiCoNi预清洗凹槽2表面，使用SiCoNi预清洗可以在没有电浆和粒子轰击的环境中去除氧化膜，降低了对硅衬底的破坏。
接着，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽2表面，露出清洁的、低缺陷和粗糙度良好的硅衬底表面。
最后，进行碳化硅沉积，以形成嵌入式碳化硅4，沉积温度为525～575摄氏度。
本发明通过对凹槽2内的硅衬底进行低温离子注入，使凹槽2表层的硅与注入离子共同形成非晶硅层3；再刻蚀所述非晶硅层3，可以得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式碳化硅4，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET 20的电子迁移率，从而提高它的电流驱动能力。
请继续参照图1至图4所示，下面以在28LP的嵌入式碳化硅制备工艺为例，本发明的具体实施方案如下：
首先，导体器件的硅衬底在干法刻蚀后，在NMOSFET 20上形成凹槽2；
接着，在零下50℃温度下，使用N+离子对凹槽2进行离子注入，注入能量为1Kev，注入剂量为1×1015，注入角度为25度，注入旋转次数4次，在凹槽2表面形成的非晶硅层3。
接着，使用干法选择性刻蚀去除非晶硅层3；
接着，使用酸槽将用作掩模的光阻1去除；
接着，使用外延前清洗处理凹槽2表面，去除凹槽2表面残留；
接着，使用SiCoNi预清洗凹槽2表面；
接着，使用HCl与Cl2混合比为20：1的混合气原位(in-situ)腐蚀，露出清洁的、低缺陷和粗糙度良好的硅衬底表面；
最后，SiC沉积，形成低位错缺陷的嵌入式碳化硅4。
综上所述，本发明的嵌入式碳化硅的制备方法，包括：对形成有半导体器件的衬底进行刻蚀，形成凹槽2；对凹槽2内的硅衬底进行低温离子注入，使凹槽2表层的硅与注入离子共同形成非晶硅层3；刻蚀所述非晶硅层3；清洗凹槽2表面；原位腐蚀凹槽2表面；碳化硅沉积，以形成嵌入式碳化硅4。本发明通过对凹槽2内的硅衬底进行低温离子注入，使凹槽2表层的硅与注入离子共同形成非晶硅层3；再刻蚀所述非晶硅层3，可以得到低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式碳化硅4，可以在确保碳化硅薄膜低缺陷的前提下，提高NMOSFET 20的电子迁移率，从而提高它的电流驱动能力。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种嵌入式碳化硅的制备方法，其特征在于，包括：
对形成有半导体器件的衬底进行刻蚀，形成凹槽；
对凹槽内的硅衬底进行低温离子注入，使凹槽表层的硅与注入离子共同形成非晶硅层；
刻蚀所述非晶硅层，并清洗凹槽表面；
原位腐蚀凹槽表面；
碳化硅沉积，以形成嵌入式碳化硅。
2.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，采用SiCoNi预清洗凹槽表面。
3.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，使用HCl、Cl2或HCl与Cl2的混合气体原位腐蚀凹槽表面。
4.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述低温离子注入采用的注入离子为硅离子或者氮离子。
5.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述非晶硅层的厚度为
6.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述非晶硅层的厚度为
7.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，所述低温离子注入的温度为-100～0摄氏度。
8.如权利要求1所述的嵌入式碳化硅的制备方法，其特征在于，对形成有半导体器件的衬底进行刻蚀，形成凹槽步骤之前，在衬底的PMOSFET上形成光阻；在形成非晶硅层之后，使用酸槽将光阻去除。
9.如权利要求8所述的嵌入式碳化硅的制备方法，其特征在于，去除光阻后，外延前清洗凹槽表面。
CN201410693180.6A 2014-11-26 2014-11-26 嵌入式碳化硅的制备方法 Pending CN104409353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410693180.6A CN104409353A (zh) 2014-11-26 2014-11-26 嵌入式碳化硅的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410693180.6A CN104409353A (zh) 2014-11-26 2014-11-26 嵌入式碳化硅的制备方法

Publications (1)

Publication Number Publication Date
CN104409353A true CN104409353A (zh) 2015-03-11

Family

ID=52646970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410693180.6A Pending CN104409353A (zh) 2014-11-26 2014-11-26 嵌入式碳化硅的制备方法

Country Status (1)

Country Link
CN (1) CN104409353A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449364A (zh) * 2016-11-09 2017-02-22 上海华力微电子有限公司 用于钨沉积前的接触孔表面的处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110097889A1 (en) * 2009-10-27 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. STI Shape Near Fin Bottom of Si Fin in Bulk FinFET
CN103745956A (zh) * 2014-01-29 2014-04-23 上海华力微电子有限公司 制备嵌入式锗硅外延的表面处理方法
CN103943508A (zh) * 2014-03-27 2014-07-23 上海华力微电子有限公司 Pmos器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110097889A1 (en) * 2009-10-27 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. STI Shape Near Fin Bottom of Si Fin in Bulk FinFET
CN103745956A (zh) * 2014-01-29 2014-04-23 上海华力微电子有限公司 制备嵌入式锗硅外延的表面处理方法
CN103943508A (zh) * 2014-03-27 2014-07-23 上海华力微电子有限公司 Pmos器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449364A (zh) * 2016-11-09 2017-02-22 上海华力微电子有限公司 用于钨沉积前的接触孔表面的处理方法

Similar Documents

Publication Publication Date Title
CN103745956B (zh) 制备嵌入式锗硅外延前的表面处理方法
US8765577B2 (en) Defect free strained silicon on insulator (SSOI) substrates
JP5217257B2 (ja) 半導体装置およびその製造方法
Rosseel et al. Characterization of epitaxial Si: C: P and Si: P layers for source/drain formation in advanced bulk FinFETs
CN104425267B (zh) 晶体管的形成方法
CN103915337A (zh) 半导体器件及其制造方法
US8426284B2 (en) Manufacturing method for semiconductor structure
US9502244B2 (en) Manufacturing method for forming semiconductor structure
US9761721B2 (en) Field effect transistors with self-aligned extension portions of epitaxial active regions
CN103943508B (zh) Pmos器件的制造方法
CN105552125A (zh) 半导体结构及其制造方法
CN102945793A (zh) 一种外延生长锗硅应力层的预清洗方法
CN106206313A (zh) 半导体器件结构及其制造方法
CN109817713B (zh) 半导体器件及其形成方法
CN105810583B (zh) 横向绝缘栅双极型晶体管的制造方法
US9299787B1 (en) Forming IV fins and III-V fins on insulator
CN104465486B (zh) 半导体器件的形成方法
CN104409353A (zh) 嵌入式碳化硅的制备方法
CN103943494A (zh) 选择性外延生长工艺的前处理方法及半导体器件制造方法
JP2010067670A (ja) ウェル構造，その形成方法および半導体デバイス
CN105632926B (zh) 鳍式场效应晶体管的形成方法
CN104409354A (zh) 嵌入式碳化硅的制备方法
CN103871850B (zh) PMOS制造工艺中减少e‑SiGe晶格缺陷的方法
CN103839867A (zh) 改善浅沟槽隔离介电材料刻蚀形貌的方法
CN104392919A (zh) Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311