CN103871850B - PMOS制造工艺中减少e‑SiGe晶格缺陷的方法 - Google Patents

PMOS制造工艺中减少e‑SiGe晶格缺陷的方法 Download PDF

Info

Publication number
CN103871850B
CN103871850B CN201410125554.4A CN201410125554A CN103871850B CN 103871850 B CN103871850 B CN 103871850B CN 201410125554 A CN201410125554 A CN 201410125554A CN 103871850 B CN103871850 B CN 103871850B
Authority
CN
China
Prior art keywords
silicon chip
epitaxial growth
dry etching
sige
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410125554.4A
Other languages
English (en)
Other versions
CN103871850A (zh
Inventor
曹威
江润峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410125554.4A priority Critical patent/CN103871850B/zh
Publication of CN103871850A publication Critical patent/CN103871850A/zh
Application granted granted Critical
Publication of CN103871850B publication Critical patent/CN103871850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种PMOS制造工艺中减少e‑SiGe晶格缺陷的方法，其包括对硅片的硅衬底形貌刻蚀并清洗；外延生长前的预清洗；将硅片放入外延生长机台的刻蚀腔室，对硅片进行干法刻蚀，以去除自然氧化层；将硅片放入外延工艺腔室，对硅片进行SiGe外延生长工艺。本发明通过对硅片在进入外延机台前生成的自然氧化层进行原位刻蚀，避免了自然氧化层对外延工艺及后续工艺造成的晶格缺陷，从而减少器件失效，提高硅片的良率，同时减少工艺生产中的返工，缩短产品的生产周期和生产成本。

Description

PMOS制造工艺中减少e-SiGe晶格缺陷的方法
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种PMOS制造工艺中减少e-SiGe(嵌入式锗硅)晶格缺陷的方法。
背景技术
当今，半导体集成电路技术的进步非常迅速，根据摩尔定律，集成电路特征尺寸每18个月将减小30％，而集成度将增加一倍。在先进的CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)集成电路工艺中，传统靠减薄栅氧化层厚度的方法已经不能满足器件的需求。于是，人们不得不通过其它方法来改善器件性能，如高介电常数栅氧技术和应力增强技术。
应力增强方法中最重要的就是在P型半导体的源/漏区用选择性外延生长的锗化硅(SiGe)代替传统的硅，SiGe工艺已经成为40nm以下节点制造工艺研究的热点。其原理是利用Ge跟Si的晶格常数失配(4％)引入的晶格应力来提高电子或者空穴的迁移率(mobility)，锗的原子半径比硅要大，当锗掺入硅中后，源漏区会产生张应力，对沟道而言，则会受到压应力(compressive stress)的影响。PMOS的空穴在压应力的作用下，迁移速率会大大加快，从而增大器件的工作饱和电流(Idsat)以及响应速度，实现器件性能的提高。
同时，由于本征硅的导电性能很差，其电阻率一般在200ohm-cm以上，通常在外延生长的同时还需要掺入杂质气体(dopant)来满足一定的器件电学性能。杂质气体可以分为N型和P型两类：常用N型杂质气体包括磷烷(PH3)和砷烷(AsH3)，而P型则主要是硼烷(B2H6)。
在PMOS制造工艺中，e-SiGe的优点具体体现在：
1)采用选择性SiGe外延，SiGe生长在源漏区；
2)对PMOS源漏极刻蚀后，生长外延SiGe层来引入对沟道的压应力，提高空穴(hole)的迁移率，从而增加饱和电流；
3)与本征硅相比，外延生长的硅锗，通过对外延层掺杂P型杂质B，减少源漏区的接触电阻。
目前，通常采用的SiGe外延生长方法为：硅衬底形貌刻蚀；刻蚀后的清洗；外延生长的预清洗；SiGe外延生长。其中，外延生长的预清洗包括去除表面的氧化层、表面沾污和表面钝化，清洗液一般选用DI-O3(含臭氧的去离子水)、SC-1(标准1号液，氨水、双氧水和去离子水的混合溶液)和HF酸。
外延预生长清洗的机台为湿法刻蚀工艺，硅片在清洗机台工艺结束后，传输到SiGe外延机台前，中间有一段停留时间。在PMOS制造工艺中，硅片常常由于停留时间较长，或在外延工艺机台前等待时间较长，硅片表面长时间暴露在空气中，产生自然氧化层。外延生长工艺对衬底表面要求高，表面沾污或残留自然氧化层都会导致外延生长产生层错、位错、滑移线等晶格缺陷。此外，源漏区上后续将生长一层镍，晶格缺陷在镍硅化物形成中，缺陷会进一步放大，从而造成器件严重失效。
现有的做法是，若硅片在放入外延机台前，停留时间超过一定时间，硅片将被返工，重新进入清洗机台清洗以去除自然氧化层，这势必会大大增加硅片产品的生产周期和生产成本。
由此，如何提供一种PMOS制造工艺中减少e-SiGe晶格缺陷的方法，避免硅片在放入外延机台前形成自然氧化层而对外延及后续工艺造成的晶格缺陷，同时解决现有工艺需要返工的难题。
发明内容
为了解决上述现有技术存在的问题，本发明提供了一种PMOS制造工艺中减少e-SiGe晶格缺陷的方法，通过对硅片在进入外延机台前生成的自然氧化层进行原位刻蚀，避免该自然氧化层对外延工艺及后续工艺造成的晶格缺陷，同时减少工艺生产中的返工，缩短产品的生产周期和生产成本。
本发明提供的PMOS制造工艺中减少e-SiGe晶格缺陷的方法，其包括以下步骤：
步骤S01，对硅片的硅衬底形貌刻蚀并清洗；
步骤S02，外延生长前的预清洗，在清洗机台上完成，清洗介质为含臭氧的去离子水、SC-1和HF酸，以去除硅片表面的氧化层、表面沾污和表面钝化；
步骤S03，将硅片放入外延生长机台内，该外延生长机台具有刻蚀腔室和外延工艺腔室，先将硅片放入刻蚀腔室，对硅片进行干法刻蚀，该干法刻蚀过程在外延生长机台内完成，以去除其在预清洗后放入外延生长机台前生成的自然氧化层；其中，干法刻蚀的介质含有NF3和/或NH3气体，在干法刻蚀前进行介质气体离子化，与自然氧化层反应生成固体生成物，并在干法刻蚀后通过加热使该生成物挥发去除；
步骤S04，将硅片放入外延工艺腔室，对硅片进行SiGe外延生长工艺。
进一步地，步骤S03中干法刻蚀过程中通过控片监控。
进一步地，步骤S03中干法刻蚀以控片氧化层的刻蚀量为标准。
进一步地，步骤S03中干法刻蚀的温度为0-50℃，加热的温度为100-300℃。
进一步地，步骤S03中干法刻蚀的时间为10-300s，加热的时间为30-600s。
本发明提出了一种PMOS制造工艺中减少e-SiGe晶格缺陷的方法，通过对硅片在进入外延机台前生成的自然氧化层进行原位刻蚀，该刻蚀过程在外延生长机台内完成，完成刻蚀后直接传输至外延工艺腔室进行SiGe外延生长工艺，避免了自然氧化层对外延工艺及后续工艺造成的晶格缺陷，从而减少器件失效，提高硅片的良率，同时减少工艺生产中的返工，缩短产品的生产周期和生产成本。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1是本发明PMOS制造工艺中减少e-SiGe晶格缺陷方法的流程示意图。
具体实施方式
第一实施例
请参阅图1，本实施例PMOS制造工艺中减少e-SiGe晶格缺陷方法，包括以下步骤：
步骤S01，对硅片的硅衬底形貌刻蚀并清洗。其中，本步骤是在刻蚀机台上完成，刻蚀硅衬底以提供后续外延生长SiGe，清洗是去除刻蚀后残留在硅片表面的物质，清洗介质可以是去离子水等，本步骤可采用常规手段完成。
步骤S02，外延生长前的预清洗，以去除硅片表面的氧化层、表面沾污和表面钝化。其中，本步骤是在清洗机台上完成，清洗介质可以选自DI-O3(含臭氧的去离子水)、SC-1(标准1号液，氨水、双氧水和去离子水的混合溶液)和HF酸，本步骤可采用常规手段完成。
步骤S03，将硅片放入外延生长机台内，该外延生长机台具有刻蚀腔室和外延工艺腔室，先将硅片放入刻蚀腔室，对硅片进行干法刻蚀，以去除其在预清洗后放入外延生长机台前生成的自然氧化层。
其中，本步骤中干法刻蚀后还包括加热步骤，以将刻蚀反应生成物挥发去除。本实施例中，刻蚀介质为NF3和NH3混合气体，刻蚀前先将气体离子化，在与自然氧化层即二氧化硅反应生成固体(NH4)2SiF6，最后加热使该生成物分解为气体SiF4、HN3和HF，从而挥发去除。该离子化的反应式为：NF3+NH3→NH4F+NH4F·HF，刻蚀过程的反应式为：NH4F or NH4F·HF+SiO2→(NH4)2SiF6+H2O，挥发反应生成物的反应式为：(NH4)2SiF6→SiF4+HN3+HF。其中，本实施例中干法刻蚀的温度在50℃以下，优选0-50℃，刻蚀时间为10-300秒；加热的温度在100℃以上，优选100-300℃，加热时间为30-600秒。
本实施例中，干法刻蚀过程利用控片监控，即以控片氧化层的刻蚀量为标准，在干法刻蚀过程中，控片的刻蚀量达到该范围，就停止干法刻蚀工艺。在实际应用中，也可根据硅片表面氧化层的厚度、在空气中放置时间的长短，来调整干法刻蚀和加热的时间。
步骤S04，将硅片放入外延工艺腔室，对硅片进行SiGe外延生长工艺。本步骤可采用常规的外延工艺完成。
通过上述实施例，对硅片在进入外延机台前生成的自然氧化层进行原位刻蚀，该刻蚀过程在外延生长机台内完成，完成刻蚀后直接传输至外延工艺腔室进行SiGe外延生长工艺。避免了自然氧化层对外延工艺及后续工艺造成的晶格缺陷，从而减少器件失效，提高硅片的良率；同时，无需将生长有自然氧化层的硅片返回清洗机台进行清洗，减少了工艺生产中的返工，缩短产品的生产周期和生产成本。

Claims (5)

1.一种PMOS制造工艺中减少e-SiGe晶格缺陷的方法，其特征在于，其包括以下步骤：
步骤S01，对硅片的硅衬底形貌刻蚀并清洗；
步骤S02，外延生长前的预清洗，在清洗机台上完成，清洗介质为含臭氧的去离子水、SC-1和HF酸，以去除硅片表面的氧化层、表面沾污和表面钝化；
步骤S03，将硅片放入外延生长机台内，该外延生长机台具有刻蚀腔室和外延工艺腔室，先将硅片放入刻蚀腔室，对硅片进行干法刻蚀，该干法刻蚀过程在外延生长机台内完成，以去除其在预清洗后放入外延生长机台前生成的自然氧化层；其中，干法刻蚀的介质含有NF3和/或NH3气体，在干法刻蚀前进行介质气体离子化，与自然氧化层反应生成固体生成物，并在干法刻蚀后通过加热使该生成物挥发去除；
步骤S04，将硅片放入外延工艺腔室，对硅片进行SiGe外延生长工艺。
2.根据权利要求1所述的PMOS制造工艺中减少e-SiGe晶格缺陷的方法，其特征在于：步骤S03中干法刻蚀过程中通过控片监控。
3.根据权利要求2所述的PMOS制造工艺中减少e-SiGe晶格缺陷的方法，其特征在于：步骤S03中干法刻蚀以控片氧化层的刻蚀量为标准。
4.根据权利要求1所述的PMOS制造工艺中减少e-SiGe晶格缺陷的方法，其特征在于：步骤S03中干法刻蚀的温度为0-50℃，加热的温度为100-300℃。
5.根据权利要求4所述的PMOS制造工艺中减少e-SiGe晶格缺陷的方法，其特征在于：步骤S03中干法刻蚀的时间为10-300s，加热的时间为30-600s。
CN201410125554.4A 2014-03-31 2014-03-31 PMOS制造工艺中减少e‑SiGe晶格缺陷的方法 Active CN103871850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410125554.4A CN103871850B (zh) 2014-03-31 2014-03-31 PMOS制造工艺中减少e‑SiGe晶格缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410125554.4A CN103871850B (zh) 2014-03-31 2014-03-31 PMOS制造工艺中减少e‑SiGe晶格缺陷的方法

Publications (2)

Publication Number Publication Date
CN103871850A CN103871850A (zh) 2014-06-18
CN103871850B true CN103871850B (zh) 2017-07-25

Family

ID=50910265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410125554.4A Active CN103871850B (zh) 2014-03-31 2014-03-31 PMOS制造工艺中减少e‑SiGe晶格缺陷的方法

Country Status (1)

Country Link
CN (1) CN103871850B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632890A (zh) * 2014-11-05 2016-06-01 上海华力微电子有限公司 硅衬底表面处理方法和pmos晶体管的形成方法
CN109119331B (zh) * 2017-06-23 2021-02-02 上海新昇半导体科技有限公司 一种半导体器件及其制造方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188710A (en) * 1978-08-11 1980-02-19 The United States Of America As Represented By The Secretary Of The Navy Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films
CN102376573A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
CN102427020A (zh) * 2011-07-01 2012-04-25 上海华力微电子有限公司 一种有效减少水痕缺陷的晶片清洗方法
CN102496574A (zh) * 2011-11-17 2012-06-13 上海华力微电子有限公司 锗硅选择性外延生长预处理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852342B1 (ko) * 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188710A (en) * 1978-08-11 1980-02-19 The United States Of America As Represented By The Secretary Of The Navy Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films
CN102376573A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
CN102427020A (zh) * 2011-07-01 2012-04-25 上海华力微电子有限公司 一种有效减少水痕缺陷的晶片清洗方法
CN102496574A (zh) * 2011-11-17 2012-06-13 上海华力微电子有限公司 锗硅选择性外延生长预处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
CN103871850A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI511297B (zh) 半導體裝置及其製作方法
US8383485B2 (en) Epitaxial process for forming semiconductor devices
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US8426284B2 (en) Manufacturing method for semiconductor structure
CN101024882B (zh) 硅表面清洁溶液以及用其制造半导体器件的方法
CN105609408B (zh) 半导体器件的形成方法
CN103871850B (zh) PMOS制造工艺中减少e‑SiGe晶格缺陷的方法
CN107017203B (zh) 半导体元件的制造方法
CN107359111A (zh) 一种自对准双重图形化的方法
CN106486365B (zh) 半导体器件的形成方法
US8377807B2 (en) Method for minimizing defects in a semiconductor substrate due to ion implantation
CN103000520B (zh) Mos表面栅极侧壁层的刻蚀方法
CN104752348B (zh) 半导体器件的形成方法
CN109545658A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN102768993B (zh) 一种应力记忆技术的nmos器件制作方法
CN105990235B (zh) 半导体器件的形成方法
CN105244278B (zh) Pmos晶体管的形成方法
CN107785317A (zh) Mos器件的形成方法
CN104392919A (zh) Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法
CN106328534B (zh) Mos晶体管及其形成方法
CN105304491B (zh) 用于形成嵌入式锗硅的方法
CN105702724A (zh) 半导体器件及其形成方法
KR100913640B1 (ko) 반도체 소자 제조방법
US9748147B1 (en) Method of fabricating epitaxial layer
CN105632890A (zh) 硅衬底表面处理方法和pmos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant