CN109119331B - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN109119331B
CN109119331B CN201710485112.4A CN201710485112A CN109119331B CN 109119331 B CN109119331 B CN 109119331B CN 201710485112 A CN201710485112 A CN 201710485112A CN 109119331 B CN109119331 B CN 109119331B
Authority
CN
China
Prior art keywords
gas
substrate
manufacturing
oxide
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710485112.4A
Other languages
English (en)
Other versions
CN109119331A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201710485112.4A priority Critical patent/CN109119331B/zh
Priority to TW106138860A priority patent/TWI658178B/zh
Publication of CN109119331A publication Critical patent/CN109119331A/zh
Application granted granted Critical
Publication of CN109119331B publication Critical patent/CN109119331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供基底，在所述基底的至少部分表面上形成有氧化物；对所述基底的表面进行预处理，其中，所述预处理包括以下步骤：通入包括含Ge的化合物与第一载气的混合气体对所述基底的表面进行处理，以去除所述氧化物；在所述基底表面外延生长外延层。该方法在低温下即可实现对基底表面氧化物的去除，并且还可以和后续的外延生长工艺在同一腔室中执行，使外延生长工艺更加简单易操作，从而保证后续生长的外延层具有良好的质量，进一步提高器件的性能和可靠性。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
如何低温外延生长SiGe外延是3D结构应用中面临的一个难题，其中，3D结构包括FinFET或者单片(monolithic)三维集成电路((3D IC)等。
SiGe外延生长的生长温度通常在450℃左右，然而为了是外延生长顺利进行，需要在SiGe外延生长工艺之前，用氢气或氢气和氯化氢(HCl)对基底表面进行预处理(pretreatment)，以去除自然氧化物(native oxide)和/或化学氧化物(chemical oxide)，其中，预处理的温度为800℃。或者，还可以使用NH4F去除自然氧化物。通常利用包括NF3和NH3的等离子刻蚀腔室诱导NF3和NH3反应形成为NH4F，来处理自然氧化物。在室温下，氧化硅和NHxFy发生如下列反应方程式的化学反应：SiO2+NHxFy→(NH4)SiF6+H2O。然后通过在200℃下进行退火来移除副产物。
在去除自然氧化物之后，将晶圆放入包括SiH4和GeH4源气体的外延腔室(epitaxial chamber)中，然后在450℃下生长SiGe。
然而，由于去除自然氧化物的制程中生成的副产物和残留物，以及NH4F容易分解成HF(例如分解方程式为2NH4F→NH4 ++HF2 -+NH3)，会对晶圆(例如晶圆表面的Si、SiN或SiO2等)造成损伤，因此需要分离刻蚀腔室和外延腔室。
鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供基底，在所述基底的至少部分表面上形成有氧化物；
对所述基底的表面进行预处理，其中，所述预处理包括以下步骤：通入包括含Ge的化合物与第一载气的混合气体对所述基底的表面进行处理，以去除所述氧化物；
在所述基底表面外延生长外延层。
示例性地，所述预处理步骤还包括：通入所述混合气体的步骤之后，执行第一气体冲洗的步骤。
示例性地，循环交替地执行通入所述混合气体的步骤和所述第一气体冲洗的步骤若干次。
示例性地，所述含Ge化合物具有低的浓度，其中，所述含Ge的化合物的气体流量小于所述混合气体的总气体流量的0.5％。
示例性地，通入所述混合气体时的温度范围为400℃～600℃，压力小于0.5Torr。
示例性地，所述外延层的材料包括Si、Ge和SiGe中的至少一种。
示例性地，所述外延层的材料包括SiGe，形成所述外延层的方法包括以下步骤：
通入Ge源气体和第二载气，以形成Ge层；
执行第二气体冲洗；
通入Si源气体和第三载气，以形成Si层，其中，循环交替地执行所述通入Ge源气体和所述第二载气、所述第二气体冲洗和所述通入Si源气体和第三载气的步骤，直到形成预定厚度的所述外延层。
示例性地，所述第一载气、所述第二载气和所述第三载气均包括氢气。
示例性地，所述含Ge的化合物和所述Ge源气体均包括GexH2x+2，其中x为大于或等于1的正整数。
示例性地，所述GexH2x+2为Ge2H6或者Ge3H8。
示例性地，所述第一气体冲洗所使用的气体包括氢气。
示例性地，所述Ge源气体的气体流量是所述第二载气气体流量的3％-10％；
所述Si源气体的气体流量是所述第三载气气体流量的3％-10％。
示例性地，所述Si源气体包括SixH2x+2，其中x为大于或等于1的正整数。
示例性地，所述预处理和在所述基底表面外延生长外延层的步骤在同一个外延腔室中进行。
示例性地，所述基底的材料包括半导体材料，所述半导体材料包括Si。
示例性地，所述第一气体冲洗的温度范围为400℃～600℃，压力小于0.3Torr。
本发明再一方面还提供一种半导体器件，所述半导体器件通过前述的方法制备。
本发明再一方面还提供一种电子装置，所述电子装置包括前述的半导体器件。
根据本发明的制造方法包括对基底表面进行预处理的步骤，该预处理包括通入包括含Ge的化合物与第一载气(例如氢气)的混合气体以去除所述氧化物，该方法在低温下即可实现对基底表面氧化物的去除，并且还可以和后续的外延生长工艺在同一腔室中执行，使外延生长工艺更加简单易操作，从而保证后续生长的外延层具有良好的质量，进一步提高器件的性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1F示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决前述的技术问题，提高器件的性能，本发明实施例中提供一种半导体器件的制造方法，如图2所示，所述方法主要包括：
步骤S1，提供基底，在所述基底的至少部分表面上形成有氧化物；
步骤S2，对所述基底的表面进行预处理，其中，所述预处理包括以下步骤：通入包括含Ge的化合物与第一载气的混合气体对所述基底的表面进行处理，以去除所述氧化物；
步骤S3，在所述基底表面外延生长外延层。
根据本发明的制造方法包括对基底表面进行预处理的步骤，该预处理包括通入包括含Ge的化合物与第一载气(例如氢气)的混合气体以去除所述氧化物，该方法在低温下即可实现对基底表面氧化物的去除，并且还可以和后续的外延生长工艺在同一腔室中执行，使外延生长工艺的制程更加简单易操作，从而保证后续生长的外延层具有良好的质量，进一步提高器件的性能和可靠性。
具体地，下面参考图1A-图1F对本发明的半导体器件的制造方法做详细描述，其中，图1A至图1F示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
在本发明中所述半导体器件可以包括存储器件、有源器件、无源器件、FinFET器件等或者单片3DIC，并不局限于某一种，在本发明也不做进一步的限定。
在本发明中不再对所述半导体器件的整个形成过程做进一步的赘述，而仅仅对外延层的形成做详细的说明。
需要说明的是所述外延层的形成方法可以应用于各种半导体器件的制备之中。
首先，执行步骤一，提供基底，在所述基底的至少部分表面上形成有氧化物。
具体地，如图1A所示，在本申请中为了简化，仅以一方框示出基底100。但值得一提的是，该基底100可以仅包括半导体衬底，而后续需在该基底表面外延生长外延层，或者，该基底100也可以包括半导体衬底以及形成在半导体衬底上的各种元件结构，例如，FinFET器件中，在半导体衬底的表面通常形成有多个鳍片，该鳍片是指与半导体衬底表面垂直的柱状结构，并且该鳍片的材料通常包括半导体材料，后续生长的外延层可以作为FinFET器件的某元件结构，例如在FinFET器件的源漏极区域外延生长外延层等。
其中，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
本实施例中，仅以基底100为半导体衬底，而半导体衬底的材料包括Si的情况为例，对本发明的方法做详细描述。
在一个示例中，在所述基底100的至少部分表面上形成有氧化物。其中，该氧化物可以是自然氧化物也可以是化学氧化物或者热氧化物等。可选地，所述氧化物可以包括氧化硅。
为了使后续的外延生长工艺顺利进行，保证生长的外延层的质量，通常需要将该些氧化物(例如自然氧化物或化学氧化物)去除，以露出基底的半导体材料的表面，外延层仅选择性地生长在半导体材料的表面上。
随后，执行步骤二，对所述基底的表面进行预处理，其中，所述预处理包括以下步骤：步骤A1，通入包括含Ge的化合物与第一载气的混合气体对所述基底的表面进行处理，以去除所述氧化物。
具体地，如图1B和图1C所示，对所述基底的表面进行预处理，以去除基底表面的氧化物，而使基底表面预定形成外延层的区域表面暴露出来。
在一个示例中，该预处理工艺在外延腔室中执行，其中，外延腔室是外延生长系统的构成部分。
其中，在本发明的一具体实施方式中所述外延生长系统可以为减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种，但并不局限于所述外延系统。
在本发明的一具体实施方式中，在所述外延生长系统中包括用于外延生长或沉积各种薄膜的外延腔室，所述外延腔室包括侧壁和底壁，以界定出处理区域，在外延腔室的顶部设置有面板，在所述面板上设有多个穿过所述面板的多个气体喷头组件，用于将反应气体、清洗气体和载气输送至所述处理区域，在所述反应腔室的底部设置有抽气系统，在所述反应腔室内设置有升举针(lift pin)，晶圆位于所述升举针(lift pin)上，并且所述升举针和所述晶圆之间还设有加热器座，反应气体通过所述气体喷头组件将气体通入进行反应，以在所述晶片上形成各种薄膜。
此外，所述外延生长系统还进一步包含驱动系统，所述驱动系统用于带动所述升举针(lift pin)，实现所述升举针(lift pin)、加热器座以及晶片的上下移动。
需要说明的是上述示例中所述外延生长系统的构成仅仅为示例性的，并不局限于该实例。
在执行外延生长步骤之前，为改善掩埋颗粒缺陷，可以对反应腔室进行预清洗；然后选用等离子体(例如氧等离子体)对所述反应腔室进行处理，以去除所述反应腔室内的杂质和颗粒缺陷。
本发明的一具体实施方式所述半导体器件的制备方法中，首先对所述反应腔室进行预清洗处理，所述腔室的预清洗处理可以是周期性的或者闲置期间进行，以降低所述外延生长系统中微粒的污染，所述腔室的预清洗可以选用远程等离子体源所产生的远程等离子体(Remoting plasma)进行预清洗。所述等离子体通过等离子体源产生，所述远程等离子体源可以设置于所述反应腔室附近，远程等离子体源产生远程等离子体后通过所述气体喷头组件进入所述反应腔室，并进入处理区域，对所述腔室进行清洗处理。或者所述远程等离子体源与所述反应腔室通过气体喷头组件以外的气体通道相连通，远程等离子体源产生远程等离子体后通入到所述反应腔室内，对所述反应腔室进行预清洗。
在腔室预清洗的步骤中，还可以对所述腔室进行加热，以提高清洗效果，选用远程等离子体进行预清洗的条件为：在1-5torr的压力下，在所述腔室温度为200-400℃下进行5-40s，所述等离子体的流速为300-900sccm。
在对所述反应腔室进行预清洗之后，可以将所述远程等离子体保留在所述腔室内或者通过所述抽气系统抽出。
在一个示例中，在预清洗之后，将待预处理的基底放置于外延生长系统的外延腔室中，向所述外延腔室中通入包括含Ge的化合物与第一载气的混合气体，以去除所述氧化物，如图1B所示。
示例性地，所述含Ge的化合物可以是任意的仅包括Ge和H元素的化合物，所述含Ge的化合物还可以包括GexH2x+2，其中x为大于或等于1的正整数，例如，所述GexH2x+2为Ge2H6或者Ge3H8或者其他适合的气体。
示例性地，所述含Ge化合物(例如GexH2x+2)具有低的浓度，其中，所述含Ge的化合物的气体流量(也即含Ge的化合物的浓度)小于所述混合气体的总气体流量的0.5％，或者进一步地具有极低的浓度，例如所述含Ge的化合物的气体流量(也即含Ge的化合物的浓度)小于所述混合气体的总气体流量的0.1％。
在一个示例中，向所述外延腔室中通入包括含Ge的化合物与第一载气的混合气体时，温度范围为400℃～600℃，例如，420℃、450℃、470℃、500℃、530℃或者570℃等，在该步骤中保持较低的温度。
在一个示例中，外延腔室内的压力小于0.5Torr，或者，更进一步地压力可以小于0.3Torr。
在一个示例中，所述第一载气可以为氦气、氮气、氩气等惰性气体，还可以为氢气，也可以为该些气体的组合，本实施例中，第一载气较佳地包括氢气。
示例性地，以氢气为载气，向外延腔室中通入Ge2H6对基底表面进行处理，以去除基底表面的氧化物。
值得一提的是，所述第一载气和所述含Ge的化合物的气体流量可以任何适合的气体流量，例如所述第一载气的气体流量范围可以从500sccm至10000sccm，例如1000sccm、2000sccm、3000sccm、4000sccm、5000sccm、6000sccm、7000sccm、8000sccm或9000sccm等，该数值范围仅作为示例，对于其他的适合的流量也可以适用于本发明。
示例性地，所述含Ge的化合物(例如GexH2x+2)的气体流量范围可以从2.5sccm至50sccm，例如3.0sccm、10sccm、15sccm、20sccm、25sccm、30sccm、35sccm、40sccm、45sccm或50sccm等，该数值范围仅作为示例，对于其他的适合的流量也可以适用于本发明。
在外延腔室中，含Ge的化合物(例如GexH2x+2)电离分解成包括GeH2和H2的更小的基团，而氧化物例如氧化硅的至少部分Si-O键被破坏而断开，使得GeH2与氧化物中的O键结合，成为O-GeH2基团，因此O和Si之间的化学键被削弱而变得不稳定。
在一个示例中，如图1C所示，在所述步骤A1之后，所述预处理步骤还包括步骤A2，执行第一气体冲洗。其中，该第一气体冲洗的目的在于去除基底表面形成的O-GeH2基团，以实现对氧化物的完全去除。
示例性地，所述第一气体冲洗所使用的气体包括氢气，也可以包括其他适合的气体，例如惰性气体等，本实施例中较佳地使用氢气。
示例性地，在第一气体冲洗过程中通入的氢气还可以被电离为氢等离子体，以该氢等离子体对基底的表面进行冲洗。
可选地，所述第一气体冲洗的温度范围为400℃～600℃，压力小于0.3Torr。
示例性地，如图1C所示，在使用例如氢气的气体冲洗过程中，不稳定的硅氧键被更加稳定的Si-H键替代，进而使氧化物中的氧伴随O-GeH2基团从基地表面脱离，实现对于氧化物的去除。
然而由于氧化物可能具有一定的厚度，例如2埃至10埃的厚度，仅执行一次步骤A1和步骤A2有可能不能完全去除氧化物，因此，为了使氧化物被完全去除，还可以循环交替地的执行步骤A1和步骤A2若干次，例如循环2次、3次、4次、6次或10次等，直到基底表面所有的氧化物(例如自然氧化物或化学氧化物)被完全去除。
其中，每次执行步骤A1和步骤A2的时间可以为任意适合的时间，例如，每次执行步骤A1的时间为1s～60s，例如5s、10s、15s、20s、25s、30s、35s、40s、45s、50s或55s等，该工艺时间具体可以根据实际工艺进行任意的调整，并且每次执行步骤A1的时间也可以使用不同的时间，每次执行步骤A2的时间也可以为任意适合的时间，例如执行步骤A2的时间为1s～60s，例如5s、10s、15s、20s、25s、30s、35s、40s、45s、50s或55s等，该工艺时间具体可以根据实际工艺进行任意的调整，并且每次执行步骤A2的时间也可以使用不同的时间。
值得一提的是，在预处理步骤完成后，还可对外延腔室进行抽真空等步骤，以保证后续的外延生长工艺在可控工艺范围内进行。
随后，执行步骤三，在所述基底表面外延生长外延层。
具体地，在与前述的预处理相同的外延腔室中，执行在所述基底表面外延生长外延层的工艺。
进一步地，该外延生长工艺可以为选择性外延生长工艺，在外延生长过程中，半导体外延层会选择性地在半导体材料的表面生长。
值得一提的是，还可以对基底的表面形成遮蔽层，仅露出预定形成外延层的区域，也可以在基底的表面上露出的半导体材料的表面均形成外延层，具体地，可根据实际的器件需要进行合理的选择，在此仅对在基底的表面即为半导体材料的表面的情况为例，对外延层的形成做示例性说明。
示例性地，所述外延层的材料可以包括本领域技术人员熟知的任何的半导体材料，外延层的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等。本实施例中，主要以外延层的材料为SiGe的情况为例，对外延层的形成方法做示例性说明。
在一个示例中，所述外延层的材料包括SiGe，形成所述外延层的方法包括以下步骤B1至步骤B3：
首先，执行步骤B1，向外延腔室中通入Ge源气体和第二载气，以在基底的表面形成Ge层，如图1D所示。
在一个示例中，所述第二载气可以为氦气、氮气、氩气等惰性气体，还可以为氢气，也可以为该些气体的组合，本实施例中，第二载气较佳地包括氢气。
示例性地，所述Ge源气体可以为仅包括Ge元素和H元素的气体，较佳地，所述Ge源气体可以包括GexH2x+2，其中x为大于或等于1的正整数，例如，所述GexH2x+2可以为GeH4、Ge2H6或者Ge3H8或其他适合的气体，而所述Ge源气体还可以包括多种GexH2x+2气体的组合气体，例如包括GeH4、Ge2H6或者Ge3H8或它们的组合。
在一个具体示例中，向外延腔室中通入Ge2H6和作为载气的氢气，以在基底的表面形成Ge层。
在一个示例中，所述Ge源气体的气体流量是所述第二载气(例如氢气)气体流量的3％-10％，例如，所述Ge源气体的气体流量是所述第二载气(例如氢气)气体流量的5％。
示例性地，所述第二载气(例如氢气)的气体流量范围包括：500sccm-5000sccm，可选地，所述氢气的流量为300sccm、500sccm、800sccm、1000sccm、1500sccm、2000sccm、2500sccm或3000sccm等。所述Ge源气体的流量范围包括：15sccm-500sccm，可选地，所述Ge源气体的流量为20sccm、50sccm、100sccm、200sccm或300sccm等，其中第二载气和Ge源气体的流量仅作为示例，对于其他适合的流量也可适用本申请。
示例性地，外延的温度为250℃-500℃。例如所述外延的温度为280℃、300℃、320℃、350℃、380℃、400℃、420℃或者450℃等，也即在该步骤中保持较低的外延温度。
示例性地，可通过等离子产生装置将通入的Ge源气体电离为包括Ge的等离子体。
此步骤中，在基底的表面形成非常薄的一层Ge层(该Ge层的厚度可以是例如1原子的厚度或者几个原子(例如小于10个原子)的厚度)，该Ge层中的Ge可以与基底表面的例如Si键结合，形成为一层SiGe层。此时，Ge还可以替代原来与基底表面的Si键结合的H键。
接着，执行步骤B2，执行第二气体冲洗。
如图1E所示，执行第二气体冲洗步骤，该步骤中向外延腔室中通入气体以对基底表面进行冲洗，较佳地，所述第二气体冲洗所使用的气体包括氢气，也可以包括其他适合的气体，例如惰性气体等，本实施例中较佳地使用氢气。
该冲洗可以将反应腔室中未反应的气体排出，同时使外延堆积的每一层更加均匀。
可根据实际工艺需要选择适合的冲洗时间，例如所述冲洗的时间为1-35s，例如1s、5s、10s、15s、20s、25s、30s或35s等。
可选地，所述第二气体冲洗的温度范围为400℃～600℃，压力小于0.3Torr。
由于Ge层形成的过程和第二气体冲洗的过程连续进行，因此，在第二气体冲洗还可以使用与Ge层形成时相同的温度，以防止由于升温或者降温而引起时间等待的问题。
随后，执行步骤B3，如图1F所示，通入Si源气体和第三载气，以在Ge层上形成Si层，使Ge层和Si层共同形成为SiGe层。
示例性地，Si源气体中的Si与Ge层中的Ge结合成Ge-Si键，该Si层和下层的Ge层堆叠形成SiGe层，其中，此时形成的Si层可以具有很薄的厚度例如1原子的厚度或者几个原子的厚度。
示例性地，可通过等离子产生装置将通入的Si源气体电离为包括Si的等离子体。
在一个示例中，所述Si源气体可以是仅包括Si元素和H元素的气体，例如所述Si源气体包括SixH2x+2，其中x为大于或等于1的正整数，更进一步，SixH2x+2可以是SiH4、Si2H6或Si3H8等。其中，Si源气体还可以包括多种SixH2x+2，例如包括SiH4、Si2H6和Si3H8中的至少两种，本实施例中，Si源气体使用Si2H6。
在一个示例中，所述第三载气可以为氦气、氮气、氩气等惰性气体，还可以为氢气，也可以为该些气体的组合，本实施例中，第三载气较佳地包括氢气。
示例性地，所述Si源气体的气体流量是所述第三载气(例如氢气)气体流量的3％-10％，例如，所述Si源气体的气体流量是所述第三载气(例如氢气)气体流量的5％。
示例性地，所述第三载气(例如氢气)的气体流量范围包括：500sccm-5000sccm，可选地，所述氢气的流量为300sccm、500sccm、800sccm、1000sccm、1500sccm、2000sccm、2500sccm或3000sccm等。所述Si源气体的流量范围包括：15sccm-500sccm，可选地，所述Si源气体的流量为20sccm、50sccm、100sccm、200sccm或300sccm等，其中第三载气和Si源气体的流量仅作为示例，对于其他适合的流量也可适用本申请。
示例性地，外延的温度为250℃-500℃。例如所述外延的温度为280℃、300℃、320℃、350℃、380℃、400℃、420℃或者450℃等，也即在该步骤中保持较低的外延温度。
进一步地，循环交替地执行所述步骤B1、所述步骤B2和步骤B3，直到形成预定厚度的所述SiGe外延层，其中循环执行的次数可以根据实际的工艺需要进行合理选择，例如在预定沉积的SiGe外延层的厚度较厚时可以选择执行较多的循环次数，而厚度较薄时可以执行较少的循环次数，在此不做具体限定。
示例性地，SiGe外延层的预定厚度可以根据实际的工艺需要进行合理设定，例如5埃至5000埃之间的任意厚度，包括但不限于50埃、300埃、1000埃、1500埃、2000埃等，该数值范围仅作为示例，并不构成对本发明的限制。
最终，经过多次循环后形成有多层Ge层和Si层堆叠的SiGe外延层，由于每层Ge层和Si层的厚度均很薄，因此该些膜层之间并没有很明显的界面，因此形成的SiGe层的均匀性很好，并且形成Ge层和Si层之间还执行第二气体冲洗的过程，以去除每次沉积未反应的气体，进而可以提高SiGe层的质量。
至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。
根据本发明的制造方法包括对基底表面进行预处理的步骤，该预处理循环通入包括含Ge的化合物与第一载气(例如氢气)的混合气体以去除所述氧化物和第一气体冲洗的步骤若干次，该方法在低温下即可实现对基底表面氧化物的去除，并且还可以和后续的外延生长工艺在同一腔室中执行，使外延生长工艺的制程更加简单易操作，从而保证后续生长的外延层具有良好的质量，同时该预处理方法可以避免氧化物去除时在基底表面形成副产物或者残留物而损伤基底表面的问题出现。另外，本发明中通过循环通入Ge源气体和Si源气体的方法形成SiGe层，并在通入Ge源气体和Si源气体之间设置例如氢气的气体冲洗工艺，也可以提高例如SiGe层的外延层的膜层质量，使得SiGe层的膜层均匀性更好，并且在低温下即可实现SiGe层的生长，并不会对器件造成高温损伤等，进一步提高器件的性能和可靠性。
实施例二
本发明还提供了一种半导体器件，所述半导体器件通过实施例一所述方法制备得到。
示例性地，所述半导体器件包括基底，以及形成在基底表面的外延层。
外延层的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等。本实施例中，所述外延层的材料包括SiGe。
其中，实施例一的制造方法包括对基底表面进行预处理的步骤，该预处理循环通入包括含Ge的化合物与第一载气(例如氢气)的混合气体以去除所述氧化物和第一气体冲洗的步骤若干次，该方法在低温下即可实现对基底表面氧化物的去除，并且还可以和后续的外延生长工艺在同一腔室中执行，使外延生长工艺的制程更加简单易操作，从而保证后续生长的外延层具有良好的质量，同时该预处理方法可以避免氧化物去除时在基底表面形成副产物或者残留物而损伤基底表面的问题出现。另外，本发明中通过循环通入Ge源气体和Si源气体的方法形成SiGe层，并在通入Ge源气体和Si源气体之间设置例如氢气的气体冲洗工艺，也可以提高例如SiGe层的外延层的膜层质量，使得SiGe层的膜层均匀性更好，并且在低温下即可实现SiGe层的生长，并不会对器件造成高温损伤等，进一步提高器件的性能和可靠性。
由于前述的方法具有上述优点，因此，由该方法形成的包括外延层的半导体器件也具有同样的优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体的中间产品，例如：具有该集成电路的手机主板等。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。其中所述移动电话手机包括前述的半导体器件。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供基底，在所述基底的至少部分表面上形成有氧化物；
对所述基底的表面进行预处理，其中，所述预处理包括以下步骤：通入包括含Ge的化合物与第一载气的混合气体对所述基底的表面进行处理，含Ge的化合物电离分解成包括GeH2和H2的更小的基团，而氧化物的至少部分Si-O键被破坏而断开，使得GeH2与氧化物中的O键结合，成为O-GeH2基团，执行第一气体冲洗，所述第一气体冲洗所使用的气体包括氢气和/或惰性气体，第一气体冲洗用于去除基底表面形成的O-GeH2基团，以完全去除所述氧化物；
在所述基底表面外延生长外延层，所述预处理和在所述基底表面外延生长外延层的步骤在同一个外延腔室中进行。
2.如权利要求1所述的制造方法，其特征在于，循环交替地执行通入所述混合气体的步骤和所述第一气体冲洗的步骤若干次。
3.如权利要求1所述的制造方法，其特征在于，所述含Ge化合物具有低的浓度，其中，所述含Ge的化合物的气体流量小于所述混合气体的总气体流量的0.5％。
4.如权利要求1所述的制造方法，其特征在于，通入所述混合气体时的温度范围为400℃～600℃，压力小于0.5Torr。
5.如权利要求1所述的制造方法，其特征在于，所述外延层的材料包括Si、Ge和SiGe中的至少一种。
6.如权利要求1所述的制造方法，其特征在于，所述外延层的材料包括SiGe，形成所述外延层的方法包括以下步骤：
通入Ge源气体和第二载气，以形成Ge层；
执行第二气体冲洗；
通入Si源气体和第三载气，以形成Si层，其中，循环交替地执行所述通入Ge源气体和所述第二载气、所述第二气体冲洗和所述通入Si源气体和第三载气的步骤，直到形成预定厚度的所述外延层。
7.如权利要求6所述的制造方法，其特征在于，所述第一载气、所述第二载气和所述第三载气均包括氢气。
8.如权利要求6所述的制造方法，其特征在于，所述含Ge的化合物和所述Ge源气体均包括GexH2x+2，其中x为大于或等于1的正整数。
9.如权利要求8所述的制造方法，其特征在于，所述GexH2x+2为Ge2H6或者Ge3H8。
10.根据权利要求6所述的方法，其特征在于，所述Ge源气体的气体流量是所述第二载气气体流量的3％-10％；
所述Si源气体的气体流量是所述第三载气气体流量的3％-10％。
11.根据权利要求6所述的方法，其特征在于，所述Si源气体包括SixH2x+2，其中x为大于或等于1的正整数。
12.如权利要求1所述的制造方法，其特征在于，所述基底的材料包括半导体材料，所述半导体材料包括Si。
13.如权利要求1所述的制造方法，其特征在于，所述第一气体冲洗的温度范围为400℃～600℃，压力小于0.3Torr。
14.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至13之一所述方法制备。
15.一种电子装置，其特征在于，所述电子装置包括权利要求14所述的半导体器件。
CN201710485112.4A 2017-06-23 2017-06-23 一种半导体器件及其制造方法、电子装置 Active CN109119331B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710485112.4A CN109119331B (zh) 2017-06-23 2017-06-23 一种半导体器件及其制造方法、电子装置
TW106138860A TWI658178B (zh) 2017-06-23 2017-11-10 一種半導體元件及其製造方法、電子裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710485112.4A CN109119331B (zh) 2017-06-23 2017-06-23 一种半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN109119331A CN109119331A (zh) 2019-01-01
CN109119331B true CN109119331B (zh) 2021-02-02

Family

ID=64733229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710485112.4A Active CN109119331B (zh) 2017-06-23 2017-06-23 一种半导体器件及其制造方法、电子装置

Country Status (2)

Country Link
CN (1) CN109119331B (zh)
TW (1) TWI658178B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191251A (zh) * 2006-11-20 2008-06-04 上海华虹Nec电子有限公司 在硅片低温外延生长前去除自然氧化层的方法
CN102339736A (zh) * 2010-07-16 2012-02-01 中国科学院微电子研究所 一种界面优化的锗基半导体器件及其制造方法
CN103646856A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 一种改善应变层界面缺陷的方法
CN103871850A (zh) * 2014-03-31 2014-06-18 上海华力微电子有限公司 PMOS制造工艺中减少e-SiGe晶格缺陷的方法
CN104425241A (zh) * 2013-09-10 2015-03-18 中国科学院微电子研究所 一种自然氧化层的去除方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852342B1 (ko) * 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법
CN107546108A (zh) * 2014-10-30 2018-01-05 应用材料公司 在低温下生长薄外延膜的方法
CN107667416B (zh) * 2015-06-01 2021-08-31 环球晶圆股份有限公司 制造绝缘体上半导体的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191251A (zh) * 2006-11-20 2008-06-04 上海华虹Nec电子有限公司 在硅片低温外延生长前去除自然氧化层的方法
CN102339736A (zh) * 2010-07-16 2012-02-01 中国科学院微电子研究所 一种界面优化的锗基半导体器件及其制造方法
CN104425241A (zh) * 2013-09-10 2015-03-18 中国科学院微电子研究所 一种自然氧化层的去除方法
CN103646856A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 一种改善应变层界面缺陷的方法
CN103871850A (zh) * 2014-03-31 2014-06-18 上海华力微电子有限公司 PMOS制造工艺中减少e-SiGe晶格缺陷的方法

Also Published As

Publication number Publication date
TW201905251A (zh) 2019-02-01
TWI658178B (zh) 2019-05-01
CN109119331A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI843623B (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR101630748B1 (ko) 박막의 형성 방법 및 성막 장치
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US20110290176A1 (en) Cluster tool for epitaxial film formation
TW202126842A (zh) 在反應空間中在基板上形成氮化矽薄膜的方法
KR20090085695A (ko) 원자층 증착을 위한 기법
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
KR20150079470A (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
US9972490B2 (en) Plasma stabilization method and deposition method using the same
KR102046163B1 (ko) 반도체 소자의 제조방법
US10490475B2 (en) Methods for semiconductor passivation by nitridation after oxide removal
CN109119331B (zh) 一种半导体器件及其制造方法、电子装置
US9330901B2 (en) Nitrogen-containing oxide film and method of forming the same
TW201907489A (zh) 一種半導體元件及其製造方法、電子裝置
KR20220071918A (ko) 갭 충진 방법과 이와 관련된 시스템 및 소자
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
JP2006120992A (ja) シリコン窒化膜の製造方法及びその製造装置
CN104392919A (zh) Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法
US12094769B2 (en) Methods for filling a gap and related systems and devices
Jeong et al. Epitaxial growth of N delta doped Si films on Si (1 0 0) by alternately supplied NH3 and SiH4
CN112136203A (zh) SiC外延基板的制造方法
CN108573851B (zh) 自对准晶种层及自对准薄膜的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant