CN106098558B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN106098558B
CN106098558B CN201610272100.9A CN201610272100A CN106098558B CN 106098558 B CN106098558 B CN 106098558B CN 201610272100 A CN201610272100 A CN 201610272100A CN 106098558 B CN106098558 B CN 106098558B
Authority
CN
China
Prior art keywords
silicon
hydrogen
type
semiconductor substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610272100.9A
Other languages
English (en)
Other versions
CN106098558A (zh
Inventor
蔡俊雄
陈科维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106098558A publication Critical patent/CN106098558A/zh
Application granted granted Critical
Publication of CN106098558B publication Critical patent/CN106098558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构包括半导体衬底、n‑型源极个漏极应力源和栅极堆叠件。半导体衬底具有位于半导体衬底中的源极和漏极凹槽。n‑型源极和漏极应力源分别存在于源极和漏极凹槽中。n‑型源极和漏极应力源的至少一个具有氢终止的表面。栅极堆叠件存在于半导体衬底中以及存在于n‑型源极和漏极应力源之间。本发明实施例涉及半导体结构及其制造方法。

Description

半导体结构及其制造方法
优先权声明和交叉引用
本申请要求于2015年4月30日提交的美国临时专利申请第62/154，708号的优先权，其结合于此作为参考。
技术领域
本发明大体涉及半导体器件，且更具体地，涉及集成电路(IC)及其制造方法。
背景技术
半导体集成电路(IC)工业已经经历了快速发展。IC材料和设计中的技术进步已经产生了数代IC，其中每一代IC比上一代IC都具有更小更复杂的电路。为了提高IC的性能，使用了应变硅以增强载流子迁移率和改进器件性能。应变硅是其中硅原子伸展超出其正常的原子间的距离的硅层。将这些硅原子移动为相距较远降低了干扰电子移动通过晶体管的原子力，并且由此具有更好的迁移率，从而导致更好的芯片性能和更低的能耗。
发明内容
根据本发明的一个实施例，提供了一种用于制造半导体结构的方法，所述方法包括：在半导体衬底上形成至少一个栅极堆叠件；在所述半导体衬底中形成至少一个凹槽；在所述凹槽中形成至少一个n-型应力源；以及在包括含氢气体的气氛中热处理至少一个所述n-型应力源。
根据本发明的另一个实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：在半导体衬底上形成至少一个栅极堆叠件；在所述半导体衬底中形成至少一个凹槽；在所述凹槽中形成至少一个n-型含硅外延层，其中，所述n-型含硅外延层具有位于所述n-型含硅外延层的表面上的至少一个悬空键；以及使用至少一个氢自由基终止所述悬空键。
根据本发明的又另一实施例，还提供了一种半导体结构，包括：半导体衬底，具有位于所述半导体衬底中的源极和漏极沟槽；n-型源极和漏极应力源，分别存在于所述源极和漏极沟槽中，所述n-型源极和漏极应力源的至少一个具有氢终止的表面；以及栅极堆叠件，存在于所述半导体衬底上以及存在于所述n-型源极和漏极应力源之间。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。
图1是根据本发明的一些实施例的用于制造金属氧化物半导体(MOS)器件的方法的流程图。
图2至图6是根据本发明的一些实施例的在金属氧化物半导体(MOS)器件的形成中的中间阶段的截面图。
图7示出了根据本发明的一些实施例的用于金属氧化物半导体(MOS)器件的源极和漏极应力源的形成的半导体制造设备的装载锁室。
具体实施方式
以下公开内容提供了许多用于实现所提供主题不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触而形成的实施例，并且也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。
图1是根据本发明的一些示例性实施例的用于制造金属氧化物半导体(MOS)器件的方法的流程图。该方法开始于框10，其中，在晶圆的半导体衬底上形成至少一个栅极堆叠件。该方法继续进行框20，其中，在半导体的衬底中形成轻掺杂的源极和漏极(LDD)区。该方法继续进行框30，其中，在栅极结构的侧壁上形成栅极间隔件。该方法继续进行框40，其中，在半导体衬底中形成源极和漏极凹槽。该方法继续进行框50，其中，分别在源极和漏极凹槽中形成源极和漏极应力源。该方法继续进行框60，其中，吹扫(purgeed)工艺室，在工艺室中形成源极和漏极应力源。该方法继续进行框70，其中，源极和漏极应力源的顶面被氢终止。该方法继续进行框80，其中，冷却晶圆。该方法继续进行框90，其中，晶圆被转移至装载锁室。该方法继续进行框95，其中，周期性地吹扫和/或泵抽装载锁室。
图2至图6是根据本发明的一些示例性实施例的在金属氧化物半导体(MOS)器件的形成中的中间阶段的截面图。参考图2。提供了包括半导体衬底110的晶圆100。衬底110可由诸如硅、碳化硅(SiC)、硅锗(SiGe)、III-V族化合物半导体、它们的组合等的半导体材料制成。诸如浅沟槽隔离(STI)区200的隔离区域形成在半导体衬底110中并且被用于限定MOS器件的有源区域。
栅极堆叠件120形成在衬底110上(图1的框10)。栅极堆叠件120包括栅极介电质122和栅电极124。在一些示例性实施例中，栅极介电质122包括氧化硅。在可选的实施例中，还使用了诸如氮化硅、碳化硅(SiC)等的其他介电材料。栅极结构124可以包括多晶硅。在一些实施例中，栅极堆叠件120还包括在栅极结构124上方的硬掩模126。硬掩模126可以包括例如，氮化硅，还可以使用诸如碳化硅(SiC)、氮氧化硅等的其他材料。在一些实施例中，栅极堆叠件120还包括在硬掩模层126和栅极电极124之间的氧化物层128以将硬掩模126粘附在栅极电极124上。在可选的实施例中，没有形成硬掩模126和氧化物层128。
通过，例如，将N-型杂质(诸如磷和/或砷)注入半导体衬底110来形成轻掺杂的漏极和源极(LDD)区域130(图1的框20)。例如，当产生的金属氧化物半导体(MOS)器件是nMOS器件时，LDD区域130是n-型区域。栅极堆叠件120用作注入掩模，使得LDD区域130的边缘与栅极堆叠件120的边缘基本对准。
参考图3。在栅极堆叠件120的侧壁上形成栅极间隔件140(图1的框30)。在一些实施例中，栅极间隔件140的至少一个包括一个或者多个层，包括氮化硅、氮氧化硅、氧化硅或其他介电材料。可用的形成方法包括等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)、次常压化学汽相沉积(SACVD)和其他沉积方法。
参考图4。在半导体衬底110中形成源极和漏极沟槽152(图1的框40)。例如，可以使用对半导体衬底110的材料有选择性的湿蚀刻工艺形成源极和漏极沟槽152，并且湿蚀刻工艺使用栅极堆叠件120和栅极间隔件140作为硬掩模以形成源极和漏极沟槽152。例如，可以使用诸如四氟化碳(CF4)、四甲基氢氧化铵(THMA)、它们的组合等的蚀刻剂以实施湿蚀刻工艺并且形成源极和漏极凹槽152。源极和漏极沟槽152在半导体衬底110中提供开口，随后在开口内形成源极/漏极区域。
参考图5。分别在源极和漏极凹槽152中形成源极和漏极应力源150(如图4所示)(图1的框50)。在一些实施例中，通过循环的沉积和蚀刻(CDE)工艺可以形成源极和漏极应力源150。CDE工艺包括外延沉积/局部蚀刻工艺并且至少一次地重复外延沉积/局部蚀刻工艺。
在源极和漏极沟槽152中外延地沉积第一含硅层154(如图4所示)。在产生的金属氧化物半导体(MOS)器件是nMOS器件的一些实施例中，例如，第一含硅层154可以由硅、碳化硅、其他半导体材料和/或它们的组合制成。第一含硅层154的沉积可以使用至少一种含硅前体，诸如硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、二氯甲硅烷(SiH2Cl2)、其他含硅前体或它们的组合。在一些实施例中，含硅前体可以具有从约20标准立方厘米每分钟(sccm)至约500sccm的范围的流速。
在一些实施例中，第一含硅层154的沉积可以包括原位掺杂第一含硅层154。当生成的金属氧化物半导体(MOS)器件是nMOS器件时，可以使用n-型掺杂的前体，例如，磷化氢(PH3)和/或其他n-型掺杂的前体。在一些实施例中，n-型掺杂的前体可以具有在从约20标准立方厘米每分钟(sccm)至约500sccm的范围中的流速。
在一些实施例中，第一含硅层154的沉积可以使用载气以将含硅前体和n-型掺杂的前体引入工艺室内。例如，载气可以为氮气(N2)、氢气(H2)或它们的组合。在一些实施例中，第一含硅层154的沉积可以具有在从约50托至约500托的范围中的压力。
在一些实施例中，第一含硅层154的沉积可以具有在从约550℃至约700℃的范围中的温度。沉积温度不足够高以避免将氢分子(H2)分解成氢自由基。因此，即使当载气包括氢气(H2)时，载气仍然是不反应的，并且在第一含硅层154的沉积中，晶圆100将不会与氢气(H2)反应。
在一些实施例中，第一含硅层154是掺杂有磷的n-型掺杂的含硅外延层。磷掺杂的含硅外延层可以被称为硅磷(SiP)层。在一些实施例中，第一含硅层154是掺杂有磷和碳的n-型掺杂的含硅外延层(SiCP)。碳可以阻止磷从第一含硅层154的扩散。还可以包括其他类型的掺杂剂。在一些实施例中，磷掺杂剂具有在从约0.3％(原子百分比)至约2％(原子百分比)的范围的浓度。在一些实施例中，碳掺杂剂具有在从约0.3％(原子百分比)至约2％(原子百分比)的范围的浓度。
在一些实施例中，可以通过化学汽相沉积(CVD)例如，低压CVD(LPCVD)工艺、原子层CVD(ALCVD)、超高真空CVD(UHV-CVD)、减压CVD(RPCVD)或其他合适的CVD；分子束外延(MBE)工艺；其他合适的外延工艺；或它们的组合形成第一含硅层154。
去除在源极和漏极凹槽152(如图4所示)中的第一含硅层154的部分。在一些实施例中，第一含硅层154的去除可以使用包括氯化氢(HCl)、氯气(Cl2)、氢化锗和其他合适的蚀刻气体的至少一种的蚀刻气体。蚀刻气体的流速可以在从约50标准立方厘米每分钟(sccm)至约700sccm的范围中。第一含硅层154的去除可以具有在从约50托至约500托的范围中的压力。在一些实施例中，第一含硅层154的去除可以具有在从约500℃至约700℃的范围中的温度。
在剩余的第一含硅层154上外延地沉积第二含硅层156。在一些实施例中，形成第二含硅层156的材料和方法与上面描述的形成第一含硅层154的材料和方法相同或类似。在一些实施例中，第二含硅层156可以具有与第一含硅层154不同的掺杂剂浓度。
去除在源极和漏极凹槽152(如图4所示)中的第二含硅层156的部分。剩余的第二含硅层156形成在剩余的第一含硅层154上。在一些实施例中，第二含硅层156的去除与上面描述的第一含硅层154的去除相同或类似。
通过选择性外延生长(SEG)工艺外延地沉积第三含硅层158以填充剩余的源极和漏极凹槽152(如图4所示)。根据一些实施例，SEG工艺具有比循环的沉积和蚀刻(CDE)工艺更高的生长速率。SEG工艺是选择性沉积工艺，并且通过这种工艺形成的第三含硅层158沉积在第二含硅层156上。根据一些实施例，如图5所示，以SEG工艺沉积的第三含硅层158可以形成为超过半导体衬底110的顶面。在可选的实施例中，第三含硅层158的顶面可以与半导体衬底110的顶面基本上齐平。在一些实施例中，第三含硅层158掺杂有硅磷(SiP)。
在源极和漏极凹槽150的形成之后，例如，用氢气(H2)吹扫用于实施源极和漏极应力源150的形成的工艺室以去除在工艺室中的残余气体(图1的框60)。在一些实施例中，在与沉积温度基本上相同的温度下实施工艺室的吹扫。类似地，工艺室的吹扫的温度不能足够高以避免将氢气(H2)分解成氢自由基。因此，在工艺室的吹扫期间，晶圆100不会与氢气(H2)反应。
参考图6。在源极和漏极应力源150的形成之后，源极和漏极应力源150的顶面被氢终止(图1的框70)。在氢终止期间，工艺室的温度被升高，并且含氢气体被引入工艺室内。因此晶圆100经受加热的含氢气体以终止源极和漏极应力源150的顶面。即，在包括含氢气体的气氛中热处理晶圆100以终止源极和漏极应力源150的顶面。含氢气体包括，例如，氢气(H2)。氢气(H2)具有在从15000标准立方厘米每分钟(sccm)至约30000sccm的范围里的流速。氢终止可以具有在从约10托至约100托的范围中的压力。
在源极和漏极应力源150的形成之后，源极和漏极应力源150的顶面可以具有在顶面上的悬空键，并且因此悬空键作为反应的表面位点。反应的表面位点倾向于与气氛里的其他元素反应以形成凝结缺陷(condensation defects)。氢终止的温度(即，加热的含氢气体的温度)可以将氢分子(H2)分解成氢自由基。使用氢自由基可以终止在源极和漏极应力源150的顶面的悬空键。例如，在Si原子处的悬空键可以被氢钝化以形成Si-H键。因此，减小了在源极和漏极应力源150的顶面上的反应的表面位点。
在一些实施例中，在从约700℃至约900℃的范围中的温度下实施氢终止。即，加热的含氢气体具有在从约700℃至约900℃的范围中的温度。如果氢终止的温度低于约700℃，氢终止的温度不可以将氢分子(H2)分解成氢自由基。如果氢终止的温度高于约900℃，氢终止可以显著地增加金属氧化物半导体(MOS)器件制造的热负荷。
术语“约”可以应用于修改任何数量表示，在不导致其相关基本功能变化的情况下允许该数量表示变化。例如，如果没有实质性地改变其终止能力，本文所公开的氢终止的温度在从约700℃至约900℃的范围中可以允许为略小于700℃。
此外，由于氢终止的温度高于沉积温度，可以通过氢终止迁移在晶圆100的表面上的和/或在晶圆100的图案化的结构内的残余气体。可以在氢终止期间吹扫通过具有含氢气体的工艺室去除迁移的残余气体。
在一些实施例中，可以在源极和漏极应力源150的形成(图1的框50)和氢终止(图1的框70)之间实施工艺室的吹扫(图1的框60)。在可选的实施例中。可以在氢终止(图1的框70)之后实施工艺室的吹扫(图1的框60)。在又一些可选的实施例中，工艺室的吹扫(图1的框60)可以实施至少两次，一次在源极和漏极应力源150(图1的框50)和氢终止(图1的框70)之间实施，并且另一次在氢终止(图1的框70)之后实施。
在氢终止之后，冷却晶圆100(图1的框80)。在冷却期间，将晶圆100转移至冷却室。在一些实施例中，冷却室可以是位于用于源极和漏极应力源150的形成的半导体制造设备的工艺室之间或位于半导体制造设备的工艺室和装载锁室之间的通孔。晶圆100在冷却室中停留约300秒至约500秒。冷却室的压力在从约10托至约100托的范围中。当晶圆100离开冷却室时，晶圆100具有230℃或更高的温度。
当晶圆100停留在冷却室时，来自晶圆100的除气可以累积并且可以被再沉积在晶圆100上。除气是被溶解、捕获或吸收在晶圆100中的气体的释放。在一些实施例中，从晶圆100处释放的除气气体可以包括，例如，Cl、GeH4、二氯硅烷(SiH2Cl2)、PH3、B2H6或它们的组合。
为了阻止除气气体污染晶圆100，当晶圆100被冷却(图1的框80)时，实施吹扫和泵抽序列(sequence)以去除除气气体。用惰性气体吹扫冷却室可以去除除气气体。在一些实施例中，惰性气体可以为，例如，氮气(N2)。在吹扫之后，可以疏散或泵抽冷却室以去除在冷却室内的气体，诸如除气气体。
在冷却晶圆100之后，转移晶圆100至装载锁室(图1的框90)。图7示出了根据一些实施例的装载锁室300。装载锁室300是在转移晶圆100至前开式统集盒(FOUP)之间暂时包括多个晶圆100的室。类似地，当晶圆100停留在装载锁室300中时，来自晶圆100的除气可以累积并且可以交叉污染晶圆100。
为了阻止来自除气气体交叉污染晶圆100，可以实施吹扫和泵抽序列以出去除气气体(图1的框95)。用惰性气体吹扫装载锁室300可以出去除气气体。在一些实施例中，惰性气体可以为，例如，氮气(N2)。在吹扫之后，可以疏散和“泵抽”装载锁室300以去除在装载锁室300内的气体，诸如除气气体。在一些实施例中，可以周期性地实施吹扫和泵抽序列-例如每约1至5个晶圆100被转移至装载锁室300内。在晶圆至晶圆时间间隔是8分钟的实施例中，可以每约8至40分钟实施吹扫和泵抽序列。
由于周期性地吹扫和泵抽装载锁室300，停留在装载锁室300中的晶圆100的数目可以增加，而不需要担心交叉污染。在一些实施例中，停留在装载锁室300中的晶圆100的数目可以与前开式统集盒(FOUP)的容量相同。
之后，晶圆100被保存在前开式统集盒(FOUP)中并且然后被转移至湿清洁工具。湿清洁工具在晶圆100上实施湿清洁工艺以从晶圆100处去除有机污染物、颗粒，氧化物层和/或离子污染。湿清洁工艺可以是，例如，RCA清洁。
应当理解，对于上面示出的实施例，可以实施额外的步骤以完成金属氧化物半导体(MOS)器件的制造。例如，这些额外的步骤可以包括替代金属栅极堆叠件的形成、接触件的形成、互连结构(例如，线和通孔、金属层和提供至MOS器件的电连接的层间电介质)、钝化层的形成和MOS器件的封装。
如图6所示，就结构而言，金属氧化物半导体(MOS)器件包括半导体衬底110、源极和漏极凹槽152(如图4所示)、源极和漏极应力源150和栅极堆叠件120。源极和漏极凹槽152(如图4所示)存在于半导体衬底110中。源极和漏极应力源150是n-型并且分别存在于源极和漏极应力源152中(如图4所示)。源极和漏极应力源150具有氢终止表面。栅极堆叠件120存在于半导体衬底110上以及在源极和漏极应力源150之间。
氢终止表面是源极和漏极应力源150的至少一个的顶面。在源极和漏极应力源150的至少一个具有多个子层(例如，第一含硅层154、第二含硅层156和第三含硅层158)的实施例中，氢终止表面是最高的子层的顶面。如图5所示，氢终止表面是第三含硅层158的顶面。
氢终止表面意味着使用氢自由基终止在氢终止表面上的悬空键。因此，在氢终止表面上可以观察到氢。在源极和漏极应力源150包括硅(S1)的实施例中，在Si原子处的悬空键被氢钝化以形成Si-H键，并且因此通过例如傅里叶变换红外光谱(FTIR)在氢终止表面上可以观察到Si-H键。
为了减少在源极和漏极应力源150的顶面上的冷凝缺陷，晶圆100经受氢热处理以终止源极和漏极应力源150的顶面。氢热处理的温度足够高以将氢分子(H2)分解成氢自由基。氢自由基可以修复在源极和漏极应力源150的顶面上的悬空键。因此，在源极和漏极应力源150的顶面上的悬空键不会与在气氛中的其他元素反应以形成凝结缺陷。
根据本发明的一些实施例，一种用于制造半导体结构的方法包括在半导体衬底上形成至少一个栅极堆叠件。在半导体衬底中形成至少一个凹槽。在凹槽中形成至少一种n-型应力源。在包括含氢气体的气氛中热处理该至少一种n-型应力源。
根据本发明的一些实施例，一种用于制造半导体结构的方法包括在半导体衬底上形成至少一个栅极堆叠件。在半导体衬底中形成至少一个凹槽。在凹槽中形成至少一个n-型含硅外延层，其中n-型含硅外延层具有位于n-型含硅外延层的表面上的至少一个的悬空键。使用至少一个氢自由基终止悬空键。
根据本发明的一些实施例，半导体结构包括半导体衬底、n-型源极和漏极应力源和栅极堆叠件。半导体衬底具有位于半导体衬底中的源极和漏极凹槽。n-型源极和漏极应力源分别存在于源极和漏极凹槽中。n-型源极和漏极应力源的至少一个具有氢终止的表面。栅极堆叠件存在于半导体衬底上以及n-型源极和漏极应力源之间。
根据本发明的一个实施例，提供了一种用于制造半导体结构的方法，所述方法包括：在半导体衬底上形成至少一个栅极堆叠件；在所述半导体衬底中形成至少一个凹槽；在所述凹槽中形成至少一个n-型应力源；以及在包括含氢气体的气氛中热处理至少一个所述n-型应力源。
在上述方法中，在比H2的分解温度高的温度下实施所述热处理。
在上述方法中，所述含氢气体包括H2。
在上述方法中，所述热处理包括：将所述含氢气体的至少部分热分解成至少一个氢自由基；以及使用所述氢自由基终止位于所述n-型应力源的表面上的至少一个悬空键。
在上述方法中，还包括：在所述热处理之后，将所述半导体衬底转移至装载锁室；以及从所述装载锁室去除由所述半导体衬底、所述栅极堆叠件和所述n-型应力源的至少一个释放的除气气体。
在上述方法中，所述去除包括：用惰性气体吹扫所述装载锁室。
在上述方法中，所述去除包括：排空所述装载锁室。
在上述方法中，还包括：在所述热处理之后，在冷却室中冷却至少一个所述n-型应力源；以及从所述冷却室去除由所述半导体衬底、所述栅极堆叠件和所述n-型应力源的至少一个释放的除气气体。
在上述方法中，所述n-型应力源由硅磷制成。
根据本发明的另一个实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：在半导体衬底上形成至少一个栅极堆叠件；在所述半导体衬底中形成至少一个凹槽；在所述凹槽中形成至少一个n-型含硅外延层，其中，所述n-型含硅外延层具有位于所述n-型含硅外延层的表面上的至少一个悬空键；以及使用至少一个氢自由基终止所述悬空键。
在上述方法中，还包括：将含氢气体热分解成所述氢自由基。
在上述方法中，在形成所述n-型含硅外延层之后，热分解所述含氢气体。
在上述方法中，在比所述含氢气体的分解温度低的温度下实施形成所述n-型含硅外延层。
在上述方法中，所述含氢气体包括H2。
在上述方法中，还包括：在所述终止之后，将所述半导体衬底转移至装载锁室；以及用惰性气体吹扫所述装载锁室。
在上述方法中，周期地实施所述吹扫。
根据本发明的又另一实施例，还提供了一种半导体结构，包括：半导体衬底，具有位于所述半导体衬底中的源极和漏极沟槽；n-型源极和漏极应力源，分别存在于所述源极和漏极沟槽中，所述n-型源极和漏极应力源的至少一个具有氢终止的表面；以及栅极堆叠件，存在于所述半导体衬底上以及存在于所述n-型源极和漏极应力源之间。
在上述半导体结构中，所述氢终止的表面具有用至少一个氢原子终止的至少一个悬空键。
在上述半导体结构中，所述n-型源极和漏极应力源的所述至少一个由含硅材料制成，并且所述氢终止的表面具有至少一个硅氢(Si-H)键。
在上述半导体结构中，所述n-型源极和漏极应力源的所述至少一个由硅磷制成。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种用于制造半导体结构的方法，所述方法包括：
在半导体衬底上形成至少一个栅极堆叠件；
在所述半导体衬底中形成至少一个凹槽；
在工艺室中，通过第一温度下的沉积在所述凹槽中形成至少一个n-型应力源；以及
在包括含氢气体的气氛中在高于所述第一温度的第二温度下热处理至少一个所述n-型应力源，
在热处理至少一个所述n-型应力源之前，去除所述工艺室中的残余气体。
2.根据权利要求1所述的方法，其中，在比H2的分解温度高的温度下实施所述热处理。
3.根据权利要求1所述的方法，其中，所述含氢气体包括H2。
4.根据权利要求1所述的方法，其中，所述热处理包括：
将所述含氢气体的至少部分热分解成至少一个氢自由基；以及
使用所述氢自由基终止位于所述n-型应力源的表面上的至少一个悬空键。
5.根据权利要求1所述的方法，还包括：
在所述热处理之后，将所述半导体衬底转移至装载锁室；以及
从所述装载锁室去除由所述半导体衬底、所述栅极堆叠件和所述n-型应力源的至少一个释放的除气气体。
6.根据权利要求5所述的方法，其中，所述去除包括：
用惰性气体吹扫所述装载锁室。
7.根据权利要求5所述的方法，其中，所述去除包括：
排空所述装载锁室。
8.根据权利要求1所述的方法，还包括：
在所述热处理之后，在冷却室中冷却至少一个所述n-型应力源；以及
从所述冷却室去除由所述半导体衬底、所述栅极堆叠件和所述n-型应力源的至少一个释放的除气气体。
9.根据权利要求1所述的方法，其中，所述n-型应力源由硅磷制成。
10.一种用于制造半导体结构的方法，所述方法包括：
在半导体衬底上形成至少一个栅极堆叠件；
在所述半导体衬底中形成至少一个凹槽；
在工艺室中，通过第一温度下的沉积在所述凹槽中形成至少一个n-型含硅外延层，其中，所述n-型含硅外延层具有位于所述n-型含硅外延层的表面上的至少一个悬空键；以及
在高于所述第一温度的第二温度下使用至少一个氢自由基终止所述悬空键；
在使用至少一个氢自由基终止所述悬空键之前，去除所述工艺室中的残余气体。
11.根据权利要求10所述的方法，还包括：
将含氢气体热分解成所述氢自由基。
12.根据权利要求11所述的方法，其中，在形成所述n-型含硅外延层之后，热分解所述含氢气体。
13.根据权利要求11所述的方法，其中，在比所述含氢气体的分解温度低的温度下实施形成所述n-型含硅外延层。
14.根据权利要求11所述的方法，其中，所述含氢气体包括H2。
15.根据权利要求10所述的方法，还包括：
在所述终止之后，将所述半导体衬底转移至装载锁室；以及
用惰性气体吹扫所述装载锁室。
16.根据权利要求15所述的方法，其中，周期地实施所述吹扫。
17.一种半导体结构，包括：
半导体衬底，具有位于所述半导体衬底中的源极和漏极沟槽；
n-型源极和漏极应力源，分别存在于所述源极和漏极沟槽中，所述n-型源极和漏极应力源的至少一个具有氢终止的表面，所述n-型源极和漏极应力源包括第一含硅外延层，位于所述第一含硅外延层上方的第二含硅外延层以及位于第二含硅外延层上方的第三含硅外延层，其中，所述第三含硅外延层与所述第二含硅外延层直接接触并且包括位于半导体衬底表面上方的第一部分和位于半导体衬底下方的第二部分；以及
栅极堆叠件，存在于所述半导体衬底上以及存在于所述n-型源极和漏极应力源之间，
所述n-型源极和漏极应力源的位于所述衬底中的部分没有所述氢终止的表面。
18.根据权利要求17所述的半导体结构，其中，所述氢终止的表面具有用至少一个氢原子终止的至少一个悬空键。
19.根据权利要求17所述的半导体结构，其中，所述n-型源极和漏极应力源的所述至少一个由含硅材料制成，并且所述氢终止的表面具有至少一个硅氢(Si-H)键。
20.根据权利要求17所述的半导体结构，其中，所述n-型源极和漏极应力源的所述至少一个由硅磷制成。
CN201610272100.9A 2015-04-30 2016-04-27 半导体结构及其制造方法 Active CN106098558B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562154708P 2015-04-30 2015-04-30
US62/154,708 2015-04-30
US14/866,594 US10665693B2 (en) 2015-04-30 2015-09-25 Semiconductor structure and manufacturing method thereof
US14/866,594 2015-09-25

Publications (2)

Publication Number Publication Date
CN106098558A CN106098558A (zh) 2016-11-09
CN106098558B true CN106098558B (zh) 2019-12-10

Family

ID=57135650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610272100.9A Active CN106098558B (zh) 2015-04-30 2016-04-27 半导体结构及其制造方法

Country Status (5)

Country Link
US (2) US10665693B2 (zh)
KR (1) KR101810301B1 (zh)
CN (1) CN106098558B (zh)
DE (1) DE102015117440A1 (zh)
TW (1) TWI613733B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871067B2 (en) 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
US9947788B2 (en) * 2016-02-09 2018-04-17 Globalfoundries Inc. Device with diffusion blocking layer in source/drain region
CN108962754B (zh) * 2017-05-19 2021-11-30 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP7313201B2 (ja) * 2019-06-14 2023-07-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11211491B2 (en) * 2019-07-24 2021-12-28 Nanya Technology Corporation Semiconductor memory structure having drain stressor, source stressor and buried gate and method of manufacturing the same
US10886406B1 (en) * 2019-07-31 2021-01-05 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same
US11735455B2 (en) 2021-03-12 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Systems, devices, and methods for air flow optimization including adjacent a FOUP

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN102906880A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 用于嵌入的源极/漏极硅化物的δ单层掺杂剂外延

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443415B1 (ko) 1996-02-23 2004-11-03 동경 엘렉트론 주식회사 열처리장치
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
TW589398B (en) * 1998-05-20 2004-06-01 Samsung Electronics Co Ltd Filtering technique for CVD chamber process gases and the same apparatus
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
KR100536809B1 (ko) 2004-06-22 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US20070187386A1 (en) 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
US20080115808A1 (en) * 2006-11-20 2008-05-22 Applied Materials, Inc. In-situ chamber cleaning for an rtp chamber
US7960236B2 (en) 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
JP5309619B2 (ja) * 2008-03-07 2013-10-09 ソニー株式会社 半導体装置およびその製造方法
US7736982B2 (en) * 2008-10-14 2010-06-15 United Microelectronics Corp. Method for forming a semiconductor device
JP5428395B2 (ja) * 2009-03-04 2014-02-26 ソニー株式会社 固体撮像装置およびその製造方法、および撮像装置
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
US8569149B2 (en) * 2010-05-06 2013-10-29 Micron Technology, Inc. Method of treating a semiconductor device
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8871620B2 (en) * 2011-07-28 2014-10-28 International Business Machines Corporation III-V photovoltaic elements
US9287138B2 (en) * 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US10134896B2 (en) * 2013-03-01 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic deposition etch chemical vapor deposition epitaxy to reduce EPI abnormality
US9543387B2 (en) * 2014-03-10 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9412619B2 (en) * 2014-08-12 2016-08-09 Applied Materials, Inc. Method of outgassing a mask material deposited over a workpiece in a process tool

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906880A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 用于嵌入的源极/漏极硅化物的δ单层掺杂剂外延
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
DE102015117440A1 (de) 2016-11-03
TW201639042A (zh) 2016-11-01
TWI613733B (zh) 2018-02-01
CN106098558A (zh) 2016-11-09
US11094797B2 (en) 2021-08-17
US20160322474A1 (en) 2016-11-03
US10665693B2 (en) 2020-05-26
US20190109213A1 (en) 2019-04-11
KR101810301B1 (ko) 2017-12-18

Similar Documents

Publication Publication Date Title
CN106098558B (zh) 半导体结构及其制造方法
US10483355B2 (en) Forming non-line-of-sight source drain extension in an NMOS FINFET using n-doped selective epitaxial growth
US9698249B2 (en) Epitaxy in semiconductor structure and manufacturing method of the same
US9076734B2 (en) Defect reduction for formation of epitaxial layer in source and drain regions
US8207023B2 (en) Methods of selectively depositing an epitaxial layer
US10818752B2 (en) Semiconductor device with cap element
KR100678468B1 (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US11233123B2 (en) Fully strained channel
US20090011578A1 (en) Methods to fabricate mosfet devices using a selective deposition process
US20050279997A1 (en) Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
KR101734665B1 (ko) 반도체 장치 구조체 및 반도체 장치 구조체 형성 방법
US20070256627A1 (en) Method of ultra-shallow junction formation using si film alloyed with carbon
US20080017931A1 (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
US20200144397A1 (en) Methods and apparatus for silicon-germanium pre-clean
US10008383B2 (en) Semiconductor structure and manufacturing method thereof
TWI544623B (zh) 磊晶層及其製作方法
US10879124B2 (en) Method to form a fully strained channel region
KR100678465B1 (ko) 선택적인 에피택셜 반도체층의 형성방법
CN105097694B (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant