KR100678465B1 - 선택적인 에피택셜 반도체층의 형성방법 - Google Patents

선택적인 에피택셜 반도체층의 형성방법 Download PDF

Info

Publication number
KR100678465B1
KR100678465B1 KR1020050010272A KR20050010272A KR100678465B1 KR 100678465 B1 KR100678465 B1 KR 100678465B1 KR 1020050010272 A KR1020050010272 A KR 1020050010272A KR 20050010272 A KR20050010272 A KR 20050010272A KR 100678465 B1 KR100678465 B1 KR 100678465B1
Authority
KR
South Korea
Prior art keywords
gas
semiconductor
injecting
etching gas
substrate
Prior art date
Application number
KR1020050010272A
Other languages
English (en)
Other versions
KR20060089978A (ko
Inventor
신동석
이화성
테쯔지 우에노
이호
이승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050010272A priority Critical patent/KR100678465B1/ko
Priority to US11/299,447 priority patent/US7361563B2/en
Publication of KR20060089978A publication Critical patent/KR20060089978A/ko
Application granted granted Critical
Publication of KR100678465B1 publication Critical patent/KR100678465B1/ko
Priority to US12/043,587 priority patent/US7855126B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

선택적인 에피택셜 반도체층의 형성방법이 제공된다. 이 방법은 반도체 기판 내에 리세스를 형성하는 것을 구비한다. 상기 리세스를 갖는 상기 반도체 기판을 반응챔버 내로 로딩시킨다. 상기 반응챔버 내로 반도체 소스 가스 및 메인 식각 가스를 주입하여 상기 리세스들의 내벽들 상에 에피택셜 반도체층을 선택적으로 성장시킨다. 상기 반응챔버 내로 선택적 식각 가스를 주입하여 상기 리세스의 측벽에 인접하여 상기 반도체 기판의 주표면 상으로 과도성장된 상기 에피택셜 반도체층의 펜스부를 선택적으로 식각한다.
선택적 에피택셜, 단축 변형, 평탄화, 선택적 식각

Description

선택적인 에피택셜 반도체층의 형성방법{method of forming selective epitaxial semiconductor layer}
도 1a 및 도 1b는 본 발명의 일실시예에 따른 선택적인 에피택셜 반도체층을 형성하는 방법들을 사용하여 모스 트랜지스터를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 선택적 에피택셜 반도체층의 형성방법을 사용하여 모스 트랜지스터를 제조하는 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일실시예에 따른 선택적 에피택셜 반도체층의 형성방법을 사용하여 형성된 에피택셜 실리콘층을 보여주는 전자 현미경 이미지이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 선택적인 에피택셜 반도체층의 형성방법에 관한 것이다.
반도체 소자는 모스 트랜지스터와 같은 개별소자(descrete device)를 스위칭 소자로 널리 채택하고 있다. 이에 따라, 상기 반도체소자의 특성을 개선시키기 위하여 고성능 모스 트랜지스터(high performance MOS transistor)를 구현하는 것이 필요하다. 반도체 소자의 고속화 및 고집적화가 가속화됨에 따라 미세화된 반도체 소자의 특성을 향상시키기 위한 여러가지 연구가 시도되고 있다. 특히 모스 트랜지스터에 있어서 채널 내에서의 캐리어인 전자와 정공의 이동도(mobility)는 드레인 전류와 스위칭 특성에 직접적인 영향을 미치므로 소자의 고집적화와 고속화를 이루는데 있어 핵심적으로 고려해야할 사항이다.
채널 길이를 감소시키거나 게이트 절연막의 두께를 감소시킴으로써 모스 트랜지스터의 채널 내에서의 캐리어 이동도를 향상시킬 수 있다. 그러나, 채널 길이의 감소는 단 채널효과를 수반하게 되며 보다 복잡하고 비싼 포토리소그래피 공정을 요구하게 된다. 또한, 상기 게이트 절연막의 두께를 감소시키는 것은 상기 게이트 절연막을 통한 누설전류를 증가시켜 소자의 성능을 열화시킬 수 있다.
한편, 채널이 형성되는 반도체 기판에 단축 스트레스(uniaxial stress)를 인가하여 변형된 채널(strained channel) 내에서의 캐리어 이동도를 향상시키는 방법들이 널리 연구되고 있다. 단축 변형 실리콘층(uniaxial strained silicon layer)을 갖는 모스 트랜지스터를 형성하는 일반적인 공정이 톰슨(Thompson) 등에 의하여 보고된 논문(A 90-nm Logic Technology Featurtin Strainde-Silicon, IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. 51, No. 11, p1790, Novembemver 2004)에 개시된바 있다. 상기 단축 변형 실리콘층을 형성하는 공정은 게이트 패턴을 형성하는 공정과, 상기 게이트 패턴 양옆의 반도체 기판내에 소정 깊이를 갖는 리세스 들을 형성하는 공정, 및 선택적인 에피택셜 성장 공정을 사용하여 상기 리세스들 내에 상기 반도체 기판과 다른 격자상수를 갖는 단결정 반도체층을 형성하는 공정을 포함한다. 그러나, 에피택셜 성장 공정에 의하여 상기 리세스들 내에 형성되는 상기 단결정 반도체층은 평탄하지 못한 표면 모폴로지(uneven surface morphology) 를 갖을 수 있다. 즉, 상기 단결정 반도체층은 상기 리세스들의 중심부에서 측벽부로 갈 수록 급격하게 큰 두께를 가질 수 있다. 이는, 상기 리세스들의 중심에서는 상기 단결정 반도체층이 상기 리세스들의 바닥면 상에서만 성장하는데 반하여, 상기 리세스들의 측벽부에서는 바닥면 및 측벽 상에서 동시에 성장하는 것에 기인한다. 그 결과, 상기 단결정 반도체층은 상기 게이트 패턴의 측벽부를 덮도록 과도성장될 수 있다. 이러한, 상기 단결정 반도체층의 평탄하지 못한 표면 모폴로지는 후속의 불순물 이온 주입공정에 의하여 형성되는 소스/드레인 영역의 불순물 프로파일에 불리한 영향을 미치게 되어 모스 트랜지스터의 전기적 특성을 열화시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 리세스 내에 평탄한 표면 모폴로지를 갖는 에피택셜 반도체층을 형성할 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 리세스 내에 평탄한 표면 모폴로지를 갖도록 형성된 에피택셜 반도체층을 구비하는 반도체 소자의 제조방법이 제공된다. 이 방법은 반도체 기판 내에 리세스를 형성하는 것을 구비한다. 상기 리세스를 갖는 상기 반도체 기판을 반응챔버 내로 로딩시킨다. 상기 반응챔버 내로 반도체 소스 가스 및 메인 식각 가스를 주입하여 상기 리세스들의 측벽 및 바닥면 상에 에피택셜 반도체층을 선택적으로 성장시킨다. 상기 반응챔버 내로 선택적 식각 가스를 주입하여 상기 리세스의 측벽에 인접하여 상기 반도체 기판의 주표면 상으로 성장된 상기 에피택셜 반도체층의 펜스부를 선택적으로 식각한다.
몇몇 실시예들에 있어서, 상기 반도체 소스 가스 및 상기 메인 식각가스를 주입하는 공정과 상기 선택적 식각가스를 주입하는 공정을 적어도 1회 번갈아 가면서 반복적으로(alternately and repeatedly) 수행하여 상기 리세스를 채우고 평탄한 상부면을 갖는 최종 에피택셜 반도체층들을 형성할 수 있다.
다른 실시예들에 있어서, 상기 반도체 기판은 단결정 실리콘 기판, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판, 단결정 실리콘 카바이드 기판 또는 이들중 어느 하나의 층을 구비하는 에스오아이 기판일 수 있다.
또 다른 실시예들에 있어서, 상기 리세스를 형성하는 것은, 상기 반도체 기판의 소정영역을 선택적으로 건식 이방성식각하는 것을 포함 할 수 있다.
또 다른 실시예들에 있어서, 상기 반도체 소스 가스는 실리콘 소스 가스, 게르마늄 소스 가스, 실리콘 게르마늄 소스 가스 또는 실리콘 카바이드 소스 가스일 수 있다.
또 다른 실시예들에 있어서, 상기 메인 식각 가스 및 상기 선택적 식각 가스는 상기 에피택셜 반도체층의 원자들과 반응하는 할로겐 원소를 함유하는 가스들일 수 있다. 이 경우에, 상기 메인 식각 가스 및 상기 선택적 식각 가스는 염화수소 (HCl) 가스, 염소(Cl2) 가스 또는 육불화황(SF6) 가스일 수 있다. 이에 더하여, 상기 메인 식각 가스 및 상기 선택적 식각 가스는 수소(H2) 가스, 아르곤(Ar) 가스, 질소(N2) 가스, 산소(O2) 가스 또는 헬륨(He) 가스를 더 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 선택적 식각 가스를 주입하기 전에, 상기 반응 챔버 내로 제1 퍼지 가스를 주입할 수 있다. 또한, 상기 선택적 식각 가스를 주입한 후에, 상기 반응 챔버 내로 제2 퍼지가스를 주입할 수 있다. 상기 제1 및 제2 퍼지 가스들은 수소 가스일 수 있다.
본 발명의 다른 양태에 의하면, 리세스 내에 평탄한 표면 모폴로지를 갖도록 형성된 에피택셜 반도체층을 구비하는 모스 트랜지스터의 제조방법이 제공된다. 이 방법은 반도체 기판 상에 게이트 패턴을 형성는 것을 구비한다. 상기 게이트 패턴의 측벽들 상에 절연성 스페이서를 형성한다. 상기 게이트 패턴 양옆의 상기 반도체 기판 내에 리세스들을 형성한다. 상기 리세스들을 갖는 상기 반도체 기판을 반응챔버 내로 로딩시킨다. 상기 반응챔버 내로 반도체 소스 가스 및 메인 식각 가스를 주입하여 상기 리세스들의 측벽들 및 바닥면들 상에 에피택셜 반도체층을 선택적으로 성장시킨다. 상기 반응챔버 내로 선택적 식각 가스를 주입하여 상기 리세스의 측벽들에 인접하여 상기 반도체 기판의 주 표면 상으로 성장된 상기 에피택셜 반도체층의 펜스부를 선택적으로 식각한다.
몇몇 실시예들에서, 상기 반도체 소스 가스 및 상기 메인 식각가스를 주입하 는 공정과 상기 선택적 식각가스를 주입하는 공정을 적어도 1회 번갈아 가면서 반복적으로 수행하여 상기 리세스를 채우고 평탄한 상부면을 갖는 최종 에피택셜 반도체층들을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 선택적인 에피택셜 반도체층을 형성하는 방법들을 사용하여 모스 트랜지스터를 제조하는 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 7은 본 발명의 일 실시예에 따른 선택적 에피택셜 반도체층의 형성방법을 사용하여 모스 트랜지스터를 제조하는 방법을 설명하기 위한 단면도들이다.
도 1a, 도 1b 및 도 2를 참조하면, 반도체 기판(100)을 준비한다(도 1a의 단계 1). 상기 반도체 기판(100)은 단결정 반도체 바디층(single crystalline semiconductor body layer)을 갖는 에스오아이 기판이거나 단결정 반도체 웨이퍼일 수 있다. 상기 단결정 반도체 바디층은 단결정 실리콘층, 단결정 게르마늄층, 단결정 실리콘 게르마늄층 또는 단결정 실리콘 카바이드층일 수 있고, 상기 단결정 반도체 웨이퍼는 단결정 실리콘 웨이퍼, 단결정 게르마늄 웨이퍼, 단결정 실리콘 게르마늄 웨이퍼 또는 단결정 실리콘 카바이드 웨이퍼일 수 있다. 본 실시예들에서, 설명의 편의를 위하여 상기 반도체 기판(100)은 단결정 실리콘 웨이퍼인 것으로 가정한다.
상기 반도체 기판(100)의 소정영역에 소자분리막(102)을 형성하여 활성영역 (101)을 한정한다. 상기 소자분리막(102)은 통상의 트렌치 소자분리 기술을 사용하여 형성할 수 있다. 상기 소자분리막(102)을 갖는 상기 반도체 기판의 주표면(100s) 상에 게이트 절연막(104)을 형성하고, 상기 게이트 절연막(104)을 갖는 반도체 기판(100) 상에 게이트 도전막 및 캐핑 절연막을 차례로 형성한다. 상기 게이트 도전막은 폴리 실리콘막으로 형성될 수 있고, 상기 캐핑 절연막은 실리콘 질화막으로 형성될 수 있다. 상기 캐핑막 및 상기 게이트 도전막을 패터닝하여 상기 활성영역(101)의 상부를 가로지르는 게이트 패턴(110)을 형성한다.(도 1a의 단계 3) 이 경우에, 상기 게이트 절연막(104) 역시 식각되어 상기 게이트 전극(106)에 인접한 상기 반도체 기판(100)의 주 표면(100s), 즉 상기 활성영역(101)의 표면이 노출될 수 있다. 상기 게이트 패턴(110)은 차례로 적층된 상기 게이트 절연막(104), 게이트 전극(106) 및 캐핑막 패턴(108)으로 구성된다.
도 1a, 도 1b 및 도 3을 참조하면, 상기 게이트 패턴(110)을 이온주입 마스크로 사용하여 상기 활성영역(101) 내로 불순물 이온들을 주입하여 저농도 불순물 영역들(low concentration impurity regions; 112)을 형성할 수 있다. 상기 저농도 불순물 영역들(112)은 상기 반도체 기판(100)과 반대의 도전형을 갖는 불순물 이온들을 주입하여 형성한다. 예를 들면, 상기 반도체기판(100)이 P형 실리콘 기판인 경우에, 상기 저농도 불순물 영역들(112)은 N형의 불순물 이온들을 주입하여 형성될 수 있다. 상기 저농도 불순물 영역(112)을 갖는 기판의 전면 상에 절연성 스페이서막(insulating spacer layer), 즉 게이트 스페이서막을 형성한다. 상기 절연성 스페이서막은 실리콘 산화막 및 실리콘 질화막을 차례로 적층시키어 형성할 수 있다. 상기 절연성 스페이서막을 이방성 식각하여 상기 게이트 패턴(110)의 측벽 상에 절연성 스페이서(118)를 형성한다.(도 1의 단계 5) 결과적으로, 상기 게이트 스페이서(118)는 내부 산화막 스페이서(inner oxide spacer; 114) 및 외부 질화막 스페이서(outer nitride spacer; 116)를 구비하도록 형성된다.
도 1a, 도 1b 및 도 4를 참조하면, 상기 게이트 패턴(110), 상기 절연성 스페이서(118) 및 상기 소자 분리막(102)을 식각 마스크들로 사용하여 상기 반도체 기판(100)을 건식 이방성 식각하여 상기 반도체기판(100)의 주 표면(101s)으로 부터 소정 깊이를 갖는 리세스들(120)을 형성한다.(도 1a의 단계 7) 도 4에 도시된 바와 같이, 상기 리세스들(120)은 상기 절연성 스페이서(118)를 갖는 상기 게이트 패턴(110) 및 상기 소자 분리막(102)에 자기정렬될 수 있다. 또한, 상기 리세스들(120)은 반도체 바닥면들(120a), 상기 게이트 패턴(110)에 인접한 반도체 측벽들(120b) 및 소자 분리막에 의하여 한정될 수 있다.
도 1a, 도 1b 및 도 5를 참조하면, 상기 리세스들(120)을 갖는 반도체 기판(100)의 표면을 사전 세정하여 상기 리세스들(120)의 반도체 바닥면들(120a) 및 반도체 측벽들(120b) 상의 자연산화막 및 오염물질들을 제거한다.(도 1a의 단계 9) 상기 사전 세정은 건식 세정 또는 습식 세정 공정을 통하여 이루어질 수 있다. 상기 세정된 기판을 에피택셜 장비의 반응 챔버 내로 로딩시킨다.(도 1a의 단계 11) 이어서, 상기 에피택셜 장비의 제어부(controller)의 제1 레지스터(register)에 할당된(allocated) N값을 "0"으로 초기화시킴과 동시에 제2 레지스터에 할당된 K값을 원하는 사이클 수로 설정한다(도 1a의 단계 13).
계속해서, 상기 반응 챔버 내의 공기를 진공펌프를 사용하여 배출시키어 상기 반응 챔버 내부의 압력을 대기압(1 atmosphere)보다 낮은 저기압으로 조절한다(도 1a의 단계 15). 다음에, 상기 반응 챔버 내의 상기 반도체기판을 소정의 공정온도로 가열시킨다(도 1a의 단계 17). 상기 가열된 기판의 표면, 특히 상기 리세스들(120)에 의하여 노출된 반도체 표면은 인시투 세정 공정을 사용하여 세정될 수 있다(도 1b의 19). 상기 인시투 세정 공정은 상기 반응 챔버 내로 세정 가스(cleaning gas)를 주입시킴으로써 이루어질 수 있다. 상기 세정 가스로는 수소 가스가 사용될 수 있고, 상기 인시투 세정 공정 동안 상기 기판은 약 700℃ 내지 950℃의 온도로 가열될 수 있다.
상기 인시투 세정 공정이 완료된 후, 상기 공정 챔버 내로 반도체 소스 가스 및 메인 식각 가스를 주입한다.(도 1b의 단계 21) 상기 반도체 소스 가스 및 상기 메인 식각 가스는 약 5초 내지 약 100초 동안 주입될 수 있다. 그 결과, 상기 리세스들(120) 내에 에피택셜 반도체층들(122)이 성장된다. 상기 메인 식각 가스는 상기 캐핑 절연막(108), 상기 절연성 스페이서(118) 및 상기 소자 분리막(102)과 같은 절연막 상에 에피택셜 반도체층이 형성되는 것을 방지하는 역할을 한다. 상 기 메인 식각 가스로는 상기 에피택셜 반도체층 내의 원자들과 반응하는 할로겐 원소를 함유하는 가스일 수 있다. 예를 들면, 상기 메인 식각 가스는 염화수소(HCl) 가스, 염소(Cl2) 가스 또는 육불화황(SF6) 가스일 수 있다. 더 나아가, 상기 메인 식각 가스는 수소(H2) 가스, 아르곤(Ar) 가스, 질소(N2) 가스, 산소 (O2) 가스 또는 헬륨(He) 가스와 같은 희석 가스를 더 포함할 수 있다.
상기 반도체 소스 가스는 상기 에피택셜 반도체층들(122)의 종류에 따라 결정된다. 상기 에피택셜 반도체층들(122)을 실리콘층으로 형성하고자 하는 경우에, 상기 반도체 소스 가스는 사일레인(silane; SiH4) 가스, 다이사일레인(disilane; Si2H6) 가스, 다이클로로사일레인(dichlorosilane; SiH2Cl2) 가스, SiHCl3 가스 또는 SiCl4 가스와 같은 실리콘 소스 가스일 수 있다. 상기 에피택셜 반도체층들(122)을 게르마늄층으로 형성하고자 하는 경우에, 상기 반도체 소스 가스는 GeH4 가스와 같은 게르마늄 소스 가스가 사용될 수 있다. 더 나아가서, 상기 에피택셜 반도체층들(122)을 실리콘 게르마늄(SiGe)층으로 형성하기 위해서는 상기 반도체 소스 가스 로서 상기 실리콘 소스 가스와 아울러서 상기 게르마늄 소스 가스가 함께 사용될 수 있다. 이에 더하여, 상기 에피택셜 반도체층들(122)을 실리콘 카바이드(SiCx)층으로 형성하기 위해서는 상기 반도체 소스 가스로서 상기 실리콘 소스 가스와 아울러서 탄소 소스 가스가 함께 사용될 수 있다. 상기 탄소 소스 가스는 C2H6 가스 또 는 CH3SiH3 가스일 수 있다.
한편, 상기 반도체 소스 가스 및 상기 메인 식각 가스를 주입하는 동안 도펀트 가스가 추가로 주입될 수 있다. 상기 도펀트 가스로는 포스핀 가스(phosphine; PH3), 다이보레인 가스(diborane; B2H6) 또는 아사인 가스(arsine; AsH3)가 사용될 수 있다. 이에 따라, 상기 에피택셜 반도체층들(122)은 인시투 도우프트 반도체층들(In-situ doped semiconductor layers)일 수 있다.
도 5에 도시된 바와 같이, 상기 에피택셜 반도체층들(122)은 상기 리세스들(120)의 반도체 측벽들(120b)에 인접하여 상기 반도체 기판의 주표면(100s) 상으로 과도 성장된 펜스부들(fence portions ;F)을 갖도록 성장된다. 이경우, 상기 펜스부들(F)은 상기 절연성 스페이서(118)의 하부 영역을 덮도록 과도성장된다. 이는, 상기 에피택셜 반도체층들(122)이 상기 반도체 측벽들(120b)로 부터 먼 부분에서는 상기 반도체 바닥면들(120a) 상에서만 성장하는데 반하여 상기 반도체 측벽들(120b) 부근에서는 상기 반도체 측벽들(120b) 및 상기 반도체 바닥면들(120a) 상에서 동시에 성장하는 것에 기인한다. 즉, 상기 펜스부들(F)은 상기 반도체 측벽들(120b)로 부터의 측방향 성장에 기인하여 형성된다. 상기 펜스부들(F)은 후속의 불순물 이온 주입공정에 의하여 형성되는 소스/드레인 영역의 불순물 프로파일에 불리한 영향을 미치게 되어 모스 트랜지스터의 전기적 특성을 열화시킬 수 있다.
상기 반도체 소스 가스 및 메인 식각가스를 주입하여 상기 에피택셜 반도체층들(122)을 형성한 후에, 상기 반응 챔버 내로 제1 퍼지 가스를 주입할 수 있다.( 도 1b의 단계 23) 상기 제1 퍼지 가스는 수소 가스일 수 있다. 상기 제1 퍼지 가스, 즉 수소 가스는 상기 반응 챔버 내에 잔존하는 공정 가스들을 배출시킬 뿐만 아니라 상기 에피택셜 반도체층들(122)의 표면들 상의 자연 산화막 및 오염물질을 제거한다.
도 1a, 도 1b 및 도 6을 참조하면, 상기 제1 퍼지 가스를 주입한 후에, 상기 반응 챔버 내로 선택적 식각 가스(124)를 주입하여 상기 에피택셜 반도체층들(122)의 펜스부들(F)을 선택적으로 식각한다.(도 1b의 단계 25) 그 결과, 상기 절연성 스페이서(118)의 하부영역을 덮도록 상기 반도체 기판의 주표면(100s)상으로 과도 성장된 상기 펜스부들(F)이 선택적으로 제거된다. 상기 선택적 식각 가스(124)는 상기 에피택셜 반도체층들(122) 내의 원자들과 반응하는 할로겐 원소를 함유하는 가스일 수 있다. 예를 들면, 상기 선택적 식각 가스는 염화수소(HCl) 가스, 염소(Cl2) 가스 또는 육불화황(SF6) 가스일 수 있다. 더 나아가, 상기 선택적 식각 가스(124)는 수소(H2) 가스, 아르곤(Ar) 가스, 질소(N2) 가스, 산소 (O2) 가스 또는 헬륨(He) 가스와 같은 희석 가스를 더 포함할 수 있다. 상기 선택적 식각 가스(124)는 상기 반응챔버 내로 약 5초 내지 약 100초 동안 주입될 수 있다. 상기 반도체 바닥면(120a) 상에서 성장되는 상기 에피택셜 반도체층들(122)은 (100) 결정면을 가지고 성장되는 반면, 상기 반도체 측벽들(120b) 상에서 성장되는 상기 에피택셜 반도체층들(122), 즉 상기 펜스부들(F)은 (111) 또는 (311) 결정면을 가지고 성장된다. 상기 (111) 또는 (311) 결정면을 가지고 성장되는 상기 펜스부들(F)의 식각률은 상기 (100) 결정면을 가지고 성장되는 상기 에피택셜 반도체층들(122)의 다른 부분들의 식각률 보다 크다. 그 결과, 도 6에 도시된 바와 같이, 상기 선택적 식각 가스(124)가 주입되는 동안, 상기 펜스부들(F)은 상기 에피택셜 반도체층들(122)의 다른 부분들 보다 빨리 식각되고, 상기 에피택셜 반도체층들(122)의 다른 부분들은 상기 리세스들(120) 내에 잔존하게 된다. 이 과정에서, 상기 에피택셜 반도체층들(122)의 다른 부분들 또한 소정 부분 식각될 수 있다. 따라서, 상기 선택적 식각가스(124)를 주입하여 상기 펜스부들(F)을 선택적으로 제거한 후, 상기 리세스들(120) 내에 잔존하는 상기 에피택셜 반도체층들(122)은 상기 선택적 식각가스(124)가 주입되기 전에 비하여 전체적으로 감소된 크기를 가질 수 있다.
상기 선택적 식각 가스(124)를 주입한 후에, 상기 반응 챔버 내로 제2 퍼지 가스를 주입할 수 있다.(도 1b의 단계 27) 상기 제2 퍼지 가스는 상기 제1 퍼지 가스와 동일한 가스 일 수 있다.
도 1a, 도 1b 및 도 7을 참조하면, 상기 제2 퍼지 가스를 주입한 후에 상기 "N"을 1만큼 증가시킨다.(도 1b의 단계 29). 이어서, 상기 증가된 N을 상기 K와 비교한다.(도 1b의 단계 31) 상기 N이 상기 K와 같을 때까지 상기 반도체 소스 가스 및 메인 식각 가스의 주입 공정, 상기 제1 퍼지 공정, 상기 선택적 식각 가스의 주입 공정 및 상기 제2 퍼지 공정을 순차적으로 그리고 반복적으로 실시하여 상기 리세스들(120) 내에 원하는 두께를 갖는 최종 에피택셜 반도체층들(122′)을 형성한다. 상술한 바와 같이, 상기 공정들을 반복하는 동안 상기 절연성 스페이서(118)의 하부영역을 덮도록 상기 반도체 기판의 주표면(100s)상으로 과도성장된 펜 스부들(F)은 선택적으로 제거된다. 따라서, 상기 최종 에피택셜 반도체층들(122′)은 도 7에 도시된 바와 같이 평탄한 상부면을 갖도록 형성될 수 있다. 더 나아가, 상기 최종 에피택셜 반도체층들(122′)은 상기 반도체 기판의 주 표면(100s)으로 부터 상승된 두께를 갖도록 형성될 수 있다. 이 경우에, 상기 최종 에피택셜 반도체층들(122′)은 상승된 소스/드레인 구조(elevated source/drain structure)를 구성할 수 있다.
상기 최종 에피택셜 반도체층들(122′)을 형성한 후에, 상기 게이트 패턴(110), 상기 절연성 스페이서(118) 및 상기 소자분리막(102)을 이온 주입 마스크들로 사용하여 상기 반도체 기판 내에 불순물 이온들을 주입하여 소스/드레인 영역들(126)을 형성할 수 있다. 상기 소스/드레인 영역들(120)은 상기 저농도 불순물 영역들(112)과 동일한 도전형의 불순물 이온들을 주입함으로써 형성된다. 또한, 상기 소스/드레인 영역들(126)은 상기 저농도 불순물 영역(112)보다 높은 불순물 농도를 갖도록 형성된다. 그 결과, 상기 게이트 패턴(110)의 양 옆에 엘디디형의 소스/드레인 영역들(128)이 형성될 수 있다. 한편, 상술한 바와 같이 상기 반도체 소스 가스 및 상기 메인 식각 가스를 주입하는 동안 도펀트 가스가 추가로 주입된 경우에, 상기 소스/드레인 영역들(120)을 형성하기 위한 불순물 이온주입 공정은 생략될 수 있다.
<실험예>
도 8은 본 발명의 일실시예에 따른 선택적 에피택셜 반도체층의 형성방법을 사용하여 형성된 에피택셜 실리콘층을 보여주는 전자 현미경 이미지이다. 도 8의 결과를 보여주는 상기 에피택셜 실리콘층은 다음과 같은 공정들을 통하여 형성되었다. 먼저, 기판(51) 상에 더미 패턴(53)을 형성하였다. 상기 기판(51)으로는 그 상부에 단결정 실리콘 게르마늄층들(51′)을 구비하는 단결정 실리콘 기판이 사용되었다. 상기 더미 패턴(53)은 상기 기판(51) 상에 실리콘 산화막을 형성하고, 상기 실리콘 산화막을 패터닝하여 형성되었다. 이후, 상기 더미 패턴(53)을 식각마스크로 사용하여 상기 반도체기판을 건식 이방성식각하여 상기 더미 패턴(53)의 양옆에 리세스들(55)을 형성하였다. 상기 건식 이방성식각은 BHr 가스, O2 가스 및 He 가스의 혼합 가스를 식각가스로 사용하여 수행되었다. 이후, 본 발명의 일실시예에 따른 선택적 에피택셜 공정을 수행하여 상기 리세스들(55) 내에 단결정 실리콘층(57)을 형성하였다. 상기 선택적 에피택셜 공정은 아래 <표 1>의 주요 공정조건에 따라 수행되었다.
사전세정(습식 세정) HF, 30초
인 시투 세정 H2, 850℃
실리콘 소스가스 및 메인 식각 가스 주입 실리콘 소스가스 SiH2Cl2
메인 식각가스 HCl
운송가스 H2
온도 780℃
시간 35초
선택적 식각 가스 주입 HCl, 18초
[표 1]에 있어서, 상기 실리콘 소스가스 및 상기 메인 식각 가스를 주입하는 공정과 상기 선택적 식각 가스를 주입하는 공정은 6회 반복하여 수행되었으며, 상기 선택적 식각 가스를 주입하는 공정 전후에, H2 가스를 사용한 제1 및 제2 퍼지 공정이 각각 수행되었다.
도 8을 참조하면, 상기 단결정 실리콘층들(57)은 상기 리세스들(55) 내에 평탄한 상부면 모폴로지를 갖도록 형성되었다. 이는, 도 5에서 설명된 바와 같은 펜스부가 상기 선택적 식각 가스를 주입하는 동안 선택적으로 제거되었기 때문이다.
상술한 바와 같이 본 발명에 의하면, 반도체 소스 가스 및 메인 식각 가스를 반응 챔버내로 주입하는 공정과, 선택적 식각 가스를 상기 반응챔버 내로 주입하는 공정을 반복적을 수행함으로써, 리세스 내에 평탄한 표면 모폴로지를 갖는 에피택셜 반도체층을 선택적으로 형성할 수 있다.

Claims (24)

  1. 반도체 기판 내에 리세스를 형성하고,
    상기 리세스를 갖는 상기 반도체 기판을 반응챔버 내로 로딩시키고,
    상기 반응챔버 내로 반도체 소스 가스 및 메인 식각 가스를 주입하여 상기 리세스의 측벽 및 바닥면 상에 에피택셜 반도체층을 선택적으로 성장시키고,
    상기 반응챔버 내로 선택적 식각 가스를 주입하여 상기 리세스의 측벽에 인접하여 상기 반도체 기판의 주표면 상으로 성장된 상기 에피택셜 반도체층의 펜스부를 선택적으로 식각하는 것을 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체 소스 가스 및 상기 메인 식각가스를 주입하는 공정과 상기 선택적 식각가스를 주입하는 공정을 적어도 1회 번갈아 가면서 반복적으로(alternately and repeatedly) 수행하여 상기 리세스를 채우고 평탄한 상부면을 갖는 최종 에피택셜 반도체층들을 형성하는 것을 더 포함하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 반도체 기판은 단결정 실리콘 기판, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판, 단결정 실리콘 카바이드 기판 또는 이들중 어느 하나의 층을 구비하는 에스오아이 기판인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 리세스를 형성하는 것은, 상기 반도체 기판의 소정영역을 선택적으로 건식 이방성식각하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 반도체 소스 가스는 실리콘 소스 가스, 게르마늄 소스 가스, 실리콘 게르마늄 소스 가스 또는 실리콘 카바이드 소스 가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 메인 식각 가스 및 상기 선택적 식각 가스는 상기 에피택셜 반도체층의 원자들과 반응하는 할로겐 원소를 함유하는 가스들인 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 메인 식각 가스 및 상기 선택적 식각가스는 염화수소(HCl) 가스, 염소(Cl2) 가스 또는 육불화황(SF6) 가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 메인 식각 가스 및 상기 선택적 식각가스는 수소(H2) 가스, 아르곤(Ar) 가스, 질소(N2) 가스, 산소(O2) 가스 또는 헬륨(He) 가스를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 선택적 식각 가스를 주입하기 전에, 상기 반응 챔버 내로 제1 퍼지 가스를 주입하고,
    상기 선택적 식각 가스를 주입한 후에, 상기 반응 챔버 내로 제2 퍼지가스를 주입하는 것을 더 포함하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 퍼지 가스들은 수소 가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 반도체 기판 상에 게이트 패턴을 형성하고,
    상기 게이트 패턴의 측벽들 상에 절연성 스페이서를 형성하고,
    상기 게이트 패턴 양옆의 상기 반도체 기판 내에 리세스들을 형성하고,
    상기 리세스들을 갖는 상기 반도체 기판을 반응챔버 내로 로딩시키고,
    상기 반응챔버 내로 반도체 소스 가스 및 메인 식각 가스를 주입하여 상기 리세스들의 측벽들 및 바닥면들 상에 에피택셜 반도체층을 선택적으로 성장시키고,
    상기 반응챔버 내로 선택적 식각 가스를 주입하여 상기 리세스의 측벽들에 인접하여 상기 반도체 기판의 주표면 상으로 성장된 상기 에피택셜 반도체층의 펜스부를 선택적으로 식각하는 것을 포함하는 모스 트랜지스터의 제조방법.
  12. 제 11 항에 있어서,
    상기 반도체 소스 가스 및 상기 메인 식각가스를 주입하는 공정과 상기 선택적 식각가스를 주입하는 공정을 적어도 1회 번갈아 가면서 반복적으로(alternately and repeatedly) 수행하여 상기 리세스를 채우고 평탄한 상부면을 갖는 최종 에피택셜 반도체층들을 형성하는 것을 더 포함하는 모스 트랜지스터의 제조방법.
  13. 제 11 항에 있어서,
    상기 에피택셜 반도체층의 펜스부는 상기 절연성 스페이서의 하부를 덮도록 성장되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  14. 제 11 항에 있어서,
    상기 반도체 기판은 단결정 실리콘 기판, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판, 단결정 실리콘 카바이드 기판 또는 이들중 어느 하나의 층을 구비하는 에스오아이 기판인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  15. 제 11 항에 있어서,
    상기 리세스들을 형성하는 것은, 상기 게이트 패턴 및 상기 절연성 스페이서들을 식각마스크로 사용하여 상기 반도체 기판을 건식 이방성식각하는 것을 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  16. 제 11 항에 있어서,
    상기 반도체 소스 가스는 실리콘 소스 가스, 게르마늄 소스 가스, 실리콘 게르마늄 소스 가스 또는 실리콘 카바이드 소스 가스인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  17. 제 11 항에 있어서,
    상기 메인 식각 가스 및 상기 선택적 식각 가스는 상기 에피택셜 반도체층의 원자들과 반응하는 할로겐 원소를 함유하는 가스들인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  18. 제 17 항에 있어서,
    상기 메인 식각 가스 및 상기 선택적 식각가스는 염화수소(HCl) 가스, 염소(Cl2) 가스 또는 육불화황(SF6) 가스인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  19. 제 17 항에 있어서,
    상기 메인 식각 가스 및 상기 선택적 식각가스는 수소(H2) 가스, 아르곤(Ar) 가스, 질소 가스(N2), 산소 가스(O2) 또는 헬륨(He) 가스를 더 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  20. 제 11 항에 있어서,
    상기 반도체 소스 가스 및 메인 식각가스는 도펀트 가스와 함께 주입되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  21. 제 11 항에 있어서,
    상기 선택적 식각 가스를 주입하기 전에, 상기 반응 챔버 내로 제1 퍼지 가스를 주입하고,
    상기 선택적 식각 가스를 주입한 후에, 상기 반응 챔버 내로 제2 퍼지가스를 주입하는 것을 더 포함하는 모스 트랜지스터의 제조방법.
  22. 제 21 항에 있어서,
    상기 제1 및 제2 퍼지 가스들은 수소 가스인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  23. 제 12 항에 있어서,
    상기 최종 에피택셜 반도체층을 형성한 후에, 상기 게이트 패턴 및 상기 절연성 스페이서를 이온주입 마스크로 사용하여 상기 반도체 기판 내로 불순물 이온들을 주입하여 소스/드레인 영역들을 형성하는 것을 더 포함하는 모스 트랜지스터의 제조방법.
  24. 제 12 항에 있어서,
    상기 최종 에피택셜 반도체층들은 상기 리세스들을 채우고 상기 반도체기판의 주 표면 상으로 상승되도록 형성되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
KR1020050010272A 2004-06-17 2005-02-03 선택적인 에피택셜 반도체층의 형성방법 KR100678465B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050010272A KR100678465B1 (ko) 2005-02-03 2005-02-03 선택적인 에피택셜 반도체층의 형성방법
US11/299,447 US7361563B2 (en) 2004-06-17 2005-12-08 Methods of fabricating a semiconductor device using a selective epitaxial growth technique
US12/043,587 US7855126B2 (en) 2004-06-17 2008-03-06 Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010272A KR100678465B1 (ko) 2005-02-03 2005-02-03 선택적인 에피택셜 반도체층의 형성방법

Publications (2)

Publication Number Publication Date
KR20060089978A KR20060089978A (ko) 2006-08-10
KR100678465B1 true KR100678465B1 (ko) 2007-02-02

Family

ID=37571394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010272A KR100678465B1 (ko) 2004-06-17 2005-02-03 선택적인 에피택셜 반도체층의 형성방법

Country Status (1)

Country Link
KR (1) KR100678465B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116336B1 (ko) 2009-12-28 2012-03-16 주식회사 하이닉스반도체 반도체 장치 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530876B2 (en) * 2013-12-20 2016-12-27 International Business Machines Corporation Strained semiconductor nanowire
KR102155181B1 (ko) * 2014-01-28 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101810644B1 (ko) * 2016-01-12 2018-01-25 에스케이실트론 주식회사 에피텍셜웨이퍼 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113230A (ja) * 1984-11-08 1986-05-31 Fujitsu Ltd 半導体装置の製造方法
JPH0344077A (ja) * 1989-07-11 1991-02-25 Seiko Instr Inc 半導体装置の製造方法
JPH0346275A (ja) * 1989-07-13 1991-02-27 Seiko Instr Inc 半導体装置の製造方法
JPH0945622A (ja) * 1995-07-28 1997-02-14 Yokogawa Electric Corp 選択エピタキシャル成長層の形成方法
KR20010036270A (ko) * 1999-10-07 2001-05-07 윤종용 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법
KR20040009752A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 모스펫의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113230A (ja) * 1984-11-08 1986-05-31 Fujitsu Ltd 半導体装置の製造方法
JPH0344077A (ja) * 1989-07-11 1991-02-25 Seiko Instr Inc 半導体装置の製造方法
JPH0346275A (ja) * 1989-07-13 1991-02-27 Seiko Instr Inc 半導体装置の製造方法
JPH0945622A (ja) * 1995-07-28 1997-02-14 Yokogawa Electric Corp 選択エピタキシャル成長層の形成方法
KR20010036270A (ko) * 1999-10-07 2001-05-07 윤종용 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법
KR20040009752A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 모스펫의 제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
03044077
09045622 *
61113230

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116336B1 (ko) 2009-12-28 2012-03-16 주식회사 하이닉스반도체 반도체 장치 제조 방법

Also Published As

Publication number Publication date
KR20060089978A (ko) 2006-08-10

Similar Documents

Publication Publication Date Title
US9865734B2 (en) Semiconductor device and fabrication method thereof
US7361563B2 (en) Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100678468B1 (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US7855126B2 (en) Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
US7592214B2 (en) Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate
US7985641B2 (en) Semiconductor device with strained transistors and its manufacture
US8084318B2 (en) Methods of fabricating integrated circuit devices including strained channel regions and related devices
US20080233722A1 (en) Method of forming selective area compound semiconductor epitaxial layer
US20050279997A1 (en) Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
US20060038243A1 (en) Transistor and method of manufacturing the same
US11233123B2 (en) Fully strained channel
KR100607409B1 (ko) 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
US11094797B2 (en) Semiconductor structure having a source/drain stressor including a plurality of silicon-containing layers
KR20070100787A (ko) Ｃｖｄ 에칭 및 증착 시퀀스에 의해 형성되는 ｃｍｏｓ트랜지스터 접합 영역들
KR20060095236A (ko) 씨모스 트랜지스터 및 그 제조 방법
US7238588B2 (en) Silicon buffered shallow trench isolation
US8928126B2 (en) Epitaxial layer
KR100430404B1 (ko) 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법
KR100678465B1 (ko) 선택적인 에피택셜 반도체층의 형성방법
JP2008078519A (ja) 半導体装置の製造方法
KR100593752B1 (ko) 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법
KR101146956B1 (ko) 반도체 소자의 제조방법
KR100284137B1 (ko) 반도체 소자의 접합부 콘택 형성 방법
KR20070064455A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14