JPH0945622A - 選択エピタキシャル成長層の形成方法 - Google Patents
選択エピタキシャル成長層の形成方法Info
- Publication number
- JPH0945622A JPH0945622A JP19319495A JP19319495A JPH0945622A JP H0945622 A JPH0945622 A JP H0945622A JP 19319495 A JP19319495 A JP 19319495A JP 19319495 A JP19319495 A JP 19319495A JP H0945622 A JPH0945622 A JP H0945622A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- growth layer
- selective epitaxial
- forming
- pretreatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 選択エピタキシャル成長層を形成する工程に
おいて、ポリシリコンの発生を防止でき、歩留を向上し
得る選択エピタキシャル成長層の形成方法を実現する。 【構成】 選択エピタキシャル成長層を形成する選択エ
ピタキシャル成長層の形成方法において、所定の半導体
基板の表面に所定のパターニングを行う。前記半導体の
酸化物が除去されている個所に、前処理用の選択エピタ
キシャル成長層を形成し、エッチングにより前記前処理
用の選択エピタキシャル成長層を除去し、所定の選択エ
ピタキシャル成長層を形成する方法である。
おいて、ポリシリコンの発生を防止でき、歩留を向上し
得る選択エピタキシャル成長層の形成方法を実現する。 【構成】 選択エピタキシャル成長層を形成する選択エ
ピタキシャル成長層の形成方法において、所定の半導体
基板の表面に所定のパターニングを行う。前記半導体の
酸化物が除去されている個所に、前処理用の選択エピタ
キシャル成長層を形成し、エッチングにより前記前処理
用の選択エピタキシャル成長層を除去し、所定の選択エ
ピタキシャル成長層を形成する方法である。
Description
【０００１】
【産業上の利用分野】本発明は、選択エピタキシャル成
長層を形成する工程において、ポリシリコンの発生を防
止でき、歩留を向上し得る選択エピタキシャル成長層の
形成方法に関するものである。
長層を形成する工程において、ポリシリコンの発生を防
止でき、歩留を向上し得る選択エピタキシャル成長層の
形成方法に関するものである。
【０００２】
【従来の技術】図５〜図７は従来より一般に使用されて
いる従来例の選択エピタキシャル成長層の形成工程説明
図である。 （１）図５に示す如く、シリコン基板１０１の表面に所
定のパターニングを行う。この場合は、１０２は酸化シ
リコンである。
いる従来例の選択エピタキシャル成長層の形成工程説明
図である。 （１）図５に示す如く、シリコン基板１０１の表面に所
定のパターニングを行う。この場合は、１０２は酸化シ
リコンである。
【０００３】（２）図６に示す如く、塩化水素による気
相エッチングにより凹部１０３を形成する。 （３）図７に示す如く、酸化シリコン１０２が除去され
ている個所にエピタキシャル成長層１０４を選択エピタ
キシャル成長させる。
相エッチングにより凹部１０３を形成する。 （３）図７に示す如く、酸化シリコン１０２が除去され
ている個所にエピタキシャル成長層１０４を選択エピタ
キシャル成長させる。
【０００４】
【発明が解決しようとする課題】しかしながら、この様
なプロセスにおいては、酸化シリコン１０２の表面に、
塩化水素による気相エッチングでは取り切れないゴミ等
の汚染物Ａがあると、その汚染物を核にして、ポリシリ
コンＢが成長する。このポリシリコンＢは、パターンの
短絡やエピタキシャル成長層１０４の結晶性の悪化を招
く。
なプロセスにおいては、酸化シリコン１０２の表面に、
塩化水素による気相エッチングでは取り切れないゴミ等
の汚染物Ａがあると、その汚染物を核にして、ポリシリ
コンＢが成長する。このポリシリコンＢは、パターンの
短絡やエピタキシャル成長層１０４の結晶性の悪化を招
く。
【０００５】本発明は、この問題点を解決するものであ
る。本発明の目的は、選択エピタキシャル成長層を形成
する工程において、ポリシリコンの発生を防止でき、歩
留を向上し得る選択エピタキシャル成長層の形成方法を
提供するにある。
る。本発明の目的は、選択エピタキシャル成長層を形成
する工程において、ポリシリコンの発生を防止でき、歩
留を向上し得る選択エピタキシャル成長層の形成方法を
提供するにある。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、本発明は、選択エピタキシャル成長層を形成する選
択エピタキシャル成長層の形成方法において、以下の工
程を有することを特徴とする選択エピタキシャル成長層
の形成方法を採用したものである。 （１）所定の半導体基板の表面に所定のパターニングを
行う工程。 （２）前処理用の選択エピタキシャル成長層を形成する
工程。 （３）エッチングにより前記前処理用の選択エピタキシ
ャル成長層を除去する工程。 （４）所定の選択エピタキシャル成長層を形成する工
程。
に、本発明は、選択エピタキシャル成長層を形成する選
択エピタキシャル成長層の形成方法において、以下の工
程を有することを特徴とする選択エピタキシャル成長層
の形成方法を採用したものである。 （１）所定の半導体基板の表面に所定のパターニングを
行う工程。 （２）前処理用の選択エピタキシャル成長層を形成する
工程。 （３）エッチングにより前記前処理用の選択エピタキシ
ャル成長層を除去する工程。 （４）所定の選択エピタキシャル成長層を形成する工
程。
【０００７】
【作用】以上の方法において、所定の半導体基板の表面
に所定のパターニングを行う。前処理用の選択エピタキ
シャル成長層を形成する。エッチングにより前処理用の
選択エピタキシャル成長層を除去する。所要の選択エピ
タキシャル成長層を形成する。以下、実施例に基づき詳
細に説明する。
に所定のパターニングを行う。前処理用の選択エピタキ
シャル成長層を形成する。エッチングにより前処理用の
選択エピタキシャル成長層を除去する。所要の選択エピ
タキシャル成長層を形成する。以下、実施例に基づき詳
細に説明する。
【０００８】
【実施例】図１〜図４は、本発明の一実施例の工程説明
図である。 （１）図１に示す如く、所定の半導体基板２０１の表面
に所定のパターニングを行う。この場合は、半導体基板
２０１はシリコンが使用されている。
図である。 （１）図１に示す如く、所定の半導体基板２０１の表面
に所定のパターニングを行う。この場合は、半導体基板
２０１はシリコンが使用されている。
【０００９】（２）図２に示す如く、酸化シリコン２０
２が除去されている個所に、前処理用の選択エピタキシ
ャル成長層２０３を形成する。 （３）図３に示す如く、エッチングにより、前処理用の
選択エピタキシャル成長層２０３を除去し、この場合
は、所定の凹部２０４を形成する。エッチングは、この
場合は、塩化水素による気相エッチングが使用されてい
る。
２が除去されている個所に、前処理用の選択エピタキシ
ャル成長層２０３を形成する。 （３）図３に示す如く、エッチングにより、前処理用の
選択エピタキシャル成長層２０３を除去し、この場合
は、所定の凹部２０４を形成する。エッチングは、この
場合は、塩化水素による気相エッチングが使用されてい
る。
【００１０】（４）図４に示す如く、所定の選択エピタ
キシャル成長層２０５を形成する。
キシャル成長層２０５を形成する。
【００１１】この場合、図２に示す如く、酸化シリコン
２０２の表面に、塩化水素による気相エッチングでは取
り切れないゴミ等の汚染物Ａがあると、選択エピタキシ
ャル成長層２０５を形成する際に、その汚染物Ａを核に
して、ポリシリコンＢが成長する。
２０２の表面に、塩化水素による気相エッチングでは取
り切れないゴミ等の汚染物Ａがあると、選択エピタキシ
ャル成長層２０５を形成する際に、その汚染物Ａを核に
して、ポリシリコンＢが成長する。
【００１２】しかし、このポリシリコンＢは、図３に示
す如く、エッチング工程において、選択エピタキシャル
成長層２０３と共に除去される。
す如く、エッチング工程において、選択エピタキシャル
成長層２０３と共に除去される。
【００１３】この結果、ゴミ等を核にして発生するポリ
シリコンＢを除去することができるので、選択エピタキ
シャル成長工程前の洗浄不足等により多発するポリシリ
コンＢの発生を防止できる。
シリコンＢを除去することができるので、選択エピタキ
シャル成長工程前の洗浄不足等により多発するポリシリ
コンＢの発生を防止できる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
前処理用の選択エピタキシャル成長層形成工程を設け
て、ゴミ等を核にして発生するポリシリコンを除去する
ことができるようにしたので、選択エピタキシャル成長
工程前の洗浄不足等により多発するポリシリコンＡの発
生を防止できる。
前処理用の選択エピタキシャル成長層形成工程を設け
て、ゴミ等を核にして発生するポリシリコンを除去する
ことができるようにしたので、選択エピタキシャル成長
工程前の洗浄不足等により多発するポリシリコンＡの発
生を防止できる。
【００１５】従って、本発明によれば、選択エピタキシ
ャル成長層を形成する工程において、ポリシリコンの発
生を防止でき、歩留を向上し得る選択エピタキシャル成
長層の形成方法を実現することが出来る。
ャル成長層を形成する工程において、ポリシリコンの発
生を防止でき、歩留を向上し得る選択エピタキシャル成
長層の形成方法を実現することが出来る。
【図１】本発明の製作工程説明図で、パターニング工程
説明図である。
説明図である。
【図２】本発明の製作工程説明図で、前処理用の選択エ
ピタキシャル成長層形成工程説明図である。
ピタキシャル成長層形成工程説明図である。
【図３】本発明の製作工程説明図で、エッチング工程説
明図である。
明図である。
【図４】本発明の製作工程説明図で、選択エピタキシャ
ル成長層形成工程説明図である。
ル成長層形成工程説明図である。
【図５】従来より一般に使用されている従来例の工程説
明図で、パターニング工程説明図である。
明図で、パターニング工程説明図である。
【図６】従来より一般に使用されている従来例の工程説
明図で、エッチング工程説明図である。
明図で、エッチング工程説明図である。
【図７】従来より一般に使用されている従来例の工程説
明図で、選択エピタキシャル成長層形成工程説明図であ
る。
明図で、選択エピタキシャル成長層形成工程説明図であ
る。
２０１ 半導体基板 ２０２ 酸化シリコン ２０３ 前処理用の選択エピタキシャル成長層 ２０４ 凹部 ２０５ 選択エピタキシャル成長層
Claims (1)
- 【請求項１】選択エピタキシャル成長層を形成する選択
エピタキシャル成長層の形成方法において、 以下の工程を有することを特徴とする選択エピタキシャ
ル成長層の形成方法。 （１）所定の半導体基板の表面に所定のパターニングを
行う工程。 （２）前記半導体の酸化物が除去されている個所に、前
処理用の選択エピタキシャル成長層を形成する工程。 （３）エッチングにより前記前処理用の選択エピタキシ
ャル成長層を除去する工程。 （４）所定の選択エピタキシャル成長層を形成する工
程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319495A JPH0945622A (ja) | 1995-07-28 | 1995-07-28 | 選択エピタキシャル成長層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319495A JPH0945622A (ja) | 1995-07-28 | 1995-07-28 | 選択エピタキシャル成長層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945622A true JPH0945622A (ja) | 1997-02-14 |
Family
ID=16303876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19319495A Pending JPH0945622A (ja) | 1995-07-28 | 1995-07-28 | 選択エピタキシャル成長層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678465B1 (ko) * | 2005-02-03 | 2007-02-02 | 삼성전자주식회사 | 선택적인 에피택셜 반도체층의 형성방법 |
-
1995
- 1995-07-28 JP JP19319495A patent/JPH0945622A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678465B1 (ko) * | 2005-02-03 | 2007-02-02 | 삼성전자주식회사 | 선택적인 에피택셜 반도체층의 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7749817B2 (en) | Single-crystal layer on a dielectric layer | |
| US6864112B1 (en) | Method of production of a patterned semiconductor layer | |
| JP2004349676A (ja) | 半導体素子の製造方法 | |
| JPH0945622A (ja) | 選択エピタキシャル成長層の形成方法 | |
| JPH06204220A (ja) | ３次元シリコン・ケイ化物構造 | |
| JP2003197731A (ja) | 半導体素子の素子分離膜の形成方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| US7129184B2 (en) | Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch | |
| JPH07201734A (ja) | Ｖ−溝を利用した異種接合構造の薄膜製造方法 | |
| US6852472B2 (en) | Polysilicon hard mask etch defect particle removal | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| JP2000021778A (ja) | エピタキシャル成長方法 | |
| JPH06260427A (ja) | 半導体膜の選択成長方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| KR100645203B1 (ko) | 에피 실리콘층 성장 방법 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| JPH02119123A (ja) | 半導体装置の製造方法 | |
| KR100835407B1 (ko) | 반도체 게이트 산화막 형성 공정에서의 웨이퍼 배면 질화막제거 방법 | |
| JP2002134604A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR100189747B1 (ko) | 반도체 소자간의 격리방법 | |
| JPH05152267A (ja) | 半導体装置の製造方法 | |
| JPH0491429A (ja) | 半導体装置の製造方法 | |
| JPH118303A (ja) | 半導体装置の製造方法 | |
| JPH06326089A (ja) | 素子分離構造の形成方法 | |
| JPH0590174A (ja) | Ｓｏｉ基板の製法 |