JPH06260427A - 半導体膜の選択成長方法 - Google Patents
半導体膜の選択成長方法Info
- Publication number
- JPH06260427A JPH06260427A JP4425893A JP4425893A JPH06260427A JP H06260427 A JPH06260427 A JP H06260427A JP 4425893 A JP4425893 A JP 4425893A JP 4425893 A JP4425893 A JP 4425893A JP H06260427 A JPH06260427 A JP H06260427A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- growth
- film
- substrate
- selective growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 酸化膜パターンとの界面も平坦で結晶欠陥の
ない選択成長を行う。 【構成】 （１００）面より表面エネルギーの低い面方
位である（１１１）面方位のＳｉ基板５を用い、表面に
酸化膜２のパターンを形成し、ガスソースシリコン分子
線成長法で選択エピタキシャル成長する。すると酸化膜
２とエピタキシャル膜７の界面が平坦でファセットがな
く結晶欠陥もない。
ない選択成長を行う。 【構成】 （１００）面より表面エネルギーの低い面方
位である（１１１）面方位のＳｉ基板５を用い、表面に
酸化膜２のパターンを形成し、ガスソースシリコン分子
線成長法で選択エピタキシャル成長する。すると酸化膜
２とエピタキシャル膜７の界面が平坦でファセットがな
く結晶欠陥もない。
Description
【０００１】
【産業上の利用分野】本発明は基板上にシリコン等の半
導体膜を選択的にエピタキシャル成長させる方法に関す
る。
導体膜を選択的にエピタキシャル成長させる方法に関す
る。
【０００２】
【従来の技術】通常シリコンの選択エピタキシャル成長
にはＳｉ（１００）基板を用い、基板上に＜１１０＞方
向に閉口した矩形の酸化膜パターンを形成し、この閉口
をうめるようにエピ成長する。また微細デバイス作製の
ためには選択成長温度を低くする必要があり、この目的
のためにはシラン系ソースガスを用いた減圧気相成長を
用いる。
にはＳｉ（１００）基板を用い、基板上に＜１１０＞方
向に閉口した矩形の酸化膜パターンを形成し、この閉口
をうめるようにエピ成長する。また微細デバイス作製の
ためには選択成長温度を低くする必要があり、この目的
のためにはシラン系ソースガスを用いた減圧気相成長を
用いる。
【０００３】
【発明が解決しようとする課題】しかし通常のＳｉ（１
００）基板を用いた成長では、酸化膜と選択エピタキシ
ャル成長Ｓｉ膜の界面近傍でファセットが発生する。こ
のファセット部分は選択成長においてＳｉが埋め込まれ
ない部分になり、選択成長をデバイス作製に応用した際
には、ファセット部分はデバイスのアクティブ部分とし
て働かないことになる。このファセットは選択成長膜に
おいて酸化膜パターン部分と接する周辺部に発生する
が、この選択成長領域に占める面積はデバイスサイズの
微細化、すなわち選択成長部分の面積の微小化とともに
大きくなる。従ってサブミクロンサイズデバイス工程に
おいては、選択成長時に発生するファセットは選択成長
技術そのものの有効性を覆しかねない重大な問題とな
る。
００）基板を用いた成長では、酸化膜と選択エピタキシ
ャル成長Ｓｉ膜の界面近傍でファセットが発生する。こ
のファセット部分は選択成長においてＳｉが埋め込まれ
ない部分になり、選択成長をデバイス作製に応用した際
には、ファセット部分はデバイスのアクティブ部分とし
て働かないことになる。このファセットは選択成長膜に
おいて酸化膜パターン部分と接する周辺部に発生する
が、この選択成長領域に占める面積はデバイスサイズの
微細化、すなわち選択成長部分の面積の微小化とともに
大きくなる。従ってサブミクロンサイズデバイス工程に
おいては、選択成長時に発生するファセットは選択成長
技術そのものの有効性を覆しかねない重大な問題とな
る。
【０００４】特開昭５９−１３４８１９号公報には、Ｓ
ｉ（１１１）面基板を使えば通常の減圧気相成長法で
も、上記のようなファセットのない平坦な表面が形成で
きることが従来例として記載されているが、同公報には
この場合も矩形の酸化膜パターンとエピタキシャル成長
膜の界面にはピラミッド状のギザツキが発生することが
記載されており、結局のところ成長面を平坦にすること
はできない。
ｉ（１１１）面基板を使えば通常の減圧気相成長法で
も、上記のようなファセットのない平坦な表面が形成で
きることが従来例として記載されているが、同公報には
この場合も矩形の酸化膜パターンとエピタキシャル成長
膜の界面にはピラミッド状のギザツキが発生することが
記載されており、結局のところ成長面を平坦にすること
はできない。
【０００５】本発明の目的はこのようなファセット、ギ
ザツキのない選択成長方法を提供することにある。
ザツキのない選択成長方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明では選択成長を行う際、絶縁膜パターンを形
成する基板として表面エネルギーの低い面方位のものを
選び、しかもガスソース分子線成長法によって成長を行
う。
め、本発明では選択成長を行う際、絶縁膜パターンを形
成する基板として表面エネルギーの低い面方位のものを
選び、しかもガスソース分子線成長法によって成長を行
う。
【０００７】
【作用】選択成長における絶縁膜（以下酸化膜で説明す
る）とエピタキシャル成長膜界面のファセットは基本的
に以下の理由によって発生する。すなわち酸化膜側壁近
傍においてもシリコンがファセット面を形成せずに成長
する場合には、酸化膜側壁に接する部分のシリコン膜中
のシリコン原子は酸化膜側壁側に最近接原子をもたず、
ダングリングボンドが発生して表面エネルギーの不利が
生じる。この表面エネルギー不利を回避するためにエピ
タキシャルＳｉ膜は酸化膜側壁近傍でファセットを発生
させて、直接膜が酸化膜側壁に接する状態を避けようと
する。ただしこのとき発生したファセット表面にはやは
りダングリングボンドが存在する。このためファセット
面は常に表面エネルギーの低い面が選ばれる。一般にＳ
ｉ結晶の表面エネルギーを考えた場合、最も表面エネル
ギーが低いのは（１１１）面である。この（１１１）面
の表面エネルギーは通常基板に用いられる（１００）面
よりも低い。従ってＳｉ（１００）面上に選択成長を行
う場合には、ファセットとして例えば（１００）面より
も表面エネルギーの低い（１１１）面が現れる。一方選
択成長時の基板面方位を（１００）面よりも表面エネル
ギーの低い（１１１）面にした場合には、（１１１）面
の表面エネルギーが他の面方位の表面エネルギーよりも
十分低いために、酸化膜界面に（１１１）面以外の面方
位のファセットを作った場合に発生する表面エネルギー
が酸化膜側壁に密着して成長することによる表面エネル
ギーの損を考慮してもなお密着成長してファセットを作
らずに（１１１）面を維持しながら成長したほうが得に
なる。従って（１１１）面のような表面エネルギーの低
い面方位を選択成長基板に用いた場合にはファセット発
生が抑止される。
る）とエピタキシャル成長膜界面のファセットは基本的
に以下の理由によって発生する。すなわち酸化膜側壁近
傍においてもシリコンがファセット面を形成せずに成長
する場合には、酸化膜側壁に接する部分のシリコン膜中
のシリコン原子は酸化膜側壁側に最近接原子をもたず、
ダングリングボンドが発生して表面エネルギーの不利が
生じる。この表面エネルギー不利を回避するためにエピ
タキシャルＳｉ膜は酸化膜側壁近傍でファセットを発生
させて、直接膜が酸化膜側壁に接する状態を避けようと
する。ただしこのとき発生したファセット表面にはやは
りダングリングボンドが存在する。このためファセット
面は常に表面エネルギーの低い面が選ばれる。一般にＳ
ｉ結晶の表面エネルギーを考えた場合、最も表面エネル
ギーが低いのは（１１１）面である。この（１１１）面
の表面エネルギーは通常基板に用いられる（１００）面
よりも低い。従ってＳｉ（１００）面上に選択成長を行
う場合には、ファセットとして例えば（１００）面より
も表面エネルギーの低い（１１１）面が現れる。一方選
択成長時の基板面方位を（１００）面よりも表面エネル
ギーの低い（１１１）面にした場合には、（１１１）面
の表面エネルギーが他の面方位の表面エネルギーよりも
十分低いために、酸化膜界面に（１１１）面以外の面方
位のファセットを作った場合に発生する表面エネルギー
が酸化膜側壁に密着して成長することによる表面エネル
ギーの損を考慮してもなお密着成長してファセットを作
らずに（１１１）面を維持しながら成長したほうが得に
なる。従って（１１１）面のような表面エネルギーの低
い面方位を選択成長基板に用いた場合にはファセット発
生が抑止される。
【０００８】ただし以上の原理に基づいて実際に選択成
長を行う場合に通常の減圧気相成長法を用いた場合には
酸化膜と選択成長したシリコン膜界面にギザギザ状の結
晶欠陥が発生する。これは通常の減圧気相成長では選択
性を得るために塩化物のエッチングガスを同時に添加す
るためである。通常の減圧気相成長におけるエッチング
ガスの役割は酸化膜上に堆積するポリシリコンを除去す
るものであるが、これは同時に酸化膜近傍の結合の弱い
シリコン原子をもエッチングしてしまう。しかも通常の
減圧気相成長法での成長温度は高い（前述の特開昭５９
−１３４８１９号公報では９００〜１１００℃）ため、
このエッチング作用は強く働く。このため酸化膜近傍の
シリコン成長部分がエッチングを受けて欠陥が発生する
のである。一方本発明のようにガスソースシリコン分子
線成長法を使えばエッチングガスを添加することなく選
択成長することが可能であり、減圧気相成長法にみられ
るような酸化膜近傍のシリコン選択成長膜のエッチング
は起こらない。したがって欠陥のない良好な選択成長膜
が得られる。
長を行う場合に通常の減圧気相成長法を用いた場合には
酸化膜と選択成長したシリコン膜界面にギザギザ状の結
晶欠陥が発生する。これは通常の減圧気相成長では選択
性を得るために塩化物のエッチングガスを同時に添加す
るためである。通常の減圧気相成長におけるエッチング
ガスの役割は酸化膜上に堆積するポリシリコンを除去す
るものであるが、これは同時に酸化膜近傍の結合の弱い
シリコン原子をもエッチングしてしまう。しかも通常の
減圧気相成長法での成長温度は高い（前述の特開昭５９
−１３４８１９号公報では９００〜１１００℃）ため、
このエッチング作用は強く働く。このため酸化膜近傍の
シリコン成長部分がエッチングを受けて欠陥が発生する
のである。一方本発明のようにガスソースシリコン分子
線成長法を使えばエッチングガスを添加することなく選
択成長することが可能であり、減圧気相成長法にみられ
るような酸化膜近傍のシリコン選択成長膜のエッチング
は起こらない。したがって欠陥のない良好な選択成長膜
が得られる。
【０００９】
【実施例】以下図面を用いて本発明の実施例について説
明する。図１、２はそれぞれ、（１１１）および（１０
０）面方位を持ち酸化膜２のパターンが表面に形成され
た単結晶Ｓｉ基板１、５上にジシランガスソースＳｉ分
子線成長法で選択成長を行った後の成長部分の断面の２
次電子顕微鏡像のスケッチである。ここで各基板はｐ型
Ｓｉ４インチ基板であり、酸化膜２の形成は通常の熱酸
化法で行った。酸化膜厚は１０００Ａである。酸化膜２
の上に通常の光学リソグラフィーによりレジストの０．
２ミクロン間隔のラインアンドスペースパターンを形成
し、このレジストパターンをマスクとしてまず９５０Ａ
をドライエッチングし続いて残りの５０Ａをウエットエ
ッチングした。このようにして基板上に矩形の開口部を
もつ酸化膜２を形成した。開口部の辺の方向は図１、２
とも（１１０）方向である。レジスト除去後、これらの
基板上にガスソースＳｉ分子線成長法で７００ＡのＳｉ
エピタキシャル膜３、７を選択成長した。成長時の基板
温度は６５０℃、供給したジシランの流量は１ｓｃｃ
ｍ、成長中の圧力は１ｘ１０- 5 Ｔｏｒｒであった。成
長後のウエハーを＜１１０＞方向に沿ってへき開して２
次電子顕微鏡で観察した結果が図１、２である。図２か
ら明かなようにＳｉ（１００）基板を用いた場合には酸
化膜２の側壁との境界部分のシリコンエピタキシャル膜
３に｛１１１｝ファセット４が発生している。一方図１
からわかるように（１１１）基板を用いた場合には酸化
膜側壁界面にファセットは観測されずしかも結晶欠陥も
発生していない。
明する。図１、２はそれぞれ、（１１１）および（１０
０）面方位を持ち酸化膜２のパターンが表面に形成され
た単結晶Ｓｉ基板１、５上にジシランガスソースＳｉ分
子線成長法で選択成長を行った後の成長部分の断面の２
次電子顕微鏡像のスケッチである。ここで各基板はｐ型
Ｓｉ４インチ基板であり、酸化膜２の形成は通常の熱酸
化法で行った。酸化膜厚は１０００Ａである。酸化膜２
の上に通常の光学リソグラフィーによりレジストの０．
２ミクロン間隔のラインアンドスペースパターンを形成
し、このレジストパターンをマスクとしてまず９５０Ａ
をドライエッチングし続いて残りの５０Ａをウエットエ
ッチングした。このようにして基板上に矩形の開口部を
もつ酸化膜２を形成した。開口部の辺の方向は図１、２
とも（１１０）方向である。レジスト除去後、これらの
基板上にガスソースＳｉ分子線成長法で７００ＡのＳｉ
エピタキシャル膜３、７を選択成長した。成長時の基板
温度は６５０℃、供給したジシランの流量は１ｓｃｃ
ｍ、成長中の圧力は１ｘ１０- 5 Ｔｏｒｒであった。成
長後のウエハーを＜１１０＞方向に沿ってへき開して２
次電子顕微鏡で観察した結果が図１、２である。図２か
ら明かなようにＳｉ（１００）基板を用いた場合には酸
化膜２の側壁との境界部分のシリコンエピタキシャル膜
３に｛１１１｝ファセット４が発生している。一方図１
からわかるように（１１１）基板を用いた場合には酸化
膜側壁界面にファセットは観測されずしかも結晶欠陥も
発生していない。
【００１０】
【発明の効果】以上詳しく説明したように、本発明によ
ればシリコン選択成長時のファセット発生と結晶欠陥の
を抑止することができる。なお実施例ではＳｉ（１１
１）基板を用いたが（３１１）基板でもよい。また本発
明はシリコンのみならずＧｅ、ＳｉＧｅなど他の半導体
結晶の選択成長に関しても有効である。
ればシリコン選択成長時のファセット発生と結晶欠陥の
を抑止することができる。なお実施例ではＳｉ（１１
１）基板を用いたが（３１１）基板でもよい。また本発
明はシリコンのみならずＧｅ、ＳｉＧｅなど他の半導体
結晶の選択成長に関しても有効である。
【図１】本発明の実施例を説明するための選択成長膜の
断面の２次電子顕微鏡像の模式図である。
断面の２次電子顕微鏡像の模式図である。
【図２】従来の方法による選択成長膜の断面の２次電子
顕微鏡像の模式図である。
顕微鏡像の模式図である。
１ Ｓｉ（１００）基板 ２，６ 酸化膜 ３，７ 選択エピタキシャル成長したシリコン膜 ４ ｛１１１｝ファセット ５ Ｓｉ（１１１）基板
Claims (1)
- 【請求項１】 表面に絶縁膜パターンが形成された半導
体基板上に半導体膜を選択エピタキシャル成長させる方
法であって、前記基板として表面エネルギーの低い面方
位のものを選び、しかも成長はガスソース分子線成長に
よって行うことを特徴とする半導体膜の選択成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4425893A JPH06260427A (ja) | 1993-03-05 | 1993-03-05 | 半導体膜の選択成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4425893A JPH06260427A (ja) | 1993-03-05 | 1993-03-05 | 半導体膜の選択成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260427A true JPH06260427A (ja) | 1994-09-16 |
Family
ID=12686496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4425893A Pending JPH06260427A (ja) | 1993-03-05 | 1993-03-05 | 半導体膜の選択成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260427A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205065A (ja) * | 1995-11-22 | 1997-08-05 | Nec Corp | 半導体装置の製造方法 |
| US5963822A (en) * | 1996-04-12 | 1999-10-05 | Kabushiki Kaisha Toshiba | Method of forming selective epitaxial film |
| JPH11274171A (ja) * | 1998-01-30 | 1999-10-08 | St Microelectronics Sa | 単結晶シリコン領域の堆積法 |
| WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2005537672A (ja) * | 2002-09-03 | 2005-12-08 | ユニバーシティー オブ ワーウィク | 格子調整半導体基板の形成 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6117491A (ja) * | 1984-07-03 | 1986-01-25 | Nec Corp | 単結晶薄膜の製造方法 |
| JPH02101784A (ja) * | 1988-10-11 | 1990-04-13 | Matsushita Electric Ind Co Ltd | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ |
-
1993
- 1993-03-05 JP JP4425893A patent/JPH06260427A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6117491A (ja) * | 1984-07-03 | 1986-01-25 | Nec Corp | 単結晶薄膜の製造方法 |
| JPH02101784A (ja) * | 1988-10-11 | 1990-04-13 | Matsushita Electric Ind Co Ltd | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09205065A (ja) * | 1995-11-22 | 1997-08-05 | Nec Corp | 半導体装置の製造方法 |
| US5963822A (en) * | 1996-04-12 | 1999-10-05 | Kabushiki Kaisha Toshiba | Method of forming selective epitaxial film |
| JPH11274171A (ja) * | 1998-01-30 | 1999-10-08 | St Microelectronics Sa | 単結晶シリコン領域の堆積法 |
| WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2005537672A (ja) * | 2002-09-03 | 2005-12-08 | ユニバーシティー オブ ワーウィク | 格子調整半導体基板の形成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430280B1 (en) | Selective and non-selective deposition of Si1-x Gex on a Si substrate that is partially masked with Si O2 | |
| JP4444104B2 (ja) | 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス | |
| EP2062290B1 (en) | Defect reduction using aspect ratio trapping | |
| JP2000164929A5 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JPH07263355A (ja) | 半導体装置の製造方法，半導体結晶表面のクリーニング方法，及び半導体装置 | |
| US5363793A (en) | Method for forming crystals | |
| JPH06260427A (ja) | 半導体膜の選択成長方法 | |
| JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
| JPH0715888B2 (ja) | シリコンエピタキシャル膜の選択成長方法及びその装置 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JP2861601B2 (ja) | シリコンエピタキシャル膜の選択成長方法及び成長装置 | |
| JP2861600B2 (ja) | シリコンエピタキシャル膜の選択成長方法及び成長装置 | |
| JP2002201099A (ja) | 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法 | |
| JP3977142B2 (ja) | 量子ドットの形成方法 | |
| JP2518813B2 (ja) | ▲ｉｉｉ▼−ｖ族化合物半導体の選択ガスエツチング方法 | |
| JP2002201098A (ja) | 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法 | |
| JPS61295624A (ja) | 半導体基板の製造方法 | |
| JPH04125920A (ja) | 半導体薄膜の成長方法 | |
| JP2982453B2 (ja) | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 | |
| JPH05347251A (ja) | 三−五族化合物半導体気相成長方法および半導体装置 | |
| JPH07193007A (ja) | エピタキシャル成長方法 | |
| JPH0419700B2 (ja) | ||
| JPH04306821A (ja) | 化合物半導体結晶成長方法 | |
| JP2786561B2 (ja) | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 | |
| KR100243383B1 (ko) | 반도체 박막 선택 성장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951205 |