KR100243383B1 - 반도체 박막 선택 성장방법 - Google Patents

반도체 박막 선택 성장방법 Download PDF

Info

Publication number
KR100243383B1
KR100243383B1 KR1019960061305A KR19960061305A KR100243383B1 KR 100243383 B1 KR100243383 B1 KR 100243383B1 KR 1019960061305 A KR1019960061305 A KR 1019960061305A KR 19960061305 A KR19960061305 A KR 19960061305A KR 100243383 B1 KR100243383 B1 KR 100243383B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
semiconductor thin
dielectric mask
low energy
Prior art date
Application number
KR1019960061305A
Other languages
English (en)
Other versions
KR19980043447A (ko
Inventor
노정래
김성복
이일항
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960061305A priority Critical patent/KR100243383B1/ko
Publication of KR19980043447A publication Critical patent/KR19980043447A/ko
Application granted granted Critical
Publication of KR100243383B1 publication Critical patent/KR100243383B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 불활성기체의 저에너지 이온 빔을 이용하여 GaAs등의 화합물 반도체 및 Si 등의 반도체 박막을 낮은 성장온도에서 기판의 국부적인 영역에만 선택적으로 성장하는 방법에 관한 것으로서, 종래기술에서 고온 공정이 수반되는 불순물의 확산, 계면에서의 물질확산, 비균형 열 팽창에 따르는 결함이 발생했던 문제점을 해결하기 위해, 본 발명은 기판 위에 소정 패턴의 유전체 마스크를 형성한 후, 그 결과물 전면에 불활성 기체의 저에너지 이온을 원료물질과 동시에 공급하여 상기 유전체 마스크가 형성되지 않은 부분에 반도체 박막을 형성하는 공정을 수행함으로써, 공정을 단순화할 수 있고, 공정을 일괄적으로 수행함으로써 특성이 우수한 소자를 제작할 수 있는 것이다.

Description

반도체 박막 선택 성장 방법(Selective growth method of semiconductor film)
본 발명은 반도체 소자 제작 공정시 별도의 리소그래피 공정을 수행하지 않고도 기판의 국부적인 영역에만 박막을 선택적으로 성장하는 반도체 박막성장방법에 관한 것으로서, 특히 저에너지 이온 빔을 이용한 반도체 박막성장방법에 관한 것이다.
최근 각종 시스템이 지능화, 멀티미디어화되어 감에 따라서 초고속 및 대용량의 단위소자에 대한 요구가 절실하며, 이를 위해서는 단위소자가 초고집적화 되어 가는 추세이다.
종래에는 기판 전체에 박막을 성장한 후에, 리소그래피 공정과 건식식각 공정을 수행하여 소자 제작에 요구되는 패턴을 유전체 마스크로 정의한 기판위에 높은 성장온도를 이용하여 마스크가 없이 노출된 부위에만 선택적으로 박막을 성장하는 방법을 이용하였다. 이와같이 고온 공정을 이용한 종래기술은 초고집적의 단위소자를 제작하는데 있어서 공정 단계가 증가하고, 고가의 리소그래피 장비가 요구되며, 건식식각 공정에 따른 계면의 결함 발생등의 문제점을 발생시켰다. 또한 공정이 복잡해지며 고가의 장비가 요구되는 비경제성의 단점이 되었을뿐 아니라, 제작된 소자의 효율 및 수율이 저하되는 등의 문제점도 초래하였다. 다시 말하면, 기판의 일부분에 유전체 마스를 형성한 후, 마스크가 없는 영역에만 박막을 증착하는 선택성장법은 일반적인 박막 증착의 경우 보다 매우 높은 성장온도를 요구하게 되므로, 불순물의 확산, 계면에서의 물질 확산, 비균형 열 팽창에 따르는 결함의 발생 등 많은 문제점이 야기될 수가 있었다. 이러한 문제점들은 제작된 소자의 특성에도 커다란 영향을 미치는 요인으로 작용하고 있다.
이와같은 종래기술과 관련된 선행특허의 예들을 본 발명과 비교해보면서 부연 설명하겠다.
먼저, "Molecular beam epitaxy for selective epitaxial growth of Ⅲ-V compound semiconductor(미국특허 4, 948, 751)"은 화합물 반도체를 기판에 선택적으로 성장하기 위해, 성장이 진행되지 않아야할 부분에는 유전체 마스크로 패턴한 후, 높은 성장온도에서 GaAs, InAs등을 성장한 것으로서, 이는 고온 공정에 따른 상술한 문제점을 가지고 있다.
또 다른 선행특허의 예로서, "Selective growth of GaAs in the MOMBE and MOCVD(미국특허 5, 212, 113)"는 Ⅲ-VI 화합물 반도체 물질을 OMCVD방법으로 성장할 때, HCl이나 할로겐화물(halide)를 포함한 원료물질을 사용하여 마스크가 형성된 부분에는 화합물 반도체 물질이 성장되지 않고, 마스크 없이 기판이 노출된 부분에는 반도체 박막이 증착되는 선택성장을 실시한 기술로서, 이 기술은 선택성장이 일어나는 기판온도를 낮출 수 있으나 할로겐 화합물은 부식성이 크고, 독성이 강하여 위험하다는 단점을 가지고 있다.
따라서, 선택성장을 낮은 기판온도에서 실시할 수 있다면, 고온 공정 수행에서 유발되는 각종 결함의 생성을 방지하여 제작된 소자의 성능 향상을 도모할 수 있을 뿐만 아니라, 공정의 수율도 증가시킬 수 있고, 또한 리소그래피 공정과 건식식각 공정을 생략할 수 있으므로 경제적인 이점도 가져올 수 있는 것이다. 또한 저온 선택성장을 실시하기 위하여, 새로운 원료기체를 사용하는 것이 아니고, 불활성 기체의 이온을 사용하게 되므로 성장층 표면에서 진행되는 화학반응이 변화 없이 선택성장이 일어나는 기판온도를 낮출 수 있어 새로운 공정 변수의 최적화나 장비의 개선등의 복잡한 과정이 요구되지 않는다.
따라서 본 발명은 종래의 기술과는 달리 기판에 표면 결함을 유발하지 않을 정도의 낮은 에너지를 갖는 불활성 기체의 이온을 사용하여, 기존의 장비와 원료물질의 변화없이 별도의 리소그래피 및 건식식각 공정 단계를 생략할 수 있도록 기판의 선택적인 영역에만 박막을 증착할 수 있도록 기판의 온도를 낮추기 위한 기술을 제공하고자 한다.
제1도 내지 제3도는 본 발명의 저에너지 이온 빔을 이용한 반도체 박막 성장 공정 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 기판 12 : 유전체 마스크
13 : 기판이 노출된 부분 14 : 저에너지 이온 빔
15 : 기상에서 주입된 원료물질
16 : 마스크 표면에서 저에너지 이온의 충돌에 의하여 탈착되는 원료물질
17 : 유전체 마스크로 부터 패턴되지 않은 부분에 흡착되어 국부적인 성장에 기여하는 원료물질
18 : 반도체 박막
이하, 본 발명의 바람직한 실시예를 첨부된 도 1 내지 도 3에 의거하여 상세히 설명하면 다음과 같다.
먼저, 도 1을 참조하여 설명하면, 갈륨비소나 실리콘 등의 기판(11)위에 소자 제작에 필요한 패턴을 리소그래피와 식각공정을 이용하여 형성한다. 그리고나서, 반도체 박막이 증착되어야 하는 부분을 제외한 부분에만 화학기상증착법과 습식식각 공정을 이용하여 실리콘 산화물이나 질화물 등의 유전체 마스크(12)를 형성한다.
도 2를 참조하여 설명하면, 상기 도 1의 노출된 기판(13) 상에 공정상에서 요구되는 박막의 원료물질(성장물질)을 공급함과 동시에 화학적 활성이 없는 아르곤(Ar) 등 불활성 기체의 저에너지 이온(10 내지 99 KeV 정도의 에너지를 갖는 이온)빔(14)을 공급하여 낮은 성장온도에서 유전체 마스크가 형성되지 않은 기판 부위(13)에만 박막을 성장시키는 공정이다. 여기서 저에너지 이온은 이온의 충돌에 의해 발생될 수 있는 결함이 유발되지 않을 정도의 낮은 에너지를 갖는 이온이다. 이때, 상기 유전체 마스크(12) 표면에 약하게 흡착된 원료물질은 상기 저에너지 이온 빔(14)의 충돌에 의해 쉽게 탈착되므로(16), 유전체 마스크(12) 상에서는 박막의 성장이 진행되지 못하지만, 노출된 기판 부위(13)에 강하게 화학흡착한 원료물질, 즉 기상에서 주입된 성장 원료물질(15)(또는 원료 기체 물질)과 유전체 마스크로 패턴되지 않은 부분에 흡착되어 국부적인 성장에 기여하는 원료물질(17)들은 이온의 충돌에 의하여 쉽게 제거되지 않으므로 박막 성장을 할 수 있게 되는 것이다. 또한 화학적 활성이 없는 아르곤 등의 이온이므로 박막성장 반응은 변화없이 정상적으로 진행하게 된다.
도 3은 상기 도 2의 박막 성장 과정에 의해 기판이 노출된 부위(13)에만 선택적으로 반도체 박막(18)이 성장된 결과물을 나타낸 것으로서, 도시된 바와 같이 유전체 마스크(12) 상에는 성장이 진행되지 못하고, 박막이 성장되지 않는다.
도 3에서 볼 수 있는 바와 같이, 유전체 마스크(12) 위에는 반도체 박막이 형성되지 않으므로, 유전체 마스크 위에 형성되는 반도체 박막을 제거하기 위한 별도의 리소그래피 및 식각공정이 필요없게 되어 공정의 단순화를 가져올 수 있는 것이다.
이와같은 선택성장법은 기존의 선택성장법이 높은 기판온도를 요구하는 것과는 달리, 본 발명은 일반적인 박막증착온도에서 실시가 가능하므로 저온성장에 따른 장점들을 기대할 수가 있는 것이다.
그리고 이와같은 기술을 이용하여 반도체 레이저, 전력소자, 고속소자 등의 각종 광전 소자 및 전자 소자를 제작할수가 있다.
이상과 같은 본 발명은 별도의 리소그래피 공정과 건식식각 공정 없이 기판의 원하는 부위에만 선택적으로 반도체 박막을 성장할 수 있으므로 공정을 단순화할 수가 있고, 고온 공정에서 수반되는 문제점을 해결하여 기존의 박막증착 공정에서 사용하던 장비와 원료기체를 그대로 이용할 수 있으므로 별도의 공정 최적화나 장치 개조가 필요하지 않아 손쉽게 실시할 수 있는 잇점이 있다.
본 발명의 저에너지 이온 빔을 이용한 반도체 박막 저온 선택 성장방법은 별도의 패턴 작업이 필요없도록 하여 공정을 단순화하고, 또한 공정을 일괄적으로 실행함으로써 특성이 우수한 소자를 제작하는데 그 목적이 있다.

Claims (2)

  1. 기판위에 유전체 마스크를 형성한 후 그 기판에 반도체 박막을 성장하는 반도체 박막 성장 방법에 있어서, 낮은 기판온도에서 기판의 국부적인 영역에만 에피택시 박막을 성장하기 위해, 불활성 기체의 저에너지 이온 빔을 원료물질과 동시에 기판 및 유전체 마스크 상에 주입하여 상기 유전체 마스크로 패턴되지 않은 기판의 국부적인 영역에만 반도체 박막을 선택적으로 성장하는 것을 특징으로 하는 반도체 박막 선택 성장 방법.
  2. 제1항에 있어서, 상기 저에너지 이온은 10∼99Kev의 에너지를 갖는 것을 특징으로 하는 반도체 박막 선택 성장 방법.
KR1019960061305A 1996-12-03 1996-12-03 반도체 박막 선택 성장방법 KR100243383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061305A KR100243383B1 (ko) 1996-12-03 1996-12-03 반도체 박막 선택 성장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061305A KR100243383B1 (ko) 1996-12-03 1996-12-03 반도체 박막 선택 성장방법

Publications (2)

Publication Number Publication Date
KR19980043447A KR19980043447A (ko) 1998-09-05
KR100243383B1 true KR100243383B1 (ko) 2000-02-01

Family

ID=19485556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061305A KR100243383B1 (ko) 1996-12-03 1996-12-03 반도체 박막 선택 성장방법

Country Status (1)

Country Link
KR (1) KR100243383B1 (ko)

Also Published As

Publication number Publication date
KR19980043447A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
JP3330218B2 (ja) 半導体装置の製造方法,及び半導体装置
US5814239A (en) Gas-phase etching and regrowth method for Group III-nitride crystals
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
GB2271466A (en) Etching semicondudtor wafers
JP2002343729A (ja) サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
KR100497262B1 (ko) 화합물반도체의기상에피텍시방법
JPH0210825A (ja) 単結晶半導体材料層及び絶縁材料層の交互層製造方法
US6908853B2 (en) Method of fabricating a semiconductor device having reduced contact resistance
JP3602443B2 (ja) 半導体素子の製法
US4421576A (en) Method for forming an epitaxial compound semiconductor layer on a semi-insulating substrate
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
KR100243383B1 (ko) 반도체 박막 선택 성장방법
KR19990083174A (ko) 질화물계 화합물 반도체의 성장방법
JP2001274093A (ja) 半導体基材及びその製造方法
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
GB2253304A (en) Selective growth of InP in semiconductor fabrication
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JP2898320B2 (ja) 半導体素子の製造方法
JP2518813B2 (ja) ▲iii▼−v族化合物半導体の選択ガスエツチング方法
JP2897107B2 (ja) 結晶成長方法
JPH05183238A (ja) 半導体量子箱構造の製造方法
JPH04199507A (ja) 3―V族化合物半導体へのn型不純物固相拡散方法
JP2729866B2 (ja) 化合物半導体エピタキシャル成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee