JPH11274171A - 単結晶シリコン領域の堆積法 - Google Patents
単結晶シリコン領域の堆積法Info
- Publication number
- JPH11274171A JPH11274171A JP11014414A JP1441499A JPH11274171A JP H11274171 A JPH11274171 A JP H11274171A JP 11014414 A JP11014414 A JP 11014414A JP 1441499 A JP1441499 A JP 1441499A JP H11274171 A JPH11274171 A JP H11274171A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- window
- single crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 32
- 238000000151 deposition Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 230000007547 defect Effects 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 230000007935 neutral effect Effects 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 239000013078 crystal Substances 0.000 abstract description 27
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 4
- 229910000077 silane Inorganic materials 0.000 abstract description 3
- 239000012495 reaction gas Substances 0.000 abstract 1
- 125000004429 atom Chemical group 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 単結晶シリコン基板の上にシリコン層を堆積
する方法を開示する。 【解決手段】 本発明による方法のシリコン層は、単結
晶層であるがオリエンテーションは基板と異なる。本発
明の方法は、該基板の上に窓を定めること；該窓内に原
子が百分の一の割合で格子間欠陥を発生すること；一般
的にはエピタキシャル堆積の実施に対応しているが、温
度を８５０℃未満にした状態でシリコン堆積を行うこ
と、の各段階を含んでいる。
する方法を開示する。 【解決手段】 本発明による方法のシリコン層は、単結
晶層であるがオリエンテーションは基板と異なる。本発
明の方法は、該基板の上に窓を定めること；該窓内に原
子が百分の一の割合で格子間欠陥を発生すること；一般
的にはエピタキシャル堆積の実施に対応しているが、温
度を８５０℃未満にした状態でシリコン堆積を行うこ
と、の各段階を含んでいる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に半導体デバ
イスの製造に関する。
イスの製造に関する。
【０００２】
【従来の技術】半導体素子を製造する多くの過程におい
て、シリコンを単結晶シリコン基板の上に、即ちこの基
板の領域の上に堆積する必要がある。現在幾つかの技術
が使用されている。
て、シリコンを単結晶シリコン基板の上に、即ちこの基
板の領域の上に堆積する必要がある。現在幾つかの技術
が使用されている。
【０００３】第一に、いわゆるエピタキシャルの堆積法
を還元性雰囲気のもとで行い、これにより堆積された層
の結晶構造が該基板と結晶的に連続状態となる。これら
の技術には高温で、典型的に大気圧の場合１０００℃か
ら１２００℃の範囲で、減圧の場合９００℃から１１０
０℃の範囲で堆積を行う必要がある。該還元性雰囲気は
水素（Ｈ２）内に反応性ガスを混合することにより得ら
れる。
を還元性雰囲気のもとで行い、これにより堆積された層
の結晶構造が該基板と結晶的に連続状態となる。これら
の技術には高温で、典型的に大気圧の場合１０００℃か
ら１２００℃の範囲で、減圧の場合９００℃から１１０
０℃の範囲で堆積を行う必要がある。該還元性雰囲気は
水素（Ｈ２）内に反応性ガスを混合することにより得ら
れる。
【０００４】この様な化学蒸着法（ＣＶＤ）は周知であ
る。このＣＶＤにより低温（５００℃から７００℃）に
より、堆積されたシリコンは多結晶、又はアモルファス
である。より詳細には、ポリシリコン粒子の大きさは温
度により小さくなる。低圧で温度が５５０℃の場合堆積
されたシリコンはアモルファスになる。
る。このＣＶＤにより低温（５００℃から７００℃）に
より、堆積されたシリコンは多結晶、又はアモルファス
である。より詳細には、ポリシリコン粒子の大きさは温
度により小さくなる。低圧で温度が５５０℃の場合堆積
されたシリコンはアモルファスになる。
【０００５】多くの技術の場合、集積回路の製造過程の
終りでシリコンは単結晶シリコン基板の一部の上に堆積
し、ソースをドーピングした基板を形成すること、又は
下層と外部環境との間にコンタクト領域を形成するこ
と、又は同時に前記の両方を形成することが必要であ
る。これらの範囲の温度は６００℃のオーダーを越えな
い様にし不要なドーパント拡散を避けることが不可欠で
ある。
終りでシリコンは単結晶シリコン基板の一部の上に堆積
し、ソースをドーピングした基板を形成すること、又は
下層と外部環境との間にコンタクト領域を形成するこ
と、又は同時に前記の両方を形成することが必要であ
る。これらの範囲の温度は６００℃のオーダーを越えな
い様にし不要なドーパント拡散を避けることが不可欠で
ある。
【０００６】
【発明が解決しようとする課題】本発明の目的は、堆積
されたシリコンが単結晶構造を有する様に単結晶シリコ
ン基板の上に低温（７５０℃未満）でシリコンを堆積す
る方法を提供することである。
されたシリコンが単結晶構造を有する様に単結晶シリコ
ン基板の上に低温（７５０℃未満）でシリコンを堆積す
る方法を提供することである。
【０００７】本発明の他の目的は、バイポーラトランジ
スタのエミッタの製造にこの方法を応用する具体的な例
を提供することである。
スタのエミッタの製造にこの方法を応用する具体的な例
を提供することである。
【０００８】
【課題を解決するための手段】これらの目的及び記載し
ていない他の目的を実現するため、本発明は単結晶シリ
コン基板の上にシリコン層を堆積し、該シリコン層が単
結晶層になる様にし、該基板と異なるオリエンテーショ
ンを堆積し、次の段階を含む方法を提供している；該基
板の上に窓を定めること；該窓の中に原子的に百分の一
未満の割合で格子間欠陥を発生すること；全般的にはエ
ピタキシャル堆積の実施に対応しているが、温度が９０
０℃未満である状態でシリコン堆積を行うこと。
ていない他の目的を実現するため、本発明は単結晶シリ
コン基板の上にシリコン層を堆積し、該シリコン層が単
結晶層になる様にし、該基板と異なるオリエンテーショ
ンを堆積し、次の段階を含む方法を提供している；該基
板の上に窓を定めること；該窓の中に原子的に百分の一
未満の割合で格子間欠陥を発生すること；全般的にはエ
ピタキシャル堆積の実施に対応しているが、温度が９０
０℃未満である状態でシリコン堆積を行うこと。
【０００９】本発明の実施態様によれば、堆積の温度が
６００℃から７００℃の間の範囲である。
６００℃から７００℃の間の範囲である。
【００１０】本発明の実施態様によれば、欠陥の発生の
段階が注入段階を含んでいる。
段階が注入段階を含んでいる。
【００１１】本発明の実施態様によれば、該注入が１０
ｎｍ未満の厚さの酸化シリコン層を通して行われ、この
注入が酸化シリコン層を除去する段階の後に行われる。
ｎｍ未満の厚さの酸化シリコン層を通して行われ、この
注入が酸化シリコン層を除去する段階の後に行われる。
【００１２】本発明の実施態様によれば、該注入は電気
的に中性な元素の注入である。
的に中性な元素の注入である。
【００１３】本発明の実施態様によれば、該注入がフッ
素、シリコン、ゲルマニウム、ホウ素、インジウム、リ
ン、ヒ素及びアンチモンを含む族から選ばれた元素の注
入である。
素、シリコン、ゲルマニウム、ホウ素、インジウム、リ
ン、ヒ素及びアンチモンを含む族から選ばれた元素の注
入である。
【００１４】本発明の実施態様によれば、電気的に中性
な元素の注入が１２ｋｅＶで１０１ ３ａｔ．／ｃｍ２で
あるフッ素注入である。
な元素の注入が１２ｋｅＶで１０１ ３ａｔ．／ｃｍ２で
あるフッ素注入である。
【００１５】本発明の実施態様によれば、窓の開口部の
幅が５μｍ未満、好適には０．３５μｍのオーダーまで
少なくされている。
幅が５μｍ未満、好適には０．３５μｍのオーダーまで
少なくされている。
【００１６】本発明の実施態様によれば、窓の開口部の
幅の減少が化合物スペーサにより行われている。
幅の減少が化合物スペーサにより行われている。
【００１７】本発明の実施態様によれば、該化合物スペ
ーサが窒化シリコン領域及びポリシリコンスペーサから
形成されている。
ーサが窒化シリコン領域及びポリシリコンスペーサから
形成されている。
【００１８】
【発明の実施の形態】図１Ａは単結晶シリコン基板１１
を示している。該基板１１の上に窓１３が与えられ、そ
の幅は５μｍ未満で、好適には１μｍである。本発明の
目的は、開口部１３内に見える基板１１の表面から広が
る単結晶シリコン領域を作ることである。
を示している。該基板１１の上に窓１３が与えられ、そ
の幅は５μｍ未満で、好適には１μｍである。本発明の
目的は、開口部１３内に見える基板１１の表面から広が
る単結晶シリコン領域を作ることである。
【００１９】図１Ｂに示す様に、窓１３により覆われて
いない層１１の領域の表面は覆われていない領域１４内
の結晶格子内に格子間欠陥を作る様に処理される。該結
晶格子はこの様に若干部分的に変形されている。該処理
は５ｎｍ未満の深さまで原子的に約百分の一の割合で欠
陥を作る様に行われる。この種のドーズにより非常に小
さく単結晶シリコンのままである該シリコンはアモルフ
ァス化される。特に、あらゆるタイプのプラズマ即ちＲ
ＩＥタイプのエッチングを使用することができる。この
タイプのエッチング内でイオンは表面に集まり異方性化
学エッチを生ずる。イオン又は中性の原子を任意に注入
すると機械的に格子間欠陥を生ずる。本発明によれば、
これらの欠陥は好適に表面に位置する様にされる。その
理由は、本発明では好適に中性の原子の代わりに荷電粒
子を使用しているからである。マイクロエレクトロニク
スに使用されている注入物（インプランタ）の使用が選
択される。これは該注入物により注入されたイオンの流
れとエネルギーを完全に制御できるからである。注入さ
れた原子の原子価、更に機械的な影響、格子間欠陥の発
生により、加えた原子が既にあるシリコン原子と置き換
わる時第二の電気的な作用が発生する。実際面では、ホ
ウ素（１１Ｂ）とインジウム（１１４Ｉｎ）の注入はＰ
タイプのドーパントを与えるため行われ、リン
（３１Ｐ）、ヒ素（７５Ａｓ）、又はアンチモン（１２
２Ｓｂ）の注入はＮタイプのドーパントを与えるため行
われ、シリコン（２８Ｓｉ）、ゲルマニウム（７３Ｇ
ｅ）、フッ素（１ ９Ｆ）の注入は電気的に中性を残すた
め行われる。他のあらゆる重い原子を使用することもで
きる。
いない層１１の領域の表面は覆われていない領域１４内
の結晶格子内に格子間欠陥を作る様に処理される。該結
晶格子はこの様に若干部分的に変形されている。該処理
は５ｎｍ未満の深さまで原子的に約百分の一の割合で欠
陥を作る様に行われる。この種のドーズにより非常に小
さく単結晶シリコンのままである該シリコンはアモルフ
ァス化される。特に、あらゆるタイプのプラズマ即ちＲ
ＩＥタイプのエッチングを使用することができる。この
タイプのエッチング内でイオンは表面に集まり異方性化
学エッチを生ずる。イオン又は中性の原子を任意に注入
すると機械的に格子間欠陥を生ずる。本発明によれば、
これらの欠陥は好適に表面に位置する様にされる。その
理由は、本発明では好適に中性の原子の代わりに荷電粒
子を使用しているからである。マイクロエレクトロニク
スに使用されている注入物（インプランタ）の使用が選
択される。これは該注入物により注入されたイオンの流
れとエネルギーを完全に制御できるからである。注入さ
れた原子の原子価、更に機械的な影響、格子間欠陥の発
生により、加えた原子が既にあるシリコン原子と置き換
わる時第二の電気的な作用が発生する。実際面では、ホ
ウ素（１１Ｂ）とインジウム（１１４Ｉｎ）の注入はＰ
タイプのドーパントを与えるため行われ、リン
（３１Ｐ）、ヒ素（７５Ａｓ）、又はアンチモン（１２
２Ｓｂ）の注入はＮタイプのドーパントを与えるため行
われ、シリコン（２８Ｓｉ）、ゲルマニウム（７３Ｇ
ｅ）、フッ素（１ ９Ｆ）の注入は電気的に中性を残すた
め行われる。他のあらゆる重い原子を使用することもで
きる。
【００２０】図１Ｃに示す様に、前記の処理の直ぐ後で
しかもいかなるアニールの段階を行わない時、上側の層
１５はエピタキシャル堆積の層に近い状態、即ち一般に
エピタキシャル堆積に行われる温度未満の温度で、しか
も減圧の状態で堆積される。本発明による堆積の温度は
典型的には６００℃から７００℃の間の範囲例えば６３
０℃で、反応性ガスがシラン（ＳｉＨ４）であり、減圧
が約０．１×１０５Ｐａ（８０トル）の条件である。
しかもいかなるアニールの段階を行わない時、上側の層
１５はエピタキシャル堆積の層に近い状態、即ち一般に
エピタキシャル堆積に行われる温度未満の温度で、しか
も減圧の状態で堆積される。本発明による堆積の温度は
典型的には６００℃から７００℃の間の範囲例えば６３
０℃で、反応性ガスがシラン（ＳｉＨ４）であり、減圧
が約０．１×１０５Ｐａ（８０トル）の条件である。
【００２１】窓の開口部内でほぼその上に垂直に、参照
番号が１５’であり図１Ｃにハッチングして示している
層１５は、基板１１と同様であるが、基板１１の結晶軸
と異なる結晶軸に沿った単結晶構造を有している。該窓
の外でほぼ層１２の上で、参照番号が１５”で示した層
１５は従来の多結晶、即ち可能ならばアモルファス構造
を取る。
番号が１５’であり図１Ｃにハッチングして示している
層１５は、基板１１と同様であるが、基板１１の結晶軸
と異なる結晶軸に沿った単結晶構造を有している。該窓
の外でほぼ層１２の上で、参照番号が１５”で示した層
１５は従来の多結晶、即ち可能ならばアモルファス構造
を取る。
【００２２】基板１１と異なる結晶軸を有する単結晶シ
リコン領域１５’と単結晶基板１１の領域とのコンタク
トは、次の様に行われる。
リコン領域１５’と単結晶基板１１の領域とのコンタク
トは、次の様に行われる。
【００２３】図２Ａから図２Ｃは格子間欠陥の発生過程
の特別な実施例である。窓１３に与えられている層１２
は最初の単結晶シリコン基板１１の上に形成される。窓
１３内にある基板１１の見える表面は、酸化シリコン層
１６で覆われている。厚さが１０ｎｍ未満の非常に薄い
酸化シリコン層１６は、自然酸化膜又は任意に形成され
た熱酸化層のいずれかである。この犠牲酸化層は洗浄と
単結晶シリコン表面を認識する重要な機能を有してい
る。
の特別な実施例である。窓１３に与えられている層１２
は最初の単結晶シリコン基板１１の上に形成される。窓
１３内にある基板１１の見える表面は、酸化シリコン層
１６で覆われている。厚さが１０ｎｍ未満の非常に薄い
酸化シリコン層１６は、自然酸化膜又は任意に形成され
た熱酸化層のいずれかである。この犠牲酸化層は洗浄と
単結晶シリコン表面を認識する重要な機能を有してい
る。
【００２４】図２Ｂに示す様に、次に少ないドーズの注
入１４が行われる。窓の外では、この注入は層１２によ
りマスクされる。
入１４が行われる。窓の外では、この注入は層１２によ
りマスクされる。
【００２５】図２Ｃに示す様に、酸化層１６はウェット
エッチングにより除去される。従って、該基板構造は既
に図１Ｂに関連して記載した構造と同じである。
エッチングにより除去される。従って、該基板構造は既
に図１Ｂに関連して記載した構造と同じである。
【００２６】次に、いかなるアニールを前に行わなくて
も、本発明に基づくシリコン堆積を行うことができる。
単結晶基板１１の領域を、基板１１と異なる結晶軸の単
結晶シリコン領域１５’と直接コンタクトさせることは
図１Ｃに関連して既に述べた様に次の様に行われる。
も、本発明に基づくシリコン堆積を行うことができる。
単結晶基板１１の領域を、基板１１と異なる結晶軸の単
結晶シリコン領域１５’と直接コンタクトさせることは
図１Ｃに関連して既に述べた様に次の様に行われる。
【００２７】注入されたボディ１４は、その容積、エネ
ルギー及び可能ならば電気作用により特徴付けられる。
該注入は低いエネルギー及び低い濃度で行われ、例え
ば、１０ｎｍのオーダーの深さまで１０１９ａｔ．／ｃ
ｍ３のオーダーの欠陥密度を生ずる。例として、この発
明の出願者はシリコン、フッ素、及びホウ素（１１Ｂ）
の注入を行うことに成功している。例えば、フッ素の注
入は１０ｋｅＶエネルギーのもとで、４×１０１２ａ
ｔ．／ｃｍ２の密度で５ｎｍの深さの酸化層を通して行
われている。
ルギー及び可能ならば電気作用により特徴付けられる。
該注入は低いエネルギー及び低い濃度で行われ、例え
ば、１０ｎｍのオーダーの深さまで１０１９ａｔ．／ｃ
ｍ３のオーダーの欠陥密度を生ずる。例として、この発
明の出願者はシリコン、フッ素、及びホウ素（１１Ｂ）
の注入を行うことに成功している。例えば、フッ素の注
入は１０ｋｅＶエネルギーのもとで、４×１０１２ａ
ｔ．／ｃｍ２の密度で５ｎｍの深さの酸化層を通して行
われている。
【００２８】図１Ａから１Ｃ、及び図２Ａから２Ｃまで
に示す層１２は、例えば酸化シリコン（ＳｉＯ２）又は
窒化シリコン（Ｓｉ３Ｎ４）を製造する集積回路の分野
に現在使用されているあらゆる金属で形成できる。該層
１２は、更に一つ又は幾つかの絶縁層と、可能ならば一
つ又は幾つかの導電層を含む層を積み重ねることもでき
る。
に示す層１２は、例えば酸化シリコン（ＳｉＯ２）又は
窒化シリコン（Ｓｉ３Ｎ４）を製造する集積回路の分野
に現在使用されているあらゆる金属で形成できる。該層
１２は、更に一つ又は幾つかの絶縁層と、可能ならば一
つ又は幾つかの導電層を含む層を積み重ねることもでき
る。
【００２９】当業者は本発明に制限を付けること無しに
他の多くの応用を提供できる。一例として、バイポーラ
トランジスタのエミッタを形成することに本発明を応用
する特別の場合を、以下に記載する。
他の多くの応用を提供できる。一例として、バイポーラ
トランジスタのエミッタを形成することに本発明を応用
する特別の場合を、以下に記載する。
【００３０】図３Ａから図３Ｄは出願者が開発したサブ
ミクロンＢＩＣＭＯＳ技術でＮＰＮタイプのバイポーラ
トランジスタのエミッタを形成する段階を示している。
ミクロンＢＩＣＭＯＳ技術でＮＰＮタイプのバイポーラ
トランジスタのエミッタを形成する段階を示している。
【００３１】図３Ａは、例えば米国特許出願第０８／９
６８５９８号に記載されているエミッタを形成する前の
バイポーラトランジスタを示しており、この出願は引例
として本発明に取り入れている。該エミッタを形成する
前に、該トランジスタの構造体は特に次のものを含んで
いる：Ｎタイプのエピタキシャル層２０；ベース領域を
定める厚い酸化層２４；Ｐタイプ、例えばホウ素をドー
ピングしたポリシリコンベースコンタクト領域２５；カ
プセル封じ酸化層２６。
６８５９８号に記載されているエミッタを形成する前の
バイポーラトランジスタを示しており、この出願は引例
として本発明に取り入れている。該エミッタを形成する
前に、該トランジスタの構造体は特に次のものを含んで
いる：Ｎタイプのエピタキシャル層２０；ベース領域を
定める厚い酸化層２４；Ｐタイプ、例えばホウ素をドー
ピングしたポリシリコンベースコンタクト領域２５；カ
プセル封じ酸化層２６。
【００３２】開口部２１は厚い酸化物２４により定めら
れる窓のほぼ中央にある層２５及び２６の中に形成され
ている。
れる窓のほぼ中央にある層２５及び２６の中に形成され
ている。
【００３３】熱酸化物２７はポリシリコン２５の側壁と
開口部２１のシリコンのボトム２８を覆っている。例え
ば１００ｎｍのオーダーの接合の深さを有するエクスト
リンシックベース領域２８はポリシリコン２５内に含ま
れている（例えば、Ｐタイプの）ドーパントの拡散から
得られる。イントリンシックベース領域２９は開口部２
１により範囲が定められる（例えば、Ｐタイプの）注入
から得られる。このイントリンシックベースは低いエネ
ルギー（例えば、５ｋｅＶのもとで、２×１０ １３ａｔ
ｏｍｓ／ｃｍ２）で注入されたホウ素であることが好ま
しい。
開口部２１のシリコンのボトム２８を覆っている。例え
ば１００ｎｍのオーダーの接合の深さを有するエクスト
リンシックベース領域２８はポリシリコン２５内に含ま
れている（例えば、Ｐタイプの）ドーパントの拡散から
得られる。イントリンシックベース領域２９は開口部２
１により範囲が定められる（例えば、Ｐタイプの）注入
から得られる。このイントリンシックベースは低いエネ
ルギー（例えば、５ｋｅＶのもとで、２×１０ １３ａｔ
ｏｍｓ／ｃｍ２）で注入されたホウ素であることが好ま
しい。
【００３４】次に、開口部の側壁には窒化シリコン領域
２２とポリシリコンスペーサ２３で作られた化合物スペ
ーサが与えられている。窒化物２２とスペーサ２３によ
り一緒に層２５と２６の中に最初形成された開口部より
小さい開口部が定められ、イントリンシックベースが定
められる。このより小さな開口部はエミッタ開口部であ
り、幅が５μｍ未満、好適には０．３５μｍのオーダー
である。好ましくは、スペーサ２３は、ポリシリコンの
反応性イオンエッチングから生じ、窒化物層２２のボト
ムの開口部はウェット化学エッチングから生ずる。この
結果、ベース領域２９の表面は層２３のプラズマエッチ
ングから生ずる可能性のある欠陥がなくなる。
２２とポリシリコンスペーサ２３で作られた化合物スペ
ーサが与えられている。窒化物２２とスペーサ２３によ
り一緒に層２５と２６の中に最初形成された開口部より
小さい開口部が定められ、イントリンシックベースが定
められる。このより小さな開口部はエミッタ開口部であ
り、幅が５μｍ未満、好適には０．３５μｍのオーダー
である。好ましくは、スペーサ２３は、ポリシリコンの
反応性イオンエッチングから生じ、窒化物層２２のボト
ムの開口部はウェット化学エッチングから生ずる。この
結果、ベース領域２９の表面は層２３のプラズマエッチ
ングから生ずる可能性のある欠陥がなくなる。
【００３５】この構造から、エミッタのドーピングソー
スとして使用することもできるエミッタコンタクト領域
は下にあるイントリンシックベース領域２９内で拡散す
ることにより形成される。前述の特許出願では、これは
ポリシリコンＣＶＤにより行われる。
スとして使用することもできるエミッタコンタクト領域
は下にあるイントリンシックベース領域２９内で拡散す
ることにより形成される。前述の特許出願では、これは
ポリシリコンＣＶＤにより行われる。
【００３６】本発明によれば、図３Ｂに示す様に注入３
４がイントリンシックベース領域２９の表面で酸化層２
７を通して行われる。注入３４は電気的に中性なボディ
に対し好適には１０ｎｍのオーダーの深さに格子間欠陥
を発生し、薄いイントリンシックベースのドーパント、
例えば１２ｋｅＶで、１０１３ａｔ．／ｃｍ２の時５ｎ
ｍの酸化層を通してフッ素を変質させないために行われ
る。
４がイントリンシックベース領域２９の表面で酸化層２
７を通して行われる。注入３４は電気的に中性なボディ
に対し好適には１０ｎｍのオーダーの深さに格子間欠陥
を発生し、薄いイントリンシックベースのドーパント、
例えば１２ｋｅＶで、１０１３ａｔ．／ｃｍ２の時５ｎ
ｍの酸化層を通してフッ素を変質させないために行われ
る。
【００３７】図３Ｃに示す次の段階では、いかなる中間
的なアニールの段階を行うことなく、開口部のボトムに
見える酸化層２７の領域は例えば希釈したフッ化水素酸
のバス内で注意して洗浄される。
的なアニールの段階を行うことなく、開口部のボトムに
見える酸化層２７の領域は例えば希釈したフッ化水素酸
のバス内で注意して洗浄される。
【００３８】図３Ｄに示す次の段階では、シリコン層３
５が本発明に基づき堆積される。この堆積は減圧した大
気内で、例えば水素とシランの混合（ＳｉＨ４）から６
５０℃のオーダーの温度でエピタキシーの通常の温度よ
り低い温度で一般にエピタキシャル堆積に使用される状
態で行われる。この様に形成された層３５は開口部内に
ほぼ垂直な単結晶構造を示す。該単結晶構造はイントリ
ンシックベース２９の単結晶構造と異なる軸を有してい
る。更に、該堆積はエピタキシリアクタ内で行われるの
で、この層３５（例えば、アルシンＡｓＨ３）の十分な
ドーピング（例えば、Ｎタイプ）を同時に行うことがで
きる。
５が本発明に基づき堆積される。この堆積は減圧した大
気内で、例えば水素とシランの混合（ＳｉＨ４）から６
５０℃のオーダーの温度でエピタキシーの通常の温度よ
り低い温度で一般にエピタキシャル堆積に使用される状
態で行われる。この様に形成された層３５は開口部内に
ほぼ垂直な単結晶構造を示す。該単結晶構造はイントリ
ンシックベース２９の単結晶構造と異なる軸を有してい
る。更に、該堆積はエピタキシリアクタ内で行われるの
で、この層３５（例えば、アルシンＡｓＨ３）の十分な
ドーピング（例えば、Ｎタイプ）を同時に行うことがで
きる。
【００３９】本発明に基づく方法の応用により、単結晶
ベース層の上に単結晶エミッタコンタクト層３５を生ず
ることができる。結晶軸の異なるこれらの層の間のイン
ターフェイスにより、この様に単一粒界が示される。
ベース層の上に単結晶エミッタコンタクト層３５を生ず
ることができる。結晶軸の異なるこれらの層の間のイン
ターフェイスにより、この様に単一粒界が示される。
【００４０】原子及びこの様な結晶構造の視覚化を可能
にする透過型顕微鏡法により行われる測定により、粒界
のレベルで乱される領域は３乃至５個未満の原子層の厚
さまで広がっている。
にする透過型顕微鏡法により行われる測定により、粒界
のレベルで乱される領域は３乃至５個未満の原子層の厚
さまで広がっている。
【００４１】本発明の利点は、従来の多結晶のエミッタ
と反対に単結晶のエミッタが完全に再現可能であり、良
好な所定の特性を有していることである。実際、二つの
多結晶構造は決して完全に同じでなく、一方のトランジ
スタから他方のトランジスタへの動作特性に変化が生ず
る。
と反対に単結晶のエミッタが完全に再現可能であり、良
好な所定の特性を有していることである。実際、二つの
多結晶構造は決して完全に同じでなく、一方のトランジ
スタから他方のトランジスタへの動作特性に変化が生ず
る。
【００４２】単結晶ベース領域と多結晶エミッタコンタ
クト層の間に従来のコヒーレントでないインターフェイ
スがある場合、“ドーパントポンピング”、即ち下層の
ドーパントの好ましくない部分的な濃縮が現われ、ベー
ス領域のドーピングを変える。本発明に基づく方法のコ
ヒーレントなインターフェイスはこの問題を取り除くこ
とができる。
クト層の間に従来のコヒーレントでないインターフェイ
スがある場合、“ドーパントポンピング”、即ち下層の
ドーパントの好ましくない部分的な濃縮が現われ、ベー
ス領域のドーピングを変える。本発明に基づく方法のコ
ヒーレントなインターフェイスはこの問題を取り除くこ
とができる。
【００４３】従来のコヒーレントでないインターフェイ
スは関係するコヒーレントでない粒界の構造を制御でき
ないことによるランダム雑音を発生することに使われて
いた。この雑音は本発明に基づく方法のコヒーレントな
インターフェイスの場合には、最早現われない。
スは関係するコヒーレントでない粒界の構造を制御でき
ないことによるランダム雑音を発生することに使われて
いた。この雑音は本発明に基づく方法のコヒーレントな
インターフェイスの場合には、最早現われない。
【００４４】従来のエミッタ、即ち多結晶のエミッタで
は、このエミッタを備えたトランジスタを動作させる
時、デバイスの利得を下げる少数キャリア（ＮＰＮのト
ランジスタの場合、ホール）の再結合が発生する。この
種の再結合は、本発明に基づく単結晶エミッタの場合最
早可能性がない、即ちアークが減少する。本発明に基づ
く単結晶エミッタの場合、該再結合は粒界及びエミッタ
コンタクトリカバリー単結晶シリコン層の上に形成され
るメタライゼイションのレベルに位置している。この結
果、本発明に基づくベース電流特性が改善され、内蔵し
たトランジスタの利得が増加する。
は、このエミッタを備えたトランジスタを動作させる
時、デバイスの利得を下げる少数キャリア（ＮＰＮのト
ランジスタの場合、ホール）の再結合が発生する。この
種の再結合は、本発明に基づく単結晶エミッタの場合最
早可能性がない、即ちアークが減少する。本発明に基づ
く単結晶エミッタの場合、該再結合は粒界及びエミッタ
コンタクトリカバリー単結晶シリコン層の上に形成され
るメタライゼイションのレベルに位置している。この結
果、本発明に基づくベース電流特性が改善され、内蔵し
たトランジスタの利得が増加する。
【００４５】コヒーレントでないインターフェイスはエ
ミッタ抵抗を増加するのに使用される。該エミッタ抵抗
により内蔵したトランジスタ内の最大限可能な電流が減
少し、寄生受動素子が作られる。
ミッタ抵抗を増加するのに使用される。該エミッタ抵抗
により内蔵したトランジスタ内の最大限可能な電流が減
少し、寄生受動素子が作られる。
【００４６】本発明の他の利点は、エミッタにより注入
された電流が常に該エミッタに比例している。従って、
内蔵したトランジスタの利得はコンタクト表面とエミッ
タ−ベース表面の比により設定される。
された電流が常に該エミッタに比例している。従って、
内蔵したトランジスタの利得はコンタクト表面とエミッ
タ−ベース表面の比により設定される。
【００４７】本発明は、該方法の実現及びその応用に関
して当業者が容易に考えることができる種々の変更、修
正及び改善を行うことができる。更に、本発明により誘
電体により該単結晶のトップとサイド及びポテンシャル
障壁によるボトムに完全に境界を決めることができる領
域を定めることができる。この“ボックス”及び単原子
インターフェイスの特性はバイポーラトランジスタ以外
の多くの分野で使用することができる。特に、この発明
の原理はセンサに応用できる。これは該インターフェイ
スが非常に洗浄されており、上の層の堆積の厚さを数ナ
ノメータ（前述の例では、１５乃至３５ナノメータ）ま
で少なくすることにより高速のダイオードの製造や、限
られた分野のエネルギーバンド構造の修正を行うことが
できる。本発明により、シリコンのみにより作られたス
ーパーネットワークを実現することが可能である。
して当業者が容易に考えることができる種々の変更、修
正及び改善を行うことができる。更に、本発明により誘
電体により該単結晶のトップとサイド及びポテンシャル
障壁によるボトムに完全に境界を決めることができる領
域を定めることができる。この“ボックス”及び単原子
インターフェイスの特性はバイポーラトランジスタ以外
の多くの分野で使用することができる。特に、この発明
の原理はセンサに応用できる。これは該インターフェイ
スが非常に洗浄されており、上の層の堆積の厚さを数ナ
ノメータ（前述の例では、１５乃至３５ナノメータ）ま
で少なくすることにより高速のダイオードの製造や、限
られた分野のエネルギーバンド構造の修正を行うことが
できる。本発明により、シリコンのみにより作られたス
ーパーネットワークを実現することが可能である。
【００４８】この種の変更、修正及び改善はこの開示の
部分であり、本発明の精神及び範囲の中にある。従っ
て、前述の記載は一例であり、これにより限定されるも
のではない。
部分であり、本発明の精神及び範囲の中にある。従っ
て、前述の記載は一例であり、これにより限定されるも
のではない。
【図１Ａ】本発明に基づく方法の連続した段階の第一の
段階の概略を示す図である。
段階の概略を示す図である。
【図１Ｂ】本発明に基づく方法の連続した段階の第二の
段階の概略を示す図である。
段階の概略を示す図である。
【図１Ｃ】本発明に基づく方法の連続した段階の第三の
段階の概略を示す図である。
段階の概略を示す図である。
【図２Ａ】本発明に基づく方法の幾つかの段階の第一の
実施例を示す図である。
実施例を示す図である。
【図２Ｂ】本発明に基づく方法の幾つかの段階の第二の
実施例を示す図である。
実施例を示す図である。
【図２Ｃ】本発明に基づく方法の幾つかの段階の第三の
実施例を示す図である。
実施例を示す図である。
【図３Ａ】本発明に基づく方法をバイポーラトランジス
タのエミッタの形成に応用した例の第一の段階を示す図
である。
タのエミッタの形成に応用した例の第一の段階を示す図
である。
【図３Ｂ】本発明に基づく方法をバイポーラトランジス
タのエミッタの形成に応用した例の第二の段階を示す図
である。
タのエミッタの形成に応用した例の第二の段階を示す図
である。
【図３Ｃ】本発明に基づく方法をバイポーラトランジス
タのエミッタの形成に応用した例の第三の段階を示す図
である。
タのエミッタの形成に応用した例の第三の段階を示す図
である。
【図３Ｄ】本発明に基づく方法をバイポーラトランジス
タのエミッタの形成に応用した例の第四の段階を示す図
である。
タのエミッタの形成に応用した例の第四の段階を示す図
である。
１１ 単結晶シリコン基板 １２ 層 １３ 窓 １４ 表面が覆われていない領域 １５ 上側の層 １６ 酸化シリコン層 ２０ Ｎタイプのエピタキシャル層 ２１ 開口部 ２４ ベース領域を定める厚い酸化層 ２５ Ｐタイプのポリシリコンコンタクト領域 ２６ カプセル封じ酸化層 ２７ 熱酸化層 ２８ 開口部のシリコンのボトム（エクストリンシック
ベース領域） ２９ イントリンシックベース領域 ３４ 注入 ３５ シリコン層
ベース領域） ２９ イントリンシックベース領域 ３４ 注入 ３５ シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョスリーヌ ムーリエ フランス国， 38210 サン エグレーブ, リュ デュ ドラック， 36ビス番地
Claims (10)
- 【請求項１】 単結晶シリコン基板（１１）の上にシリ
コン層を堆積し、該シリコン層が半導体層である様に
し、該基板と異なるオリエンテーションを堆積し、次の
段階； −該基板の上に窓（１３）を定めること； −該窓の中に原子が百分の一の割合で格子間欠陥（１
４）を発生すること； −全般的にはエピタキシャル堆積の実施に対応している
が、温度が９００℃未満である状態でシリコン堆積（１
５’）を行うこと；を含んでいる半導体シリコン基板
（１１）の上にシリコン層を堆積する方法。 - 【請求項２】 堆積の温度の範囲が６００℃から７００
℃の間であることを特徴とする請求項１に記載の方法。 - 【請求項３】 欠陥の発生の段階が注入段階を含んでい
ることを特徴とする請求項２に記載の方法。 - 【請求項４】 該注入が１０ｎｍ未満の厚さの酸化シリ
コン層（１６）を通して行われ、この注入が酸化シリコ
ン層を除去する段階の後に行われることを特徴とする請
求項３に記載の方法。 - 【請求項５】 該注入が電気的に中性な元素の注入であ
ることを特徴とする請求項３又は４に記載の方法。 - 【請求項６】 該注入がフッ素、シリコン、ゲルマニウ
ム、ホウ素、インジウム、リン、ヒ素及びアンチモンを
含む族から選ばれた元素の注入であることを特徴とする
請求項３に記載の方法。 - 【請求項７】 電気的に中性な元素の注入が１２ｋｅＶ
で１０１３ａｔ．／ｃｍ２であるフッ素の注入であるこ
とを特徴とする請求項６に記載の方法。 - 【請求項８】 窓の開口部の幅が５μｍ未満、好適には
０．３５μｍのオーダーであることを特徴とする請求項
１に記載の方法。 - 【請求項９】 窓の開口部の幅が化合物スペーサにより
小さくなっていることを特徴とする請求項８に記載の方
法。 - 【請求項１０】 化合物スペーサが窒化シリコン領域
（２２）とポリシリコンスペーサ（２３）を備えている
ことを特徴とする請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801313A FR2774509B1 (fr) | 1998-01-30 | 1998-01-30 | Procede de depot d'une region de silicium monocristallin |
| FR9801313 | 1998-01-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274171A true JPH11274171A (ja) | 1999-10-08 |
Family
ID=9522603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11014414A Pending JPH11274171A (ja) | 1998-01-30 | 1999-01-22 | 単結晶シリコン領域の堆積法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6165265A (ja) |
| EP (1) | EP0933801A1 (ja) |
| JP (1) | JPH11274171A (ja) |
| FR (1) | FR2774509B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005011979A (ja) * | 2003-06-19 | 2005-01-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1296361A1 (en) | 2001-09-13 | 2003-03-26 | STMicroelectronics S.r.l. | A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon |
| US20090065820A1 (en) * | 2007-09-06 | 2009-03-12 | Lu-Yang Kao | Method and structure for simultaneously fabricating selective film and spacer |
| US8232605B2 (en) * | 2008-12-17 | 2012-07-31 | United Microelectronics Corp. | Method for gate leakage reduction and Vt shift control and complementary metal-oxide-semiconductor device |
| CN103145883B (zh) * | 2013-03-19 | 2015-06-17 | 中国海洋石油总公司 | 光引发溶液聚合的实验仪器 |
| JP6100854B2 (ja) * | 2014-11-19 | 2017-03-22 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム |
| CN105609406B (zh) | 2014-11-19 | 2018-09-28 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置、气体供给系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131748A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6292364A (ja) * | 1985-10-18 | 1987-04-27 | Fuji Photo Film Co Ltd | 半導体デバイスおよびその製造方法 |
| JPS62193165A (ja) * | 1986-02-18 | 1987-08-25 | Matsushita Electronics Corp | 相補型ｍｉｓ集積回路の製造方法 |
| JPH05175209A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05217916A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 半導体装置の製造方法 |
| JPH06260427A (ja) * | 1993-03-05 | 1994-09-16 | Nec Corp | 半導体膜の選択成長方法 |
| JPH0794521A (ja) * | 1993-09-20 | 1995-04-07 | Toshiba Corp | バイポーラトランジスタ |
| JPH0964016A (ja) * | 1995-08-28 | 1997-03-07 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2316118C3 (de) * | 1973-03-30 | 1975-11-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung |
| US4515755A (en) * | 1981-05-11 | 1985-05-07 | Toshiba Ceramics Co., Ltd. | Apparatus for producing a silicon single crystal from a silicon melt |
| JPS57210635A (en) * | 1981-06-19 | 1982-12-24 | Tokyo Daigaku | Manufacture of semiconductor device |
| US4637127A (en) * | 1981-07-07 | 1987-01-20 | Nippon Electric Co., Ltd. | Method for manufacturing a semiconductor device |
| US4584026A (en) * | 1984-07-25 | 1986-04-22 | Rca Corporation | Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions |
| EP0214690B1 (en) * | 1985-09-06 | 1992-03-25 | Philips Electronics Uk Limited | A method of manufacturing a semiconductor device |
| JPH01223765A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置の製造方法 |
| US5010034A (en) * | 1989-03-07 | 1991-04-23 | National Semiconductor Corporation | CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron |
| US5221412A (en) * | 1989-09-26 | 1993-06-22 | Toagosei Chemical Industry Co., Ltd. | Vapor-phase epitaxial growth process by a hydrogen pretreatment step followed by decomposition of disilane to form monocrystalline Si film |
| US5024723A (en) * | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
| US5227330A (en) * | 1991-10-31 | 1993-07-13 | International Business Machines Corporation | Comprehensive process for low temperature SI epit axial growth |
| JPH05304202A (ja) * | 1992-04-02 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
| JP3384506B2 (ja) * | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| US5554561A (en) * | 1993-04-30 | 1996-09-10 | Texas Instruments Incorporated | Epitaxial overgrowth method |
| US5360986A (en) * | 1993-10-05 | 1994-11-01 | Motorola, Inc. | Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method |
| JPH07176742A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | 半導体装置の製造方法及び半導体装置 |
| KR0158065B1 (ko) * | 1995-05-29 | 1998-12-01 | 스기야마 가즈히코 | 반도체 집적회로장치 및 그 제조방법 |
| JP2836576B2 (ja) * | 1996-05-15 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-01-30 FR FR9801313A patent/FR2774509B1/fr not_active Expired - Fee Related
-
1999
- 1999-01-22 JP JP11014414A patent/JPH11274171A/ja active Pending
- 1999-01-26 US US09/237,378 patent/US6165265A/en not_active Expired - Lifetime
- 1999-01-29 EP EP99410006A patent/EP0933801A1/fr not_active Withdrawn
-
2001
- 2001-11-19 US US09/988,233 patent/US20020053316A1/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131748A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6292364A (ja) * | 1985-10-18 | 1987-04-27 | Fuji Photo Film Co Ltd | 半導体デバイスおよびその製造方法 |
| JPS62193165A (ja) * | 1986-02-18 | 1987-08-25 | Matsushita Electronics Corp | 相補型ｍｉｓ集積回路の製造方法 |
| JPH05175209A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05217916A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 半導体装置の製造方法 |
| JPH06260427A (ja) * | 1993-03-05 | 1994-09-16 | Nec Corp | 半導体膜の選択成長方法 |
| JPH0794521A (ja) * | 1993-09-20 | 1995-04-07 | Toshiba Corp | バイポーラトランジスタ |
| JPH0964016A (ja) * | 1995-08-28 | 1997-03-07 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
| JP2005011979A (ja) * | 2003-06-19 | 2005-01-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4643130B2 (ja) * | 2003-06-19 | 2011-03-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2774509B1 (fr) | 2001-11-16 |
| EP0933801A1 (fr) | 1999-08-04 |
| US20020053316A1 (en) | 2002-05-09 |
| US6165265A (en) | 2000-12-26 |
| FR2774509A1 (fr) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265275B1 (en) | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base | |
| US6316818B1 (en) | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process | |
| US6723622B2 (en) | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer | |
| US4581319A (en) | Method for the manufacture of bipolar transistor structures with self-adjusting emitter and base regions for extreme high frequency circuits | |
| US6177717B1 (en) | Low-noise vertical bipolar transistor and corresponding fabrication process | |
| US5798277A (en) | Method for fabricating heterojunction bipolar transistor | |
| US6551891B1 (en) | Process for fabricating a self-aligned vertical bipolar transistor | |
| JPH05129319A (ja) | エピタキシヤル・ベース領域を持つたトランジスタ構造とその作製方法 | |
| US20060163625A1 (en) | Semiconductor layer and forming method thereof, and semiconductor device and manufacturing method thereof technical field | |
| JPH0955387A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11274171A (ja) | 単結晶シリコン領域の堆積法 | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| EP1282172A2 (en) | Bipolar semiconductor device and method for fabrication thereof | |
| US6656812B1 (en) | Vertical bipolar transistor having little low-frequency noise and high current gain, and corresponding fabrication process | |
| US7781295B1 (en) | System and method for providing a single deposition emitter/base in a bipolar junction transistor | |
| US6492237B2 (en) | Method of forming an NPN device | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JP3518471B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| US6750528B2 (en) | Bipolar device | |
| TW200425337A (en) | Discontinuity prevention method for SiGe layer on oxide region surface and fabrication of heterojunction bipolar transistor (HBT) and bipolar complementary metal-oxide -semiconductor transistor (BICOMS) using the method | |
| US6555852B1 (en) | Bipolar transistor having an emitter comprised of a semi-insulating material | |
| US7101750B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP3255423B2 (ja) | ゲルマニウム層を形成する方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |