JP2786561B2 - シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 - Google Patents
シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法Info
- Publication number
- JP2786561B2 JP2786561B2 JP4301492A JP4301492A JP2786561B2 JP 2786561 B2 JP2786561 B2 JP 2786561B2 JP 4301492 A JP4301492 A JP 4301492A JP 4301492 A JP4301492 A JP 4301492A JP 2786561 B2 JP2786561 B2 JP 2786561B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- layer
- silicon substrate
- dislocation density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、シリコン基板上に形
成した化合物半導体層に低転位密度領域を形成する方法
に関するものである。
成した化合物半導体層に低転位密度領域を形成する方法
に関するものである。
【０００２】
【従来の技術】シリコン基板上に化合物半導体層を成長
させることが出来れば、従来にない大面積な化合物半導
体基板が得られるばかりでなく、シリコンが有する特徴
と化合物半導体が有する特徴とを生かした有益な半導体
装置の実現が期待出来る。
させることが出来れば、従来にない大面積な化合物半導
体基板が得られるばかりでなく、シリコンが有する特徴
と化合物半導体が有する特徴とを生かした有益な半導体
装置の実現が期待出来る。
【０００３】しかし、シリコン基板上に例えばＧａＡｓ
層を成長させた場合、シリコン及びＧａＡｓそれぞれの
熱膨張係数が違うため、試料を成長温度から室温に戻し
た場合ＧａＡｓ成長層には強い引張り応力が加わる。こ
のため、ＧａＡｓ成長層の膜厚をあまり厚くすると（３
〜４μｍ以上にすると）成長層にはクラックが生じてし
まう。
層を成長させた場合、シリコン及びＧａＡｓそれぞれの
熱膨張係数が違うため、試料を成長温度から室温に戻し
た場合ＧａＡｓ成長層には強い引張り応力が加わる。こ
のため、ＧａＡｓ成長層の膜厚をあまり厚くすると（３
〜４μｍ以上にすると）成長層にはクラックが生じてし
まう。
【０００４】上述の引張り応力は、文献１（ジャパニー
ズ ジャーナル オブ アプライドフィジックス（Ｊａ
ｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ），Ｖｏｌ．２７，Ｎｏ．１０（１９８
８．１０））によれば、ＧａＡｓ層の成長温度に無関係
に、ＧａＡｓ層成長後の試料の冷却過程中の、成長層内
の転位が動かなくなりまた成長層内で新たな転位も発生
しなくなる３５０℃前後の温度及び室温の間でのシリコ
ン−ＧａＡｓの熱膨張係数差により発生するという。そ
して、上記３５０℃前後の温度以上の温度では、応力を
緩和するために、成長層内では転位が動いたり転位が新
たに発生するという。
ズ ジャーナル オブ アプライドフィジックス（Ｊａ
ｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ），Ｖｏｌ．２７，Ｎｏ．１０（１９８
８．１０））によれば、ＧａＡｓ層の成長温度に無関係
に、ＧａＡｓ層成長後の試料の冷却過程中の、成長層内
の転位が動かなくなりまた成長層内で新たな転位も発生
しなくなる３５０℃前後の温度及び室温の間でのシリコ
ン−ＧａＡｓの熱膨張係数差により発生するという。そ
して、上記３５０℃前後の温度以上の温度では、応力を
緩和するために、成長層内では転位が動いたり転位が新
たに発生するという。
【０００５】従って、成長温度において成長層内の転位
がいかに減少されていたとしても、その後の冷却過程で
上述のように転位が発生するので、成長層の品質は低下
してしまうことになる。
がいかに減少されていたとしても、その後の冷却過程で
上述のように転位が発生するので、成長層の品質は低下
してしまうことになる。
【０００６】そこで、ＧａＡｓ層中の転位密度を低減さ
せる方法として、従来、例えば以下の（Ｉ）、（ＩＩ）
のような方法、さらにはこれらを組み合わせた方法が開
示されていた。
せる方法として、従来、例えば以下の（Ｉ）、（ＩＩ）
のような方法、さらにはこれらを組み合わせた方法が開
示されていた。
【０００７】（Ｉ）成長層に対し９００℃前後の温度で
アニールを繰り返す方法（例えば文献２：アプライド
フィジックス レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ），５１，ｐ．１３０（１９８７））。
アニールを繰り返す方法（例えば文献２：アプライド
フィジックス レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ），５１，ｐ．１３０（１９８７））。
【０００８】（ＩＩ）シリコン基板上に、ＩｎＧａＡｓ
／ＧａＡｓ等を用いた歪超格子を成長させた後この上に
ＧａＡｓ層を成長させる方法（例えば文献３；Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．），４６，ｐ．２９４（１９
８５）。
／ＧａＡｓ等を用いた歪超格子を成長させた後この上に
ＧａＡｓ層を成長させる方法（例えば文献３；Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．），４６，ｐ．２９４（１９
８５）。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
いずれの成長方法も、ＧａＡｓ成長層の転位密度を１０
6 ／ｃｍ2 以下にすることは非常にむづかしいため、よ
り転位密度の低減が図れるＧａＡｓ層の成長方法が望ま
れていた。一方、シリコン基板上に成長させたＧａＡｓ
成長層に半導体素子を作り込む場合、このＧａＡｓ成長
層の全領域で転位密度が所望の値となっていることが好
ましいが、一部に低転位密度領域が形成されているもの
でもその利用価値は充分にあると考えられる。
いずれの成長方法も、ＧａＡｓ成長層の転位密度を１０
6 ／ｃｍ2 以下にすることは非常にむづかしいため、よ
り転位密度の低減が図れるＧａＡｓ層の成長方法が望ま
れていた。一方、シリコン基板上に成長させたＧａＡｓ
成長層に半導体素子を作り込む場合、このＧａＡｓ成長
層の全領域で転位密度が所望の値となっていることが好
ましいが、一部に低転位密度領域が形成されているもの
でもその利用価値は充分にあると考えられる。
【００１０】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、シリコン基板上に
形成した化合物半導体層の一部領域に低転位密度領域を
形成できる方法を提供することにある。
のであり、従ってこの発明の目的は、シリコン基板上に
形成した化合物半導体層の一部領域に低転位密度領域を
形成できる方法を提供することにある。
【００１１】
【課題を解決するための手段】この目的の達成を図るた
め、この発明の、シリコン基板に形成した化合物半導体
層の低転位密度領域形成方法（以下、「低転位密度領域
形成方法」と略称することもある。）によれば、シリコ
ン基板上に形成した化合物半導体層上に、該化合物半導
体層とは熱膨張係数が異なる他の物質を、部分的に形成
する工程と、前述の他の物質及び化合物半導体層形成済
みのシリコン基板に対し、該化合物半導体層で転位の移
動が起こり得る温度を少なくとも含む２種以上の温度に
よる熱サイクル処理を実施する工程と、を含むことを特
徴とする。
め、この発明の、シリコン基板に形成した化合物半導体
層の低転位密度領域形成方法（以下、「低転位密度領域
形成方法」と略称することもある。）によれば、シリコ
ン基板上に形成した化合物半導体層上に、該化合物半導
体層とは熱膨張係数が異なる他の物質を、部分的に形成
する工程と、前述の他の物質及び化合物半導体層形成済
みのシリコン基板に対し、該化合物半導体層で転位の移
動が起こり得る温度を少なくとも含む２種以上の温度に
よる熱サイクル処理を実施する工程と、を含むことを特
徴とする。
【００１２】ここで、熱サイクル処理の温度や熱サイク
ル処理の回数は化合物半導体層の材質、該層の膜厚や面
積などに応じ適正な値に設定すれば良い。
ル処理の回数は化合物半導体層の材質、該層の膜厚や面
積などに応じ適正な値に設定すれば良い。
【００１３】また、化合物半導体層上に形成する物質
は、基本的には化合物半導体層と熱膨張係数が異なる物
であれば種々のもので良い。しかし、化合物半導体層に
対し化学的に安定なもので任意の形状にパターニングし
易い物質が好ましい。
は、基本的には化合物半導体層と熱膨張係数が異なる物
であれば種々のもので良い。しかし、化合物半導体層に
対し化学的に安定なもので任意の形状にパターニングし
易い物質が好ましい。
【００１４】また、化合物半導体層上に該層とは熱膨張
係数が異なる物質を部分的に形成する際の該物質の配列
のし方は、設計に応じ決定すれば良い。以下の実施例で
は、ＧａＡｓ層上にＳｉＯ2 を略碁盤目の目の部分がＳ
ｉＯ2 膜となるように形成する例及び略碁盤目の線部分
がＳｉＯ2 膜となるように形成する例を示している。
係数が異なる物質を部分的に形成する際の該物質の配列
のし方は、設計に応じ決定すれば良い。以下の実施例で
は、ＧａＡｓ層上にＳｉＯ2 を略碁盤目の目の部分がＳ
ｉＯ2 膜となるように形成する例及び略碁盤目の線部分
がＳｉＯ2 膜となるように形成する例を示している。
【００１５】
【作用】この発明の構成によれば、化合物半導体層上に
該層とは熱膨張係数の異なる他の物質を部分的に形成し
てあるので、この試料にこの発明に係る熱サイクル処理
を行なうと、この化合物半導体層の、前記他の物質が形
成されている部分とそうでない部分との境界部分に、過
大な応力が働く。また、この熱サイクル処理において
は、化合物半導体層中の応力を緩和しようと化合物半導
体層では転位の移動が起こるが、転位は化合物半導体層
中を一様に移動するのではなく、前記境界部分に集中す
るように移動する。この結果、この化合物半導体層のあ
る部分に転位密度が低い領域が形成される。
該層とは熱膨張係数の異なる他の物質を部分的に形成し
てあるので、この試料にこの発明に係る熱サイクル処理
を行なうと、この化合物半導体層の、前記他の物質が形
成されている部分とそうでない部分との境界部分に、過
大な応力が働く。また、この熱サイクル処理において
は、化合物半導体層中の応力を緩和しようと化合物半導
体層では転位の移動が起こるが、転位は化合物半導体層
中を一様に移動するのではなく、前記境界部分に集中す
るように移動する。この結果、この化合物半導体層のあ
る部分に転位密度が低い領域が形成される。
【００１６】
【実施例】以下、図面を参照して、この発明の低転位密
度領域形成方法の実施例について説明する。なお、以下
の説明中で述べる、使用材料及び時間、温度、膜厚等の
数値的条件は、この発明の範囲内の好適例にすぎない。
従って、この発明がこれら条件にのみ限定されるもので
ないことは理解されたい。また、以下の実施例は、化合
物半導体層をＧａＡｓ層とし、このＧａＡｓ層上に部分
的に形成する他の物質であってＧａＡｓ層とは熱膨張係
数が異なる他の物質をＳｉＯ2 とした例である。
度領域形成方法の実施例について説明する。なお、以下
の説明中で述べる、使用材料及び時間、温度、膜厚等の
数値的条件は、この発明の範囲内の好適例にすぎない。
従って、この発明がこれら条件にのみ限定されるもので
ないことは理解されたい。また、以下の実施例は、化合
物半導体層をＧａＡｓ層とし、このＧａＡｓ層上に部分
的に形成する他の物質であってＧａＡｓ層とは熱膨張係
数が異なる他の物質をＳｉＯ2 とした例である。
【００１７】図１（Ａ）〜（Ｃ）は、この実施例の説明
に供する工程図である。いずれの図も試料をシリコン基
板１１の厚み方向に沿って切った断面図により示したも
のである。また、図２は図１（Ｃ）に示した試料をその
上方から見て示した平面図である。ただし、いずれの図
もこの発明を理解出来る程度に各構成成分の寸法、形状
及び配置関係を概略的に示してある。
に供する工程図である。いずれの図も試料をシリコン基
板１１の厚み方向に沿って切った断面図により示したも
のである。また、図２は図１（Ｃ）に示した試料をその
上方から見て示した平面図である。ただし、いずれの図
もこの発明を理解出来る程度に各構成成分の寸法、形状
及び配置関係を概略的に示してある。
【００１８】先ず、シリコン基板１１上にＧａＡｓ層１
３を成長させる（図１（Ａ））。この発明の低転位密度
領域形成方法では、化合物半導体層の形成方法は特定さ
れないので、ＧａＡｓの成長は従来公知の種々の方法で
行なえる。この実施例では、いわゆる２段階成長法によ
って以下に説明するようにＧａＡｓ層１３を成長させ
た。
３を成長させる（図１（Ａ））。この発明の低転位密度
領域形成方法では、化合物半導体層の形成方法は特定さ
れないので、ＧａＡｓの成長は従来公知の種々の方法で
行なえる。この実施例では、いわゆる２段階成長法によ
って以下に説明するようにＧａＡｓ層１３を成長させ
た。
【００１９】先ず、直径２インチ（１インチは約２．５
４ｃｍ。）のシリコン基板１１（以下、基板１１と略称
する場合もある。）をＭＯＣＶＤ装置の反応管内に載置
する。
４ｃｍ。）のシリコン基板１１（以下、基板１１と略称
する場合もある。）をＭＯＣＶＤ装置の反応管内に載置
する。
【００２０】次に、シリコン基板１１をクリーニングす
るため、この反応管内にＡｓＨ3 （アルシン：１００
％）を２０ＳＣＣＭの流量で流しながら、シリコン基板
を９５０℃の温度で５分間加熱する。次に、加熱装置の
出力を零にし基板の温度が４００℃になるまで基板を自
然冷却する。
るため、この反応管内にＡｓＨ3 （アルシン：１００
％）を２０ＳＣＣＭの流量で流しながら、シリコン基板
を９５０℃の温度で５分間加熱する。次に、加熱装置の
出力を零にし基板の温度が４００℃になるまで基板を自
然冷却する。
【００２１】次に、基板温度を７００℃まで上昇させこ
の温度を維持した状態で、反応管内にＡｓＨ3 とＴＭＧ
（トリメチルガリウム）とを、ＡｓＨ3 の流量を２０Ｓ
ＣＣＭ、ＴＭＧの流量を３．２ＳＣＣＭとした条件で所
定時間供給する。これにより、基板１１上にノンドープ
ＧａＡｓ層１３が３μｍの厚さで形成される（図１
（Ａ））。なお、この際のＴＭＧボンベの温度は−４．
４℃に維持してある。
の温度を維持した状態で、反応管内にＡｓＨ3 とＴＭＧ
（トリメチルガリウム）とを、ＡｓＨ3 の流量を２０Ｓ
ＣＣＭ、ＴＭＧの流量を３．２ＳＣＣＭとした条件で所
定時間供給する。これにより、基板１１上にノンドープ
ＧａＡｓ層１３が３μｍの厚さで形成される（図１
（Ａ））。なお、この際のＴＭＧボンベの温度は−４．
４℃に維持してある。
【００２２】なお、必要に応じては基板１１上に先ずバ
ッファ層（図示せず）を成長させ、このバッファ層上に
ＧａＡｓ層１３を成長させるようにしても良い。バッフ
ァ層を形成する場合は、基板１１の上記クリーニングの
後に、基板温度を４００℃に維持した状態で、反応管内
にＡｓＨ3 とＴＭＧとを、ＡｓＨ3 の流量を２０ＳＣＣ
Ｍ及びＴＭＧの流量を３．２ＳＣＣＭとした条件で２分
間流すようにすれば良い。
ッファ層（図示せず）を成長させ、このバッファ層上に
ＧａＡｓ層１３を成長させるようにしても良い。バッフ
ァ層を形成する場合は、基板１１の上記クリーニングの
後に、基板温度を４００℃に維持した状態で、反応管内
にＡｓＨ3 とＴＭＧとを、ＡｓＨ3 の流量を２０ＳＣＣ
Ｍ及びＴＭＧの流量を３．２ＳＣＣＭとした条件で２分
間流すようにすれば良い。
【００２３】次に、この実施例では、反応管内に水素と
ＡｓＨ3 とを導入した状態で基板温度が９００℃になっ
た状態を３分保持しその後加熱装置を切り基板温度が６
００℃になったときに再び加熱装置を駆動して試料温度
を９００℃にするという熱サイクルを３サイクル（以
下、「成長層単独熱サイクル処理」と称する。）実施す
る。ＧａＡｓ層１３のみの状態においてもこの層中の転
位密度をある程度低減させるためである。なお、成長層
単独熱サイクル処理は実施しなくてもこの発明の効果は
勿論得られる。
ＡｓＨ3 とを導入した状態で基板温度が９００℃になっ
た状態を３分保持しその後加熱装置を切り基板温度が６
００℃になったときに再び加熱装置を駆動して試料温度
を９００℃にするという熱サイクルを３サイクル（以
下、「成長層単独熱サイクル処理」と称する。）実施す
る。ＧａＡｓ層１３のみの状態においてもこの層中の転
位密度をある程度低減させるためである。なお、成長層
単独熱サイクル処理は実施しなくてもこの発明の効果は
勿論得られる。
【００２４】次に、試料を冷却後、ＧａＡｓ層１３形成
済みの試料を反応管から取り出す。そして、このＧａＡ
ｓ層１３上にＳｉＯ2 膜を部分的に形成するために、先
ずこのＧａＡｓ層１３上全面にＳｉＯ2 膜１５を形成す
る（図１（Ｂ））。このＳｉＯ2 膜の形成方法は特に限
定されず従来公知の種々の方法で良い。この実施例で
は、ＣＶＤ法により行なった。また、ＳｉＯ2 膜の膜厚
は、この実施例では約３００ｎｍとしている。
済みの試料を反応管から取り出す。そして、このＧａＡ
ｓ層１３上にＳｉＯ2 膜を部分的に形成するために、先
ずこのＧａＡｓ層１３上全面にＳｉＯ2 膜１５を形成す
る（図１（Ｂ））。このＳｉＯ2 膜の形成方法は特に限
定されず従来公知の種々の方法で良い。この実施例で
は、ＣＶＤ法により行なった。また、ＳｉＯ2 膜の膜厚
は、この実施例では約３００ｎｍとしている。
【００２５】次に、公知のフォトリソグラフィ法により
このＳｉＯ2 膜１５上に碁盤目の目の部分にレジストが
残存するようなレジストパターン（図示せず）を形成す
る。その後、このレジストパターンをマスクとしてＨＦ
（フッ酸）水溶液によりＳｉＯ2 膜１５を選択的にエッ
チングし、ＧａＡｓ層１３上に略正方形状のＳｉＯ膜１
５ａをマトリクス状に多数残存させる（図１（Ｃ）、図
２）。なお、この実施例では、ＳｉＯ2 膜１５ａの一辺
ａ（図２参照。）を４０μｍとし、ＧａＡｓ層１３の露
出幅ｂ（図２参照。）も２０μｍとしている。
このＳｉＯ2 膜１５上に碁盤目の目の部分にレジストが
残存するようなレジストパターン（図示せず）を形成す
る。その後、このレジストパターンをマスクとしてＨＦ
（フッ酸）水溶液によりＳｉＯ2 膜１５を選択的にエッ
チングし、ＧａＡｓ層１３上に略正方形状のＳｉＯ膜１
５ａをマトリクス状に多数残存させる（図１（Ｃ）、図
２）。なお、この実施例では、ＳｉＯ2 膜１５ａの一辺
ａ（図２参照。）を４０μｍとし、ＧａＡｓ層１３の露
出幅ｂ（図２参照。）も２０μｍとしている。
【００２６】次に、このように部分的にＳｉＯ2 膜１５
ａを残存させた試料に対し、ＧａＡｓ層１３で転位の移
動及び新たな転位の発生の少なくとも一方が起こり得る
温度を少なくとも含む２種以上の温度による熱サイクル
処理を実施する。この実施例では、この熱サイクルは、
試料をＭＯＣＶＤ装置の反応管中に入れ、上述の成長層
単独熱サイクル処理と同じ条件により行なう。
ａを残存させた試料に対し、ＧａＡｓ層１３で転位の移
動及び新たな転位の発生の少なくとも一方が起こり得る
温度を少なくとも含む２種以上の温度による熱サイクル
処理を実施する。この実施例では、この熱サイクルは、
試料をＭＯＣＶＤ装置の反応管中に入れ、上述の成長層
単独熱サイクル処理と同じ条件により行なう。
【００２７】この熱サイクル処理において、ＧａＡｓ層
１３にある応力によりこのＧａＡｓ層１３中の転位が移
動するが、ＧａＡｓ層１３のＳｉＯ2 膜１５ａを設けた
部分と設けなかった部分との境界にストレスがかかって
いるので、前記転位はこの境界部分の応力を緩和するべ
くこの境界部分に集中するように移動する。この結果、
ＧａＡｓ層１３の、ＳｉＯ2 膜１５ａを設けなかった部
分に転位密度の低い領域が形成できる。なお、ＳｉＯ2
膜１５ａは、この後のＧａＡｓ層１３の活用のし方次第
で除去しても残存させておいても良い。
１３にある応力によりこのＧａＡｓ層１３中の転位が移
動するが、ＧａＡｓ層１３のＳｉＯ2 膜１５ａを設けた
部分と設けなかった部分との境界にストレスがかかって
いるので、前記転位はこの境界部分の応力を緩和するべ
くこの境界部分に集中するように移動する。この結果、
ＧａＡｓ層１３の、ＳｉＯ2 膜１５ａを設けなかった部
分に転位密度の低い領域が形成できる。なお、ＳｉＯ2
膜１５ａは、この後のＧａＡｓ層１３の活用のし方次第
で除去しても残存させておいても良い。
【００２８】次に、この実施例では低転位密度領域が形
成されていることを確認するために、上述のような一連
の処理を実施した試料のＧａＡｓ層１３を溶融ＫＯＨに
より所定量エッチングしエッチピットを出現させ、この
試料表面を光学顕微鏡により観察した。なお、ＳｉＯ2
膜１５ａは溶融ＫＯＨを用いたＧａＡｓ層１３のエッチ
ングの際に除去される。
成されていることを確認するために、上述のような一連
の処理を実施した試料のＧａＡｓ層１３を溶融ＫＯＨに
より所定量エッチングしエッチピットを出現させ、この
試料表面を光学顕微鏡により観察した。なお、ＳｉＯ2
膜１５ａは溶融ＫＯＨを用いたＧａＡｓ層１３のエッチ
ングの際に除去される。
【００２９】図３は光学顕微鏡観察の際に試料表面の一
部を撮影した写真を模写した図である。なお、試料の写
真撮影領域は図２にＰで示した部分である。エッチピッ
ト２１が転位に対応する。この図３から明らかなよう
に、転位はＧａＡｓ層１３のＳｉＯ2 膜１５ａを設けて
あった部分１３ｘと設けなかった部分１３ｙとの境界
（図３中一点鎖線で示した当たりの部分）に集中的に発
生しており、ＳｉＯ2 膜を設けなかったＧａＡｓ層部分
１３ｙでは転位密度が低くなっていることが分かる。
部を撮影した写真を模写した図である。なお、試料の写
真撮影領域は図２にＰで示した部分である。エッチピッ
ト２１が転位に対応する。この図３から明らかなよう
に、転位はＧａＡｓ層１３のＳｉＯ2 膜１５ａを設けて
あった部分１３ｘと設けなかった部分１３ｙとの境界
（図３中一点鎖線で示した当たりの部分）に集中的に発
生しており、ＳｉＯ2 膜を設けなかったＧａＡｓ層部分
１３ｙでは転位密度が低くなっていることが分かる。
【００３０】また、実施例とは別に、ＧａＡｓ層１３上
にＳｉＯ2 膜を残存させる際に、ＳｉＯ2 膜の配置を図
２の場合と逆転させたこと以外は上述の実施例と同様に
実験を行なった。すなわち、図２では碁盤の目の部分が
ＳｉＯ2 膜とされていたのに対し碁盤の線の部分にＳｉ
Ｏ2 膜を残存させて実施例と同様な実験を行なった。こ
の場合も、上述の実施例と同様に、転位はＧａＡｓ層１
３のＳｉＯ2 膜１５ａを設けてあった部分と設けなかっ
た部分との境界に集中的に発生しており、ＳｉＯ2 膜を
設けなかったＧａＡｓ層部分（この場合は各正方形の領
域）では転位密度が低くなっていることが分かった。
にＳｉＯ2 膜を残存させる際に、ＳｉＯ2 膜の配置を図
２の場合と逆転させたこと以外は上述の実施例と同様に
実験を行なった。すなわち、図２では碁盤の目の部分が
ＳｉＯ2 膜とされていたのに対し碁盤の線の部分にＳｉ
Ｏ2 膜を残存させて実施例と同様な実験を行なった。こ
の場合も、上述の実施例と同様に、転位はＧａＡｓ層１
３のＳｉＯ2 膜１５ａを設けてあった部分と設けなかっ
た部分との境界に集中的に発生しており、ＳｉＯ2 膜を
設けなかったＧａＡｓ層部分（この場合は各正方形の領
域）では転位密度が低くなっていることが分かった。
【００３１】上述においては、この発明の低転位密度領
域の形成方法の実施例について説明したが、この発明は
上述の実施例に限られず以下に説明するような変更を加
えることができる。
域の形成方法の実施例について説明したが、この発明は
上述の実施例に限られず以下に説明するような変更を加
えることができる。
【００３２】例えば、上述の実施例ではＧａＡｓ層上に
部分的に形成する他の物質をＳｉＯ2 膜としていたがこ
の物質はＧａＡｓ熱膨張係数が異なるものであれば他の
好適なものでも良い。例えば、シリコン窒化膜などでも
良い。
部分的に形成する他の物質をＳｉＯ2 膜としていたがこ
の物質はＧａＡｓ熱膨張係数が異なるものであれば他の
好適なものでも良い。例えば、シリコン窒化膜などでも
良い。
【００３３】また、上述の実施例では、シリコン基板上
に形成されたＧａＡｓ層に低転位密度領域を形成する例
を説明したが、この発明はＧａＡｓ層以外の化合物半導
体層に低転位密度領域を形成する場合にも適用できる。
に形成されたＧａＡｓ層に低転位密度領域を形成する例
を説明したが、この発明はＧａＡｓ層以外の化合物半導
体層に低転位密度領域を形成する場合にも適用できる。
【００３４】
【発明の効果】上述した説明からも明らかなように、こ
の発明の低転位密度領域の形成方法によれば、化合物半
導体層の特定部分に転位が集中するので他の部分に転位
密度の低い領域が形成できる。このため、例えばシリコ
ン基板上に、転位密度が実用レベルで低い領域を持つＧ
ａＡｓ層を、形成できる。
の発明の低転位密度領域の形成方法によれば、化合物半
導体層の特定部分に転位が集中するので他の部分に転位
密度の低い領域が形成できる。このため、例えばシリコ
ン基板上に、転位密度が実用レベルで低い領域を持つＧ
ａＡｓ層を、形成できる。
【図１】（Ａ）〜（Ｃ）は実施例の説明に供する工程図
である。
である。
【図２】シリコン基板上に形成したＧａＡｓ層上にＳｉ
Ｏ2 膜を部分的に形成した様子を示した平面図である。
Ｏ2 膜を部分的に形成した様子を示した平面図である。
【図３】試料を溶融ＫＯＨによりエッチングしその一部
を光学顕微鏡で観察して得た写真を模写した図である。
を光学顕微鏡で観察して得た写真を模写した図である。
１１：シリコン基板 １３：ＧａＡｓ層 １３ｘ：ＧａＡｓ層のＳｉＯ2 膜を設けてあった部分 １３ｙ：ＧａＡｓ層のＳｉＯ2 膜を設けなかった部分 １５：ＳｉＯ2 膜 １５ａ：ＧａＡｓ層上に部分的に設けたＳｉＯ2 膜 ２１：エッチピット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20
Claims (1)
- 【請求項１】 シリコン基板上に形成した化合物半導体
層上に、該化合物半導体層とは熱膨張係数が異なる他の
物質を、部分的に形成する工程と、 前記他の物質及び化合物半導体層形成済みのシリコン基
板に対し、該化合物半導体層で転位の移動が起こり得る
温度を少なくとも含む２種以上の温度による熱サイクル
処理を実施する工程と、を含むことを特徴とするシリコ
ン基板上に形成した化合物半導体層の低転位密度領域形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301492A JP2786561B2 (ja) | 1992-02-28 | 1992-02-28 | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301492A JP2786561B2 (ja) | 1992-02-28 | 1992-02-28 | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243147A JPH05243147A (ja) | 1993-09-21 |
| JP2786561B2 true JP2786561B2 (ja) | 1998-08-13 |
Family
ID=12652130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4301492A Expired - Lifetime JP2786561B2 (ja) | 1992-02-28 | 1992-02-28 | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786561B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5766321B1 (ja) | 2014-03-07 | 2015-08-19 | 三菱電機株式会社 | Ｔｍｒ磁気センサ、及びその製造方法 |
-
1992
- 1992-02-28 JP JP4301492A patent/JP2786561B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243147A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| JP3024584B2 (ja) | 半導体装置の製造方法 | |
| Usami et al. | Realization of crescent‐shaped SiGe quantum wire structures on a V‐groove patterned Si substrate by gas‐source Si molecular beam epitaxy | |
| JP2786561B2 (ja) | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| JP3667124B2 (ja) | 化合物半導体基板の製造方法 | |
| EP0407233B1 (en) | Method for fabricating a semiconductor substrate | |
| JP2005532692A (ja) | 半導体材料における欠陥の減少 | |
| JP3089732B2 (ja) | 化合物半導体のエピタキシャル成長方法 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JP2742856B2 (ja) | 半導体薄膜の製造方法 | |
| JP3868407B2 (ja) | 化合物半導体層の形成方法 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2706592B2 (ja) | 結晶基板の製造方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| Shi et al. | Selective area heteroepitaxy of antiphase boundary free GaAs microridges on on-axis (001) Si for silicon photonics | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP3495786B2 (ja) | 酸素除去方法、及び汚染物除去方法、及びそれらを用いた化合物半導体デバイスの成長方法、及びそれに用いる成長装置 | |
| JPH0410739B2 (ja) | ||
| JP2527227B2 (ja) | 半導体装置及びその製造方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| JP2545997B2 (ja) | 半導体薄膜の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |