JPH05206026A - 半導体基板の形成方法 - Google Patents
半導体基板の形成方法Info
- Publication number
- JPH05206026A JPH05206026A JP1213292A JP1213292A JPH05206026A JP H05206026 A JPH05206026 A JP H05206026A JP 1213292 A JP1213292 A JP 1213292A JP 1213292 A JP1213292 A JP 1213292A JP H05206026 A JPH05206026 A JP H05206026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermal expansion
- gaas
- room temperature
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 Ｓｉ層とＧａＡｓ層とからなる２層半導体基
板を、ＧａＡｓ層中の転位密度が１０6 ｃｍ-2以下とな
るように形成すること。 【構成】 Ｓｉ基板上にＳｉよりも熱膨張係数の大きい
ＧａＡｓ層を形成し、このＧａＡｓ層の上に、熱膨張係
数が大きいＧａＳｂ層またはＣａＦ2 層を形成する。そ
の後室温まで冷却した後ＧａＳｂ層またはＣａＦ2 層を
エッチング除去する。
板を、ＧａＡｓ層中の転位密度が１０6 ｃｍ-2以下とな
るように形成すること。 【構成】 Ｓｉ基板上にＳｉよりも熱膨張係数の大きい
ＧａＡｓ層を形成し、このＧａＡｓ層の上に、熱膨張係
数が大きいＧａＳｂ層またはＣａＦ2 層を形成する。そ
の後室温まで冷却した後ＧａＳｂ層またはＣａＦ2 層を
エッチング除去する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板の形成方
法に関する。
法に関する。
【０００２】
【従来の技術】Ｓｉ（シリコン）基板上にＧａＡｓ層を
成長させた、いわゆるハイブリッド基板を形成すること
ができれば、従来にない大面積のＧａＡｓ基板が得られ
るばかりでなく、Ｓｉが有する特徴とＧａＡｓが有する
特徴とを生かした興味ある半導体が期待できる。このた
め、これまでも、Ｓｉ基板上にＧａＡｓ層を成膜する種
々の方法が試みられている。
成長させた、いわゆるハイブリッド基板を形成すること
ができれば、従来にない大面積のＧａＡｓ基板が得られ
るばかりでなく、Ｓｉが有する特徴とＧａＡｓが有する
特徴とを生かした興味ある半導体が期待できる。このた
め、これまでも、Ｓｉ基板上にＧａＡｓ層を成膜する種
々の方法が試みられている。
【０００３】Ｓｉ基板上にＧａＡｓ層を設けた場合に、
このＧａＡｓ層に生ずる引張り応力に関する研究データ
が、文献１（ジャパニーズ ジャーナル オブ アプラ
イドフィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ）
Ｖｏｌ．２７，Ｎｏ．１０（１９８８））に掲載されて
いる。この文献 には、このＧａＡｓ層の引張り応力は
ＧａＡｓ層の成長温度に無関係におこること、３５０℃
以上の温度では、応力を緩和するために、層内で転位が
動いたり、新たに転位が発生すること、および３５０℃
以下では、ＧａＡｓ層単独では層内で転位が動いたり、
また新たな転位も発生しなくなることが報告されてい
る。という。
このＧａＡｓ層に生ずる引張り応力に関する研究データ
が、文献１（ジャパニーズ ジャーナル オブ アプラ
イドフィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ）
Ｖｏｌ．２７，Ｎｏ．１０（１９８８））に掲載されて
いる。この文献 には、このＧａＡｓ層の引張り応力は
ＧａＡｓ層の成長温度に無関係におこること、３５０℃
以上の温度では、応力を緩和するために、層内で転位が
動いたり、新たに転位が発生すること、および３５０℃
以下では、ＧａＡｓ層単独では層内で転位が動いたり、
また新たな転位も発生しなくなることが報告されてい
る。という。
【０００４】しかし、Ｓｉ基板上にＧａＡｓ層を成長さ
せた場合、ＳｉおよびＧａＡｓの持つそれぞれの熱膨張
係数が異なるため、この成長後に得られた２層構造の試
料を成長温度から室温に戻した場合、ＧａＡｓ層に強い
引張り応力が加わる。このため、ＧａＡｓ層内に転位
（Ｄｉｓｌｏｃａｔｉｏｎ）が発生する。
せた場合、ＳｉおよびＧａＡｓの持つそれぞれの熱膨張
係数が異なるため、この成長後に得られた２層構造の試
料を成長温度から室温に戻した場合、ＧａＡｓ層に強い
引張り応力が加わる。このため、ＧａＡｓ層内に転位
（Ｄｉｓｌｏｃａｔｉｏｎ）が発生する。
【０００５】従って、成長温度の下においてＧａＡｓの
成長層内の転位が、如何に減少されていたとしても、Ｇ
ａＡｓ層の成長後の試料の冷却過程で上述のようなメカ
ニズムによって転位が発生するので、成長層の品質は低
下してしまうことになる。
成長層内の転位が、如何に減少されていたとしても、Ｇ
ａＡｓ層の成長後の試料の冷却過程で上述のようなメカ
ニズムによって転位が発生するので、成長層の品質は低
下してしまうことになる。
【０００６】この事実に関しては、文献２：アプライド
フィジックス レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ）．５６（２２）２２２５（１９９０）に、成長温
度の８００℃前後における転位密度が１０4 ｃｍ-2程度
であっても、成長後の冷却過程において転位が発生し
て、転位密度は１０6 ｃｍ-2程度となってしまうと記さ
れている。
フィジックス レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ）．５６（２２）２２２５（１９９０）に、成長温
度の８００℃前後における転位密度が１０4 ｃｍ-2程度
であっても、成長後の冷却過程において転位が発生し
て、転位密度は１０6 ｃｍ-2程度となってしまうと記さ
れている。
【０００７】ＧａＡｓ層中の転位密度が高くなってしま
うのを回避する方法がこれまでも提案されている。例え
ば、 成長層に対して９００℃前後の温度で繰り返しアニー
ルを行う方法が、例えば文献３：Ａｐｐｌ．Ｐｈｙｓ．
Ｌｅｔｔ．５０．ｐｐ３１（１９８７）および文献４：
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５１．ｐｐ１３０（１
９８７）に開示されている。 また、シリコン基板上に、いったんＩｎＧａＡｓ／Ｇ
ａＡｓ等を用いた歪超格子を成長させ、さらにその上に
ＧａＡｓ層を成長させる方法が、例えば文献：Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．４６，ｐｐ２９４（１９８
５）に開示されている。
うのを回避する方法がこれまでも提案されている。例え
ば、 成長層に対して９００℃前後の温度で繰り返しアニー
ルを行う方法が、例えば文献３：Ａｐｐｌ．Ｐｈｙｓ．
Ｌｅｔｔ．５０．ｐｐ３１（１９８７）および文献４：
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５１．ｐｐ１３０（１
９８７）に開示されている。 また、シリコン基板上に、いったんＩｎＧａＡｓ／Ｇ
ａＡｓ等を用いた歪超格子を成長させ、さらにその上に
ＧａＡｓ層を成長させる方法が、例えば文献：Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．４６，ｐｐ２９４（１９８
５）に開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
たいずれの成長方法においても、半導体基板の転位密度
を１０6 ｃｍ-2以下にすることは非常に困難である。
たいずれの成長方法においても、半導体基板の転位密度
を１０6 ｃｍ-2以下にすることは非常に困難である。
【０００９】そこで、この発明の目的は、互いに熱膨張
係数の異なる２層構造の半導体基板における、転位密度
が低くなるようにした半導体基板の形成方法を提供する
ことにある。
係数の異なる２層構造の半導体基板における、転位密度
が低くなるようにした半導体基板の形成方法を提供する
ことにある。
【００１０】
【課題を解決するための手段】（ａ）下層としての第１
層上に、室温より高い温度で、該第１層よりは熱膨張係
数が大きい材料で第２層を上層として成膜して２層構造
体を得る工程と、（ｂ）該２層構造体に対しアニールを
行う工程と、（ｃ）その後、前記第２層上に、室温より
高い温度で、該第２の材料より熱膨張係数が大きい材料
で第３層成膜して、３層構造体を得る工程と、（ｄ）そ
の後、該第３層構造体を室温まで冷却する工程と、
（ｅ）冷却された前記３層構造体の前記第３層をエッチ
ング除去して２層構造体基板とする工程とを含むことを
特徴とする。
層上に、室温より高い温度で、該第１層よりは熱膨張係
数が大きい材料で第２層を上層として成膜して２層構造
体を得る工程と、（ｂ）該２層構造体に対しアニールを
行う工程と、（ｃ）その後、前記第２層上に、室温より
高い温度で、該第２の材料より熱膨張係数が大きい材料
で第３層成膜して、３層構造体を得る工程と、（ｄ）そ
の後、該第３層構造体を室温まで冷却する工程と、
（ｅ）冷却された前記３層構造体の前記第３層をエッチ
ング除去して２層構造体基板とする工程とを含むことを
特徴とする。
【００１１】さらに、好ましくは第１層の材料をシリコ
ン（Ｓｉ）とし、第２層の材料をガリウム・砒素（Ｇａ
Ａｓ）とし、および第３層をガリウム・アンチモン（Ｇ
ａＳｂ）もしくはフッ化カルシウム（ＣａＦ2 ）とする
のがよい。
ン（Ｓｉ）とし、第２層の材料をガリウム・砒素（Ｇａ
Ａｓ）とし、および第３層をガリウム・アンチモン（Ｇ
ａＳｂ）もしくはフッ化カルシウム（ＣａＦ2 ）とする
のがよい。
【００１２】
【作用】この発明の構成によれば、第１層上に、この第
１層よりも熱膨張係数の大きい材料の第２層を成長さ
せ、さらに第２層の上に第２層より熱膨張係数が大きい
材料で第３層を成長させる。これら第２および第３層の
成長を室温より高い温度下で行い、第３層の成長後は、
得られた構造体を室温まで冷却させる。この冷却時にお
いて、第２層の熱膨張係数が第１層より小さい場合は、
第２層に引張り応力が生じるが、第２層より熱膨張係数
が大きい第３層を第２層の上に積層してあるので、この
第３層により第２層が第１層から受ける引張り応力を減
少させる。その結果冷却過程において生じる第２層中の
転移の密度を減少させることができる。
１層よりも熱膨張係数の大きい材料の第２層を成長さ
せ、さらに第２層の上に第２層より熱膨張係数が大きい
材料で第３層を成長させる。これら第２および第３層の
成長を室温より高い温度下で行い、第３層の成長後は、
得られた構造体を室温まで冷却させる。この冷却時にお
いて、第２層の熱膨張係数が第１層より小さい場合は、
第２層に引張り応力が生じるが、第２層より熱膨張係数
が大きい第３層を第２層の上に積層してあるので、この
第３層により第２層が第１層から受ける引張り応力を減
少させる。その結果冷却過程において生じる第２層中の
転移の密度を減少させることができる。
【００１３】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。
説明する。
【００１４】なお、以下の説明中で述べる、使用材料お
よび時間、温度、膜厚などの数値的条件は、この発明の
範囲内の好適例にすぎない。従って、この発明がこれら
の条件にのみ限定されるものではない。
よび時間、温度、膜厚などの数値的条件は、この発明の
範囲内の好適例にすぎない。従って、この発明がこれら
の条件にのみ限定されるものではない。
【００１５】図１の（Ａ）〜（Ｃ）は、この発明の半導
体基板の形成方法を説明するための工程図である。
体基板の形成方法を説明するための工程図である。
【００１６】この説明によれば、下層として第１層１０
上に、室温より高い温度で、第１層１０よりは熱膨張係
数が大きい材料で上層としての第２層１２を形成する。
その結果、２層構造体１４を得る（図１の（Ａ））。こ
の実施例では第１層をＳｉ基板１０とし、このＳｉ基板
１０上に第２層としてＧａＡｓ層１２をＧａＳｂの融点
７１２℃以下（ここでは６５０℃）で成長させる。
上に、室温より高い温度で、第１層１０よりは熱膨張係
数が大きい材料で上層としての第２層１２を形成する。
その結果、２層構造体１４を得る（図１の（Ａ））。こ
の実施例では第１層をＳｉ基板１０とし、このＳｉ基板
１０上に第２層としてＧａＡｓ層１２をＧａＳｂの融点
７１２℃以下（ここでは６５０℃）で成長させる。
【００１７】なお、ここでいう２層構造体１４は上層で
ある第２層１２が所定の設計上の膜厚となる前の状態を
も含む意味である。従って、所要に応じ、この第２層１
２は１回の成長で形成してもよく、あるいは複数回の成
長に分けて形成してもよい。
ある第２層１２が所定の設計上の膜厚となる前の状態を
も含む意味である。従って、所要に応じ、この第２層１
２は１回の成長で形成してもよく、あるいは複数回の成
長に分けて形成してもよい。
【００１８】このＧａＡｓ層１２の成長は、ＭＯＣＶＤ
法（有機金属化合物による気相成長法）により、通常用
いられている成長条件で行い、ＧａＡｓ層１２の厚さを
約３μｍとする。
法（有機金属化合物による気相成長法）により、通常用
いられている成長条件で行い、ＧａＡｓ層１２の厚さを
約３μｍとする。
【００１９】次に、この２層構造体１４に対しをアニー
ルを行う。このアニールはＧａＡｓ層１２の成長の過程
か、成長後に数回行う。この実施例ではアニールをアル
シンガス中で、温度９００℃で３分間おこなう。なお、
前述の文献２によれば、この熱サイクルアニールにより
ＧａＡｓ層の転位密度は１０-4ｃｍ-2程度にまで下がる
という。
ルを行う。このアニールはＧａＡｓ層１２の成長の過程
か、成長後に数回行う。この実施例ではアニールをアル
シンガス中で、温度９００℃で３分間おこなう。なお、
前述の文献２によれば、この熱サイクルアニールにより
ＧａＡｓ層の転位密度は１０-4ｃｍ-2程度にまで下がる
という。
【００２０】次に、この第２層上に、この実施例では、
この第３層１６の材料として、Ｓｉより熱膨張係数の大
きい材料、例えばＧａＳｂ、ＣａＦ2 などを用いるのが
好適である。ここではＧａＳｂを適当な厚さだけ成長さ
せている。このときの成長温度は第２層としてＧａＡｓ
層を成長させたときの温度と同じ６５０℃とする。
この第３層１６の材料として、Ｓｉより熱膨張係数の大
きい材料、例えばＧａＳｂ、ＣａＦ2 などを用いるのが
好適である。ここではＧａＳｂを適当な厚さだけ成長さ
せている。このときの成長温度は第２層としてＧａＡｓ
層を成長させたときの温度と同じ６５０℃とする。
【００２１】次に、この第３層１６の成膜後、３層構造
体１８を室温にまで冷却する。
体１８を室温にまで冷却する。
【００２２】このように、第２層のＧａＡｓ層１２は、
熱膨張係数が大きい第３層のＧａＳｂ層１６によって上
層が覆われているので、冷却時に第１層１０の熱膨張係
数の小さいＳｉ層によって引張り応力が生じるが、第３
層のＧａＳｂ層１６によって引張り応力を減少すること
ができる。このため、第３層１６の成長温度から室温へ
の冷却過程においてＧａＡｓ層１２に発生する、例えば
１０-9ｄｙｎｅ／ｃｍ2 以上と思われる引張り応力が減
少し、従って、この冷却過程でＧａＡｓ層１２中に発生
する転位密度は大幅に減少する。
熱膨張係数が大きい第３層のＧａＳｂ層１６によって上
層が覆われているので、冷却時に第１層１０の熱膨張係
数の小さいＳｉ層によって引張り応力が生じるが、第３
層のＧａＳｂ層１６によって引張り応力を減少すること
ができる。このため、第３層１６の成長温度から室温へ
の冷却過程においてＧａＡｓ層１２に発生する、例えば
１０-9ｄｙｎｅ／ｃｍ2 以上と思われる引張り応力が減
少し、従って、この冷却過程でＧａＡｓ層１２中に発生
する転位密度は大幅に減少する。
【００２３】次に、このようにして室温にまで冷却され
た３層構造体１８の第３層をエッチング除去する。この
第３層のＧａＳｂ層１６をエッチングして取り除けば、
上層をＧａＡｓ層１２とし、下層をＳｉ基板とした半導
体基板２０を得ることができる（図１の（Ｃ））。上述
した形成方法によれば、この半導体基板２０の上層１２
中の転位密度は１０6 ｃｍ-2以下の小さい値に抑えるこ
とができる。
た３層構造体１８の第３層をエッチング除去する。この
第３層のＧａＳｂ層１６をエッチングして取り除けば、
上層をＧａＡｓ層１２とし、下層をＳｉ基板とした半導
体基板２０を得ることができる（図１の（Ｃ））。上述
した形成方法によれば、この半導体基板２０の上層１２
中の転位密度は１０6 ｃｍ-2以下の小さい値に抑えるこ
とができる。
【００２４】なお、室温に到達した後、ＧａＳｂ層１６
を取り除けば、再びＧａＡｓ層１２に引張り応力が発生
することが懸念されるが、室温で発生する引張り応力
は、転位が発生する臨界応力よりもはるかに小さいた
め、ＧａＡｓ層に転位は発生しない。この発明は上述し
た実施例にのみ限定されるものではなく、多くの変形ま
たは変更を行い得ることは明らかである。例えば第１
層、第２層および第３層に用いる材料は、上述した材料
のみに限定されるものではないことは明らかである。
を取り除けば、再びＧａＡｓ層１２に引張り応力が発生
することが懸念されるが、室温で発生する引張り応力
は、転位が発生する臨界応力よりもはるかに小さいた
め、ＧａＡｓ層に転位は発生しない。この発明は上述し
た実施例にのみ限定されるものではなく、多くの変形ま
たは変更を行い得ることは明らかである。例えば第１
層、第２層および第３層に用いる材料は、上述した材料
のみに限定されるものではないことは明らかである。
【００２５】
【発明の効果】上述した説明で明らかなように、この発
明によれば、第１層上に、これとは熱膨張係数の大きい
材料の第２層を成長させ、この第２層より熱膨張係数が
大きい第３層を成長させた後、成長温度から室温まで冷
却する。この冷却過程において第２層に生ずる引張り応
力は、第３層が設けてあるため、この第３層の機能によ
り第２層の引張り応力を減少してやることができる。結
果として第２層に発生する転位密度を１０6 ｃｍ-2以下
という小さい転位密度に抑えることができる。
明によれば、第１層上に、これとは熱膨張係数の大きい
材料の第２層を成長させ、この第２層より熱膨張係数が
大きい第３層を成長させた後、成長温度から室温まで冷
却する。この冷却過程において第２層に生ずる引張り応
力は、第３層が設けてあるため、この第３層の機能によ
り第２層の引張り応力を減少してやることができる。結
果として第２層に発生する転位密度を１０6 ｃｍ-2以下
という小さい転位密度に抑えることができる。
【００２６】このようにして室温にまで冷却した後、第
３層をエッチング除去することによって、所望の高品質
の半導体基板を得ることが可能となる。
３層をエッチング除去することによって、所望の高品質
の半導体基板を得ることが可能となる。
【図１】（Ａ）〜（Ｃ）は、実施例の工程図である。
１０：第１層（シリコン層） １２：第２層（ＧａＡｓ層） １４：２層構造体 １６：第３層（ＧａＳｂ層） １８：３層構造体 ２０：半導体基板
Claims (2)
- 【請求項１】（ａ）下層としての第１層上に、室温より
高い温度で、該第１層よりは熱膨張係数が大きい材料で
第２層を上層として成膜して２層構造体を得る工程と、 （ｂ）該２層構造体に対しアニールを行う工程と、 （ｃ）その後、前記第２層上に、室温より高い温度で、
該第２の材料より熱膨張係数が大きい材料で第３層成膜
して、３層構造体を得る工程と、 （ｄ）その後、該第３層構造体を室温まで冷却する工程
と、 （ｅ）冷却された前記３層構造体の前記第３層をエッチ
ング除去して２層構造体基板とする工程とを含むことを
特徴とする半導体基板の形成方法。 - 【請求項２】 請求項１に記載の第１層の材料をシリコ
ン（Ｓｉ）とし、第２層の材料をガリウム・砒素（Ｇａ
Ａｓ）とし、および第３層をガリウム・アンチモン（Ｇ
ａＳｂ）もしくはフッ化カルシウム（ＣａＦ2 ）とする
ことを特徴とする半導体基板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213292A JPH05206026A (ja) | 1992-01-27 | 1992-01-27 | 半導体基板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213292A JPH05206026A (ja) | 1992-01-27 | 1992-01-27 | 半導体基板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206026A true JPH05206026A (ja) | 1993-08-13 |
Family
ID=11797010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213292A Withdrawn JPH05206026A (ja) | 1992-01-27 | 1992-01-27 | 半導体基板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306675B2 (en) * | 2001-05-18 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor substrate |
-
1992
- 1992-01-27 JP JP1213292A patent/JPH05206026A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306675B2 (en) * | 2001-05-18 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| US5037774A (en) | Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPH05206026A (ja) | 半導体基板の形成方法 | |
| EP0407233B1 (en) | Method for fabricating a semiconductor substrate | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP2706592B2 (ja) | 結晶基板の製造方法 | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| JP2786561B2 (ja) | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| De Boeck et al. | Evaluation of GaAs Regrowth on A Novel GaAs/SiO2 Composite Surface On Silicon | |
| JPH04107828A (ja) | 化合物半導体層中の転位の低減方法 | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH03253021A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH10289997A (ja) | 半導体量子構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |