CN105719970B - Mos晶体管的制作方法 - Google Patents
Mos晶体管的制作方法 Download PDFInfo
- Publication number
- CN105719970B CN105719970B CN201410736199.4A CN201410736199A CN105719970B CN 105719970 B CN105719970 B CN 105719970B CN 201410736199 A CN201410736199 A CN 201410736199A CN 105719970 B CN105719970 B CN 105719970B
- Authority
- CN
- China
- Prior art keywords
- groove
- cleaning
- active area
- star
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种MOS晶体管的制作方法,包括:提供半导体衬底,所述半导体衬底包括第一有源区和与所述第一有源区相邻的隔离区;在所述第一有源区上形成主栅极结构;在所述主栅极结构两侧的第一有源区内形成凹槽;采用原位各向同性干法刻蚀清洗去除所述凹槽表面氧化物;对所述原位各向同性干法刻蚀清洗后的凹槽进行氢气烘烤;在所述氢气烘烤后的凹槽内填充满半导体材料层;对所述半导体材料层进行离子注入以形成源极和漏极。采用本发明的方法,可以降低凹槽的各角的钝化程度,从而提高后续形成的源极和漏极的性能。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种MOS晶体管是制作方法。
背景技术
现有半导体器件制作工艺中,由于应力可以改变硅材料的能隙和载流子迁移率,因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地,通过适当控制应力,可以提高载流子(NMOS晶体管中的电子,PMOS晶体管中的空穴)迁移率,进而提高驱动电流,以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言,可以采用嵌入式锗硅技术(Embedded SiGe Technology)以在晶体管的沟道区域产生压应力,进而提高载流子迁移率。所谓嵌入式锗硅技术是指在半导体衬底的需要形成源极及漏极的区域中埋置锗硅材料,利用硅与锗硅(SiGe)之间的晶格失配对沟道区域产生压应力。
以两个相邻的PMOS晶体管共用源极或漏极为例进行说明现有的PMOS晶体管的制作方法,具体如下:
参考图1,提供半导体衬底,所述半导体衬底包括有源区10和与有源区10相邻的隔离区(图未示)。有源区10的材料为硅,隔离区的材料为氧化硅。
接着,在有源区10上形成栅极结构11,所述栅极结构11包括位于有源区10上的栅介质层111和位于栅介质层111上的栅极层112。然后,在栅极结构11的周围形成侧墙12。
接着,参考图2,以侧墙12为掩膜,干法刻蚀有源区10,在侧墙12两侧的有源区10内形成碗状凹槽13。
形成碗状凹槽13后,采用氢氟酸清洗碗状凹槽13内的聚合物(图未示)及碗状凹槽13表面自然氧化层(主要成分为氧化硅,图未示)。其中,聚合物是在干法刻蚀碗状凹槽的过程中形成的。
接着,参考图3,采用湿法腐蚀的方法继续腐蚀碗状凹槽13,形成sigma形凹槽14。整个湿法腐蚀的方法是暴露在空气中的。因此,腐蚀形成sigma形凹槽14后,sigma形凹槽14的表面也会形成自然氧化层(图未示)。用氢氟酸溶液进行清洗以去除sigma形凹槽14表面的自然氧化层。
清洗完sigma形凹槽14表面的自然氧化层后,采用氢气烘烤(H2 bake)的方法对sigma形凹槽表面的自然氧化层进一步去除以及修复sigma形凹槽14的表面,以提高后续在sigma形凹槽表面14生长锗硅层的性能。
之后,采用选择性生长的方法在氢气烘烤后的sigma形凹槽14内填充满锗硅层。然后对锗硅层进行离子注入形成共源极和共漏极。该共源极或共漏极为两个相邻的栅极结构11所共用。
但是,利用现有技术形成的PMOS晶体管的性能不好。
发明内容
本发明解决的问题是利用现有技术形成的PMOS晶体管的性能不好。
为解决上述问题,本发明提供一种MOS晶体管的制作方法,包括:
提供半导体衬底,所述半导体衬底包括第一有源区和与所述第一有源区相邻的隔离区;
在所述第一有源区上形成主栅极结构;
在所述主栅极结构两侧的第一有源区内形成凹槽;
采用原位各向同性干法刻蚀清洗去除所述凹槽表面氧化物;
对所述原位各向同性干法刻蚀清洗后的凹槽进行氢气烘烤;
在所述氢气烘烤后的凹槽内填充满半导体材料层;
对所述半导体材料层进行离子注入以形成源极和漏极。
可选的,所述原位各向同性干法刻蚀清洗为SiCoNi清洗。
可选的,所述SiCoNi清洗方法包括:清洗压力为0.01~100Torr,清洗偏置电压为0~10V,清洗温度为0~200℃。
可选的,所述凹槽位于所述主栅极结构和所述隔离区之间时,所述半导体衬底还包括第二有源区,所述隔离区同时与所述第二有源区、第一有源区相邻,形成横跨所述第二有源区和所述隔离区的辅助栅极结构,所述凹槽位于所述辅助栅极结构和所述主栅极结构之间。
可选的,形成凹槽的步骤之后,采用原位各向同性干法刻蚀清洗方法去除凹槽表面氧化物的步骤之前,还包括湿法腐蚀部分去除所述凹槽表面氧化物。
可选的,所述湿法腐蚀的湿法腐蚀剂为氢氟酸。
可选的,所述湿法腐蚀去除的凹槽表面氧化物的量与所述SiCoNi清洗去除的凹槽表面氧化物的量之比为(2~6):(4~8)。
可选的,所述凹槽的形状为sigma形,所述半导体材料层的材料为锗硅,所述MOS晶体管的类型为PMOS。
可选的,所述凹槽的形状为U形,所述半导体材料层的材料为碳化硅,所述MOS晶体管的类型为NMOS。
可选的,所述氢气烘烤的温度为650~750℃。
与现有技术相比,本发明的技术方案具有以下优点:
本实施例中,原位各向同性干法刻蚀清洗工艺是在原位各向同性干法刻蚀清洗反应腔室中进行的,反应过程中,该腔室需要抽真空操作。因此,能与后续的同样需要抽真空操作的氢气烘烤反应腔室进行兼容,进而能与后续的同样需要抽真空操作的填充半导体材料层的反应腔室兼容。因此,当晶圆从原位各向同性干法刻蚀清洗反应腔室移动至氢气烘烤反应腔室的过程中,晶圆在空气中的暴露时间被缩短。因此,凹槽的表面的自然氧化层比现有技术薄很多。接着,对原位各向同性干法刻蚀清洗后的凹槽进行氢气烘烤,氢气烘烤的温度与现有技术相比,温度降低很多。凹槽的各角在低温下,钝化程度明显减小,从而提高后续形成的源极和漏极的性能。
附图说明
图1~图4是采用现有技术的方法制作PMOS晶体管的剖面结构示意图;
图5是本发明具体实施例中的进行SiCoNi清洗、氢气烘烤和形成半导体材料层的反应腔室的俯视结构示意图;
图6~图9是本发明第一实施例中的制作MOS晶体管的剖面结构示意图;
图10是本发明第二实施例中的第一有源区、第二有源区和隔离区的俯视结构示意图;
图11是图10沿AA方向的剖面示意图;
图12~图15是本发明在第二实施例中采用第一实施例方法制作具有特定位置的MOS晶体管的剖面结构示意图;
图16~图18是本发明采用第二实施例方法制作具有特定位置的MOS晶体管的剖面结构示意图。
具体实施方式
利用现有技术形成的PMOS晶体管的性能不好的原因如下:
参考图3,现有技术中,形成sigma形凹槽14后,将包含有该sigma形凹槽14的晶圆放入含有氢氟酸的酸槽中进行清洗。清洗去除sigma形凹槽14表面的自然氧化层后。再将包含有该sigma形凹槽的晶圆转移至能被抽真空的氢气烘烤反应腔室中进行氢气烘烤步骤。
由于含有氢氟酸的酸槽被抽真空后,氢氟酸会挥发。所以,含有氢氟酸的酸槽无法置于真空条件下。也就是说,酸槽不能与能被抽真空的氢气烘烤反应腔室进行兼容,以缩短晶圆在空气中的暴露时间。因此,即使用氢氟酸去除sigma形凹槽14表面的自然氧化层后,在将晶圆从酸槽移至氢气烘烤反应腔室的过程中,sigma形凹槽14的表面还会被氧化形成较厚的自然氧化层。
为了将sigma形凹槽表面重新生长的较厚的自然氧化层去除干净,氢气烘烤工艺的温度会高,有800~950℃。在这样的高温下,sigma形凹槽的各角会被钝化(请参考图4中的虚线圈)。钝化的sigma形凹槽填充锗硅后,锗硅之间的晶格失配对沟道区域产生的压应力会受到严重影响,从而严重影响后续形成的源极和漏极的性能。
为了解决上述技术问题,本发明提供了一种MOS晶体管的制作方法,采用本发明的一种MOS晶体管的制作方法,能够提高MOS晶体管的性能。
为使本发明的上述目的和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
实施例一
参考图6,提供半导体衬底,所述半导体衬底包括第一有源区30和与所述第一有源区30相邻的隔离区(图未示)。
隔离区的材料为氧化硅,第一有源区30的材料为硅。
接着,在第一有源区30上形成主栅极结构31。
本实施例中,所述主栅极结构31至少为一个。
本实施例中,主栅极结构31包括位于第一有源区30上的栅介质层311和位于栅介质层311上的栅极层312。栅介质层311的材料为氧化硅。栅极层312的材料为多晶硅或金属。形成主栅极结构31的方法为本领域技术人员的熟知技术。
接着,在主栅极结构31的周围形成侧墙32。侧墙32的材料为氧化硅、氮化硅或者是氧化硅和氮化硅的叠层结构。侧墙32的形成方法为本领域技术人员的熟知技术。
接着,参考图7,在侧墙32两侧的第一有源区30内形成碗状凹槽33。
采用各向同性干法刻蚀的方法刻蚀第一有源区30形成碗状凹槽33。其中,刻蚀气体包括溴化氢和氯气。具体工艺如下:溴化氢的流量为200~800sccm,氯气的流量为20~100sccm,惰性气体的流量为50~1000sccm,刻蚀腔室的压力为2~200mTorr,刻蚀时间为15~60s。
形成碗状凹槽33后,采用氢氟酸溶液将碗状凹槽33的聚合物及碗状凹槽33表面的自然氧化层去除。
接着,参考图8,采用湿法腐蚀的方法腐蚀碗状凹槽33,形成sigma形凹槽34。
具体为:将碗状凹槽33暴露在TMAH(Tetramethyl Ammonium Hydroxied,四甲基氢氧化氨)水溶液中,TMAH水溶液腐蚀第一有源区30的衬底。在衬底中形成碗状凹槽33的区域形成sigma形凹槽34,TMAH水溶液的体积百分比浓度为2%~20%,温度为20~80℃,时间为100~500s。
其他实施例中,湿法腐蚀剂也可以为其他的带羟基的碱性溶液,也属于本发明的保护范围之内。
TMAH水溶液是暴露在空气中的,因此,形成sigma形凹槽34后,sigma形凹槽34的表面会有较厚的自然氧化层(图未示)。
接着,采用原位各向同性干法刻蚀清洗(in-situ isotropic soft dry etch)方法去除sigma形凹槽34表面的自然氧化层。
本实施例中,原位各向同性干法刻蚀清洗为SiCoNi清洗。具体为:采用1~1000sccm流量的NF3和NH3对该半导体,清洗压力为0.01~100Torr,清洗偏置电压为0~10V,清洗温度为0~200℃。
SiCoNi清洗工艺一方面能够低强度、低化学刻蚀的从硅表面上去除氧化膜,且与传统的氢氟酸清洗工艺相比,SiCoNi清洗工艺所得到的晶圆表面的氟元素含量要高两个数量级。所以,使用SiCoNi清洗工艺可以有效提高SiO2/Si界面的F离子浓度,从而有利于后续锗硅材料层的生长。
另外,本实施例中,SiCoNi清洗工艺是SiCoNi清洗反应腔室中进行的,SiCoNi清洗反应腔室需要抽真空。因此,能与后续的需要抽真空的氢气烘烤反应腔室进行兼容,进而能与后续的同样需要抽真空操作的填充半导体材料层的反应腔室兼容。因此,当晶圆从SiCoNi清洗反应腔室移动至氢气烘烤反应腔室的过程中,晶圆在空气中的暴露时间被缩短。具体如下:
参考图5,SiCoNi清洗反应腔室51与氢气烘烤反应腔室52、半导体材料生长腔室53反应腔室兼容,上述三个反应腔室与传送腔室50组成半导体工艺反应设备5。各反应腔室位于传送腔室50的外侧,并皆通过门阀与传送腔室50相通,通过机械手臂54实现晶圆55在传送腔室50和各反应腔室之间的传输。传送腔室50与各反应腔室都是密封的,且传送腔室50与各反应腔室之间的通道都是密封的。这样,在SiCoNi清洗反应腔室51去除sigma形凹槽34表面的自然氧化层后,机械手臂54将晶圆55从SiCoNi清洗反应腔室51移至氢气烘烤反应腔室52的过程中,基本都是在真空条件下进行的,sigma形凹槽34的表面的自然氧化层比现有技术薄很多。
其他实施例中,SiCoNi清洗工艺、氢气烘烤工艺和后续的在sigma形凹槽内生长半导体材料层工艺是在同一腔室中进行的,也属于本发明的保护范围。一方面可以节省晶圆转移时间,另一方面,使晶圆隔离空气的效果更好。
其他实施例中,其他类型的原位各向同性干法刻蚀清洗也属于本发明的保护范围。
接着,继续参考图8,对硅谷镍清洗后的sigma形凹槽34进行氢气烘烤。
本实施例中的氢气烘烤的温度为650~750℃,与现有技术相比,温度降低很多。原因如下:
本实施例中,经过硅谷镍清洗的sigma形凹槽34表面的自然氧化层比现有技术薄很多。因此,氢气烘烤的温度也有很大程度的降低,同样也可以把sigma形凹槽34表面的氧化层去除干净,而且,还可以将sigma形凹槽34表面进行修复处理。
sigma形凹槽34的各角在650~750℃的温度下,钝化程度明显减小。从而提高后续形成的源极和漏极的性能。
接着,参考图9,在氢气烘烤后的sigma形凹槽34内填充满半导体材料层35。
本实施例中,所述半导体材料层35的材料为锗硅,所述MOS晶体管的类型为PMOS。
半导体材料层35的形成工艺为化学气相沉积工艺。具体工艺如下:硅源气体为SiH4或SiH2Cl2,锗源气体为GeH4,载气为氢气。硅源气体和锗源气体的流量为1~1000sccm,所述载气的流量为0.1~50slm,温度为500~800℃,压强为1~100Torr。
其他实施例中,半导体材料层35的制作方法也可以为原子沉积法(Atomic LayerDeposition,ALD)和分子聚束外延法(Molecular Beam Epitaxy,MBE)。
其他实施例中,可以在侧墙两侧的第一有源区内形成U形凹槽,所述半导体材料层的材料为碳化硅,所述MOS晶体管的类型为NMOS。
实施例二
经过进一步的发现和研究,当sigma形凹槽位于下述特定位置时,采用原位各向同性干法刻蚀清洗该sigma形凹槽表面的自然氧化层的过程中,会对与该sigma形凹槽相邻的隔离区进行无法控制的快速腐蚀,会使得隔离区形成缺口。严重时,该缺口尺寸太大会与隔离区上的栅极结构相连,后续在sigma形凹槽内填充半导体材料的过程中,该半导体材料与隔离区上的栅极结构电性相通的几率非常大,从而大大影响源极和漏极的性能,进而影响后续形成的半导体器件的良率。
如果只采用氢氟酸清洗该sigma形凹槽表面的自然氧化层的过程中,氢氟酸对于与该sigma形凹槽相邻的隔离区的腐蚀速度会非常慢,从而不会使得该隔离区形成较大的缺口。但是如分析背景技术问题所述,采用氢氟酸清洗sigma形凹槽表面的自然氧化层时,使得sigma形凹槽暴露在空气的时间过长,从而会使sigma形凹槽表面的自然氧化层过厚,在氢气烘烤步骤中,sigma形凹槽的尖端被圆化的问题,同样会大大影响源极和漏极的性能,进而影响后续形成的半导体器件的良率。
上述特定位置为:所述半导体衬底还包括第二有源区,所述隔离区同时与所述第二有源区、第一有源区相邻,形成横跨所述第二有源区和所述隔离区的辅助栅极结构,所述sigma形凹槽位于所述辅助栅极结构和所述主栅极结构之间。
针对上述技术问题,具体说明如下:
参考图10和图11,提供半导体衬底,所述半导体衬底包括第一有源区401和第二有源区402,以及与第一有源区401和第二有源区402同时相邻的隔离区403。在所述第一有源区401上形成主栅极结构41。在所述第二有源区402和所述隔离区403上形成辅助栅极结构42,具体为,所述辅助栅极结构42横跨所述第二有源区402和所述隔离区403。本实施例中,辅助栅极结构42与第一有源区401紧挨着,但不覆盖在第一有源区401上。其他实施例中,辅助栅极结构42与第一有源区401之间具有距离也属于本发明的保护范围。
需要说明的是,本实施例中,辅助栅极结构42的作用是:辅助栅极结构42位于主栅极结构41的两侧,在光刻形成主栅极结构41的过程中,掩膜板上的辅助栅极结构图形可以减小光的衍射,从而可以提高光刻主栅极结构时的尺寸精度。
另外,辅助栅极结构42不仅起到提高主栅极结构尺寸精度的作用,在第二有源区,辅助栅极结构也起着栅极结构的作用。
本实施例中,参考图11,主栅极结构41包括主栅极介质层411和位于主栅极介质层411之上的主栅极层412。辅助栅极结构42包括辅助栅极介质层421和位于辅助栅极介质层421之上的辅助栅极层422。
继续参考图11,主栅极结构41的下面为第一有源区401。辅助栅极结构42在与第一有源区401相邻的位置处的下面为隔离区403。
需要说明的是:辅助栅极结构42如果在第一有源区401上,则后续在辅助栅极结构42和主栅极结构41之间形成的sigma形凹槽不属于上述特定位置的sigma形凹槽,也就不会发生在实施例二中所述的技术问题。
辅助栅极结构42如果同时覆盖第一有源区401和隔离区403,则第一有源区401表面与隔离区403表面会有高度差,因此,在其上形成的辅助栅极结构42稳固性很差,在后续的对晶圆的清洗操作的过程中,辅助栅极结构42会塌陷。
接着,继续参考图11,在主栅极结构41的周围形成主栅极结构侧墙43。在辅助栅极结构42的周围形成辅助栅极结构侧墙44。
参考图12,在主栅极结构41两侧的第一有源区401内形成碗状凹槽45。
形成碗状凹槽45后,采用氢氟酸清洗碗状凹槽45内的聚合物(图未示)及碗状凹槽45表面的自然氧化层(图未示)。具体参考上一个实施例。.
接着,采用湿法腐蚀的方法继续刻蚀碗状凹槽45,形成sigma形凹槽46。形成sigma形凹槽46的方法请参考上一个实施例。
需要说明的是,参考图12,本实施例中,为了进一步减小后续形成的半导体器件的尺寸,在主栅极结构41、辅助栅极结构42尺寸不能减小的情况下,可以减小主栅极结构41与辅助栅极结构42之间的后续形成的源极和漏极的尺寸。为了将后续形成的源极和漏极尺寸进行减小的同时,又不影响后续形成的源极和漏极的性能,可以将碗状凹槽45与隔离区403相邻的部分形成一个缺口,该缺口露出隔离区403,形成如图12所示的形状。相应的,形成的sigma形凹槽46与隔离区403相邻的部分也有所缺失,该缺失部位为一个sigma形凹槽的一个角,sigma形凹槽46中的缺失处也露出隔离区403。但是,缺失sigma形凹槽的一个角形成的图形仍然是一个sigma形凹槽,只是不如现有技术的sigma形凹槽规则而已,如图13所示的形状。
当然,其他实施例中,碗状凹槽、sigma形凹槽为现有技术中的规则的碗状凹槽或sigma形凹槽,也属于本发明保护的范围。
参考图14,形成sigma形凹槽46后,采用SiCoNi清洗方法去除sigma形凹槽46的自然氧化层后,经发现和分析SiCoNi清洗对与sigma形凹槽46紧挨着的隔离区403的腐蚀速度非常快,从而会使得该隔离区403形成非常大的缺口47,该缺口47尺寸太大会与隔离区403上的辅助栅极结构42相连。
结合参考图14和图15,在sigma形凹槽46内填充半导体材料48,该半导体材料48会与辅助栅极结构42电性相通,从而大大影响后续形成的源极和漏极的性能,进而影响后续形成的半导体器件的良率。
于是,本发明提供了一种MOS晶体管的制作方法,该方法在实施例一提供的方法上有所改进,具体为:
参考图16,提供半导体衬底,所述半导体衬底包括第一有源区601和第二有源区(图未示),以及与第一有源区601和第二有源区同时相邻的隔离区603。在所述第一有源区601上形成主栅极结构61。在所述第二有源区(图未示)和所述隔离区603上形成辅助栅极结构62,具体为,所述辅助栅极结构62横跨所述第二有源区和所述隔离区603。本实施例中,辅助栅极结构62与第一有源区601紧挨着,但不覆盖在第一有源区601上。其他实施例中,辅助栅极结构62与第一有源区601之间具有距离也属于本发明的保护范围。
其中,主栅极结构61包括主栅极介质层611和位于主栅极介质层611之上的主栅极层612。辅助栅极结构62包括辅助栅极介质层621和位于辅助栅极介质层621之上的辅助栅极层622。
继续参考图16,主栅极结构61的下面为第一有源区601。辅助栅极结构62在与第一有源区601相邻的位置处的下面为隔离区603。
在主栅极结构61的周围形成主栅极结构侧墙63。在辅助栅极结构62的周围形成辅助栅极结构侧墙64。
在主栅极结构61两侧的第一有源区601内形成碗状凹槽65。
本实施例中,所述碗状凹槽65具有缺口,该缺口露出隔离区603。
形成碗状凹槽65后,采用氢氟酸清洗碗状凹槽65内的聚合物(图未示)及碗状凹槽65表面的自然氧化层(图未示)。.
接着,参考图17,采用湿法腐蚀的方法继续刻蚀碗状凹槽65,形成sigma形凹槽66。形成sigma形凹槽66的方法请参考上一个实施例。
本实施例中,sigma形凹槽66也有缺口,sigma形凹槽66上的缺口露出所述隔离区603。而且,虽然sigma形凹槽66上具有缺口,但是sigma形凹槽66的形状依然是sigma形。
形成sigma形凹槽66的过程是暴露在空气中进行的,因此,形成sigma形凹槽66后,在sigma形凹槽66的表面具有自然氧化层(图未示)。
参考图18,形成sigma形凹槽66后,先采用湿法腐蚀的方法清洗sigma形凹槽56表面自然氧化层,采用湿法腐蚀清洗去除部分凹槽表面自然氧化层后,继续采用原位各向同性干法刻蚀清洗的方法去除凹槽表面剩余的自然氧化层。
本实施例中,所述湿法腐蚀是采用氢氟酸溶液清洗凹槽表面。所述原位各向同性干法刻蚀清洗为SiCoNi清洗。
在清洗sigma形凹槽66表面的氧化物的过程中,氢氟酸对与sigma形凹槽66相邻的隔离区603的腐蚀速度远小于SiCoNi清洗对该隔离区603的腐蚀速度。因此,与直接、全部采用SiCoNi清洗sigma形凹槽66表面的自然氧化层相比,先采用氢氟酸对sigma形凹槽66表面的自然氧化层去除,可以大大减缓对与sigma形凹槽66紧挨着的隔离区的腐蚀程度,就不会形成与辅助栅极结构62相通的sigma形凹槽,进而后续填充半导体材料后的sigma形凹槽不会与隔离区603上的辅助栅极结构62电性连通,从而提高后续形成的源极和漏极的性能。
所述氢氟酸溶液清洗所述sigma形凹槽66表面的部分自然氧化层的时间为0.5~10min。
采用氢氟酸溶液清洗去除sigma形凹槽66表面的部分自然氧化层后。再继续采用SiCoNi清洗去除sigma形凹槽66表面的剩余的自然氧化层。硅谷镍清洗操作还清洗去除了从氢氟酸的酸槽移至SiCoNi清洗腔室的过程中产生的自然氧化层。清洗时间为1~30s。
SiCoNi清洗工艺是SiCoNi清洗反应腔室中进行的,反应的过程中,该腔室需要被抽真空进行。因此,能与后续的同样需要抽真空操作的氢气烘烤反应腔室进行兼容,进而能与后续的同样需要抽真空操作的填充半导体材料层的反应腔室兼容。因此,当晶圆从SiCoNi清洗反应腔室移动至氢气烘烤反应腔室的过程中,晶圆在空气中的暴露时间被缩短。因此,sigma形凹槽的表面的自然氧化层比现有技术薄很多。接着,对硅谷镍清洗后的sigma形凹槽进行氢气烘烤,氢气烘烤的温度与现有技术相比,温度降低很多。sigma形凹槽的各角在低温下,钝化程度明显减小,从而提高后续形成的源极和漏极的性能。
上述对sigma形凹槽表面自然氧化层的氢氟酸清洗与SiCoNi清洗的结合清洗,对批量生产后续形成的半导体器件的良率的提高,尤为明显。
更进一步的,所述湿法腐蚀去除的凹槽表面氧化物的量与所述SiCoNi清洗去除的凹槽表面氧化物的量之比为(2~6):(4~8)。
之所以采用这样的配比进行分配,原因如下:可以最大化的减小SiCoNi清洗对隔离区603的腐蚀的同时,还可以最大化的缩短晶圆在空气中的暴露时间,从而可以最大化的减小自然氧化层的厚度,进而使后续的氢气烘烤工艺中温度降到最低,为650℃,最大化的减小sigma形凹槽的尖角钝化程度,最大化的提高后续形成的源极和漏极的性能。
接着,对硅谷镍清洗后的sigma形凹槽66进行氢气烘烤,以进一步去除sigma形凹槽66表面的自然氧化层及对sigma形凹槽66表面进行修复。
本实施例中的氢气烘烤的温度为650~750℃,与现有技术相比,温度降低很多。sigma形凹槽66的各角在650~750℃的温度下,钝化程度明显减小。从而提高后续形成的源极和漏极的性能。
接着,参考图18,在氢气烘烤后的sigma形凹槽66内填充满半导体材料层68。具体请参考上一个实施例。
接着,对半导体材料层68进行离子注入,形成源极和漏极。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种MOS晶体管的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括第一有源区和与所述第一有源区相邻的隔离区;
在所述第一有源区上形成主栅极结构;
在所述主栅极结构两侧的第一有源区内形成凹槽,在形成凹槽的过程中会形成聚合物;
湿法腐蚀部分去除所述凹槽内的聚合物、以及表面氧化物,所述湿法腐蚀的湿法腐蚀剂为氢氟酸;
采用原位各向同性干法刻蚀清洗去除所述凹槽表面氧化物,清洗去除所述凹槽表面氧化物的过程在真空环境下进行,缩短后续将晶圆从清洗去除凹槽表面氧化物的反应腔室移动至氢气烘烤反应腔室的过程中晶圆在空气中的暴露时间,以减少将晶圆从清洗去除凹槽表面氧化物的反应腔室移动至氢气烘烤反应腔室的过程中凹槽表面受到的自然氧化的程度;
将晶圆从清洗去除凹槽表面氧化物的反应腔室移动至氢气烘烤反应腔室;
对所述原位各向同性干法刻蚀清洗后的凹槽进行氢气烘烤,氢气烘烤在真空环境下进行,晶圆从清洗去除凹槽表面氧化物的反应腔室移动至氢气烘烤反应腔室的过程中凹槽表面受到的自然氧化的程度决定氢气烘烤的温度,所述氢气烘烤的温度为650~750℃;
在所述氢气烘烤后的凹槽内填充满半导体材料层;
对所述半导体材料层进行离子注入以形成源极和漏极。
2.如权利要求1所述的MOS晶体管的制作方法,其特征在于,所述原位各向同性干法刻蚀清洗为SiCoNi清洗。
3.如权利要求2所述的MOS晶体管的制作方法,所述SiCoNi清洗方法包括:清洗压力为0.01~100Torr,清洗偏置电压为0~10V,清洗温度为0~200℃。
4.如权利要求2所述的MOS晶体管的制作方法,其特征在于,所述凹槽位于所述主栅极结构和所述隔离区之间时,所述半导体衬底还包括第二有源区,所述隔离区同时与所述第二有源区、第一有源区相邻,形成横跨所述第二有源区和所述隔离区的辅助栅极结构,所述凹槽位于所述辅助栅极结构和所述主栅极结构之间。
5.如权利要求4所述的MOS晶体管的制作方法,其特征在于,所述湿法腐蚀去除的凹槽表面氧化物的量与所述SiCoNi清洗去除的凹槽表面氧化物的量之比为(2~6):(4~8)。
6.如权利要求1所述的MOS晶体管的制作方法,其特征在于,所述凹槽的形状为sigma形,所述半导体材料层的材料为锗硅,所述MOS晶体管的类型为PMOS。
7.如权利要求1所述的MOS晶体管的制作方法,其特征在于,所述凹槽的形状为U形,所述半导体材料层的材料为碳化硅,所述MOS晶体管的类型为NMOS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410736199.4A CN105719970B (zh) | 2014-12-04 | 2014-12-04 | Mos晶体管的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410736199.4A CN105719970B (zh) | 2014-12-04 | 2014-12-04 | Mos晶体管的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105719970A CN105719970A (zh) | 2016-06-29 |
CN105719970B true CN105719970B (zh) | 2019-11-01 |
Family
ID=56143826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410736199.4A Active CN105719970B (zh) | 2014-12-04 | 2014-12-04 | Mos晶体管的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105719970B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103107070A (zh) * | 2011-11-14 | 2013-05-15 | 联华电子股份有限公司 | 半导体装置及制作外延层的方法 |
CN103745956A (zh) * | 2014-01-29 | 2014-04-23 | 上海华力微电子有限公司 | 制备嵌入式锗硅外延的表面处理方法 |
CN104124162A (zh) * | 2013-04-23 | 2014-10-29 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10134896B2 (en) * | 2013-03-01 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cyclic deposition etch chemical vapor deposition epitaxy to reduce EPI abnormality |
-
2014
- 2014-12-04 CN CN201410736199.4A patent/CN105719970B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103107070A (zh) * | 2011-11-14 | 2013-05-15 | 联华电子股份有限公司 | 半导体装置及制作外延层的方法 |
CN104124162A (zh) * | 2013-04-23 | 2014-10-29 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN103745956A (zh) * | 2014-01-29 | 2014-04-23 | 上海华力微电子有限公司 | 制备嵌入式锗硅外延的表面处理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105719970A (zh) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
CN104425267A (zh) | 晶体管的形成方法 | |
CN105514041B (zh) | 晶体管的形成方法 | |
CN105551958B (zh) | 晶体管的形成方法 | |
CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
CN106486365B (zh) | 半导体器件的形成方法 | |
CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN106328694B (zh) | 半导体结构的形成方法 | |
CN105719972B (zh) | 半导体结构的形成方法 | |
CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
CN109148296A (zh) | 半导体结构及其形成方法 | |
CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
CN106952911B (zh) | 鳍式半导体器件的形成方法 | |
CN104979173A (zh) | 半导体结构及其形成方法 | |
CN105719970B (zh) | Mos晶体管的制作方法 | |
CN104183491B (zh) | 晶体管的形成方法 | |
CN105097519A (zh) | 半导体结构的形成方法 | |
CN103377942A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN103515237A (zh) | 晶体管的形成方法 | |
CN107785317A (zh) | Mos器件的形成方法 | |
CN103390558A (zh) | 晶体管的形成方法 | |
CN103632945B (zh) | 鳍式场效应晶体管的形成方法 | |
WO2019007346A1 (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
CN116013773A (zh) | 一种dpt功率器件制造方法 | |
CN105702724B (zh) | 半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |