CN103390558A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN103390558A CN103390558A CN2012101415648A CN201210141564A CN103390558A CN 103390558 A CN103390558 A CN 103390558A CN 2012101415648 A CN2012101415648 A CN 2012101415648A CN 201210141564 A CN201210141564 A CN 201210141564A CN 103390558 A CN103390558 A CN 103390558A
- Authority
- CN
- China
- Prior art keywords
- side wall
- formation method
- layer
- transistorized
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成若干栅介质层，在栅介质层表面形成栅电极，在栅电极表面形成硬掩膜层，在紧邻栅介质层和栅电极两侧形成第一侧墙，在紧邻第一侧墙两侧形成第二侧墙；以硬掩膜层和第二侧墙为掩膜，干法刻蚀相邻第二侧墙之间的半导体衬底，形成开口；以硬掩膜层和第二侧墙为掩膜，湿法刻蚀所述开口，使所述开口的侧壁向第二侧墙下方的半导体衬底内延伸；在湿法刻蚀后，采用氧化工艺在硬掩膜层、第二侧墙和所述开口内壁表面形成氧化层；去除所述氧化层；在去除氧化层后，在所述开口内形成应力衬垫层。本实施例所形成的晶体管的侧墙厚度更容易控制，使所形成的晶体管的性能优良。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能；当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少；而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。
现有技术在PMOS晶体管的源/漏区形成硅锗（SiGe），则硅和硅锗之间因晶格失配形成的压应力，从而提高压应力，提高PMOS晶体管的性能；在源/漏区形成硅锗会形成压应力是由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，且在室温下，硅锗的晶格常数大于硅的晶格常数，从而产生压应力；相应地，在NMOS晶体管的源/漏区形成碳化硅（SiC），则硅和碳化硅之间因晶格失配形成的拉应力，从而提高拉应力，提高NMOS晶体管的性能；在源/漏区形成碳化硅会形成压应力是由于在室温下，碳化硅的晶格常数小于硅的晶格常数，从而产生拉应力。
现有技术形成具有应力衬垫层的晶体管的方法的结构示意图，如图1至图4所示。
请参考图1，提供半导体衬底10，在所述半导体衬底10表面形成若干栅介质层11，在所述栅介质层11表面形成栅电极12，在紧邻所述栅介质层11和栅电极12两侧的半导体衬底10表面形成侧墙，所述侧墙包括：栅介质层11和栅电极12两侧的第一侧墙13和第一侧墙13两侧的第二侧墙14，在所述栅电极12表面形成硬掩膜层15，所述第二侧墙14和硬掩膜层15的材料为氮化硅。
请参考图2，以所述硬掩膜层15和第二侧墙14为掩膜，干法刻蚀相邻第二侧墙14之间的半导体衬底10，形成开口16。
请参考图3，以所述硬掩膜层15和第二侧墙14为掩膜，湿法刻蚀所述开口16（如图2），使所述开口16a的侧壁向第二侧墙14下方的半导体衬底10内延伸。
请参考图4，在湿法刻蚀后，在所述开口16a（如图3）内形成应力衬垫层17。
当所述应力衬垫层17的材料为硅锗时，所形成的晶体管较佳的为PMOS晶体管；当所述应力衬垫层17的材料为碳化硅时，所形成的晶体管较佳的为NMOS晶体管时。
需要说明的是，在形成应力衬垫层17后，以所述硬掩膜层15和第二侧墙14为掩膜，在紧邻所述第二侧墙14两侧的半导体衬底10内进行离子注入，形成源/漏区（未示出），并去除硬掩膜层15。
然而，现有技术形成的具有应力衬垫层的晶体管侧墙的厚度过厚，导致所形成的晶体管的性能不良，无法达到技术指标。
更多关于具有应力衬垫层的晶体管的形成方法请参考专利号为US7696534B2的美国专利文件。
发明内容
本发明解决的问题是使所形成的具有应力衬垫层的晶体管的侧墙的厚度较薄，使所形成的晶体管的性能优良，满足技术指标要求。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：
提供半导体衬底，在所述半导体衬底表面形成若干栅介质层，在所述栅介质层表面形成栅电极，在所述栅电极表面形成硬掩膜层，在紧邻所述栅介质层和栅电极的两侧形成第一侧墙，在紧邻所述第一侧墙的两侧形成第二侧墙；
以所述硬掩膜层和第二侧墙为掩膜，干法刻蚀相邻第二侧墙之间的半导体衬底，形成开口；
以所述硬掩膜层和第二侧墙为掩膜，湿法刻蚀所述开口，使所述开口的侧壁向第二侧墙下方的半导体衬底内凹陷；
在湿法刻蚀后，采用氧化工艺在所述硬掩膜层、第二侧墙和所述开口内壁表面形成氧化层；
去除所述氧化层；
在去除所述氧化层后，在所述开口内形成应力衬垫层。
可选地，所述第二侧墙和硬掩膜层的材料为氮化硅。
可选地，所述第二侧墙的形成工艺为：通过低压化学气相沉积工艺在所述半导体衬底、第一侧墙和硬掩膜层表面形成第二侧墙薄膜；采用回刻蚀工艺刻蚀所述第二侧墙薄膜形成第二侧墙。
可选地，所述第二侧墙的厚度为5~20纳米。
可选地，所述第一侧墙的厚度为1~5纳米。
可选地，所述第一侧墙的材料为氧化硅或氧化硅-氮化硅-氧化硅的叠层结构。
可选地，所述氧化层的形成工艺为游离基氧化工艺。
可选地，所述游离基氧化工艺为：气体为氢气和氧气，温度为700~1200℃。
可选地，所述氧化层的厚度为0.5~10纳米。
可选地，在去除氧化层后，形成应力衬垫层之前，第二次湿法刻蚀所述开口。
可选地，在所述硬掩膜层和栅电极之间形成氧化硅层。
可选地，所述湿法刻蚀为各向异性的湿法刻蚀工艺。
可选地，所述各向异性的湿法刻蚀的刻蚀液为碱性溶液，所述碱性溶液为氢氧化四甲基胺、氢氧化钠、氢氧化钾、氢氧化锂或氨水。
可选地，湿法刻蚀后，所述开口的形状为西格玛形。
可选地，所述应力衬垫层的材料为硅锗或碳化硅。
可选地，所述应力衬垫层的形成工艺为选择性外延沉积工艺。
可选地，当所述应力衬垫层的材料为硅锗时，所述选择性外延沉积工艺的参数为：硅源气体SiH4或SiH2Cl2，锗源气体GeH4和载气氢气，所述硅源气体和锗源气体的流量为1sccm-1000sccm，所述载气的流量为0.1slm-50slm，温度为500~800℃，压强为1~100Torr。
可选地，当所述应力衬垫层的材料为碳化硅时，所述选择性外延沉积工艺的参数为：硅源气体SiH4或SiH2Cl2，碳源气体CH4、CH3Cl或CH2Cl2和载气氢气，所述硅源气体和碳源气体的流量为1sccm-1000sccm，所述载气的流量为0.1slm-50slm，温度为500~800℃，压强为1~100Torr。
可选地，在形成应力衬垫层之后，以所述硬掩膜层和第二侧墙为掩膜，在紧邻所述第二侧墙两侧的应力衬垫层内进行离子注入，形成源/漏区。
与现有技术相比，本发明具有以下优点：
本发明实施例所述晶体管的形成方法，在湿法刻蚀后，采用氧化工艺在所述第二侧墙和所述开口内壁表面形成氧化层，再去除所述氧化层，能够使第二侧墙减薄，并使应力衬垫层施加于沟道区的应力增大，则载流子迁移率提高，所形成的晶体管性能提高；其中，所述沟道区位于栅介质层下方的相邻应力衬垫层之间的半导体衬底内；所述第二侧墙的厚度减薄是由于氧化工艺使第二侧墙被氧化消耗从而变薄，因此去除氧化层后侧墙变薄；而且后续工艺形成的应力衬垫层之间的距离进一步减小，使应力衬垫层施加与沟道区的应力提高，载流子迁移率提高；此外，当所形成的第二侧墙的厚度减小，所形成的晶体管尺寸减小，易于集成，满足了半导体器件微型化的发展需求，从而使所形成的晶体管的性能提高。
进一步的，所述氧化工艺为游离基氧化工艺；所述游离基氧化工艺对硅的氧化速率，以及对氮化硅的氧化速率差距较小，且对于硅的不同晶面的氧化速率差距较小，因此在硬掩膜层、第二侧墙和所述开口内壁表面形成氧化层厚度均匀，使所形成的氧化层的厚度容易控制，从而使第二侧墙的减薄的厚度容易控制。
进一步的，所述第二侧墙的形成工艺为：通过低压化学气相沉积工艺在所述半导体衬底、第一侧墙和硬掩膜层表面形成第二侧墙薄膜；采用回刻蚀工艺刻蚀所述第二侧墙薄膜形成第二侧墙；由于所述沉积工艺的反应腔内的气压和基座转速较低，则在同一半导体衬底的不同位置上所形成的若干晶体管的第二侧墙厚度均匀，则所形成的若干晶体管性能差异较小；则在后续工艺形成氧化层，并去除所述氧化层后，所述若干晶体管的第二侧墙厚度依旧均匀，所形成的晶体管的性能良好。
附图说明
图1至图4是现有技术所述具有应力衬垫层的晶体管的形成方法的剖面结构示意图；
图5是本实施例所述晶体管的形成方法的流程示意图；
图6至图11是本实施例所述晶体管的形成方法的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术形成的具有应力衬垫层的晶体管的侧墙的厚度过厚，导致所形成的晶体管的性能不良，无法达到技术指标。
对于上述问题，本发明的发明人进行了研究发现，具有应力衬垫层的晶体管的侧墙的厚度主要取决于第二侧墙的厚度。请参继续考图4，所述晶体管的侧墙包括第一侧墙13和第二侧墙14；所述第一侧墙13用于保护栅电极12，并防止晶体管产生漏电流，且所述第一侧墙13的厚度极小，不大于5纳米，因此晶体管侧墙的厚度主要取决与第二侧墙14的厚度。
所述第二侧墙14用于在具有应力衬垫层的晶体管的形成过程中保护第一侧墙免受损伤；然而，以现有技术形成的第二侧墙的厚度过厚；所述第二侧墙14的形成工艺为：通过沉积工艺在所述半导体衬底10、第一侧墙13和硬掩膜层15表面形成第二侧墙薄膜（未示出）；采用回刻蚀工艺刻蚀所述第二侧墙薄膜形成第二侧墙14；当所述沉积工艺的气压较低且基座的转速较慢时，形成于同一半导体衬底10上的第二侧墙薄膜厚度均匀；当所述沉积工艺的气压较高且基座的转速较快时，由于受到热对流涡旋的影响而不均匀，形成于同一半导体衬底10上的第二侧墙薄膜厚度不均匀；因此现有技术为了使形成于同一半导体衬底10的不同位置上的若干晶体管的第二侧墙14厚度均匀，采用气压较底且基座转速较慢的沉积工艺形成所述第二侧墙薄膜，例如低压化学沉积工艺；因此后续形成的若干晶体管的第二侧墙14的厚度一致；然而当沉积工艺的气压较低、转速较慢时，所形成的第二侧墙薄膜较厚，导致所形成的第二侧墙14的厚度过厚，使所形成的半导体器件的性能不良。
为了解决现有技术形成的具有应力衬垫层的晶体管的侧墙的厚度过厚的问题，本发明的发明人提供了一种晶体管的形成方法。图5是本发明实施例所述晶体管的形成方法的流程示意图，包括步骤：
步骤S101，提供半导体衬底，在所述半导体衬底表面形成若干栅介质层，在所述栅介质层表面形成栅电极，在紧邻所述栅介质层和栅电极的两侧形成第一侧墙，在紧邻所述第一侧墙的两侧形成第二侧墙，在所述栅电极表面形成硬掩膜层；
步骤S102，以所述硬掩膜层和第二侧墙为掩膜，干法刻蚀相邻第二侧墙之间的半导体衬底，形成开口；
步骤S 103，以所述硬掩膜层和第二侧墙为掩膜，湿法刻蚀所述开口，使所述开口的侧壁向第二侧墙下方的半导体衬底内凹陷；
步骤S104，在湿法刻蚀后，采用氧化工艺在所述硬掩膜层、第二侧墙和所述开口内壁表面形成氧化层；
步骤S105，去除所述氧化层；
步骤S106，在去除所述氧化层后，在所述开口内形成应力衬垫层。
本发明实施例所述晶体管的形成方法，在湿法刻蚀后，采用氧化工艺在所述第二侧墙和所述开口内壁表面形成氧化层，再去除所述氧化层，能够使第二侧墙减薄，并使应力衬垫层施加于沟道区的应力增大，则载流子迁移率提高，所形成的晶体管性能提高；其中，所述沟道区位于栅介质层下方的相邻应力衬垫层之间的半导体衬底内；所述第二侧墙的厚度减薄是由于氧化工艺使第二侧墙被氧化消耗从而变薄，因此去除氧化层后侧墙变薄；而且后续工艺形成的应力衬垫层之间的距离进一步减小，使应力衬垫层施加与沟道区的应力提高，载流子迁移率提高；此外，当所形成的第二侧墙的厚度减小，所形成的晶体管尺寸减小，易于集成，满足了半导体器件微型化的发展需求，从而使所形成的晶体管的性能提高。
以下将结合附图对本实施例所述晶体管的形成方法进行说明，图6至图11是本实施例所述晶体管的形成方法的剖面结构示意图。
请参考图6，提供半导体衬底100，在所述半导体衬底表面形成若干栅介质层101，在所述栅介质层101表面形成栅电极102，在所述栅电极102表面形成硬掩膜层105，在紧邻所述栅介质层101和栅电极102两侧形成第一侧墙103，在紧邻所述第一侧墙103两侧形成第二侧墙104。
所述半导体衬底100用于为后续工艺提供工作平台，所述半导体衬底100的材料为硅。在本实施例中，所述半导体衬底100表面的晶面为(100)。
所述栅介质层101的材料为氧化硅或高K介质材料；当所述栅介质层101的材料为氧化硅时，所述栅电极102的材料为多晶硅；当所述栅介质层101的材料为高K介质材料时，所述栅电极102的材料为金属；所述第一侧墙103的材料为氧化硅或氧化硅-氮化硅-氧化硅的叠层结构，所述第一侧墙103的厚度为1~5纳米，所述第一侧墙103用于在后续工艺中保护栅电极102，并减少所形成的晶体管的漏电流的产生。
所述硬掩膜层105和第二侧墙104的材料为氮化硅；所述硬掩膜层105用于保护所述栅电极102顶部表面在后续工艺中不被损伤；需要说明的是，在所述硬掩膜层105和栅电极102之间还可以形成氧化硅层（未示出）；所述第二侧墙104用于保护第一侧墙103，由于所述第一侧墙103的厚度仅有1~5纳米，因此需要第二侧墙104在后续工艺中进行保护，使所述第一侧墙103不被减薄。
所述第二侧墙104的厚度为5~20纳米，所述第二侧墙104的形成工艺：通过低压化学气相沉积工艺在所述半导体衬底100、第一侧墙103和硬掩膜层105表面形成第二侧墙薄膜（未示出）；采用回刻蚀工艺刻蚀所述第二侧墙薄膜形成第二侧墙104；采用低压化学气相沉积工艺形成第二侧墙薄膜时，所述沉积工艺的反应腔内的气压较低、基座的转速较低，使在同一半导体衬底100表面所形成的第二侧墙薄膜自半导体衬底100的中心至边缘厚度均匀，从而所形成的若干晶体管的第二侧墙104的厚度均匀；然而当沉积工艺的气压较低、基座的转速较低时，所形成的第二侧墙104的厚度也较厚，不利于半导体器件的集成化与微型化的技术要求。
现有技术要求所形成的晶体管的侧墙的宽度在1~10纳米的范围内，从而使所形成的晶体管的尺寸缩小，因此第二侧墙104的宽度需要进一步减小；若采用高气压、高转速的沉积工艺形成第二侧墙薄膜，并通过回刻蚀所述第二侧墙薄膜形成第二侧墙104，虽然所形成的第二侧墙104的宽度能够在1~10纳米范围内，然而在同一半导体衬底100表面所形成的若干晶体管的第二侧墙104的厚度不一致，从而使所形成的若干晶体管的性能存在差异，所形成的半导体器件无法达到技术指标；因此为了使同一半导体衬底100上所形成的若干晶体管的第二侧墙14的宽度一致，形成所述第二侧墙薄膜的沉积工艺为低压化学气相沉积工艺；所述低压化学气相沉积工艺的基座旋转速度且反应腔内的气压都较低，使所形成的第二侧墙薄膜的厚度较厚，从而使第二侧墙14的厚度较厚，因此需要在后续工艺中对所述第二侧墙104进行氧化用以减薄所述第二侧墙14。
请参考图7，以所述硬掩膜层105和第二侧墙104为掩膜，干法刻蚀相邻第二侧墙104之间的半导体衬底100，形成开口106。
所述干法刻蚀为各向异性的干法刻蚀，刻蚀气体为氯气、溴化氢或氯气和溴化氢的混合气体；所述干法刻蚀工艺参数为：溴化氢的流量为200-800sccm，氯气的流量为20-100sccm，惰性气体的流量为50-1000sccm，刻蚀腔室的压力为2-200mTorr，刻蚀时间为15-60秒。
干法刻蚀所形成的开口106的侧壁与所述半导体衬底100表面垂直，所述开口106呈U形；所述开口106用于后续工艺进行湿法刻蚀并形成西格玛（Σ，sigema）形开口。
请参考图8，以所述硬掩膜层105和第二侧墙104为掩膜，湿法刻蚀所述开口106（如图7），使所述开口106a的侧壁向第二侧墙104下方的半导体衬底100内凹陷。
所述湿法刻蚀为各向异性的湿法刻蚀，所述刻蚀液为碱性溶液，所述碱性溶液为氢氧化钾（KOH）、氢氧化钠（NaOH）、氢氧化锂（LiOH）、氢氧化锂氨水（NH4OH）或四甲基氢氧化铵（TMAH）。
由于所述半导体衬底100表面的晶面为（100），而所述各向异性的湿法刻蚀在垂直与半导体衬底100表面以及平行于半导体衬底100表面的方向上刻蚀速率较快，而在刻蚀晶面（111）方向时的刻蚀速率较慢，从而使所述开口106a的形状成为西格玛形；所述开口106a用于形成应力衬垫层，而相邻开口之间，且位于所述栅介质层101下方的半导体衬底100在后续工艺中成为晶体管的沟道区。
所述开口106a以第二侧墙104为掩膜刻蚀形成，因此相邻开口106a之间的距离由第二侧墙104的厚度决定；而相邻开口106a之间的距离越近，后续工艺所形成的应力衬垫层施加于沟道区的应力越大，晶体管的性能越好；因此在后续工艺中需要对所述第二侧墙104以及开口106a的内壁表面进行氧化形成氧化层，并去除所述氧化层，在减薄第二侧墙104的同时使相邻开口106a之间的距离减小。
请参考图9，在湿法刻蚀后，采用氧化工艺在所述硬掩膜层105、第二侧墙104和所述开口106a内壁表面形成氧化层107。
所述氧化层107的厚度为0.5~10纳米；所述氧化工艺为游离基氧化工艺；所述游离基氧化工艺为：气体为氢气和氧气，温度为700~1200℃；所述游离基氧化工艺中，所述氢气和氧气在高温环境下成为原子氧和氢-氧游离基进行氧化，从而极大地降低了硅的不同晶面之间的氧化速率的差异，从而能够在西格玛形的开口106a内壁表面形成厚度均匀的氧化层107；另外，所述游离基氧化工艺中，硅相对于氮化硅的氧化速率选择比为2:1，因此采用游离基氧化工艺在开口106a内壁表面形成的氧化层107的厚度与在第二侧墙104表面形成的氧化层107的厚度差距不大，因此氧化层107的厚度容易控制。
所述游离基氧化工艺使反应气体中的氧气与第二侧墙107的氮化硅中的硅离子进行反应形成氧化硅薄膜，同时使氧气与所述开口106a内壁表面的硅进行反应形成氧化硅薄膜；因此所述第二侧墙107被减薄，所形成的晶体管的尺寸减小；而且相邻开口106a之间的距离减小，则后续工艺所形成的应力衬垫层施加于沟道区的应力增大；由于采用低压化学气相沉积工艺在同一半导体衬底100表面所形成的若干晶体管的第二侧墙107的厚度一致，而游离基氧化工艺形成的氧化层107的厚度均匀且容易控制，因此后续工艺去除氧化层107后若干晶体管的第二侧墙107的厚度减薄且厚度一致，使所形成的晶体管的性能良好。
请参考图10，去除所述氧化层107（如图9）。
所述去除氧化层107的工艺为湿法刻蚀工艺，刻蚀液为氢氟酸溶液；当去除氧化层107后，所述第二侧墙104的厚度为1~5纳米，则第二侧墙104的厚度减薄，且同一半导体衬底100表面的若干晶体管的第二侧墙104厚度一致，因此所形成的晶体管尺寸减小的同时，若干晶体管之间的性能一致；而去除氧化层107后，所述相邻开口106a之间的距离减小，从而后续工艺形成的应力衬垫层施加与沟道区的应力增大，则晶体管的载流子迁移率提高，使所形成的晶体管的性能改善。
需要说明的是，在去除氧化层107后，第二次湿法刻蚀所述开口106a，使所述开口106a的内壁表面平整，从而消除因形成氧化层107以及去除氧化层107的工艺对所述开口106a的内壁表面产生的损伤，有利于后续工艺在所述开口106a内形成应力衬垫层。
请参考图11，在去除所述氧化层107后，在所述开口106a（如图10）内形成应力衬垫层108。
所述应力衬垫层108的形成工艺为选择性外延沉积工艺，所述应力衬垫层108的材料为硅锗或碳化硅。
当所形成的晶体管为PMOS晶体管时，所述应力衬垫层108的材料为硅锗；所述应力衬垫层108的选择性外延沉积工艺参数为：硅源气体SiH4或SiH2Cl2，锗源气体GeH4和载气氢气，所述硅源气体和锗源气体的流量为1sccm-1000sccm，所述载气的流量为0.1slm-50slm，温度为500~800℃，压强为1~100Torr。
当所形成的晶体管为NMOS晶体管时，所述应力衬垫层108的材料为碳化硅；所述应力衬垫层108的选择性外延沉积工艺参数为：硅源气体SiH4或SiH2Cl2，碳源气体CH4、CH3Cl或CH2Cl2和载气氢气，所述硅源气体和碳源气体的流量为1sccm-1000sccm，所述载气的流量为0.1slm-50slm，温度为500~800℃，压强为1~100Torr。
需要说明的是，在形成应力衬垫层108后，以所述硬掩膜层105和第二侧墙104为掩膜，在紧邻所述第二侧墙104两侧的应力衬垫层108内进行离子注入，形成源/漏区（未示出）；当需要形成PMOS晶体管时，则进行p型离子注入，所注入的离子包括：硼离子和铟离子；当需要形成NMOS晶体管时，则进行p型离子注入，所注入的离子包括：磷离子和砷离子。
本实施例所述晶体管的形成方法采用低压化学气相沉积工艺形成第二侧墙薄膜，并通过回刻蚀工艺形成第二侧墙104时，所述低压化学气相沉积工艺的气压和基座的旋转速度均较低，则在同一半导体衬底100表面所形成的第二侧墙薄膜的厚度均匀，则在同一半导体衬底100表面形成的若干晶体管的第二侧墙104厚度一致；在湿法刻蚀形成西格玛形的开口106a后，采用游离基氧化工艺在所述第二侧墙104表面和开口106内壁表面形成氧化层107，并去除所述氧化层107，使所述第二侧墙104被减薄并使相邻开口106a之间的距离减小，从而使晶体管的性能提高，且晶体管的尺寸减小，易于集成；由于所述游离基氧化工艺对第二侧墙14的氧化速度与对开口内壁表面的氧化速度相差不大，因此所形成的氧化层107的厚度均匀，则去除氧化层107后的第二侧墙104厚度均匀，从而使形成于同一半导体衬底100表面所形成的不同晶体管的性能一致；而且在去除氧化层107后，所述开口106a之间的距离减小，则相邻应力衬垫层之间的距离减小，所述应力衬垫层施加于沟道区的应力增大，载流子迁移率提高，晶体管的性能提高。
综上所述，本发明实施例所述晶体管的形成方法，在湿法刻蚀后，采用氧化工艺在所述第二侧墙和所述开口内壁表面形成氧化层，再去除所述氧化层，能够使第二侧墙减薄，并使应力衬垫层施加于沟道区的应力增大，则载流子迁移率提高，所形成的晶体管性能提高；其中，所述沟道区位于栅介质层下方的相邻应力衬垫层之间的半导体衬底内；所述第二侧墙的厚度减薄是由于氧化工艺使第二侧墙被氧化消耗从而变薄，因此去除氧化层后侧墙变薄；而且后续工艺形成的应力衬垫层之间的距离进一步减小，使应力衬垫层施加与沟道区的应力提高，载流子迁移率提高；此外，当所形成的第二侧墙的厚度减小，所形成的晶体管尺寸减小，易于集成，满足了半导体器件微型化的发展需求，从而使所形成的晶体管的性能提高。
进一步的，所述氧化工艺为游离基氧化工艺；所述游离基氧化工艺对硅的氧化速率，以及对氮化硅的氧化速率差距较小，且对于硅的不同晶面的氧化速率差距较小，因此在硬掩膜层、第二侧墙和所述开口内壁表面形成氧化层厚度均匀，使所形成的氧化层的厚度容易控制，从而使第二侧墙的减薄的厚度容易控制。
进一步的，所述第二侧墙的形成工艺为：通过低压化学气相沉积工艺在所述半导体衬底、第一侧墙和硬掩膜层表面形成第二侧墙薄膜；采用回刻蚀工艺刻蚀所述第二侧墙薄膜形成第二侧墙；由于所述沉积工艺的反应腔内的气压和基座转速较低，则在同一半导体衬底的不同位置上所形成的若干晶体管的第二侧墙厚度均匀，则所形成的若干晶体管性能差异较小；则在后续工艺形成氧化层，并去除所述氧化层后，所述若干晶体管的第二侧墙厚度依旧均匀，所形成的晶体管的性能良好。
虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面形成若干栅介质层，在所述栅介质层表面形成栅电极，在所述栅电极表面形成硬掩膜层，在紧邻所述栅介质层和栅电极的两侧形成第一侧墙，在紧邻所述第一侧墙的两侧形成第二侧墙；
以所述硬掩膜层和第二侧墙为掩膜，干法刻蚀相邻第二侧墙之间的半导体衬底，形成开口；
以所述硬掩膜层和第二侧墙为掩膜，湿法刻蚀所述开口，使所述开口的侧壁向第二侧墙下方的半导体衬底内凹陷；
在湿法刻蚀后，采用氧化工艺在所述硬掩膜层、第二侧墙和所述开口内壁表面形成氧化层；
去除所述氧化层；
在去除所述氧化层后，在所述开口内形成应力衬垫层。
2.如权利要求1所述晶体管的形成方法，其特征在于，所述第二侧墙和硬掩膜层的材料为氮化硅。
3.如权利要求2所述晶体管的形成方法，其特征在于，所述第二侧墙的形成工艺为：通过低压化学气相沉积工艺在所述半导体衬底、第一侧墙和硬掩膜层表面形成第二侧墙薄膜；采用回刻蚀工艺刻蚀所述第二侧墙薄膜形成第二侧墙。
4.如权利要求1所述晶体管的形成方法，其特征在于，所述第二侧墙的厚度为5~20纳米。
5.如权利要求1所述晶体管的形成方法，其特征在于，所述第一侧墙的厚度为1~5纳米。
6.如权利要求1所述晶体管的形成方法，其特征在于，所述第一侧墙的材料为氧化硅或氧化硅-氮化硅-氧化硅的叠层结构。
7.如权利要求1所述晶体管的形成方法，其特征在于，所述氧化工艺为游离基氧化工艺。
8.如权利要求7所述晶体管的形成方法，其特征在于，所述游离基氧化工艺为：气体为氢气和氧气，温度为700~1200℃。
9.如权利要求1所述晶体管的形成方法，其特征在于，所述氧化层的厚度为0.5~10纳米。
10.如权利要求1所述晶体管的形成方法，其特征在于，在去除氧化层后，形成应力衬垫层之前，第二次湿法刻蚀所述开口。
11.如权利要求1所述晶体管的形成方法，其特征在于，在所述硬掩膜层和栅电极之间形成氧化硅层。
12.如权利要求1所述晶体管的形成方法，其特征在于，所述湿法刻蚀为各向异性的湿法刻蚀工艺。
13.如权利要求12所述晶体管的形成方法，其特征在于，所述各向异性的湿法刻蚀的刻蚀液为碱性溶液，所述碱性溶液为氢氧化四甲基铵、氢氧化钠、氢氧化钾、氢氧化锂或氨水。
14.如权利要求1所述晶体管的形成方法，其特征在于，湿法刻蚀后，所述开口的形状为西格玛形。
15.如权利要求1所述晶体管的形成方法，其特征在于，所述应力衬垫层的材料为硅锗或碳化硅。
16.如权利要求15所述晶体管的形成方法，其特征在于，所述应力衬垫层的形成工艺为选择性外延沉积工艺。
17.如权利要求16所述晶体管的形成方法，其特征在于，当所述应力衬垫层的材料为硅锗时，所述选择性外延沉积工艺的参数为：硅源气体SiH4或SiH2Cl2，锗源气体GeH4和载气氢气，所述硅源气体和锗源气体的流量为1sccm-1000sccm，所述载气的流量为0.1slm-50slm，温度为500~800℃，压强为1~100Torr。
18.如权利要求16所述晶体管的形成方法，其特征在于，当所述应力衬垫层的材料为碳化硅时，所述选择性外延沉积工艺的参数为：硅源气体SiH4或SiH2Cl2，碳源气体CH4、CH3Cl或CH2Cl2和载气氢气，所述硅源气体和碳源气体的流量为1sccm-1000sccm，所述载气的流量为0.1slm-50slm，温度为500~800℃，压强为1~100Torr。
19.如权利要求1所述晶体管的形成方法，其特征在于，在形成应力衬垫层之后，以所述硬掩膜层和第二侧墙为掩膜，在紧邻所述第二侧墙两侧的应力衬垫层内进行离子注入，形成源/漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210141564.8A CN103390558B (zh) | 2012-05-08 | 2012-05-08 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210141564.8A CN103390558B (zh) | 2012-05-08 | 2012-05-08 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390558A true CN103390558A (zh) | 2013-11-13 |
| CN103390558B CN103390558B (zh) | 2016-09-07 |
Family
ID=49534792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210141564.8A Active CN103390558B (zh) | 2012-05-08 | 2012-05-08 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103390558B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851775A (zh) * | 2014-02-13 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种修复位于有源区衬底上损伤的方法 |
| CN105097457A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105590860A (zh) * | 2014-11-05 | 2016-05-18 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN105990093A (zh) * | 2015-02-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060019479A1 (en) * | 2004-07-20 | 2006-01-26 | Yih-Song Chiu | Feed forward spacer width control in semiconductor manufacturing |
| US20070210355A1 (en) * | 2006-03-06 | 2007-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20120056245A1 (en) * | 2010-09-07 | 2012-03-08 | Samsung Electronics Co., Ltd. | Semiconductor devices including silicide regions and methods of fabricating the same |
| CN102386234A (zh) * | 2010-09-03 | 2012-03-21 | 台湾积体电路制造股份有限公司 | 半导体元件与其形成方法 |
-
2012
- 2012-05-08 CN CN201210141564.8A patent/CN103390558B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060019479A1 (en) * | 2004-07-20 | 2006-01-26 | Yih-Song Chiu | Feed forward spacer width control in semiconductor manufacturing |
| US20070210355A1 (en) * | 2006-03-06 | 2007-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102386234A (zh) * | 2010-09-03 | 2012-03-21 | 台湾积体电路制造股份有限公司 | 半导体元件与其形成方法 |
| US20120056245A1 (en) * | 2010-09-07 | 2012-03-08 | Samsung Electronics Co., Ltd. | Semiconductor devices including silicide regions and methods of fabricating the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851775A (zh) * | 2014-02-13 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种修复位于有源区衬底上损伤的方法 |
| CN105097457A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105590860A (zh) * | 2014-11-05 | 2016-05-18 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN105990093A (zh) * | 2015-02-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105990093B (zh) * | 2015-02-03 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390558B (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101703096B1 (ko) | 반도체 장치의 제조방법 | |
| KR20120099863A (ko) | 트랜지스터 및 그 제조 방법 | |
| CN105097521A (zh) | 半导体器件的形成方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN105514041B (zh) | 晶体管的形成方法 | |
| CN104616979A (zh) | 半导体器件的形成方法 | |
| CN103594361A (zh) | 半导体结构的形成方法 | |
| CN103390558A (zh) | 晶体管的形成方法 | |
| CN103367399B (zh) | 晶体管及晶体管的形成方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN104752216A (zh) | 晶体管的形成方法 | |
| CN103187269B (zh) | 晶体管的形成方法 | |
| CN103377928A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN103871951B (zh) | 沟槽填充方法 | |
| CN103515237A (zh) | 晶体管的形成方法 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN104465486A (zh) | 半导体器件的形成方法 | |
| CN104183491B (zh) | 晶体管的形成方法 | |
| CN103715089A (zh) | 晶体管的形成方法 | |
| CN103377942A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN105632926A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103515420B (zh) | 半导体器件及其形成方法 | |
| CN103632969A (zh) | 晶体管的形成方法 | |
| CN103474461A (zh) | 鳍式场效应管及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |